KR20150059949A - 유기전계 발광소자 및 이의 리페어 방법 - Google Patents

유기전계 발광소자 및 이의 리페어 방법 Download PDF

Info

Publication number
KR20150059949A
KR20150059949A KR1020130143732A KR20130143732A KR20150059949A KR 20150059949 A KR20150059949 A KR 20150059949A KR 1020130143732 A KR1020130143732 A KR 1020130143732A KR 20130143732 A KR20130143732 A KR 20130143732A KR 20150059949 A KR20150059949 A KR 20150059949A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
driving thin
pixel region
electrode
Prior art date
Application number
KR1020130143732A
Other languages
English (en)
Other versions
KR102112649B1 (ko
Inventor
정재훈
조기술
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130143732A priority Critical patent/KR102112649B1/ko
Priority to EP14181215.6A priority patent/EP2876684B1/en
Priority to US14/463,175 priority patent/US9502487B2/en
Priority to CN201410543420.4A priority patent/CN104659055B/zh
Publication of KR20150059949A publication Critical patent/KR20150059949A/ko
Priority to US15/294,222 priority patent/US9761644B2/en
Application granted granted Critical
Publication of KR102112649B1 publication Critical patent/KR102112649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 발광영역과 소자영역이 각각 구비된 다수의 화소영역이 정의된 기판과; 상기 기판 상의 각 소자영역에 적어도 하나의 스위칭 박막트랜지스터와 이와 연결된 하나의 구동 박막트랜지스터를 포함하는 다수의 박막트랜지스터와; 상기 다수의 박막트랜지스터 위로 형성된 평탄화층과; 상기 평탄화층 위로 형성되며, 서로 연결된 제 1, 2, 3 부분을 포함하여 구성되며, 상기 제 1 및 제 2 부분은 다수의 각 화소영역에 위치하며 상기 제 3 부분은 상기 각 화소영역과 이웃하는 화소영역에 형성된 것이 특징인 제 1 전극과; 상기 제 1 전극 위로 형성된 유기 발광층과; 상기 유기 발광층 위로 형성된 제 2 전극을 포함하며, 상기 제 3 부분은 그 일끝단이 상기 이웃한 화소영역에 구비된 구동 박막트랜지스터와 중첩하도록 형성된 것이 특징인 유기전계 발광소자 및 이의 리페어 방법을 제공한다.

Description

유기전계 발광소자 및 이의 리페어 방법{Organic electro luminescent device and repair method of the same}
본 발명은 유기전계 발광소자(organic electro luminescent device)에 관한 것이며, 특히 특정 화소영역의 휘점 또는 암점 발생 시 이와 이웃한 화소영역과 동일한 구동을 함으로서 정상 구동이 가능한 구성을 갖는 유기전계 발광소자 및 이의 리페어 방법에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
따라서, 전술한 바와 같은 장점을 갖는 유기전계 발광소자는 최근에는 TV, 모니터, 핸드폰 등 다양한 IT기기에 이용되고 있다.
이하, 유기전계 발광 소자의 기본적인 구조에 대해서 조금 더 상세히 설명한다.
유기전계 발광소자는 크게 어레이 소자와 유기전계 발광 다이오드로 이루지고 있다. 상기 어레이 소자는 게이트 및 데이터 배선과 연결된 스위칭 박막트랜지스터와, 상기 유기전계 발광 다이오드와 연결된 적어도 하나의 구동 박막트랜지스터로 이루어지며, 상기 유기전계 발광 다이오드는 상기 구동 박막트랜지스터와 연결된 제 1 전극과 유기 발광층 및 제 2 전극으로 이루어지고 있다.
이러한 구성을 갖는 유기전계 발광소자는 상기 유기 발광층 자체가 각각 적, 녹, 청색을 발광하는 발광물질로 형성하여 풀 컬러를 표시하거나, 또는 상기 유기 발광층 전체를 화이트를 발광하는 유기 발광물질을 형성함으로써 백색광을 발광하도록 하고, 각 화소영역에 대응하여 적, 녹, 청색 안료를 포함하는 컬러필터 패턴을 형성하여 백색광을 발광하는 유기 발광층으로부터 나온 백색광이 상기 적, 녹, 청색 컬러필터 패턴을 통과하도록 함으로써 풀 컬러를 표시하고 있다.
하지만, 전술한 구성을 갖는 유기전계 발광소자는 배선과 스위칭 및 구동 박막트랜지스터를 제조하는 과정에서 박막트랜지스터의 특성 저하 또는 내부 쇼트 발생으로 정상 구동이 이루어지지 않는 불량이 발생되고 있다.
이렇게 하나의 화소영역 내에 형성된 박막트랜지스터가 정상 구동이 되지 않는 경우, 이러한 박막트랜지스터와 연결된 상기 유기전계 발광 다이오드로 전류 또는 전압이 인가되지 않으므로 암점화 되거나, 또는 구동 박막트랜지스터의 소스 전극과 드레인 전극이 쇼트되는 경우 구동 박막트랜지스터가 정상 구동되지 않고 소스 전극으로 인가된 전압이 온(on)/오프(off) 되지 않고 바로 드레인 전극으로 직접 인가됨으로서 이러한 구동을 하는 화소영역은 항상 온(on) 상태가 되어 휘점화 되고 있다.
이렇게 하나의 특정 화소영역이 암점화 또는 휘점화 되는 경우, 암점화된 화소영역은 현 구조 특성 상 리페어가 불가하므로 암점화된 상태 그대로 두고 있으며, 휘점화의 경우 구동 박막트랜지스터와 상기 제 1 전극과의 전기적 연결과 구동 박막트랜지스터와 스위칭 박막트랜지스터와의 전기적 연결을 및 레이저 커팅을 통해 끊고, 나아가 상기 휘점화가 발생된 화소영역 내의 유기전계 발광 다이오드 또한 웰딩(welding)을 진행하여 제 1 및 제 2 전극을 도통시킴으로서 암점화하고 있다.
이렇게 휘점화된 불량이 발생된 화소영역을 암점화하는 것은 휘점화 불량은 시인성이 좋아 사용자의 눈에 띄게 되어 표시품질을 저하시키는 원인이 되므로 표시영역 전면에 하나만 발생되어도 표시장치로서 불량이 되어 최종 제품화될 수 없지만, 암점화된 화소영역은 사용자가 거의 인지하지 못하므로 통상 표시영역 전체에 10 내지 20개 정도가 발생되어도 표시장치로 제품화될 수 있기 때문이다.
최근 들어서는 풀HD 또는 UHD 등의 고해상도를 갖는 고 품위의 표시품질을 갖는 제품이 출시되고 있으며, 고객들의 표시소자에 대한 눈높이가 향상됨으로서 하나라도 정상 구동하지 않는 화소영역이 없는 무결점화 제품을 요구하거나, 또는 암점화된 화소영역의 개수를 5개 이하로 최소화한 제품을 요구하고 있는 실정이다.
따라서 유기전계 발광소자 또한 이러한 고객의 이러한 요구에 부응하고자 하지만, 그 구조 특성 상 암점화된 화소영역에 대해서는 이를 정상구동이 가능하도록 리페어할 수 있는 방법이 없으며, 유기전계 발광소자의 표시영역은 수십 내지 수 천만개의 화소영역이 존재하므로 이들 모두의 화소영역에서 불량이 발생하지 않도록 제조하는 데에는 실패비용이 크게 상승되며, 이에 의해 제조 비용이 증가되는 문제가 발생되고 있다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 암점화된 화소영역을 정상 구동하도록 리페어(repair)가 가능한 구조를 갖는 유기전계 발광소자 및 이의 리페어 방법을 제공하는 것을 그 목적으로 하고 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 유기전계 발광소자는, 발광영역과 소자영역이 각각 구비된 다수의 화소영역이 정의된 기판과; 상기 기판 상의 각 소자영역에 적어도 하나의 스위칭 박막트랜지스터와 이와 연결된 하나의 구동 박막트랜지스터를 포함하는 다수의 박막트랜지스터와; 상기 다수의 박막트랜지스터 위로 형성된 평탄화층과; 상기 평탄화층 위로 형성되며, 서로 연결된 제 1, 2, 3 부분을 포함하여 구성되며, 상기 제 1 및 제 2 부분은 다수의 각 화소영역에 위치하며 상기 제 3 부분은 상기 각 화소영역과 이웃하는 화소영역에 형성된 것이 특징인 제 1 전극과; 상기 제 1 전극 위로 형성된 유기 발광층과; 상기 유기 발광층 위로 형성된 제 2 전극을 포함하며, 상기 제 3 부분은 그 일끝단이 상기 이웃한 화소영역에 구비된 구동 박막트랜지스터와 중첩하도록 형성된 것이 특징이다.
이때, 상기 제 2 부분은 각 화소영역 내의 발광영역에 형성되며, 상기 제 1 부분은 이와 연결된 상기 제 2 부분이 형성된 발광영역을 포함하는 화소영역의 소자영역에 구비된 구동 박막트랜지스터와 전기적으로 연결된 것이 특징이며, 나아가 상기 스위칭 박막트랜지스터와 각각 연결되며 서로 교차하는 게이트 배선 및 데이터 배선과; 상기 구동 박막트랜지스터와 연결된 전원배선을 포함한다.
그리고 상기 다수의 박막트랜지스터는 상기 스위칭 및 구동 박막트랜지스터를 포함하여 상기 구동 박막트랜지스터와 연결된 보조 구동 박막트랜지스터를 더 포함하며, 나아가 상기 보조 구동 박막트랜지스터와 연결된 제 1 보조배선 및 제 2 보조배선을 더 포함할 수 있다.
또한, 상기 다수의 박막트랜지스터는 각각 게이트 전극과, 게이트 절연막과, 산화물 반도체층과, 상기 산화물 반도체층을 노출시키는 반도체층 콘택홀을 구비한 에치스토퍼와, 상기 반도체층 콘택홀을 통해 상기 산화물 반도체층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극의 적층 구성을 갖는 것이 특징이다.
한편, 상기 제 1 보조배선 및 제 2 보조배선은 각각 상기 보조 구동 박막트랜지스터의 게이트 전극 및 소스 전극과 연결되며, 상기 구동 박막트랜지스터의 드레인 전극의 일 끝단은 상기 제 1 전극의 제 1 부분과 연결되며, 상기 구동 박막트랜지스터의 게이트 전극은 상기 스위칭 박막트랜지스터의 드레인 전극과 연결되며, 상기 구동 박막트랜지스터의 드레인 전극의 타끝단은 상기 보조 구동 박막트랜지스터의 드레인 전극과 연결된 것이 특징이다.
또한, 하나의 화소영역을 기준으로 이와 이웃한 화소영역은 동일한 색을 표현하는 화소영역인 것이 특징이며, 이 경우 동일한 데이터 배선과 연결되어 상기 데이터 배선의 길이방향으로 배치된 다수의 화소영역은 각각 동일한 색을 표현하며, 동일한 게이트 배선과 연결되어 상기 게이트 배선의 길이방향으로 배치된 다수의 화소영역은 적, 녹, 청색 또는 적, 녹, 청, 화이트색을 순차 반복적으로 표현하는 것이 특징이고, 이때, 상기 유기 발광층은 각 화소영역 순차 반복적인 형태로 적, 녹, 청색 또는 적, 녹, 청, 화이트색을 발광하는 것이 특징이다.
또한, 상기 다수의 박막트랜지스터와 상기 평탄화층 사이에는 보호층이 더욱 구비될 수 있으며, 이 경우 상기 각 발광영역에는 상기 보호층과 평탄화층 사이에 컬러필터 패턴이 구비될 수 있다.
이때, 상기 컬러필터 패턴은 화소영역 별로 순차적으로 적, 녹, 청색을 표시하거나, 또는 상기 유기 발광층은 화이트를 발광하는 것이 특징이다.
또한, 상기 각 소자영역에는 상기 보호층과 상기 평탄화층 사이에 상기 구동 박막트랜지스터에 대응하여 차광패턴이 더 구비될 수 있으며, 이때, 상기 보호층에는 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 콘택홀이 구비되며, 상기 차광패턴과 상기 구동 박막트랜지스터의 드레인 전극은 상기 콘택홀을 통해 서로 접촉하는 것이 특징이다.
또한, 상기 평탄화층에는 상기 구동 박막트랜지스터의 드레인 전극에 대응하여 상기 보호층을 노출시키는 웰딩 홀이 구비되며, 상기 이웃한 화소영역의 제 1 전극과 연결된 상기 제 3 부분은 상기 평탄화층 상부 및 상기 웰딩 홀 내부의 상기 보호층 상부에 형성된 것이 특징이다.
본 발명의 일 실시예에 따른 유기전계 발광소자의 리페어 방법은, 발광영역과 소자영역이 각각 구비된 다수의 화소영역이 정의된 기판과; 상기 기판 상의 각 소자영역에 적어도 하나의 스위칭 박막트랜지스터와 이와 연결된 하나의 구동 박막트랜지스터를 포함하는 다수의 박막트랜지스터와; 상기 다수의 박막트랜지스터 위로 형성된 평탄화층과; 상기 평탄화층 위로 형성되며, 서로 연결된 제 1, 2, 3 부분을 포함하여 구성되며, 상기 제 1 및 제 2 부분은 다수의 각 화소영역에 위치하며 상기 제 3 부분은 상기 각 화소영역과 이웃하는 화소영역에 형성된 것이 특징인 제 1 전극과; 상기 제 1 전극 위로 형성된 유기 발광층과; 상기 유기 발광층 위로 형성된 제 2 전극을 포함하며, 상기 제 3 부분은 그 일끝단이 상기 이웃한 화소영역에 구비된 구동 박막트랜지스터와 중첩하도록 형성된 것이 특징인 유기전계 발광소자의 리페어 방법에 있어서, 불량이 발생된 화소영역의 소자영역에 구비된 다수의 박막트랜지스터 각각이 모두 전기적으로 단절될 수 있도록 각 박막트랜지스터간의 연결 부분에 대해 레이저 커팅을 실시하는 단계와; 상기 불량이 발생된 화소영역에 구비된 제 2 부분과 연결된 제 3 부분의 일끝단에 대해 웰딩(welding)을 진행하여 상기 제 3 부분과 중첩하는 상기 불량이 발생된 화소영역과 이웃하는 화소영역 내에 구비된 구동 박막트랜지스터의 드레인 전극과 상기 제 3 부분이 전기적으로 연결되도록 하는 단계를 포함한다.
이때, 상기 제 2 부분은 각 화소영역 내의 발광영역에 형성되며, 상기 제 1 부분은 이와 연결된 상기 제 2 부분이 형성된 발광영역을 포함하는 화소영역의 소자영역에 구비된 구동 박막트랜지스터와 전기적으로 연결된 것이 특징이다.
그리고 상기 스위칭 박막트랜지스터와 각각 연결되며 서로 교차하는 게이트 배선 및 데이터 배선과, 상기 구동 박막트랜지스터와 연결된 전원배선을 포함하며, 상기 다수의 박막트랜지스터는 상기 스위칭 및 구동 박막트랜지스터를 포함하여 상기 구동 박막트랜지스터와 연결된 보조 구동 박막트랜지스터를 더 포함하고, 상기 레이저 커팅은 상기 스위칭 박막트랜지스터와 상기 구동 박막트랜지스터 간의 연결부분과, 상기 구동 박막트랜지스터와 상기 보조 구동 박막트랜지스터간의 연결부분 및 상기 전원배선과 상기 구동 박막트랜지스터 간의 연결부분에 대해 진행되는 것이 특징이다.
본 발명의 실시예에 따른 유기전계 발광소자는, 불량이 발생된 화소영역에 대해 이와 이웃한 화소영역에 구비된 구동 박막트랜지스터를 통해 구동될 수 있으며, 이 경우 이웃한 화소영역에 동기되어 이와 동일한 구동을 하게 됨으로서 암점화 또는 휘점화된 화소영역을 이루지 않고, 적절한 휘도 특성을 갖는 정상 화소영역을 이루게 된다.
따라서 본 발명의 실시예에 따른 유기전계 발광소자는 암점화 또는 휘점화 불량이 발생된 화소영역을 모두 정상 구동하도록 리페어 가능한 구성이 되므로 현 고객의 요구인 무결점의 표시장치 또는 화소불량이 최소화된 표시장치를 제공할 수 있는 장점을 갖는다.
나아가 불량이 발생된 화소영역을 정상 구동이 가능한 화소영역으로 리페어가 가능하므로 유기전계 발광소자의 불량률을 저감시키게 됨으로서 실패비용을 줄여 제조 비용을 저감시키는 효과가 있다.
도 1은 일반적인 유기전계 발광소자의 한 화소에 대한 회로도.
도 2는 본 발명의 실시예에 따른 유기전계 발광소자의 표시영역 일부에 대한 평면도로서 상하로 위치한 2개의 화소영역을 나타낸 도면.
도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 단면도.
도 4는 본 발명의 실시예에 따른 유기전계 발광소자의 일 변형예로서 본 발명의 실시예에 따른 도면인 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분과 동일한 부분에 대한 단면도.
도 5는 도 2에 있어 리페어 공정 진행에 의해 절단되어야 할 부분과 웰딩이 이루어지는 부분을 함께 도시한 평면도.
도 6은 도 5를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도로서 레이저 커팅이 이루어지기 전의 상태를 나타낸 도면.
도 7은 도 5를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도로서 레이저 커팅이 이루어진 후의 상태를 나타낸 도면.
도 8은 도 3과 동일한 부분에 대한 단면도로서 웰딩을 진행한 후의 상태를 나타낸 도면.
도 9는 도 4와 동일한 부분에 대한 단면도로서 웰딩을 진행한 후의 상태를 나타낸 도면.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
우선, 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 유기전계 발광소자의 한 화소에 대한 회로도이다.
도시한 바와 같이 유기전계 발광소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 커패시터(StgC), 그리고 유기전계 발광 다이오드(E)로 이루어진다.
즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 상기 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다.
상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 접지되고 있으며, 상기 구동 박막트랜지스터(DTr)의 소스 전극은 상기 전원배선(PL)과 연결되고 있으며, 따라서 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다.
그리고, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다.
이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
한편, 전술한 유기전계 발광소자는 가장 기본적인 것으로 각 화소영역에 하나의 스위칭 박막트랜지스터와 하나의 구동 박막트랜지스터가 구비된 것을 보이고 있지만, 유기전계 발광소자는 상기 구동 박막트랜지스터는 이의 안정적인 구동, 또는 표시영역 내 화소영역의 위치를 고려하여 휘도 특성을 신뢰성 있게 안정적으로 구현하기 위해 다수의 보조 박막트랜지스터가 더 구비될 수 있으며, 이 경우 이러한 다수의 보조 박막트랜지스터와 구동 박막트랜지스터간의 연결과 상기 다수의 보조 박막트랜지스터와 스위칭 박막트랜지스터 또는 전원배선과의 연결이 다양하게 변형될 수 있다.
이후에는 전술한 구동에 의해 화상을 표시하는 본 발명의 실시예에 따른 유기전계 발광소자의 구성에 대해 설명한다.
도 2는 본 발명의 실시예에 따른 유기전계 발광소자의 표시영역 일부에 대한 평면도로서 상하로 위치한 2개의 화소영역을 나타낸 도면이며, 도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P) 내에 스위칭 및 구동 박막트랜지스터(DTr)와 보조 구동 박막트랜지스터가 형성되는 영역을 소자영역(DA), 유기전계 발광 다이오드가 형성되는 영역을 발광영역(EA)이라 정의하였으며, 상측에 위치한 화소영역(P)을 제 1 화소영역(P1), 하측에 위치한 화소영역(P)을 제 2 화소영역(P2)이라 정의하였다.
본 발명의 실시예에 따른 유기전계 발광소자(101)는 하나의 화소영역(P)에 스위칭 박막트랜지스터(Tr1)와 구동 박막트랜지스터(Tr2) 및 보조 구동 박막트랜지스터(Tr3)의 3개의 박막트랜지스터(Tr1, Tr2, Tr3)가 구비된 것을 일례로 보이고 있지만, 스위칭 및 구동 박막트랜지스터(Tr1, Tr2) 두 개의 박막트랜지스터(Tr1, Tr2)만이 구비될 수도 있고, 나아가 상기 스위칭 및 구동 박막트랜지스터(Tr1, Tr2)와 더불어 둘 이상의 보조 구동 박막트랜지스터(Tr3, 미도시)가 더 형성될 수도 있다.
도시한 바와 같이, 본 발명의 실시예에 따른 유기전계 발광소자(101)는 스위칭 및 구동 박막트랜지스터(Tr1, Tr2)와 더불어 보조 구동 박막트랜지스터(Tr3) 및 유기전계 발광 다이오드(E)가 구비된 제 1 기판(110)과, 상기 유기전계 발광 다이오드(E)의 인캡슐레이션을 위한 제 2 기판(미도시)으로 구성되고 있다. 이때, 상기 제 2 기판(미도시)은 필름, 무기절연막 또는(및) 유기절연막 등으로 대체됨으로써 생략될 수 있다.
우선, 스위칭 및 구동 박막트랜지스터(Tr1, Tr2)와 유기전계 발광 다이오드(E)가 구비된 제 1 기판(110)의 구성에 대해 설명한다.
상기 제 1 기판(110)에는 상기 표시영역에는 서로 교차하며 게이트 배선(GL) 및 데이터 배선(DL)이 형성되고 있다.
또한, 상기 게이트 배선(GL)과 나란하게 제 1 보조배선(AL1)이 형성되고 있으며, 상기 데이터 배선(DL)과 나란하게 전원배선(PL) 및 제 2 보조배선(미도시)이 형성되고 있다.
이때, 본 발명의 일 실시예에 따른 유기전계 발광소자(101)는 상기 데이터 배선(DL)과 전원배선(PL)과 제 1 보조배선(AL1)에 의해 포획되는 영역이 화소영역(P)이 되고 있으며, 각 화소영역(P)에 있어 소자영역(DA)과 발광영역(EA)에 경계에 상기 게이트 배선(GL) 이 형성된 구성을 이루고 있지만, 상기 게이트 배선(GL) 과 제 1 보조배선(AL1)의 위치는 서로 바뀔 수 있으며, 이 경우 상기 데이터 배선(DL)과 전원배선(PL) 및 게이트 배선(GL)에 의해 포획되는 영역이 화소영역(P)이 된다.
그리고 상기 각 화소영역(P) 내의 소자영역(DA)에는 상기 게이트 배선(GL) 및 데이터 배선(DL)과 연결된 스위칭 박막트랜지스터(Tr1)와, 상기 스위칭 박막트랜지스터(Tr1)와 전원배선(PL)과 연결된 구동 박막트랜지스터(Tr2)와, 상기 구동 박막트랜지스터(Tr2)와 제 1 보조배선(AL1) 및 제 2 보조배선(미도시)과 연결된 보조 구동 박막트랜지스터(Tr3)가 구비되고 있다.
이때, 상기 제 1 보조배선(AL1)은 보조 구동 박막트랜지스터(Tr3)의 게이트 전극과 연결되고 있으며, 상기 제 2 보조배선(미도시)은 제 1 보조패턴(APn1)을 매개로 하여 상기 보조 구동 박막트랜지스터(Tr3)의 소스 전극(133c)과 전기적으로 연결되고 있다.
조금 더 구체적으로 구동 박막트랜지스터(Tr2)의 각 전극의 전기적 연결 상태를 설명하면, 상기 구동 박막트랜지스터(Tr2)의 소스 전극(133b)은 상기 전원배선(PL)과 연결되고 있으며, 상기 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)은 각각 상기 보조 구동 박막트랜지스터(Tr3)의 드레인 전극(136c) 및 제 1 전극(160)의 제 1 부분(160a)과 연결되고 있으며, 상기 스위칭 박막트랜지스터(Tr1)의 드레인 전극(136a)은 상기 구동 박막트랜지스터(Tr2)의 게이트 전극(115c)과 연결되고 있다.
상기 제 1 보조배선(AL1)은 상기 스위칭 박막트랜지스터(Tr1)의 게이트 전극(115a)에 스캔 전압(scan voltage)을 인가하는 게이트 배선(GL) 과 동일한 역할을 하는 것으로 상기 보조 구동 박막트랜지스터(Tr3)의 게이트 전극(115c)에 센스 전압(sense voltage)을 인가하는 센스 배선의 역할을 하는 것이다.
또한, 상기 제 2 보조배선(미도시)은 기준 전압인 공통전압을 인가하는 레퍼런스 배선의 역할을 하는 것이다.
그리고 상기 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)과 제 2 드레인 콘택홀(153)을 통해 서로 접촉하여 전기적으로 연결되며 상기 소자영역(DA)에서 발광영역(EA)으로 연장하며 제 1 전극(160)이 구비되고 있다.
이때, 본 발명의 실시예에 따른 유기전계 발광소자(101)에 있어서 가장 특징적인 구성 중 하나로서, 상기 제 1 전극(160)은 세 부분 즉, 제 1 부분(160a)과 제 2 부분(160b) 및 제 3 부분(160c)으로 이루어지고 있는 특징이다.
이러한 구성을 갖는 상기 제 1 전극(160) 중 상기 제 1 부분(160a)은 각 화소영역(P) 내의 소자영역(DA)에 위치하여 상기 소자영역(DA)에 구비된 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)과 접촉하는 것이 특징이며, 상기 제 2 부분(160b)은 상기 각 화소영역(P) 내에서 발광영역(EA)에 위치함으로서 유기전계 발광 다이오드(E)를 이루는 일 구성요소가 되는 것이 특징이다.
그리고 상기 제 1 전극(160)의 제 3 영역(163c)은 상기 제 1 전극(160)의 제 1 및 제 2 부분(160a, 160b)이 형성된 각 화소영역(P2)을 기준으로 하여 이의 상측 위치한 화소영역(P1), 일례로 본 발명의 실시예에 있어 기준이 되는 화소영역(P)을 상기 제 2 화소영역(P2)이라 할 때 상기 제 2 화소영역(P2)에 구비된 제 1 전극(160)에 있어 제 3 부분(160c)은 상기 제 1 화소영역(P1)의 소자영역(DA)에 위치하는 것이 특징이며, 더욱이 상기 제 1 화소영역(P1)에 형성된 상기 제 2 화소영역(P2)의 일 구성요소인 제 1 전극(160)에 있어 이의 제 3 부분(160c)은 그 끝단이 상기 제 1 화소영역(P) 내의 소자영역(DA) 내에 구비된 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)과 중첩되도록 위치하고 있는 것이 특징이다.
본 발명의 일 실시예에 따른 유기전계 발광소자(101)는 전술한 제 1 전극(160)의 구성적 특징에 의해 상기 제 1 전극(160)의 제 2 부분(160b)이 위치하는 화소영역(P)의 소자영역(DA) 내에 구비된 구동 박막트랜지스터(Tr2)가 불량이 발생되어 휘점화 또는 암점화된 화소영역(P)을 이루게 되더라도 상기 제 1 전극(160)의 제 3 부분(160c)의 일끝단과 중첩하는 상측에 위치하는 화소영역(P) 내에 구비된 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)과 접촉하도록 하는 리페어(repair) 공정 진행에 의해 정상 구동이 가능한 화소영역(P)이 될 수 있는 것이다.
한편, 상기 각 화소영역(P)의 경계 및 각 화소영역(P) 내의 소자영역(DA)에는 상기 제 1 전극(160)의 가장자리 부분과 소정폭 중첩하며 뱅크(163)가 구비되고 있으며, 상기 뱅크(163)로 둘러싸인 상기 발광영역(EA)의 상기 제 1 전극(160) 위로는 유기 발광층(165)이 구비되고 있으며, 상기 표시영역 전면에는 상기 뱅크(163)와 유기 발광층(165) 위로 제 2 전극(168)이 형성되고 있다.
이때, 상기 각 발광영역(EA)에 순차 적층된 제 1 전극(160)과 유기 발광층(165) 및 제 2 전극(168)은 유기전계 발광 다이오드(E)를 이룬다.
도면에 있어서 상기 유기 발광층(165)은 뱅크(163)로 둘러싸인 발광영역(EA)에 대해서만 형성되고 있는 것을 보이고 있지만, 상기 유기 발광층(165) 또한 상기 표시영역 전면에 형성될 수도 있다.
한편, 본 발명의 실시예에 따른 유기전계 발광소자(101)는 각 화소영역(P)을 기준으로 이의 상측에 위치하는 화소영역(P)에 구비된 구동 박막트랜지스터(Tr2)와 중첩하며 상기 제 1 전극(160)의 제 3 부분(160c)이 형성됨을 일례로 보이고 있지만, 상기 화소영역(P)에 있어 소자영역(DA)과 발광영역(EA)의 위치가 바뀐 구조로 화소영역(P)이 구비되는 경우, 상기 제 1 전극(160)의 제 3 부분(160c)은 상측이 아닌 하측에 위치하는 화소영역(P)의 구동 박막트랜지스터(Tr2)와 중첩하도록 형성될 수도 있음은 자명하다 할 것이다.
이러한 구성을 갖는 본 발명의 실시예에 따른 유기전계 발광소자(101)는 상기 데이터 배선(DL)의 길이방향으로 동일한 색을 구현하는 화소영역(P)이 배치된 구성 즉, 하나의 화소영역(P)을 기준으로 이의 상측 및 하측에 위치하는 화소영역(P)은 모두 동일한 색을 구현하며, 상기 게이트 배선(GL)의 길이방향으로 배치된 화소영역(P) 즉 하나의 화소영역(P)을 기준으로 이의 좌측 및 우측에 위치하는 화소영역(P)이 서로 다른 색을 구현하는 배치를 이루는 것이 바람직하다.
즉, 본 발명의 실시예에 따른 유기전계 발광소자(101)는 모두 동일한 데이터 배선(DL)과 연결되어 세로방향으로 배치된 화소영역(P)은 모두 동일한 색을 구현하고, 모두 동일한 게이트 배선(GL) 과 연결되어 가로방향으로 배치된 화소영역(P)은 적, 녹, 청의 3색이 순차 반복되거나 또는 적, 녹, 청색 및 화이트의 4색이 순차 반복적으로 구현되는 배치 구조를 이루는 것이 특징이다.
본 발명의 실시예에 따른 유기전계 발광소자(101)는 이러한 컬러 구현의 화소영역(P)의 배치에 의해 어느 특정한 하나의 화소영역(P)을 기준으로 이의 상측 또는 하측에 위치하는 화소영역(P)은 동일한 색을 구현하게 된다.
따라서 이러한 화소영역(P2)이 불량이 발생되어 이웃한 화소영역(P1)까지 연장 형성된 제 1 전극(160)의 제 3 부분(160c)과 이웃한 화소영역(P1)에 구비된 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)을 전기적으로 연결시킴으로서 이웃한 화소영역(P1)과 동일한 구동을 하게 되며, 이 경우 상기 불량이 발생된 화소영역(P2)은 이의 상측 또는 하측에 위치한 화소영역(P1)과 동일한 색 및 휘도 특성을 갖도록 구동됨으로서 불량이 발생되지 않았을 경우의 화상표시와 가장 유사한 화상을 구현할 수 있게 된다.
불량이 발생되어 휘점화 또는 암점화된 화소영역(P)을 정상 구동하도록 하는 리페어 공정에 대해서는 추후 상세히 설명한다.
이후에는 전술한 바와같은 평면 구성을 갖는 본 발명의 실시예에 따른 유기전계 발광소자의 단면 구성에 대해 설명한다.
이때, 각 화소영역(P) 내의 소자영역(DA)에 형성된 스위칭 및 구동 박막트랜지스터(Tr1, Tr2)와 보조 구동 박막트랜지스터(Tr3)는 모두 동일한 단면 구성을 가지므로 대표적으로 구동 박막트랜지스터(Tr2)의 단면 구성에 대해서만 설명하며, 설명의 편의를 위해 스위칭 및 구동 박막트랜지스터(Tr1, Tr2)와 보조 구동 박막트랜지스터(Tr3)를 구성하는 구성요소 중 이들 각 박막트랜지스터(Tr1, Tr2, Tr3)에 대응해서만 형성되는 구성요소 즉, 게이트 전극(115)과 산화물 반도체층(120)과 서로 이격하는 소스 전극(133) 및 드레인 전극(136)에 대해서는 동일한 숫자의 도면부호를 부여함과 동시에 스위칭, 구동 및 보조 구동 박막트랜지스터(Tr1, Tr2, Tr3) 순으로 각 숫자의 도면부호 끝에 a, b, c를 함께 부여하였으며, 게이트 절연막(118)과 에치스토퍼(123) 및 보호층(140)은 표시영역에 전면에 걸쳐 서로 연결된 상태로 형성되는 구성요소이므로 동일한 숫자의 도면부호만을 부여하였다.
도 3에 도시한 바와같이, 상기 구동 박막트랜지스터(Tr2)는 게이트 전극(115b)과, 게이트 절연막(118)과, 산화물 반도체층(120b)과, 반도체층 콘택홀(123)이 구비된 에치스토퍼(122)와, 상기 에치스토퍼(122) 상에서 서로 이격하며 각각 상기 반도체층 콘택홀(122)을 통해 상기 산화물 반도체층(120b)과 각각 접촉하는 소스 전극(133b) 및 드레인 전극(136b)으로 구성되고 있다.
그리고 도면에 나타내지 않았지만 상기 스위칭 박막트랜지스터(도 2의 Tr1)와 보조 구동 박막트랜지스터(도 2의 Tr3) 또한 상기 구동 박막트랜지스터(Tr2)와 동일한 적층 구조를 이루고 있다.
이때, 상기 구동 박막트랜지스터(Tr2)의 게이트 전극(115b)이 형성된 동일한 층에는 상기 게이트 전극(115b)과 동일한 금속물질로 이루어지며 일 방향으로 연장하는 상기 게이트 배선(GL)과 이와 이격하며 나란하게 상기 제 1 보조배선(AL1)이 형성되고 있다.
또한, 상기 구동 박막트랜지스터(Tr2)의 소스 및 드레인 전극(133b, 136b)이 형성된 동일한 층에는 상기 소스 및 드레인 전극(133b, 136b)과 동일한 금속물질로 이루어지며 상기 게이트 배선(GL)과 교차하는 방향으로 연장하며 상기 데이터 배선(도 2의 DL)이 형성되고 있으며, 상기 데이터 배선(도 2의 DL)과 이격하며 나란하게 제 2 보조배선(도 2의 AL2)이 형성되고 있다.
한편, 상기 스위칭 박막트랜지스터(도 2의 Tr1)의 게이트 전극(도 2의 115a)은 상기 게이트 배선(GL)과 연결되며, 상기 스위칭 박막트랜지스터(도 2의 Tr1)의 소스 전극(도 2의 133a)은 상기 데이터 배선(도 2의 DL)과 연결되고 있다.
그리고 상기 제 1 보조배선(AL1)은 그 자체로서 상기 보조 구동 박막트랜지스터(도 2의 Tr3)의 게이트 전극(도 2의 115c)을 이루고 있으며, 상기 제 2 보조배선(도 2의 AL2)은 상기 보조 구동 박막트랜지스터(도 2의 Tr3)의 소스 전극(도 2의 133c)과 보조패턴(117)을 매개로 하여 서로 연결되고 있으며, 상기 전원배선(도 2의 PL)은 상기 구동 박막트랜지스터(Tr2)의 소스 전극(133b)과 연결되고 있다.
한편, 도면에 있어서는 상기 스위칭 및 구동 박막트랜지스터(도 2의 Tr1, Tr2)와 보조 구동 박막트랜지스터(도 2의 Tr3)가 보텀 게이트 구조를 이루는 것을 일례로 나타내었지만, 상기 스위칭 및 구동 박막트랜지스터(도 2의 Tr1, Tr2)와 보조 구동 박막트랜지스터(도 2의 Tr3)의 적층 구성은 다양하게 변형이 가능함은 자명하다 할 것이다.
일례로, 상기 스위칭 및 구동 박막트랜지스터(도 2의 Tr1, Tr2)와 보조 구동 박막트랜지스터(도 2의 Tr3)는 폴리실리콘의 반도체층을 가지며 탑 게이트 타입(Top gate type)으로 구성될 수도 있다.
이러한 경우, 상기 스위칭 및 구동 박막트랜지스터(도 2의 Tr1, Tr2)와 보조 구동 박막트랜지스터(도 2의 Tr3)는 순수 폴리실리콘의 액티브영역과 이의 양측에 불순물이 도핑된 폴리실리콘의 소스 및 드레인 영역으로 이루어진 반도체층과, 게이트 절연막과, 상기 액티브영역과 중첩하여 형성된 게이트 전극과, 상기 소스 및 드레인 영역을 각각 노출시키는 반도체층 콘택홀을 갖는 층간절연막과, 상기 반도체층 콘택홀을 통해 각각 상기 소스 및 드레인 영역과 접촉하며 서로 이격하며 형성된 소스 및 드레인 전극을 포함하여 구성된다.
이렇게 스위칭 및 구동 박막트랜지스터와 보조 구동 박막트랜지스터가 탑 게이트 구조를 이루는 경우, 보텀 게이트 구조를 갖는 상기 스위칭 및 구동 박막트랜지스터(도 2의 Tr1, Tr2)와 보조 구동 박막트랜지스터(도 2의 Tr3) 대비 층간절연막이 더욱 구비되며, 게이트 배선(미도시)과 제 1 보조배선)은 상기 게이트 절연막 상에 구비되며, 데이터 배선과 전원배선 및 제 2 보조배선은 상기 층간절연막 상에 형성된다.
한편, 도 2를 참조하면, 비록 도면에 나타나지 않았지만, 상기 게이트 배선(미도시)이 형성된 동일한 층 또는 상기 데이터 배선(130)이 형성된 동일한 층에는 전원배선(미도시)이 형성되고 있으며, 이러한 전원배선(미도시)은 상기 구동 박막트랜지스터(DTr)의 일 전극과 연결되고 있다.
이때, 상기 게이트 전극(115b)과 게이트 배선(도 2의 GL), 데이터 배선(도 2의 DL)과 전원배선, 소스 및 드레인 전극(133b, 136b)과, 제 1 및 제 2 보조배선(도 2의 AL1, AL2)은 저저항 특성을 갖는 금속물질 예를들면 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리티타늄(MoTi) 중 선택된 하나 또는 둘 이상의 물질로 이루어짐으로서 단일층 또는 이중층 이상의 다중층 구조를 이루게 된다.
한편, 상기 스위칭 및 구동 박막트랜지스터(도 2의 Tr1, Tr2)와 보조 구동 박막트랜지스터(도 2의 Tr3) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 보호층(140)이 형성되어 있다.
이때, 상기 보호층(140)에는 상기 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)을 노출시키는 제 1 드레인 콘택홀(143)이 구비되고 있다.
그리고 상기 보호층(140) 위로 상기 각 소자영역(DA)에 있어서 상기 구동 박막트랜지스터(Tr2)에 대응하여 차광패턴(145)이 구비되고 있으며, 이러한 차광패턴(145)은 상기 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)과 상기 제 1 드레인 콘택홀(143)을 통해 서로 접촉하는 구성을 이루고 있다.
이때, 상기 차광패턴(145)은 특히 상기 구동 박막트랜지스터(Tr2)의 소스 및 드레인 전극(133b, 136b) 사이의 이격영역을 완전히 가리도록 형성됨으로서 외부광이 상기 구동 박막트랜지스터(Tr2)의 소스 및 드레인 전극(133b, 136b) 사이의 이격영역으로 입사되는 것을 방지하는 것이 특징이다.
즉, 상기 구동 박막트랜지스터(Tr2)에 대응하여 이의 상부로 형성된 상기 차광패턴(145)은 외부광이 상기 구동 박막트랜지스터(Tr2)의 산화물 반도체층(120b)으로 입사되는 것을 막아 줌으로서 빛이 유입되어 광누설 전류를 발생시킴에 의한 상기 구동 박막트랜지스터(Tr2)의 오 동작을 방지하는 역할을 하는 것이다.
이러한 차광패턴(145)은 상기 게이트 배선(도 2의 GL)을 이루는 저저항 특성을 갖는 금속물질을 포함하여 빛의 투과를 차단할 수 있는 불투명한 특성을 갖는 금속물질이라면 어떠한 것이라도 상관없다.
도면에 있어서는 상기 구동 박막트랜지스터(Tr2)에 대응해서만 상기 차광패턴(145)이 형성됨을 일례로 보이고 있지만, 상기 차광패턴(145)은 상기 스위칭 및 보조 구동 박막트랜지스터(도 2의 Tr1, Tr3)의 상부에 대해서도 상기 보호층(140) 위로 구비될 수도 있다.
한편, 상기 구동 박막트랜지스터(Tr2)에 있어서 상기 산화물 반도체층(120b)이 형성되지 않은 부분으로서 상기 게이트 절연막(118) 및 에치스토퍼(123)를 사이에 두고 서로 중첩하는 상기 게이트 전극(115b) 및 드레인 전극(136b)은 스토리지 커패시터(StgC)를 이룬다.
이러한 스토리지 커패시터(StgC)의 경우, 구동 박막트랜지스터(Tr2)에 대해서만 형성되고 있으며, 스위칭 및 보조 구동 박막트랜지스터(Tr1, Tr3)에 대해서는 생략된다.
다음, 상기 차광패턴(145) 위로 그 표면이 평탄한 상태의 평탄화층(150)이 표시영역 전면에 대해 형성되고 있다.
이때, 상기 평탄화층(150)에는 상기 구동 박막트랜지스터(Tr2)에 대응하여 이의 드레인 전극(136b)과 접촉하는 상기 차광패턴(145)에 대응하여 이를 노출시키는 제 2 드레인 콘택홀(153)이 구비되고 있으며, 이러한 제 2 드레인 콘택홀(153)은 소자영역(DA)의 면적 저감으로 위해 상기 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)을 노출시키는 상기 제 1 드레인 콘택홀(143)과 중첩하고 있다.
한편, 본 발명의 실시예에 따른 유기전계 발광소자의 일 변형에로서 도 4(본 발명의 실시예에 따른 유기전계 발광소자의 일 변형예로서 본 발명의 실시예에 따른 도면인 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분과 동일한 부분에 대한 단면도)에 도시한 바와같이, 상기 평탄화층(150)에 있어서는 추후 불량이 발생될 경우 웰딩 진행의 용이성을 위해 각 화소영역(P1)에는 상기 구동 박막트랜지스터(Tr2)의 드레인 전극(136b) 중 이웃한 화소영역(P2)의 위치하는 제 1 전극(160)의 제 3 부분(160c)의 일끝단이 위치해야 할 부분에 대해서는 웰딩 홀(wdh)이 더욱 형성될 수도 있다.
이 경우, 상기 본 발명의 실시예의 일 변형예의 특성 상 상기 보호층(140) 상에 차광패턴(145)이 구비된 경우는 상기 웰딩 홀(wdh)에 대응되어서는 형성되지 않음으로서 상기 평탄화층(150)에 구비된 웰딩 홀(wdh)에 대해서는 상기 보호층(140)이 노출된 형태를 이루는 것이 특징이다.
다음, 도 3 및 4를 참조하면, 상기 평탄화층(150) 위로 상기 제 2 드레인 콘택홀(163)을 통해 상기 드레인 전극(136b)과 전기적으로 연결된 상기 차광패턴(145)과 접촉하며 일함수 값이 큰 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO)로 이루어져 애노드 전극의 역할을 하며, 제 1, 2, 3 부분(미도시, 160b, 160c)을 구비한 상기 제 1 전극(160)이 형성되고 있다.
한편, 상기 차광패턴(145)이 생략된 경우, 상기 보호층(140)에는 상기 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)을 노출시키는 드레인 콘택홀(미도시, 실질적으로 제 1 드레인 콘택홀과 동일한 위치에 동일 형태로 형성됨)이 구비되며, 상기 제 1 전극(160)은 상기 드레인 콘택홀(미도시)을 통해 상기 구동 박막트랜지스터(Tr2)의 드레인 전극(136bb)과 직접 접촉하는 구성을 이루게 된다.
이때, 상기 제 1 전극(160)의 제 2 부분(160b)은 각 화소영역(P) 내의 발광영역(EA)에 위치하며, 상기 제 1 부분(도 2의 160a)은 상기 발광영역(EA)에 구비된 제 2 부분(160b)의 일 끝단에서 연장된 형태로 동일한 화소영역(P) 내의 상기 소자영역(DA)에 위치하며, 상기 제 3 부분(160c)은 상기 제 2 부분(160b)의 타 끝단에서 연장된 형태로 상기 화소영역(P2)과 이웃한 상측에 위치하는 화소영역(P1)의 소자영역(DA)까지 연장하여 이웃한 화소영역(P1)에 구비된 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)과 중첩하도록 형성되고 있는 것이 특징이다.
한편, 본 발명의 실시예에 따른 일 변형예의 경우, 상기 이웃한 화소영역(P1)에 구비된 제 1 전극(160)의 일 구성요소인 상기 제 3 부분(160c)은 상기 웰딩 홀(wdh) 내측으로 상기 보호층(140) 상부에 형성되고 있는 것이 특징이다.
한편, 상기 제 1 전극(160) 위로 각 화소영역(P) 더욱 정확히는 각 발광영역(EA)의 경계에는 뱅크(163)가 형성되어 있다.
이때, 상기 뱅크(163)는 각 발광영역(EA)을 둘러싸는 형태로 상기 제 1 전극(160)의 제 2 부분(160b)의 테두리와 중첩하며 상기 제 1 전극(160)의 중앙부를 노출시키며 형성되며, 나아가 상기 각 소자영역(DA)에 대해서는 그 전면에 형성되고 있는 것이 특징이다.
이러한 구성을 갖는 상기 뱅크(163)는 투명한 유기절연물질 예를들면 폴리이미드(poly imide)로 이루어지거나, 또는 블랙을 나타내는 물질 예를들면 블랙수지로 이루어지고 있다.
그리고 상기 각 화소영역(P)의 상기 뱅크(163)로 둘러싸인 발광영역(EA)의 상기 제 1 전극(160)의 제 2 부분(160b) 상부에는 유기 발광층(165)이 형성되어 있다.
또한, 상기 유기 발광층(165)과 상기 뱅크(163) 상부에는 표시영역 전체 또는 부분적으로 개구를 갖지만 표시영역 내에서 연결된 상태를 유지하고 판 형태를 가지며 캐소드 전극을 역할을 하도록, 일함수 값이 비교적 작은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 어느 하나 또는 둘 이상의 섞인 물질로 이루어진 제 2 전극(168)이 형성되고 있다.
이때, 상기 제 2 전극(168)에 있어 부분적으로 개구(미도시)를 갖는 부분은 각 화소영역(P)내의 소자영역(DA) 중 구동 박막트랜지스터(Tr2)와 상기 제 1 전극(160) 중 제 3 부분(160c)이 중첩하는 부분이 된다. 이는 화소영역(P)이 불량이 발생하여 암점화 및 휘점화될 경우, 리페어 공정을 용이하게 진행하기 위함이다.
하지만, 이러한 화소영역(P)의 불량 발생 여부의 체크는 스위칭 및 구동 박막트랜지스터(도 2의 Tr1, Tr2)와 보조 구동 박막트랜지스터(도 2의 Tr3)를 포함하여 상기 제 1 전극(160)이 형성한 시점에서 상기 제 2 전극(168)을 형성하기 전에 이루어지게 되므로 상기 제 2 전극(168)은 반드시 개구(미도시)를 갖도록 형성할 필요는 없으며 상기 표시영역 전면에 형성된 구성을 이루더라도 문제되지 않는다.
한편, 각 발광영역(EA)에 있어 상기 제 1, 2 전극(160, 168)과 그 사이에 형성된 상기 유기 발광층(165)은 유기전계 발광 다이오드(E)를 이루게 된다.
도면에 나타나지 않았지만, 상기 제 1 전극(160)과 유기 발광층(165) 사이 및 상기 유기 발광층(165)과 제 2 전극(168) 사이에는 각각 상기 유기 발광층(165)의 발광 효율 향상을 위해 다층 구조의 제 1 발광보상층(미도시)과 제 2 발광보상층(미도시)이 더욱 형성될 수도 있다.
이때, 다층의 상기 제 1 발광보상층(미도시)은 상기 제 1 전극(160) 상부로 순차 적층되며 정공주입층(hole injection layer)과 정공수송층(hole transporting layer)으로 이루어질 수 있으며, 상기 제 2 발광보상층(미도시)은 상기 유기 발광층(165)으로부터 순차 적층되며 전자수송층(electron transporting layer)과 전자주입층(electron injection layer)으로 이루어질 수 있다.
한편, 상기 제 1 발광보상층(미도시)과 제 2 발광보상층(미도시)은 이중층 구조를 이루는 것을 일례로 나타내었지만, 반드시 이중층 구조를 이룰 필요는 없다. 즉 상기 제 1 발광보상층(미도시)은 정공주입층 또는 정공수송층이 되어 단일층 구조를 이룰 수도 있고, 상기 제 2 발광보상층(미도시) 또한 전자주입층 또는 전자수송층이 되어 단일층 구조를 이룰 수도 있다.
더불어 상기 제 1 발광보상층(미도시)은 전자블록킹층이 더욱 포함될 수도 있으며, 상기 제 2 발광보상층(미도시)은 정공블록킹층이 더욱 포함될 수도 있다.
한편, 본 발명의 실시예에 따른 유기전계 발광소자(101)는 도면에 나타내지 않았지만, 상기 각 발광영역(EA)에는 상기 보호층(140)과 상기 평탄화층(150) 사이에 선택적으로 화소영역(P)별로 순차 반복하며 적, 녹, 청색 중 어느 하나의 색을 갖는 컬러필터 패턴(미도시)이 더욱 구비될 수도 있다.
이렇게 보호층(140)과 평탄화층(150) 사이에 적, 녹, 청색 중 어느 하나의 색을 갖는 컬러필터 패턴(미도시)이 구비된 경우, 상기 유기 발광층(165)은 화소영역(P)별로 구분없이 표시영역 전면에서 화이트를 발광하는 화이트 유기 발광층(165)을 이루는 것이 특징이며, 유기 발광층(165)으로 나온 화이트 광이 상기 적, 녹, 청색 컬러필터 패턴(미도시)을 투과함으로서 풀 컬러를 구현하게 된다.
이때, 상기 적, 녹, 청색 컬러필터 패턴(미도시)이 구비되지 않는 화소영역(P)은 화이트를 구현하게 됨으로서 적, 녹, 청 및 화이트의 4색 구현에 의해 화이트와 블랙의 명암비를 더욱 향상시키는 효과를 갖는다.
한편, 상기 적, 녹, 청색 컬러필터 패턴(미도시)은 본 발명의 실시에에 따른 유기전계 발광소자(101)와 같이 생략될 수도 있으며, 이 경우 상기 유기 발광층(165)이 화소영역(P)별로 순차 반복하는 형태로 적, 녹, 청색을 발광하는 구성 또는 적, 녹, 청 및 화이트를 발광하는 구성을 이루게 됨으로서 풀 컬러를 구현할 수 있다.
그릭고 도면에 나타내지 않았지만, 본 발명의 실시예에 따른 유기전계 발광소자(101)는 전술한 구성을 갖는 상기 제 1 기판(110)에 대응하여 상기 유기전계 발광 다이오드(E)의 인캡슐레이션을 위한 제 2 기판(미도시)이 구비될 수 있다.
이 경우, 상기 제 1 기판(110)과 제 2 기판(미도시)은 그 가장자리를 따라 실란트 또는 프릿으로 이루어진 접착제(미도시)가 구비되고 있으며, 이러한 접착제(미도시)에 의해 상기 제 1 기판(110)과 제 2 기판(미도시)이 합착되어 패널상태를 유지하고 있다.
이때, 서로 이격하는 상기 제 1 기판(110)과 제 2 기판(미도시) 사이에는 진공의 상태를 갖거나 또는 불활성 기체로 채워짐으로써 불활성 가스 분위기를 가질 수 있다.
상기 인캡슐레이션을 위한 상기 제 2 기판(미도시)은 유연한 특성을 갖는 플라스틱으로 이루어질 수도 있으며, 또는 유리기판으로 이루어질 수도 있다.
한편, 본 발명의 실시예에 따른 유기전계 발광소자(101)는 인캡슐레이션을 위한 상기 제 2 기판(미도시)이 생략된 구성을 이룰 수도 있다.
즉, 상기 제 2 기판(미도시)은 점착층을 포함하는 필름 형태로 상기 제 1 기판(110)의 최상층에 구비된 상기 제 2 전극(168)과 접촉하도록 구성될 수도 있으며, 또는 상기 제 2 전극(168) 상부로 유기절연막(미도시) 또는 무기절연막(미도시)이 더욱 구비되어 캡핑막이 형성될 수 있으며, 상기 유기절연막(미도시) 또는 무기절연막(미도시)은 그 자체로 인캡슐레이션 막(미도시)으로 이용될 수도 있으며, 이 경우 상기 제 2 기판(미도시)은 생략된다.
이러한 구성을 갖는 본 발명의 실시예에 따른 유기전계 발광소자(101)는 각 화소영역(P)에 구비되는 제 1 전극(160)의 구성적 특징에 의해 불량이 발생되어 암점화 또는 휘점화된 화소영역(P)을 정상 구동이 가능한 상태로 리페어 가능하게 됨으로서 불량률을 저감시키는 동시에 실패비용을 절감시키는 효과를 가지며, 나아가 무결점 또는 화소영역(P)의 불량이 최소화된 표시장치를 제공하는 효과를 갖는다.
이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 유기전계 발광소자(101)에 있어 암점화 또는 휘점화 불량이 발생한 특정 화소영역(P)에 대해 정상 구동이 가능하도록 리페어하는 방법에 대해 설명한다.
도 5는 도 2에 있어 리페어 공정 진행에 의해 절단되어야 할 부분과 웰딩(welding)이 이루어지는 부분을 함께 나타낸 도면이며, 도 6 및 도 7은 각각 도 5를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도로서 레이저 커팅(laser cutting)이 이루어지기 전과 후의 상태를 각각 나타낸 도면이며, 도 8 및 도 9는 각각 도 3 및 도 4와 동일한 부분에 대한 단면도로서 본 발명의 일 실시예 및 일 변형예에 따른 유기전계 발광소자에 있어 웰딩(welding)을 진행한 후의 상태를 나타낸 도면이다.
도시한 바와같이, 본 발명의 실시예에 따른 유기전계 발광소자(101)에 있어서, 특정 화소영역(P)에 대해 이의 내부에 구비된 스위칭 및 구동 박막트랜지스터(Tr1, Tr2) 또는 보조 구동 박막트랜지스터(Tr3)에 불량이 발생되어 암점화 또는 휘점화가 발생된 경우, 각 박막트랜지스터(Tr1, Tr2, Tr3) 간의 전기적 연결을 단절시키기 위해 도면에 표시한 바와같이 각 박막트랜지스터(Tr1, Tr2, Tr3)의 연결 부분과 더불어 상기 전원배선(PL)과 구동 박막트랜지스터(Tr2) 간의 연결부분을 모두 절단시킨다.
본 발명의 실시예에 따른 유기전계 발광소자(101)의 경우 각 화소영역(P)에는 3개의 박막트랜지스터(Tr1, Tr2, Tr3) 즉, 스위칭 및 구동 박막트랜지스터(Tr1, Tr2)와 보조 구동 박막트랜지스터(Tr3)가 형성됨으로서 절단 부분은 총 3부분이 되고 있지만, 각 화소영역(P) 내에 박막트랜지스터가 2개인 경우는 상기 절단 부분은 2곳, 그리고 박막트랜지스터가 3개를 초과하여 이보다 더 많은 수가 형성되는 경우는 상기 박막트랜지스터의 개수와 동일한 개수만큼의 절단 부분이 형성되게 된다.
일례로 도면에 나타내지 않았지만, 하나의 화소영역에 스위칭 및 구동 박막트랜지스터의 2개의 박막트랜지스터가 구비된 경우, 상기 스위칭 박막트랜지스터와 구동 박막트랜지스터 간의 연결부분과 상기 전원배선과 구동 박막트랜지스터의 연결부분의 2곳이 된다.
이러한 절단 부분은 레이저 장치를 이용한 레이저 커팅(laser cutting) 공정을 진행함으로서 형성되며, 상기 레이저 커팅에 의해 상기 각 박막트랜지스터(Tr1, Tr2, Tr3)간의 연결부분을 완전히 절단하여 분리된 형태를 이루게 된다.
도면에 있어서는 구동 박막트랜지스터(Tr2)와 보조 구동 박막트랜지스터(Tr3)간의 전기적 연결부분인 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)과 보조 구동 박막트랜지스터(Tr3)의 드레인 전극(136c)이 절단된 상태가 됨을 일례로 보이고 있다.
다음, 이렇게 각 박막트랜지스터간(Tr1, Tr2, Tr3)의 연결된 부분을 레이저 커팅을 진행하여 절단한 후에는 레이저 장치를 이용한 웰딩(welding) 공정을 진행한다.
이때, 상기 웰딩(welding) 공정은 상기 불량이 발생된 화소영역(P2)에 진행하는 것이 아니라 이와 이웃한 화소영역(P1) 더욱 정확히는 상기 불량이 발생된 화소영역(P2)의 발광영역(EA)에 형성된 상기 제 1 전극(160)의 제 3 부분(160c)이 위치하는 상측의 화소영역(P1)에 대해 진행하는 것이 특징이다.
이때, 상기 웰딩 공정 진행에 의해 불량이 발생된 화소영역(P2)에서 분기하여 이웃한 화소영역(P1)과 중첩하며 형성된 상기 제 1 전극(160)의 제 3 부분(160c)에 대해 레이저 빔을 조사하여 상기 제 1 전극(160)의 제 3 부분(160c)과 이웃한 화소영역(P1)에 구비된 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)과 도통된 상태를 이루도록 한다.
본 발명의 실시예에 따른 유기전계 발광소자(101)는 도 8에 도시한 바와같이, 상기 웰딩에 의해 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)과 연결된 차광패턴(145)과 상기 제 1 전극(160)의 제 3 부분(160c)이 서로 접촉하도록 함으로서 상기 불량이 발생된 화소영역(P2)에 구비된 제 1 전극(160)과 상기 불량이 발생된 화소영역(P2)과 이웃한 화소영역(P1)에 구비된 구동 박막트랜지스터(Tr2)의 드레인 전극(136c)이 서로 전기적으로 연결된 상태가 됨을 보이고 있다.
그리고 본 발명의 실시예의 일 변형예에 따른 유기전계 발광소자는 도 9에 도시한 바와같이, 상기 차광패턴(145) 자체가 생략되거나, 또는 웰딩홀(wdh)에 대응하는 부분이 제거된 차광패턴(145)이 구비된 경우, 상기 제 1 전극(160)의 제 3 부분(160c)과 상기 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)이 직접 접촉하도록 웰딩함으로서 상기 제 3 부분과 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)이 직접 접촉하는 상태를 이룸을 보이고 있다.
전술한 바와같이 레이저 장치를 이용한 레이저 커팅과 웰딩이 진행된 상태의 유기전계 발광소자(101)의 제 1 기판(110)은 불량이 발생된 화소영역(P2)은 이와 이웃한 화소영역(P1)에 구비된 구동 박막트랜지스터(Tr2)를 통해 구동될 수 있으며, 이 경우 이웃한 화소영역(P1)에 동기되어 이와 동일한 구동을 하게 됨으로서 암점화 또는 휘점화된 화소영역(P)을 이루지 않고, 적절한 휘도 특성을 갖는 정상 화소영역(P)을 이루게 된다.
따라서 본 발명의 실시예에 따른 유기전계 발광소자(101)는 암점화 또는 휘점화 불량이 발생된 화소영역(P2)을 모두 정상 구동하도록 리페어 가능한 구성이 되므로 현 고객의 요구인 무결점의 표시장치 또는 화소불량이 최소화된 표시장치를 제공하는 장점을 갖는다.
나아가 불량이 발생된 화소영역(P2)을 정상 구동이 가능한 화소영역(P)으로 리페어가 가능하므로 유기전계 발광소자(101)의 불량률을 저감시키게 됨으로서 실패비용을 줄여 제조 비용을 저감시키는 효과가 있다.
본 발명은 전술한 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
101: 유기전계 발광소자
115a, 115b, 115c: (스위칭, 구동 및 보조 구동 박막트랜지스터의)게이트 전극
120a, 120b, 120c: (스위칭, 구동 및 보조 구동 박막트랜지스터의)산화물 반도체층
133a, 133b, 133c: (스위칭, 구동 및 보조 구동 박막트랜지스터의)소스 전극
136a, 136b, 136c: (스위칭, 구동 및 보조 구동 박막트랜지스터의)드레인 전극
143: 제 1 드레인 콘택홀
153: 제 2 드레인 콘택홀
160: 제 1 전극
160a, 160b, 160c: (제 1 전극의)제 1, 2, 3 부분
DA: 구동영역
EA : 발광영역
P: 화소영역
P1: 제 1 화소영역(이웃한 화소영역)
P2: 제 2 화소영역(기준 화소영역)
Tr1, Tr2, Tr3: 스위칭, 구동 및 보조 구동 박막트랜지스터

Claims (20)

  1. 발광영역과 소자영역이 각각 구비된 다수의 화소영역이 정의된 기판과;
    상기 기판 상의 각 소자영역에 적어도 하나의 스위칭 박막트랜지스터와 이와 연결된 하나의 구동 박막트랜지스터를 포함하는 다수의 박막트랜지스터와;
    상기 다수의 박막트랜지스터 위로 형성된 평탄화층과;
    상기 평탄화층 위로 형성되며, 서로 연결된 제 1, 2, 3 부분을 포함하여 구성되며, 상기 제 1 및 제 2 부분은 다수의 각 화소영역에 위치하며 상기 제 3 부분은 상기 각 화소영역과 이웃하는 화소영역에 형성된 것이 특징인 제 1 전극과;
    상기 제 1 전극 위로 형성된 유기 발광층과;
    상기 유기 발광층 위로 형성된 제 2 전극
    을 포함하며, 상기 제 3 부분은 그 일끝단이 상기 이웃한 화소영역에 구비된 구동 박막트랜지스터와 중첩하도록 형성된 것이 특징인 유기전계 발광소자.
  2. 제 1 항에 있어서,
    상기 제 2 부분은 각 화소영역 내의 발광영역에 형성되며, 상기 제 1 부분은 이와 연결된 상기 제 2 부분이 형성된 발광영역을 포함하는 화소영역의 소자영역에 구비된 구동 박막트랜지스터와 전기적으로 연결된 것이 특징인 유기전계 발광소자.
  3. 제 2 항에 있어서,
    상기 스위칭 박막트랜지스터와 각각 연결되며 서로 교차하는 게이트 배선 및 데이터 배선과;
    상기 구동 박막트랜지스터와 연결된 전원배선
    을 포함하는 유기전계 발광소자.
  4. 제 3 항에 있어서,
    상기 다수의 박막트랜지스터는 상기 스위칭 및 구동 박막트랜지스터를 포함하여 상기 구동 박막트랜지스터와 연결된 보조 구동 박막트랜지스터를 더 포함하는 유기전계 발광소자.
  5. 제 4 항에 있어서,
    상기 보조 구동 박막트랜지스터와 연결된 제 1 보조배선 및 제 2 보조배선을 더 포함하는 유기전계 발광소자.
  6. 제 5 항에 있어서,
    상기 다수의 박막트랜지스터는 각각 게이트 전극과, 게이트 절연막과, 산화물 반도체층과, 상기 산화물 반도체층을 노출시키는 반도체층 콘택홀을 구비한 에치스토퍼와, 상기 반도체층 콘택홀을 통해 상기 산화물 반도체층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극의 적층 구성을 갖는 것이 특징인 유기전계 발광소자.
  7. 제 6 항에 있어서,
    상기 제 1 보조배선 및 제 2 보조배선은 각각 상기 보조 구동 박막트랜지스터의 게이트 전극 및 소스 전극과 연결되며,
    상기 구동 박막트랜지스터의 드레인 전극의 일 끝단은 상기 제 1 전극의 제 1 부분과 연결되며, 상기 구동 박막트랜지스터의 게이트 전극은 상기 스위칭 박막트랜지스터의 드레인 전극과 연결되며,
    상기 구동 박막트랜지스터의 드레인 전극의 타끝단은 상기 보조 구동 박막트랜지스터의 드레인 전극과 연결된 것이 특징인 유기전계 발광소자.
  8. 제 1 항 또는 제 4 항에 있어서,
    하나의 화소영역을 기준으로 이와 이웃한 화소영역은 동일한 색을 표현하는 화소영역인 것이 특징인 유기전계 발광소자.
  9. 제 8 항에 있어서,
    동일한 데이터 배선과 연결되어 상기 데이터 배선의 길이방향으로 배치된 다수의 화소영역은 각각 동일한 색을 표현하며,
    동일한 게이트 배선과 연결되어 상기 게이트 배선의 길이방향으로 배치된 다수의 화소영역은 적, 녹, 청색 또는 적, 녹, 청, 화이트색을 순차 반복적으로 표현하는 것이 특징인 유기전계 발광소자.
  10. 제 9 항에 있어서,
    상기 유기 발광층은 각 화소영역 순차 반복적인 형태로 적, 녹, 청색 또는 적, 녹, 청, 화이트색을 발광하는 것이 특징인 유기전계 발광소자.
  11. 제 9 항에 있어서,
    상기 다수의 박막트랜지스터와 상기 평탄화층 사이에는 보호층이 더욱 구비된 것이 특징인 유기전계 발광소자.
  12. 제 11 항에 있어서,
    상기 각 발광영역에는 상기 보호층과 평탄화층 사이에 컬러필터 패턴이 구비된 것이 특징인 유기전계 발광소자.
  13. 제 12 항에 있어서,
    상기 컬러필터 패턴은 화소영역 별로 순차적으로 적, 녹, 청색을 표시하는 것이 특징인 유기전계 발광소자.
  14. 제 13 항에 있어서,
    상기 유기 발광층은 화이트를 발광하는 것이 특징인 유기전계 발광소자.
  15. 제 11 항에 있어서,
    상기 각 소자영역에는 상기 보호층과 상기 평탄화층 사이에 상기 구동 박막트랜지스터에 대응하여 차광패턴이 더 구비된 것이 특징인 유기전계 발광소자.
  16. 제 15 항에 있어서,
    상기 보호층에는 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 콘택홀이 구비되며, 상기 차광패턴과 상기 구동 박막트랜지스터의 드레인 전극은 상기 콘택홀을 통해 서로 접촉하는 것이 특징인 유기전계 발광소자.
  17. 제 11 항에 있어서,
    상기 평탄화층에는 상기 구동 박막트랜지스터의 드레인 전극에 대응하여 상기 보호층을 노출시키는 웰딩 홀이 구비되며, 상기 이웃한 화소영역의 제 1 전극과 연결된 상기 제 3 부분은 상기 평탄화층 상부 및 상기 웰딩 홀 내부의 상기 보호층 상부에 형성된 것이 특징인 유기전계 발광소자.
  18. 발광영역과 소자영역이 각각 구비된 다수의 화소영역이 정의된 기판과; 상기 기판 상의 각 소자영역에 적어도 하나의 스위칭 박막트랜지스터와 이와 연결된 하나의 구동 박막트랜지스터를 포함하는 다수의 박막트랜지스터와; 상기 다수의 박막트랜지스터 위로 형성된 평탄화층과; 상기 평탄화층 위로 형성되며, 서로 연결된 제 1, 2, 3 부분을 포함하여 구성되며, 상기 제 1 및 제 2 부분은 다수의 각 화소영역에 위치하며 상기 제 3 부분은 상기 각 화소영역과 이웃하는 화소영역에 형성된 것이 특징인 제 1 전극과; 상기 제 1 전극 위로 형성된 유기 발광층과; 상기 유기 발광층 위로 형성된 제 2 전극을 포함하며, 상기 제 3 부분은 그 일끝단이 상기 이웃한 화소영역에 구비된 구동 박막트랜지스터와 중첩하도록 형성된 것이 특징인 유기전계 발광소자의 리페어 방법에 있어서,
    불량이 발생된 화소영역의 소자영역에 구비된 다수의 박막트랜지스터 각각이 모두 전기적으로 단절될 수 있도록 각 박막트랜지스터간의 연결 부분에 대해 레이저 커팅을 실시하는 단계와;
    상기 불량이 발생된 화소영역에 구비된 제 2 부분과 연결된 제 3 부분의 일끝단에 대해 웰딩(welding)을 진행하여 상기 제 3 부분과 중첩하는 상기 불량이 발생된 화소영역과 이웃하는 화소영역 내에 구비된 구동 박막트랜지스터의 드레인 전극과 상기 제 3 부분이 전기적으로 연결되도록 하는 단계
    를 포함하는 유기전계 발광소자의 리페어 방법.
  19. 제 18 항에 있어서,
    상기 제 2 부분은 각 화소영역 내의 발광영역에 형성되며, 상기 제 1 부분은 이와 연결된 상기 제 2 부분이 형성된 발광영역을 포함하는 화소영역의 소자영역에 구비된 구동 박막트랜지스터와 전기적으로 연결된 것이 특징인 유기전계 발광소자의 리페어 방법.
  20. 제 18 항에 있어서,
    상기 스위칭 박막트랜지스터와 각각 연결되며 서로 교차하는 게이트 배선 및 데이터 배선과, 상기 구동 박막트랜지스터와 연결된 전원배선을 포함하며,
    상기 다수의 박막트랜지스터는 상기 스위칭 및 구동 박막트랜지스터를 포함하여 상기 구동 박막트랜지스터와 연결된 보조 구동 박막트랜지스터를 더 포함하고,
    상기 레이저 커팅은 상기 스위칭 박막트랜지스터와 상기 구동 박막트랜지스터 간의 연결부분과, 상기 구동 박막트랜지스터와 상기 보조 구동 박막트랜지스터간의 연결부분 및 상기 전원배선과 상기 구동 박막트랜지스터 간의 연결부분에 대해 진행되는 것이 특징인 유기전계 발광소자의 리페어 방법.
KR1020130143732A 2013-11-25 2013-11-25 유기전계 발광소자 및 이의 리페어 방법 KR102112649B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130143732A KR102112649B1 (ko) 2013-11-25 2013-11-25 유기전계 발광소자 및 이의 리페어 방법
EP14181215.6A EP2876684B1 (en) 2013-11-25 2014-08-18 Organic electroluminescent device and repairing method thereof
US14/463,175 US9502487B2 (en) 2013-11-25 2014-08-19 Organic electroluminescent device and repairing method thereof
CN201410543420.4A CN104659055B (zh) 2013-11-25 2014-10-15 有机电致发光装置及其修理方法
US15/294,222 US9761644B2 (en) 2013-11-25 2016-10-14 Organic electroluminescent device and repairing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130143732A KR102112649B1 (ko) 2013-11-25 2013-11-25 유기전계 발광소자 및 이의 리페어 방법

Publications (2)

Publication Number Publication Date
KR20150059949A true KR20150059949A (ko) 2015-06-03
KR102112649B1 KR102112649B1 (ko) 2020-05-19

Family

ID=51355470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130143732A KR102112649B1 (ko) 2013-11-25 2013-11-25 유기전계 발광소자 및 이의 리페어 방법

Country Status (4)

Country Link
US (2) US9502487B2 (ko)
EP (1) EP2876684B1 (ko)
KR (1) KR102112649B1 (ko)
CN (1) CN104659055B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170003875A (ko) * 2015-06-30 2017-01-10 엘지디스플레이 주식회사 유기발광표시장치
KR20170054765A (ko) * 2015-11-10 2017-05-18 엘지디스플레이 주식회사 유기전계발광 표시장치
KR20170127177A (ko) * 2016-05-11 2017-11-21 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20180045439A (ko) * 2016-10-25 2018-05-04 엘지디스플레이 주식회사 고 개구율을 갖는 초고해상도 평판 표시장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102112649B1 (ko) * 2013-11-25 2020-05-19 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 리페어 방법
KR102240894B1 (ko) * 2014-02-26 2021-04-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102222901B1 (ko) 2014-07-07 2021-03-04 엘지디스플레이 주식회사 유기발광 표시장치 구동 방법
CN104409656B (zh) * 2014-11-27 2017-02-22 京东方科技集团股份有限公司 一种有机电致发光器件及其制备方法、显示装置
CN104538421B (zh) * 2014-12-16 2018-07-13 深圳市华星光电技术有限公司 Oled显示基板及其制造方法
KR102341352B1 (ko) * 2015-04-08 2021-12-20 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치
KR102391347B1 (ko) * 2015-04-09 2022-04-28 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 디스플레이 장치
KR102402605B1 (ko) * 2015-07-28 2022-05-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101795579B1 (ko) * 2015-11-10 2017-11-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102636147B1 (ko) 2015-12-31 2024-02-08 엘지디스플레이 주식회사 투명표시장치
KR102623624B1 (ko) * 2016-05-18 2024-01-10 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
CN105789266A (zh) * 2016-05-30 2016-07-20 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法、显示装置
CN106328010B (zh) * 2016-09-23 2019-01-04 歌尔科技有限公司 显示设备、电子设备、发光单元损坏处理方法及设备
KR102627343B1 (ko) * 2016-11-30 2024-01-22 엘지디스플레이 주식회사 표시장치
CN108336107A (zh) * 2017-01-19 2018-07-27 京东方科技集团股份有限公司 有机发光二极管（oled）阵列基板及其制备方法、显示装置
CN107204356B (zh) * 2017-06-22 2020-11-03 昆山国显光电有限公司 电致发光装置及其制备方法
CN107221287B (zh) * 2017-07-31 2019-09-06 京东方科技集团股份有限公司 显示面板及其像素修复装置、像素修复方法和显示器
CN207134356U (zh) * 2017-09-04 2018-03-23 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN110165058A (zh) * 2018-03-26 2019-08-23 京东方科技集团股份有限公司 阵列基板及其制备方法、修复方法、显示装置
CN109599427B (zh) 2018-12-14 2021-05-14 京东方科技集团股份有限公司 显示基板的制备方法、显示面板及显示装置
KR20200080896A (ko) * 2018-12-27 2020-07-07 엘지디스플레이 주식회사 유기발광 표시장치
WO2020218048A1 (ja) * 2019-04-26 2020-10-29 パナソニックＩｐマネジメント株式会社 撮像素子
KR20210026931A (ko) * 2019-09-02 2021-03-10 엘지디스플레이 주식회사 투명 표시장치
CN110797351B (zh) * 2019-11-08 2022-05-20 京东方科技集团股份有限公司 一种阵列基板、其检测方法、显示面板及显示装置
TWI740484B (zh) * 2020-05-04 2021-09-21 宏碁股份有限公司 顯示裝置與其製造方法
CN114784076A (zh) * 2022-04-27 2022-07-22 深圳市华星光电半导体显示技术有限公司 显示面板和显示面板的修复方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080070429A (ko) * 2007-01-26 2008-07-30 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20080072160A (ko) * 2007-02-01 2008-08-06 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 에이징 방법
KR20110055054A (ko) * 2009-11-19 2011-05-25 엘지디스플레이 주식회사 유기 발광소자 및 그 제조방법
JP2011519072A (ja) * 2008-04-29 2011-06-30 プラスティック ロジック リミテッド オフセット上部画素電極構成
KR20110097121A (ko) * 2010-02-24 2011-08-31 엘지디스플레이 주식회사 어레이 기판
JP2013012610A (ja) * 2011-06-29 2013-01-17 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
KR20130068200A (ko) * 2011-12-14 2013-06-26 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
KR101152134B1 (ko) * 2005-08-26 2012-06-15 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100720142B1 (ko) * 2005-11-25 2007-05-18 삼성전자주식회사 표시 장치와 표시장치의 제조방법
KR100688971B1 (ko) * 2006-02-16 2007-03-08 삼성전자주식회사 디스플레이장치
JP4415971B2 (ja) * 2006-05-10 2010-02-17 カシオ計算機株式会社 表示装置及びその製造方法
JP4356899B2 (ja) * 2007-03-15 2009-11-04 財団法人山形県産業技術振興機構 有機ｅｌ発光装置およびその製造方法
JP5024529B2 (ja) * 2007-04-12 2012-09-12 ソニー株式会社 表示装置の製造方法およびｔｆｔアレイ基板の製造方法
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5184042B2 (ja) * 2007-10-17 2013-04-17 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
KR20100009385A (ko) * 2008-07-18 2010-01-27 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101659935B1 (ko) * 2008-12-01 2016-09-27 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR102386147B1 (ko) * 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
GB2489939A (en) * 2011-04-11 2012-10-17 Plastic Logic Ltd Control of capacitive coupling in pixel circuitry
KR101830179B1 (ko) * 2011-11-03 2018-02-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR102112649B1 (ko) * 2013-11-25 2020-05-19 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 리페어 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080070429A (ko) * 2007-01-26 2008-07-30 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20080072160A (ko) * 2007-02-01 2008-08-06 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 에이징 방법
JP2011519072A (ja) * 2008-04-29 2011-06-30 プラスティック ロジック リミテッド オフセット上部画素電極構成
KR20110055054A (ko) * 2009-11-19 2011-05-25 엘지디스플레이 주식회사 유기 발광소자 및 그 제조방법
KR20110097121A (ko) * 2010-02-24 2011-08-31 엘지디스플레이 주식회사 어레이 기판
JP2013012610A (ja) * 2011-06-29 2013-01-17 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
KR20130068200A (ko) * 2011-12-14 2013-06-26 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170003875A (ko) * 2015-06-30 2017-01-10 엘지디스플레이 주식회사 유기발광표시장치
KR20170054765A (ko) * 2015-11-10 2017-05-18 엘지디스플레이 주식회사 유기전계발광 표시장치
KR20170127177A (ko) * 2016-05-11 2017-11-21 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20180045439A (ko) * 2016-10-25 2018-05-04 엘지디스플레이 주식회사 고 개구율을 갖는 초고해상도 평판 표시장치

Also Published As

Publication number Publication date
CN104659055A (zh) 2015-05-27
US20170033168A1 (en) 2017-02-02
EP2876684B1 (en) 2021-01-13
CN104659055B (zh) 2017-11-17
EP2876684A3 (en) 2015-06-03
US9502487B2 (en) 2016-11-22
US9761644B2 (en) 2017-09-12
KR102112649B1 (ko) 2020-05-19
US20150144904A1 (en) 2015-05-28
EP2876684A2 (en) 2015-05-27

Similar Documents

Publication Publication Date Title
KR20150059949A (ko) 유기전계 발광소자 및 이의 리페어 방법
JP7071256B2 (ja) Ｏｌｅｄアレイ基板、表示装置およびその黒点欠陥修復方法
US20220293637A1 (en) Array substrate and display panel
TWI612657B (zh) 顯示裝置
KR102128764B1 (ko) 표시 장치 및 전자 기기
US20060279499A1 (en) Organic light-emitting device
KR101286094B1 (ko) 유기전계발광소자의 제조 방법 및 수리방법
US11276740B2 (en) Semiconductor device and display device
KR20210057522A (ko) 디스플레이 장치
KR102297088B1 (ko) 유기전계 발광소자
KR20150113530A (ko) 유기 발광 표시 장치
KR102403486B1 (ko) 유기전계 발광소자 및 그 제조방법
JP2010249883A (ja) 画像表示装置及びその修正方法
KR20230092217A (ko) 유기발광표시장치 및 이의 제조방법
KR20150112447A (ko) 유기 발광 표시 장치 및 그의 제조 방법
WO2010106801A1 (ja) 画像表示装置、その製造方法及び修正方法
KR102380330B1 (ko) 리페어 구조를 갖는 대면적 유기발광 다이오드 표시장치
KR102440025B1 (ko) 유기전계 발광소자
JP2008218330A (ja) 有機ｅｌ表示装置
US20230171997A1 (en) Display panel with a repair circuit
CN117716415A (zh) 显示基板及其维修方法、制备方法、显示装置
KR20240102585A (ko) 유기발광다이오드 표시장치
KR20220090258A (ko) 유기발광 표시장치
CN116322181A (zh) 电致发光显示器
KR20240030049A (ko) 표시장치 및 표시장치의 리페어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant