JP5135904B2 - 有機薄膜トランジスタアレイおよびその製造方法 - Google Patents

有機薄膜トランジスタアレイおよびその製造方法 Download PDF

Info

Publication number
JP5135904B2
JP5135904B2 JP2007160862A JP2007160862A JP5135904B2 JP 5135904 B2 JP5135904 B2 JP 5135904B2 JP 2007160862 A JP2007160862 A JP 2007160862A JP 2007160862 A JP2007160862 A JP 2007160862A JP 5135904 B2 JP5135904 B2 JP 5135904B2
Authority
JP
Japan
Prior art keywords
electrode
source electrode
organic
drain electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007160862A
Other languages
English (en)
Other versions
JP2009004396A (ja
Inventor
富博 橋詰
雄二 諏訪
正成 藤森
唯 新井
健夫 芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007160862A priority Critical patent/JP5135904B2/ja
Priority to US12/128,993 priority patent/US7872257B2/en
Publication of JP2009004396A publication Critical patent/JP2009004396A/ja
Application granted granted Critical
Publication of JP5135904B2 publication Critical patent/JP5135904B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は有機薄膜トランジスタアレイおよびその製造方法に関し、特に、相補型有機薄膜トランジスタ(有機CTFT)およびその製造方法に関わり、特に有機薄膜トランジスタによる所望の任意回路構成に関する。
有機EL(Electro Luminescence)素子や液晶を用いた薄型表示装置では、画素を駆動する素子として、アモルファスシリコンや多結晶シリコンをチャネルに用いた薄膜トランジスタ(TFT)が使用されている。現状では、アモルファスシリコンや多結晶シリコンを用いたTFTでは可塑性を持たせることは現状では困難である。また、製造プロセスに真空設備を使うため、一般に製造コストも高くなる。そのため、これらの表示装置では、フレキシブルな表示装置の実現や製造コスト低減のために、駆動回路に使用するTFTも有機材料で形成することを目的とした研究が広くなされている。有機薄膜トランジスタ(有機TFT)では、チャネルを構成する半導体層を印刷法、スプレー法、インクジェット法等の簡便なプロセスで形成でき、無機半導体を用いたTFTに比べて格段に安価に製造できると期待されている。また、大面積で且つ軽量、薄型の表示・集積回路を平易に作製できる可能性があり、液晶ディスプレイ、有機ELディスプレイ、ICカード等への応用が期待されている。
フレキシブルな表示装置を実現するためには、画素を駆動する周辺回路も含めてフレキシブルである必要がある。画素を駆動する回路に使用するTFTは10cm/V・s程度以上のキャリア移動度を有するものが要求されるが、分子量の小さな有機分子をチャネルに用いたTFTでこの要求を満たすことが実証されている。非特許文献1では、rubrene分子の単結晶をチャネルに用いた有機TFTで15(cm/V・s)のキャリア移動度が得られている。また、非特許文献2では、高純度化したペンタセン(pentacene)分子の単結晶に対し、室温で35(cm/V・s)のキャリア移動度が報告されている。しかし、性能を上げ易い低分子からなる有機TFTでは、製造に真空蒸着を用いることが一般的であり、製造面で不利である。一方、製造コストを抑え易い、高分子からなる有機TFTは、TFTの性能が著しく低く、限られた用途にしか適用することができない。
こうした課題を解決する手段として、低分子を溶媒に溶解し、塗布することによりチャネルの半導体層を形成する方法がある。低分子のTFTへの適用例として最も代表的な有機分子であるペンタセンについては、例えば、非特許文献3及び非特許文献4では、ペンタセン分子の誘導体を合成し、溶媒に対する溶解性を上げた溶液を用いて薄膜を形成する技術について報告している。また、非特許文献5では、ペンタセン分子を直接溶媒に溶解して塗布により薄膜を形成する技術についての記述がある。更に非特許文献2及び非特許文献6にもペンタセン分子を有機溶媒に溶解する手順についての記述がある。
更に、有機TFTを塗布により安価に製造するためには、有機半導体ばかりではなく、金属線による配線及び電極も塗布によって作成することが望ましい。そのためには金属を微粒子にし、有機物などで覆うことで溶媒への溶解性を持たせ、その様な微粒子が溶解した金属インクまたはペーストを印刷によって所定の場所に分配し、その後に所定の温度で処理をすることによって有機物を除去し、金属の配線や電極を形成するという方法がある。現在、銀や金のペーストで印刷によって配線を行う方法は確立されている。
一方で、シリコンを用いた電界効果トランジスタ(FET)においては、チャネルを伝導するキャリアが電子(n型チャネルMOS)とホール(p型チャネルMOS)の2種類のFETを直列させ、消費電力が小さいことを特徴とする相補型MOS(CMOS)デバイスが、集積化の必須の要件となっている。
ところが、有機TFTにおいては、つい最近まで、そのほとんどがp型のFETとしてしか動作しないことが知られていた。その原因はいくつか提案されているが、依然、論争中である。例えば、非特許文献7では、n型チャネルとp型チャネル有機TFTの例が示されているが、n型とp型のTFTは別々の有機半導体を用いることにより実現されていて、経済的に有利なプロセスには言及されていない。また、n型とp型のTFTを構成する原理指針は示されていない。
特許文献1においては、ソースとドレイン電極として、互いに異なる仕事関数を有する材料からなることを特徴とする有機半導体素子が開示されている。例えば、p型有機半導体素子で使用するソース電極の材料としては、仕事関数がなるべく大きなもの(金、白金、パラジウム、クロム、セレン、ニッケルなどの金属、インジウムすず酸化物(いわゆるITO)、イリジウム亜鉛酸化物(いわゆるIZO)、酸化亜鉛やこれらの合金、あるいは、酸化錫、ヨウ化銅など)が好ましいとされている。ドレイン電極の材料としては、その仕事関数がソース電極の仕事関数より小さな金属又は化合物(銀、鉛、錫、アルミニウム、カルシウム、インジウムなどの金属、リチウムなどのアルカリ金属、マグネシウムなどのアルカリ土類金属、またはこれらの合金、あるいは、アルカリ金属化合物、アルカリ土類金属化合物など)が適するとされている。しかし、有機半導体材料が電極材料と接するとき、電極−有機半導体界面において、一般に、電荷のやり取りや電荷のスクリーニングが起こるため、電極の仕事関数だけではn型/p型は決定されない。
特許文献2においては、p型半導体特性を持つユニット(例えばチオフェン単位)とn型半導体特性を持つユニット(例えばチアゾール環)とを高分子主鎖に導入することによって、電気的にp型特性とn型特性を共に示す有機半導体高分子を提供し、それを利用して低いオフ電流を示し、また、両特性を共に示すことを特徴とする有機薄膜トランジスタ用の有機半導体高分子が開示されている。しかし、バルクの性質が規定できても、FETに用いられる電極−有機半導体界面、および、絶縁体−有機半導体界面での半導体の電子構造が決定できないため、有機TFTの特性を定めることにならない。
特許文献3においては、化学量論比からずれることによって、酸素空孔又は格子間金属を生じて高い導電率を示す金属酸化物(酸化錫、酸化チタン、酸化ゲルマニウム、酸化銅、酸化銀、酸化インジウム、酸化タリウム、チタン酸バリウム、チタン酸ストロンチウム、クロム酸ランタン、酸化タングステン、酸化ユーロピウム、酸化アルミニウム、クロム酸鉛)、化学量論比のときに、最も導電率の高い金属酸化物(酸化レニウム、酸化チタン、チタン酸ランタン、ニッケル酸ランタン、酸化銅ランタン、酸化ルテニウム銅、イリジウム酸ストロンチウム、クロム酸ストロンチウム、チタン酸リチウム、酸化イリジウム、酸化モリブデン)、導電性の金属酸化物(酸化バナジウム、酸化クロム、鉄酸化カルシウム、鉄酸化ストロンチウム、コバルト酸ストロンチウム、バナジウム酸ストロンチウム、ルテニウム酸ストロンチウム、コバルト酸ランタン、酸化ニッケル)、導電性の金属酸化物ブロンズ(酸化タングステン、酸化モリブデン、酸化レニウムのペロブスカイト構造のA位置の原子の無いところに、水素原子、アルカリ金属、アルカリ土類金属、又は、希土類金属が入ったタングステンブロンズ(MxW03)、MxM03、MxRe03)等の金属酸化物を半導体層として用いた有機FETが開示されている。この場合、これらの金属酸化物は半導体材料としてもちいているだけで、電極として用いているわけではない。
一方で、非特許文献8においては、電極−無機半導体の界面において、真空準位シフトΔを電極と半導体の構成元素の物理定数から一般的に導く手法が議論されている。この真空準位シフトΔを用いると、電極−無機半導体界面においてキャリア(電子、および、ホール)注入に関するショットキー障壁Φが計算でき、熱イオン励起モデルなどの適当なキャリア注入機構を用いて、キャリア注入速度(一秒間に注入される電荷数)が計算できる。すなわち、キャリアが電子の場合、ショットキー障壁Φは、
Figure 0005135904
と求めることが出来る。このとき、真空準位シフトΔは、電子が電極から半導体に注入される場合に、ショットキー障壁Φが大きくなるときに正の符号をとることとし、φは、電極の仕事関数、χは、半導体の電子親和力(真空準位と伝導帯下端エネルギーの差)である。さらに、非特許文献8によると、ショットキー障壁Φは、
Figure 0005135904
で与えられる。ここで、(数3)〜(数5)は次の通りである。
Figure 0005135904
Figure 0005135904
Figure 0005135904
ここで、E:半導体のバンドギャップエネルギー、e:電子の素電荷量、dMS:電極−半導体界面における電極と半導体を構成する原子間距離、N:電極−半導体界面における単位面積あたりのボンド(原子間結合)の個数、a:電極−半導体界面における界面方向の構成原子の最近接原子数、ε:半導体の比誘電率、d:電極−半導体界面における界面方向の構成原子間距離、ε:電極の比誘電率である。電極が金属の場合は、ε〜無限大であるので、
Figure 0005135904
を用いる。電極が金属でない場合には、(式5)をそのまま用いることが出来る。
ところが、非特許文献8に議論は、界面での原子間結合が主として化学結合の電極−無機半導体界面にだけ適応が議論されていて、一般的に、比較的結合が弱い、電極−有機半導体界面には適応できない。
特開2004−55654号公報 特開2004−211091号公報 特開2004−128028号公報 サイエンス誌、第303巻、第1644頁(2004年)(Science, 303, 1644(2004)). アプライドフィジクスレタース誌、第84巻、第3061頁(2004年)(Applied Physics Letters, 84, 3061(2004)). ジャーナルオブアプライドフィシクス誌、第79巻、第2136頁(1996年)(Journal of Applied Physics, 79, 2136(1996)). ジャーナルオブアメリカンケミカルソサイアティ誌、第124巻、第8812頁(2002)(Journal of American Chemical Society, 124, 8812(2002)). シンセティックメタルス誌,第153巻,第1頁(2005年)(Synthetic Metals, 153, 1(2005)). ジャパニーズジャーナルオブアプライドフィジクス誌,第43巻,第2B号,第L315頁(2004)(Japanese Journal of Applied Physics, 43, L315(2004)). 応用物理,第74巻,第9号,第1196頁(2005). フィジカルレビューレターズ誌,第84巻,第26号,第6078頁(2000)(Physical Review Letters, 84 (26), 6080(2000)).
本発明の実施例においては、有機TFTにおいて、電子注入効率とホール注入効率をそれぞれ改善できる電極と有機半導体との組み合わせを決定する手法を提供し、また、n型チャネルTFTとp型チャネルTFTを実現し、さらに、相補型有機薄膜トランジスタ(有機CTFT)および、有機CTFTによる所望の任意回路構成を形成する相補型有機TFT(有機CTFT)アレイを提供する。さらに、相補型有機薄膜トランジスタ(有機CTFT)を同一の有機半導体を用いても実現でき、かつ、経済的に有利なプロセスによる相補型有機TFT(有機CTFT)アレイの製造方法を提供する。
半導体−電極界面、および、半導体−絶縁体界面におけるフェルミエネルギーの差の大きさを与える数式を用いて、TFT材料を変えずに電極表面を選択的に変えてn型とp型のTFTを実現する。このとき、任意回路を構成するために、まずp型TFT用のソース・ドレイン電極、および、n型TFT用のソース・ドレイン電極をそれぞれすべて繋いでおいて、電極表面を選択的に変えるプロセスを行い、その後、光照射(走査型レーザー露光装置など)により不要配線を切断する。
本発明によれば、有機TFTによる有機CTFTデバイスが製造可能となり、有機CTFTによる大面積で且つ軽量、薄型の集積回路を平易に作製でき、また、液晶ディスプレイ、有機ELディスプレイ、ICカード、タグ等への応用が可能となる。
(実施例1)
本実施例では、非特許文献8の議論を拡張して、電極−有機半導体の界面において、ショットキー障壁Φを電極と半導体の構成元素の物理定数から一般的に導く手法を導く。電極−有機半導体の組み合わせとして、水素終端シリコン表面−ポリチオフェン高分子、金−ペンタセン結晶、銀−ペンタセン結晶、金−各種チオール単分子膜、銀−各種チオール単分子膜等の電子状態を第一原理計算による理論計算および走査トンネル顕微鏡による電子状態測定により調べた結果、(数7)から(数11)を用いて、ショットキー障壁Φを一般的に見積もることができることがわかった。
すなわち、キャリアが電子の場合、ショットキー障壁Φは、
Figure 0005135904
で与えられる。ここで、(数8)〜(数10)は次の通りである。
Figure 0005135904
Figure 0005135904
Figure 0005135904
特に電極が金属の場合は、
Figure 0005135904
であり、φ:電極の仕事関数、χ:有機半導体の電子親和力、E:有機半導体のバンドギャップエネルギー、αMS:電極−有機半導体間の相互作用補正係数、e:電子の素電荷量、dMS:電極−有機半導体界面における電極と有機半導体の原子間距離、N:電極−有機半導体界面における単位面積あたりのボンド(化学結合、または、その他の相互作用)の個数、a:電極−有機半導体界面における界面方向の電極構成原子の最近接原子数、α:電極−有機半導体界面における界面方向の電極構成要素間の相互作用補正係数、ε:有機半導体の比誘電率、d:電極−有機半導体界面における界面方向の電極構成原子間距離、ε:電極の比誘電率(電極が金属の場合は、ε〜無限大)である。αMSおよびαは、それぞれ、電極−有機半導体間および電極構成要素間の相互作用に関する、相互作用の種類による補正係数で、金属結合や無機半導体のイオン結合や共有結合に対しては、ほぼα=1の値を、一般的に相互作用の小さなファン・デル・ワールス力(分子間力)に対しては、α=0.7〜1程度の値を、また、銀とペンタセン分子のようにある程度の電荷の移動が期待される相互作用に対しては、α=0.4〜1の値を用いると、ショットキー障壁Φの良い見積もりが得られることがわかった。
この見積もり手法を用いて、一種類の電極から出発して一種類の有機半導体を用いて、n型チャネルFETとp型チャネルFETを実現することができる例として、次のもの等が可能であることがわかった。
(1)電極として、銀および酸化銀を用い、有機半導体として、ペンタセン結晶(単結晶、または、多結晶)を用いる。
(2)電極として、銀および硫化銀(または、硫黄原子に炭化水素分子が結合したチオール分子)を用い、有機半導体として、ペンタセン結晶(単結晶、または、多結晶)を用いる。
(3)電極として、チタン、酸化チタンを用い、有機半導体として、ペンタセン結晶(単結晶、または、多結晶)を用いる。
(4)電極として、炭化チタン、酸化チタンを用い、有機半導体として、ペンタセン結晶(単結晶、または、多結晶)を用いる。
(実施例2)
本実施例では、本発明による有機CTFTアレイの基本セルの一例を開示する。
図1(a)は本発明による有機CTFTアレイの基本セルの構造を模視的に示す鳥瞰図である。図2(a)は、図1(a)に対応する回路を示す図である。図1(a)において、有機半導体薄膜17は、本実施例においてはペンタセン結晶粒から成る多結晶ペンタセン薄膜である。ソース電極14とソース電極15、有機半導体薄膜17、ドレイン電極16、ゲート電極12が基本セルを構成する。有機CTFTを構成する場合には、n型チャネルTFT20のうち1個とp型チャネルTFT21のうち1個のドレイン電極16を接続して、ソース電極15を接地電極、ソース電極14を動作電圧印加電極として、ゲート電極12に電圧信号を入力して、ドレイン電極16を出力電極とすることにより、有機CTFTとして動作する。図1(a)に示す基本セルは、各電極の接続方法を変えることにより、NAND、NOR、非反転バッファなど、論理回路を構成するのに必要な全ての論理ゲートを構成することが出来、基本セルアレイを導電性インク印刷や光リソグラフィーなどの一般的なプロセスにより任意に配線することにより、有機薄膜トランジスタによる所望の任意回路(特に、論理回路)を構成することができる。
本実施例では、n型チャネルTFT20とp型チャネルTFT21のソース電極とドレイン電極について、同一の材料(本実施例では銀)から出発して、ソース電極とドレイン電極を選択的に酸化することにより、n型チャネルTFT20(酸化銀電極)とp型チャネルTFT21(銀電極)を形成する。そのため、図1(a)に示す基本セルを作成するときに、n型チャネルTFT20とp型チャネルTFT21のそれぞれのソース電極とドレイン電極を繋いでおいて、共通の電圧が印加できるようにする。図1(b)は、図1(a)に示す基本セルのプロセスを行うために電極間の配線を施した基本セルの構造の一例を示す鳥瞰図である。図1(d)は、図1(b)に示される基本セルに対応する回路を示す図である。図1(b)に示すように、n型チャネルTFT20のソース電極とドレイン電極は電源電圧ライン18により酸化電位を印加して、p型チャネルTFT21のソース電極とドレイン電極は電源電圧ライン19により還元電位を印加することによりソース電極とドレイン電極を選択的に酸化することができる。その後、図1(b)の不要な配線部分を除去することにより、図1(a)で示される基本セルを作製できる。不要な配線部分の除去方法としては、光リソグラフィーなどの一般的なプロセスを用いることもできるが、ソース電極、ドレイン電極、および、配線の全て、または、一部をビス(エチレンチオ)テトラチアフルバレン(BET−TTF)やポリ(エチレンジオキシチオフェン)/ポリ(スチレン・スルフォン酸)(PEDOT/PSS)などのように強い光照射により変質する有機物質等により作製しておいて、走査型レーザー露光装置などの光照射により不要配線を切断することもできる。
(実施例3)
本実施例においては、本発明により形成される有機TFTの製造方法の一例を開示する。図2は、本発明により形成される有機TFTの製造方法の一例を示す断面図である。本実施例では可塑性を有する材料を用い、リソグラフィーに依らない、印刷や塗布などの方法で本発明の有機TFTを構成する方法について説明する。図2(a)−(f)は製造方法を具体的に説明する図である。
図2(a)に示す様に、プラスチック製の基板61上に導電性インクを使用してゲート電極62を印刷する。これを焼成しゲート電極62を形成するが、基板にプラスチックを用いている為、その軟化温度に注意しなければならない。本実施例では、基板61に厚さ100μmの高耐熱高透明性ポリイミドシートを用いており、焼成温度は250℃程度まで上げられる。そのため、導電性インクに銀超微粒子分散水溶液を用いた場合に必要な焼成温度の120℃には十分耐えることができる。
基板61及びゲート電極62の上にポリメチルメタクリレート(PMMA)をスピン塗布し十分乾燥させ、ゲート絶縁膜63を形成する。ここではホットプレートを用い100℃で10分乾燥を行なった。更に,感光性薄膜64を形成する。本実施例ではポジレジストをスピン塗布し膜厚100nmの膜を得た。
次に、ソース電極68、ソース電極69、ドレイン電極70を形成する為に撥液パターンを形成する。撥液膜65としてパーフロロオクタンで0.1wt%まで希釈したフッ化アルキル系シランカップリング剤(ダイキン工業、商品名オプツール)をスピン塗布し,図2(b)断面図に矢印で示すように、水銀ランプで紫外線をプラスチック基板61の面から照射する。本実施例で使用した感光性薄膜64の感光に必要な紫外線は波長365nmのi線なので、積層したゲート絶縁膜63(高分子膜−ポリメチルメタクリレート(PMMA)膜)へのダメージを避ける為、300nm以下の波長の紫外線はフィルタによりカットして照射することが望ましい。ゲート電極62には金属電極が既に形成されている為、照射された紫外線は有機半導体薄膜71が形成される領域を透過することが出来ず、ソース電極68、ソース電極69、ドレイン電極70に対応する領域のみ感光性薄膜が感光する。30秒程度の照射後、感光性薄膜を現像することによりソース電極68、ソース電極69、ドレイン電極70に対応する領域の感光性薄膜64が除去され,その領域の撥水膜65がリフトオフされる。こうして有機半導体薄膜71が形成される領域に撥液膜65が形成される(図2(c))。ゲート電極62と同様に導電性インクを用いてソース電極68、ソース電極69、ドレイン電極70を形成する(図2(d))。この段階で、(実施例2)で示したように、ソース電極68を選択的に酸化することにより、ソース電極68(酸化銀電極)とソース電極69(銀電極)を形成する。上記と同様にフッ化アルキル系シランカップリング剤をスピン塗布して撥液膜67を形成する(図2(d))。感光性薄膜64の溶剤を用いて感光性薄膜64を除去することにより撥水膜65がリフトオフされ、図2(e)の様に有機半導体薄膜71が形成される領域以外の領域,即ち、ソース電極68、ソース電極69、ドレイン電極70に対応する領域67のみが撥液性を発現する。本実施例では感光性薄膜溶剤としてアセトンを用いた。
次にチャネルを形成する為、有機半導体薄膜71を塗布する。ノズルの位置制御機構、溶液の吐出量制御機構、及び溶液の加熱機構の付いた吐出機を用い、窒素雰囲気下でチャネルに有機半導体薄膜71の溶液を供給する。本実施例では非特許文献5にあるように溶媒にトリクロロベンゼンを用い、ペンタセンを0.1wt%分散後、200℃に加熱して溶解させたものを溶液として用いる。ノズルを通してこの溶液をおよそ3μリットル供給する。溶液の急激な温度低下による溶液中での結晶成長を防ぐ為、基板は170℃程度に加熱すると良い。供給された溶液は乾燥し、図2(f)の上面図中に示す様に有機半導体薄膜71が形成される。こうして親水性の領域では有機半導体薄膜71が形成され、可塑性を有するCMOSトランジスタを、リソグラフィーを用いない、印刷・塗布等の安価な方法で構成できた。
本実施例において、基板にポリイミド、絶縁膜にPMMAを用いたが、これ以外にも基板にポリフェニルビニルを始めとする可塑性の各種プラスチック基板を、絶縁膜にもポリイミド、ポリビニルフェノール等を用いても何ら問題はない。また、可塑性を必要としない場合には、基板に無機の絶縁膜を用いることにより、印刷・塗布等の作製プロセスの選択肢が増加する利点を享受することができる。ゲート電極を形成した後、スピンオングラス(SOG)により絶縁膜を形成し、ポジレジストをスピンコートし水銀ランプを用いて裏面から紫外線を照射する。ゲート電極により遮光された領域以外のレジストは現像により溶解・除去されるため、レジストパターンはゲート電極と同じパターンとなる。この状態でフッ化アルキル系シランカップリング剤をスピン塗布する。続いて、アセトン等を用いてレジストを除去することによりフッ化アルキル系シランカップリング剤をリフトオフし、所望の撥液パターンを得る。この方法ではSOGの焼成に450℃程度の熱処理が必要であること、レジストの除去に有機溶媒を使うことから、基板その他に有機材料を用いている場合には使用することが出来ない。この方法は製造プロセスの手順数が少なくなることや、撥液膜形成の為に金属を必要としないという利点を有する。
(実施例4)
本実施例では、本発明における有機TFT用電極の表面処理の連続加工を実現する製造装置の一部の模式図例を開示する。図3は、本発明による、有機TFT用電極の表面処理の連続加工を実現する製造装置の一部の一例を示す図である。容器40は、装置全体の雰囲気を保つために例えば乾燥窒素で満たされるが、使用する有機半導体や電極材料の特性によっては、必ずしも必要とは限らない。基板31上には、n型チャネルTFTとp型チャネルTFT用のソース電極およびドレイン電極が形成してあり、可塑性を有するフレキシブル基板を用いている。基板31は、基板誘導ローラー32と33(巻き出し側)が回転するに従い送り出され、基板誘導ローラー32と33(巻き取り側)が回転することにより巻き出される。容器40の前後には、電極の表面加工以外の製造装置が連続して設置することもできる。基板31は、溶液容器34内で、基板誘導ローラー33に誘導され、酸化還元用溶液41に浸される。このとき、ポテンショスタット35により、n型チャネルTFTとp型チャネルTFT用の電極は、以下のように表面加工される。ポテンショスタット35は、参照電極36、作用電極37、酸化還元用電極38、および、酸化還元用電極39を有している。参照電極36は、酸化還元用溶液41の電位(参照電位)をポテンショスタット35に入力する。ポテンショスタット35は、この参照電位を基準として、作用電極37と酸化還元用電極38、および、酸化還元用電極39の電位を制御する。このとき、酸化還元用電極38、および、酸化還元用電極39に流れる電流も制御されるが、対極としては作用電極37に電流が流れ、参照電極36には電流が流れないように回路が構成されている。本実施例の場合は、酸化還元用電極38は酸化電位に保たれ、n型チャネルTFT用の電極表面を酸化するために用いられ、一方、酸化還元用電極39は、p型チャネルTFT用の電極となる銀電極表面が酸化されないように、還元電位に保たれた。こうすると、管理された環境の下でn型チャネルTFTとp型チャネルTFT用の電極の表面加工をすることができ、基板31の送りを連続に行なうことができ、安定した性能の製品を低コストで実現できる。
有機TFT用電極の表面処理として、厚さ0.3分子層から1分子層のペンタフルオロベンゼンチオール、ペルフルオロアルキルチオール、トリフルオロメタンチオール、ペンタフルオロエタンチオール、ヘプタフルオロプロパンチオール、ノナフルオロブタンチオール、ブタンナトリウムチオール、ブタン酸ナトリウムチオール、ブタノールナトリウムチオール、または、アミノチオフェノールを含む薄膜を吸着した電極、厚さ0.3原子層から5原子層の硫黄、酸素、ハロゲン元素、カルシウム、マグネシウム、または、それらの元素と電極元素との化合物からなる薄膜が覆った電極が有効な例となる。
図4、図5、および、図6は、本発明による基本セルを用いた有機CTFTアレイの作製手順を示す回路図である。図4では、基本セル611において、n型チャネルTFTとp型チャネルTFTおのおののソース電極とドレイン電極が繋いだ構造になっている。この段階で、有機TFT用電極の表面処理を行い、n型チャネルTFTとp型チャネルTFT用の電極を形成する。図5では、基本セル611において、不要配線を除去した構造になっている。図6では、一例として、基本セル611において、NOR回路を形成した回路図を示している。必要な配線は、例えば、導電性インク印刷や光リソグラフィーなどの一般的なプロセスにより行うことができる。ここで、IN、IN、OUT、VSS、VDDは、それぞれ、A入力、B入力、出力、電源電圧SS、電源電圧DDである。同様の配線を必要な基本セル全てについて施すことにより、所望の任意(論理)回路が形成できる。
なお、図面中の符号の簡単な説明は次の通りである。
11…基板、12…ゲート電極、13…絶縁膜、14、15…ソース電極、16…ドレイン電極、17…有機半導体薄膜、18、19…電源電圧ライン(および設置電圧ライン)、20…n型チャネルTFT、21…p型チャネルTFT、31…基板、32、33…基板誘導ローラー、34…溶液容器、35…ポテンショスタット(2出力)、36…参照電極、37…作用電極、38、39…酸化還元用電極、40…容器、41…酸化還元用溶液、61…基板、62…ゲート電極、63…ゲート絶縁膜、64…感光性薄膜、65…撥液膜、67…撥液膜、68、69…ソース電極、70…ドレイン電極、71…有機半導体薄膜、611…基板、616、617…電源、入出力ラッチ等。
図1(a)は本発明の実施例により形成される基本セルの構造の一例を示す鳥瞰図。 図1(b)は、図1(a)に示す基本セルのプロセスを行うために電極間の配線を施した基本セルの構造の一例を示す鳥瞰図。 図1(c)は、図1(a)に示される基本セルに対応する回路図。 図1(d)は、図1(b)に示される基本セルに対応する回路図。 本発明の実施例により形成される有機TFTの製造方法の一例を示す断面図。 本発明の実施例における相補型有機薄膜トランジスタ用電極の表面処理の連続加工を実現する製造装置の一部の模式図例。 本発明の実施例における相補型有機薄膜トランジスタアレイの構造の一例を示す回路図。 本発明の実施例における相補型有機薄膜トランジスタアレイのプロセスの一例を示す回路図。 本発明の実施例における相補型有機薄膜トランジスタアレイのプロセスの一例を示す回路図。

Claims (4)

  1. 第1の有機半導体膜と、第1のソース電極と、第1のドレイン電極とを有するn型チャネルトランジスタと、
    第2の有機半導体膜と、第2のソース電極と、第2のドレイン電極とを有するp型チャネルトランジスタとを有し、
    前記第1のソース電極、前記第1のドレイン電極、前記第2のソース電極、前記第2のドレイン電極は、何れも同一の材料から構成され、
    前記第1のソース電極と前記第1のドレイン電極、又は、前記第2のソース電極と前記第2のドレイン電極の何れか一方が、選択的に、酸化、還元又は他の物質で表面修飾されていることを特徴とする有機薄膜トランジスタアレイ。
  2. 前記表面修飾は、厚さ0.3分子層から1分子層のペンタフルオロベンゼンチオール、ペルフルオロアルキルチオール、トリフルオロメタンチオール、ペンタフルオロエタンチオール、ヘプタフルオロプロパンチオール、ノナフルオロブタンチオール、ブタンナトリウムチオール、ブタン酸ナトリウムチオール、ブタノールナトリウムチオール、アミノチオフェノールの何れかを含む膜を吸着したものであることを特徴とする請求項1記載の有機薄膜トランジスタアレイ。
  3. 前記表面修飾は、厚さ0.3原子層から5原子層の硫黄、酸素、ハロゲン元素、カルシウム、マグネシウムの何れかを含む膜を吸着したものであることを特徴とする請求項1記載の有機薄膜トランジスタアレイ。
  4. 第1の有機半導体膜と、第1のソース電極と、第1のドレイン電極とを有するn型チャネルトランジスタと、
    第2の有機半導体膜と、第2のソース電極と、第2のドレイン電極とを有するp型チャネルトランジスタと、
    前記第1のソース電極と第1の電源電圧ラインとを電気的に接続する第1の配線と、
    前記第2のソース電極と第2の電源電圧ラインとを電気的に接続する第2の配線とを有し、
    前記第1のソース電極、前記第1のドレイン電極、前記第2のソース電極、前記第2のドレイン電極は、何れも同一の材料から構成されている相補型有機半導体トランジスタを準備するステップと、
    前記第1の配線及び前記第2の配線を用いて、前記第1のソース電極と前記第1のドレイン電極、又は、前記第2のソース電極と前記第2のドレイン電極の何れか一方を、選択的に、酸化又は還元するステップと、
    前記第1の配線及び前記第2の配線を除去するステップとを有することを特徴とする有機薄膜トランジスタアレイの製造方法。
JP2007160862A 2007-06-19 2007-06-19 有機薄膜トランジスタアレイおよびその製造方法 Expired - Fee Related JP5135904B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007160862A JP5135904B2 (ja) 2007-06-19 2007-06-19 有機薄膜トランジスタアレイおよびその製造方法
US12/128,993 US7872257B2 (en) 2007-06-19 2008-05-29 Organic thin film transistor array and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160862A JP5135904B2 (ja) 2007-06-19 2007-06-19 有機薄膜トランジスタアレイおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2009004396A JP2009004396A (ja) 2009-01-08
JP5135904B2 true JP5135904B2 (ja) 2013-02-06

Family

ID=40135522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160862A Expired - Fee Related JP5135904B2 (ja) 2007-06-19 2007-06-19 有機薄膜トランジスタアレイおよびその製造方法

Country Status (2)

Country Link
US (1) US7872257B2 (ja)
JP (1) JP5135904B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048996B1 (ko) * 2009-01-12 2011-07-12 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
EP2299492A1 (en) * 2009-09-22 2011-03-23 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Integrated circuit
KR101852641B1 (ko) 2010-02-25 2018-04-26 메르크 파텐트 게엠베하 유기 전자 디바이스에 대한 전극 처리 공정
WO2011160754A1 (en) 2010-06-24 2011-12-29 Merck Patent Gmbh Process for modifying electrodes in an organic electronic device
US8691621B1 (en) 2010-12-14 2014-04-08 Sharp Laboratories Of America, Inc. Thiol bond formation concurrent with silver nanoparticle ink thermal treatment
US9269723B2 (en) * 2014-04-09 2016-02-23 Eastman Kodak Company Printing electronic circuitry logic
CN111653667B (zh) * 2020-05-19 2022-12-02 深圳大学 柔性光探测器及其制备方法和应用
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729970A (en) * 1986-09-15 1988-03-08 Energy Conversion Devices, Inc. Conversion process for passivating short circuit current paths in semiconductor devices
JPH10303429A (ja) * 1997-04-25 1998-11-13 Semiconductor Energy Lab Co Ltd 半導体集積回路の作製方法
JPH11126906A (ja) * 1997-10-22 1999-05-11 Semiconductor Energy Lab Co Ltd 陽極酸化方法
JP4283515B2 (ja) 2002-09-30 2009-06-24 株式会社リコー 縦型有機トランジスタ
US7002176B2 (en) * 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004055654A (ja) 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
JP2004055652A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
KR100572926B1 (ko) 2002-12-26 2006-04-24 삼성전자주식회사 폴리티에닐티아졸 유도체 및 이를 이용한 유기박막트랜지스터
JP4997688B2 (ja) * 2003-08-19 2012-08-08 セイコーエプソン株式会社 電極、薄膜トランジスタ、電子回路、表示装置および電子機器
KR100603349B1 (ko) * 2004-06-17 2006-07-20 삼성에스디아이 주식회사 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
JP2006093191A (ja) * 2004-09-21 2006-04-06 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機薄膜トランジスタシート及びこれらの製造方法
JP4341529B2 (ja) * 2004-11-05 2009-10-07 セイコーエプソン株式会社 電子デバイス、電子デバイスの製造方法および電子機器
JP4635181B2 (ja) * 2005-02-24 2011-02-16 独立行政法人産業技術総合研究所 有機半導体装置
JP4972870B2 (ja) 2005-03-29 2012-07-11 セイコーエプソン株式会社 半導体素子の製造方法および半導体装置
JP4348631B2 (ja) * 2005-03-29 2009-10-21 セイコーエプソン株式会社 半導体素子の製造方法
JP2007150156A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2008021814A (ja) * 2006-07-13 2008-01-31 Hitachi Ltd 電界効果トランジスタ、有機薄膜トランジスタおよび有機トランジスタの製造方法

Also Published As

Publication number Publication date
JP2009004396A (ja) 2009-01-08
US7872257B2 (en) 2011-01-18
US20080315191A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
JP2008021814A (ja) 電界効果トランジスタ、有機薄膜トランジスタおよび有機トランジスタの製造方法
JP5135904B2 (ja) 有機薄膜トランジスタアレイおよびその製造方法
US7622734B2 (en) Organic transistor using self-assembled monolayer
JP6268162B2 (ja) 薄膜トランジスタ
KR101240656B1 (ko) 평판표시장치와 평판표시장치의 제조방법
JP4341529B2 (ja) 電子デバイス、電子デバイスの製造方法および電子機器
JP5022950B2 (ja) 有機薄膜トランジスタおよびその製造方法
JP2006261517A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP4871302B2 (ja) 有機薄膜トランジスタ
JP2006286681A (ja) 電界効果型トランジスタ及びその製造方法
JP5250981B2 (ja) 有機デバイスの製造方法並びに電子機器
JP2007158140A (ja) 有機トランジスタ
JP2007227595A (ja) 有機薄膜トランジスタの製造方法
JP5729540B2 (ja) 電界効果型トランジスタ及びその製造方法
JP2019153653A (ja) 有機半導体装置
Kim et al. Silver film etching processing using the inkjet method for the organic thin film transistor
JP4304275B2 (ja) 有機半導体薄膜トランジスタ
Tokito Flexible and printed OTFT devices for emerging electronic applications
Kim et al. Photo-patterned oxide films produced using polymeric metal acrylate for low-voltage thin-film transistors
WO2010010609A1 (ja) コンタクトホールの形成方法、及び回路基板
JP2005210087A (ja) 有機半導体素子の作製方法
하제욱 Transparent, Flexible, and Inkjet-Printed Thin-Film Transistors Based on Organic and Nano Materials
JP5359032B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置
WO2014006700A1 (ja) 有機薄膜の製造方法
EP2565954A2 (en) Transistor and method of producing same, and display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R151 Written notification of patent or utility model registration

Ref document number: 5135904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees