JP4348631B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP4348631B2
JP4348631B2 JP2005094436A JP2005094436A JP4348631B2 JP 4348631 B2 JP4348631 B2 JP 4348631B2 JP 2005094436 A JP2005094436 A JP 2005094436A JP 2005094436 A JP2005094436 A JP 2005094436A JP 4348631 B2 JP4348631 B2 JP 4348631B2
Authority
JP
Japan
Prior art keywords
control layer
density
characteristic control
semiconductor element
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005094436A
Other languages
English (en)
Other versions
JP2006278638A (ja
Inventor
尚男 西川
智 小川
則之 吉本
慎一郎 小林
義宏 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005094436A priority Critical patent/JP4348631B2/ja
Priority to US11/391,554 priority patent/US20060255335A1/en
Publication of JP2006278638A publication Critical patent/JP2006278638A/ja
Application granted granted Critical
Publication of JP4348631B2 publication Critical patent/JP4348631B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics

Description

本発明は、有機の半導体材料(以下「有機半導体材料」という)を利用した半導体素子に関する。
ペンタセンやフラーレンといった有機半導体材料を半導体層として薄膜トランジスタなどの半導体素子を構成する技術が従来から提案されている。この種の半導体素子は、シリコンなどの無機材料からなる半導体素子と比較すると、印刷法などの低廉な技術によって半導体層を大量に作成することが可能であり、さらにはプラスチックなど可撓性の板材の表面にも常温のもとで半導体層を形成することができるといった様々な利点を有する。
ところで、無機材料の半導体層を含む半導体素子においては半導体層に対する不純物のドーピングの分量を制御することによって半導体素子の閾値電圧を精細に制御することが可能である。しかしながら、有機半導体材料を使用した半導体素子においては不純物のドーピングによる閾値電圧の制御が困難であるという問題がある。この問題を解決するために、例えば特許文献1や非特許文献1には、シラン化合物などからなる膜体(以下「閾値電圧制御膜」という)をゲート絶縁層と半導体層との間に介在させた構成が開示されている。この構成によれば、閾値電圧制御膜の材料を適宜に選定することによって半導体素子の閾値電圧を調整することができる。
特開2005−32774号公報(段落0025および図1) NATUREMATERIALS, 3, 317 (2004)
しかしながら、半導体素子の閾値電圧は閾値電圧制御膜の材料に応じて大きく相違するから、この技術のもとでは数ボルト程度の単位で閾値電圧を精細に制御することは困難である。また、半導体素子の実用に際して要求される閾値電圧に応じて閾値電圧制御膜の材料が特定の材料に制限されるから、半導体素子の設計の自由度が制限される可能性もある。本発明は、このような事情に鑑みてなされたものであり、有機半導体材料を利用した半導体素子の閾値電圧を精細に制御するという課題の解決を目的としている。
有機半導体材料を利用した半導体素子に関する研究の結果、本願発明者は、絶縁層と半導体層との間に形成された膜体(以下「特性制御層」という)の密度に応じて半導体素子の閾値電圧が変動するという知見を得るに至った。この知見に基づき、本発明に係る半導体素子の製造方法は、絶縁層を挟んでゲート電極に対向する有機半導体層と絶縁層との間に当該半導体素子の閾値電圧を制御するための特性制御層が介在する半導体素子を製造する方法であって、当該半導体素子の閾値電圧に応じた特性制御層の密度を選定する選定工程と、選定工程にて選定された密度の特性制御層を形成する成膜工程とを有する。この方法によれば、半導体素子の閾値電圧が特性制御層の密度に応じて調整されるから、半導体層の材料に応じて閾値電圧を調整する方法と比較して半導体素子の閾値電圧を精細に制御することができる。もっとも、本発明のように特性制御層の密度に応じた閾値電圧の調整に加えて、半導体層の材料の選定により閾値電圧を調整する方法としてもよい。
ところで、シラン化合物などの物質(特にシラン化合物からなる自己組織化単分子膜)は、成膜の進行に伴って密度が飽和するという特性を呈する。この種の物質を材料として特性制御層を形成する場合には、成膜工程において、飽和前の密度の特性制御層を形成することが望ましい。この態様によれば、特性制御層の密度を任意に制御することができるから、半導体素子の閾値電圧を精度よく所期値に調整することができる。なお、この態様における「密度の飽和」とは、成膜の進行に拘わらず特性制御層の密度が実質的に一定の数値に維持される状態を意味する。ただし、「飽和」とは言っても、特性制御層の密度が厳密に一定に維持される必要は必ずしもない。例えば、特性制御層の密度が第1値から第2値までの範囲で変動しているとしても、特性制御層の密度が第1値であるときの半導体素子の閾値電圧と特性制御層の密度が第2値であるときの半導体素子の閾値電圧との相違が半導体素子の実用に際して問題とならない程度の相違であれば、特性制御層の密度は飽和していると言える。
特性制御層の密度を制御するための方法としては、特性制御層の密度が飽和する前の段階で成膜を終了する方法が採用される。この方法によれば、成膜工程の簡素化や所要時間の短縮が図られるから、半導体素子の製造コストを低減することができる。なお、この態様の具体例は第1の密度制御方法として後述される。
ところで、特性制御層の密度が飽和する前の段階で成膜を終了するためには、この終了の時点を予め特定しておく必要がある。この特定の方法としては、特性制御層と同じ材料からなる膜体の成膜の進行の程度と当該膜体の密度とを予め測定することによって密度が飽和する段階を探知しておく方法が考えられる。しかしながら、膜体の密度の測定は必ずしも容易でない場合がある。このような場合には、所定の材料からなる膜体の密度以外の特性値とその成膜の程度との関係を予め測定することによって、密度が飽和する段階を推定することが望ましい。例えば、所定の材料からなる膜体の成膜の進行の程度と当該膜体の表面における液体の接触角との関係を測定することにより、成膜の進行に対して接触角が飽和する特定の段階を探知する測定工程を予め実施しておき、成膜工程においては、測定工程にて探知した特定の段階よりも前に成膜を終了する。あるいは、所定の材料からなる膜体の成膜の進行の程度と当該膜体の膜厚との関係を測定することにより、成膜の進行に対して膜厚が飽和する特定の段階を探知する測定工程を予め実施しておき、成膜工程においては、測定工程にて探知した特定の段階よりも前に成膜を終了する。これらの方法によれば、成膜を終了すべき時点を容易に把握することができる。
また、特性制御層の密度を制御するための方法としては、成膜工程において、特性制御層の密度が飽和するまで成膜を進行させる第1工程と、第1工程によって形成された特性制御層に対してその密度を低下させる処理を施す第2工程とを実施する方法もある。なお、この態様の具体例は第2の密度制御方法として後述される。
より具体的には、第2工程は、第1工程によって形成された特性制御層を加熱することによってその密度を低下させる工程、特性制御層に光線を照射することによってその密度を低下させる工程、および、特性制御層をアルカリ性の液体に浸漬することによってその密度を低下させる工程の少なくともひとつを含む。この態様によれば、例えば第1工程において複数の半導体素子を一括的に形成したうえで各半導体素子に対して個別に第2工程を実施することにより、閾値電圧が相違する半導体素子を容易に形成することができる。なお、多数の半導体素子が一括的に形成される場合には、これらの半導体素子のうち特定の半導体素子のみに対して選択的に第2工程が実施されてもよいし、ある領域の半導体素子と他の領域の半導体素子とに個別に第2工程が実施されてもよい。
特性制御層の密度に応じた閾値電圧の調整とこれ以外の特性に応じた閾値電圧の調整とを併せて実施してもよい。本願発明者による研究によれば、半導体素子の閾値電圧は特性制御層の材料の分子鎖長に応じて相違するという知見を得るに至った。したがって、各々の分子鎖長が相違する複数の材料のなかから当該半導体素子の閾値電圧に応じた分子鎖長の材料を選定する材料選定工程を実施したうえで、成膜工程においては、材料選定工程にて選定した材料によって特性制御層を形成してもよい。この態様によれば、密度のみに応じて閾値電圧を調整する方法と比較して、さらに精細に閾値電圧を調整することができる。
本発明に係る半導体素子は、以上に説明した各態様の製造方法によって製造される。すなわち、この半導体素子は、絶縁層を挟んでゲート電極に対向する有機半導体層と、絶縁層と有機半導体層との間に介在する特性制御層であって、成膜の進行に伴って密度が飽和する所定の材料により、当該半導体素子の閾値電圧に応じた飽和前の密度に形成された特性制御層とを具備する。この半導体素子は、特性制御層の密度に応じて閾値電圧が精細に調整されているから、例えば精密なスイッチング特性が要求される機器のスイッチング素子として特に好適である。
また、本発明に係る半導体装置は、絶縁層を挟んでゲート電極に対向する有機半導体層と、成膜の進行に伴って密度が飽和する所定の材料によって絶縁層と有機半導体層との間に形成された特性制御層とを各々が有する第1および第2の半導体素子を具備し、第1の半導体素子の特性制御層は、当該半導体素子の閾値電圧に応じた飽和前の密度であって第2の半導体素子の特性制御層とは異なる密度に形成され、この密度の相違に応じて第1の半導体素子の閾値電圧と第2の半導体素子の閾値電圧とは相違する。この構成によれば、各々の閾値電圧が精細に調整された各半導体素子によって所望のスイッチング特性を精度よく実現することができる。
<A:第1実施形態>
[半導体素子の構造]
図1は、本実施形態に係る半導体素子の構造を示す断面図である。同図に示されるように、半導体素子Sは、基板10の表面に形成されたゲート電極12と、ゲート電極12の表面に形成された絶縁層14と、絶縁層14の表面に形成されたソース電極16およびドレイン電極18と、絶縁層14を挟んでゲート電極12に対向するように有機半導体材料によって形成された半導体層20と、半導体層20と絶縁層14との間に介在する特性制御層22とを有する。すなわち、本実施形態における半導体層20は、ゲート電極12の電位に応じて半導体層20にチャネルが誘起される絶縁ゲート構造(本実施形態では特にMIS(Metal Insulator Semiconductor)構造)の電界効果トランジスタ(薄膜トランジスタ)である。
図1に示される特性制御層22は、半導体素子Sの閾値電圧Vthを調整するための膜体である。本実施形態においては、この特性制御層22の密度Dを制御することによって閾値電圧Vthが調整される。この構成によれば、半導体層20の材料を変更することなく閾値電圧Vthを精細に調整することができる。
[半導体素子Sの製造方法]
次に、半導体素子Sを製造する方法の具体例を説明する。もっとも、半導体素子Sの各部の材料や寸法および形成の方法は以下の例示に何ら限定されない。
まず、基板10が用意される。この基板10としては、例えば、ホウ素(B)やリン(P)やアンチモン(Sb)といった不純物が添加されたp型またはn型の単結晶シリコンの板材、ガラスや石英からなる硬質の板材、あるいは、ポリメチルメタクリレートやポリエーテルスルフォンやポリカーボネートといったプラスチックからなる可撓性の板材が使用される。本実施形態においては、不純物のドーピングが施された単結晶シリコンの板材が基板10として使用される場合を例示する。この場合には基板10がゲート電極12として使用される。
次に、図2に示されるように、ゲート電極12(基板10)の表面に絶縁層14が形成される。本実施形態における絶縁層14は、基板10の表面の熱酸化によって形成されたSiO2の膜体である。もっとも、絶縁層14を形成する方法は任意である。例えば、スパッタリング法やCVD(Chemical Vapor Deposition)法といった真空成膜法によってSiO2やAl23などの絶縁体からなる絶縁層14を形成してもよい。絶縁層14の膜厚は100nmないし800nmである。
続いて、図3に示されるように、ソース電極16およびドレイン電極18が絶縁層14の表面に形成される。ソース電極16およびドレイン電極18の材料は、例えば、各種の金属や金属酸化物、あるいは炭素などの導電性の材料である。半導体層20がフラーレン(C60)によって形成される場合には、白金(Pt)、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、インジウム−スズ酸化物(ITO)などの材料がソース電極16およびドレイン電極18の材料として好適である。ソース電極16およびドレイン電極18は、例えば、真空成膜法によって絶縁層14の表面に50nmないし300nm程度の膜厚に形成された膜体を、リソグラフィ技術およびエッチング技術によって所望の形状にパターニングすることによって作成される。
次に、図4に示されるように、ソース電極16とドレイン電極18との間隙に露出する絶縁層14の表面に特性制御層22が形成される。この特性制御層22の特性値(例えば密度D)は、半導体素子Sの閾値電圧Vthが所期値となるように制御される。この特性制御層22の特性値と閾値電圧Vthとの関係や特性制御層22の特性を制御する方法については後述する。
特性制御層22は、例えば、スパッタリング法またはCVD法といった真空成膜法や、スピンコート法やディピング法(フリーコーティング法)など液相を利用した成膜法(コーティング技術)によって形成される。また、特性制御層22は、リソグラフィ技術やエッチング技術によって必要に応じてパターニングされる。
本実施形態における特性制御層22は、成膜の進行に伴って特性値(例えば密度D)が略一定の数値に飽和する材料からなり、例えば、自己組織化(SA:Self-Assembly)法によって形成される自己組織化単分子膜(SAMs:Self-Assembled Monolayers)である。この自己組織化単分子膜としては、例えば、R1(CH2mSiR2 n3-nの一般式で表現されるシラン化合物を利用することができる(mは自然数、n=0,1,2)。このシラン化合物の末端基R1は、水素(-H)、フッ素(-F)、メチル基(-CH3)、トリフルオロメチル基(-CF3)、アミノ基(-NH2)、あるいはメルカプト基(-SH)である。一方、X基は例えばハロゲンまたはアルコキシ基である。この種のX基はSiO2やAl23などからなる絶縁層14の表面に加水分解反応によって化学的に吸着し、これにより強固かつ緻密な単分子膜が形成される。こうして形成された特性制御層22の表面には末端基R1が規則的に配列される。
以上の工程によって特性制御層22が形成されると、図1に示したように、特性制御層22および絶縁層14を挟んでゲート電極12と対向するように半導体層20が形成される。この半導体層20は、例えば、分子線蒸着法(MBE法)やスピンコート法やキャスト法によって形成された膜体をリソグラフィ技術やエッチング技術を利用してパターニングすることによって作成される。また、マスク成膜法やインクジェット法(液滴吐出法)によって有機半導体材料を基板10の表面上に選択的に付着させることによって所望の形状の半導体層20を形成してもよい。半導体層20は、例えば、ペンタセンやオリゴチオフェンなどの低分子有機材料、ポリチオフェンなどの高分子有機材料、フタロシアニンなどの金属錯体、C60またはC70や金属内包フラーレン(例えばディスプロシウムを内包したフラーレン)などのフラーレン類、およびカーボンナノチューブ類といった有機半導体材料のなかから選択された少なくとも1種類によって形成される。
[特性制御層22の密度Dと半導体素子Sの閾値電圧Vthとの関係]
有機半導体材料に関する様々な試験の結果、本願発明者は、半導体素子Sの閾値電圧Vthが特性制御層22の密度Dに応じて変化するという知見を得るに至った。この試験の結果について詳述すると以下の通りである。
シラン化合物の自己組織化単分子膜である特性制御層22は、その成膜の進行の程度(以下「成膜進行度」という)に応じて各種の特性値が変化していく。この特性値の変化に関する試験の結果を以下に説明する。なお、この試験に使用された試料は、N型の単結晶基板(ゲート電極12)の表面を加熱により酸化して300nmの絶縁層14を形成し、この絶縁層14の表面に金(Au)によって100nm程度の膜厚のドレイン電極18およびソース電極16を形成したものである。この試料における絶縁層14の表面に、CF3(CF27(CH22Si(OC253という化学式のシラン化合物からなる特性制御層22をCVD法によって成膜しながら特性制御層22の特性値(ここでは密度、膜厚および接触角)を測定した。成膜中の基板10の温度は約110℃である。
(1)密度
図5の特性G1は、特性制御層22の成長の程度とその密度Dとの関係を示すグラフである。同図においては、CVD法による成膜の開始点を「0」とした経過時間(CVD処理時間)が成膜進行度を示す指標として横軸に示され、特性制御層22の密度D(g/cm3)が縦軸に示されている。同図に示されるように、特性制御層22の密度Dは、成膜が開始された当初はその進行に伴って増大していくが、その進行が特定の段階に到達するとその後は略一定の数値(1.6g/cm3程度)を維持する(すなわち飽和する)。したがって、密度Dが飽和する前の状態においては特性制御層22の密度Dを成膜進行度に応じて任意に制御することができる。
(2)膜厚
図5の特性G2は、特性制御層22のCVD処理時間とその膜厚との関係を示すグラフである。この特性G2に関しては特性制御層22の膜厚(nm)が縦軸に示されている。同図に示されるように、特性制御層22の膜厚は、成膜が開始された当初はその進行に伴って増大していくが、その進行が特定の段階に到達すると略一定の数値(1.4nm程度)に飽和する。したがって、飽和前の状態においては特性制御層22の膜厚を成膜進行度に応じて任意に制御することができる。なお、特性制御層22の膜厚が成膜進行度に対して飽和し始める時点は、トリフルオロメチル基やメチル基といった末端基R1が特性制御層22の表面に規則的に配列するに至った時点であると考えられる。すなわち、この段階で特性制御層22の膜厚が飽和するのは、末端基R1が表面に配列することによって反応性の高い部分(X基やR2基)が表面に露出しなくなったためである。
なお、以上の試験において特性制御層22の膜厚はX線反射率測定法によって測定された。このX線反射率測定法の原理とこれに基づいて膜厚を測定する原理について以下に説明する。
図6(a)に示されるように、特性制御層22の表面に対して仰角θaをなす方向から照射されたX線は、この特性制御層22の表面で散乱および反射する成分と特性制御層22の内部に入射する成分とに分かれる。さらに、特性制御層22の内部に入射したX線は、特性制御層22と絶縁層14との界面にて散乱および反射する成分と絶縁層14の内部に入射する成分とに分かれる。そして、各界面にて反射したX線は特性制御層22の膜厚に応じて相互に干渉するから、試料から出射したX線(以下「出射X線」という)は角度θaと特性制御層22の膜厚とに応じた強度となる。したがって、出射X線の強度を測定および解析することによって特性制御層22の膜厚を測定することができる。
図6(b)は、X線の角度θaと出射X線の強度(任意スケール)との関係を示すグラフである。同図に示されるように、出射X線の強度は、角度θaの増加に伴って減少していき、角度θaが特定の数値を越えると略一定の数値を維持する。このように出射X線の強度が略一定に維持され始めるときの角度θa(図3(b)にて矢印で指示される角度)に基づいて特性制御層22の膜厚を算定することができる。
(3)濡れ性
次に、図7(a)は、特性制御層22のCVD処理時間とその表面における水の接触角(以下「水接触角」という)θbとの関係を示すグラフである。同図においては、図5と同様にCVD処理時間が横軸に示され、水接触角θb(°)が縦軸に示されている。なお、水接触角θbは、図7(b)に示されるように、特性制御層22の表面に滴下された水滴Wの表面と特性制御層22の表面との仰角である。図7(a)に示されるように、特性制御層22の水接触角θbは、成膜が開始された当初はその進行に伴って増大していくが、その進行が特定の段階に到達すると略一定の数値(110°程度)に飽和する。
以上に説明したように、特性制御層22の密度・膜厚および水接触角は、成膜が特定の段階に到達すると略一定に飽和する。そして、これらの特性が飽和するときの成膜進行度は略一定である。例えば、以上に説明した試験の結果によれば、CVD処理時間が約60分を越える段階で各特性値が略一定の数値に飽和する。したがって、成膜進行度と特性制御層22の膜厚や水接触角との関係(特に膜厚や水接触角が飽和するときの成膜進行度)を予め測定しておけば、特性値が飽和する前段階にある様々な密度Dの特性制御層22を定量的に作成することができる。
次に、特性制御層22の密度Dと半導体素子Sの閾値電圧Vthとの関係を測定した結果について説明する。この測定の対象は、以上に説明した試料における特性制御層22の表面にペンタセン(C2214)からなる半導体層20を形成したものである。この半導体層20は、蒸着の速度を0.15A/sに設定した真空蒸着法によって形成された。成膜時の真空度は1×10-6torr、基板10の温度は25℃である。
図8は、ソース電極16−ドレイン電極18間の電圧VDを80Vに設定したときの半導体素子Sの電気的な特性を特性制御層22の密度Dごとに図示したグラフである。同図においては、ドレイン電極18の電位を基準としたときのゲート電極12の電圧VG(V)が横軸に示され、ソース電極16とドレイン電極18との間に流れる電流IDの平方根が縦軸に示されている。図8においては、特性制御層22の密度Dが1.6g/cm3、0.7g/cm3および0.6g/cm3の各々とされた半導体素子Sの各特性が図示されている。また、同図においては、特性制御層22が形成されていない構成(すなわち絶縁層14と半導体層20とが接触する構成)の半導体素子の特性(untreated)が参考のために併記されている。
図8に示されるように、特性制御層22の密度Dに応じて半導体素子Sの電気的な特性(スイッチング特性)は相違する。ここで、図8に示されるように、各特性のうち電圧VGに対して電流IDの平方根が直線的に変化する部分を近似する直線を想定すると、この直線と横軸(ID=0)との交点の電圧VGが半導体素子Sの閾値電圧Vthに相当する。したがって、特性制御層22の密度Dと閾値電圧Vthとの関係は以下のように特定される。
(a)D=1.6[g/cm3]:Vth≒5[V]
(b)D=0.7[g/cm3]:Vth≒-5[V]
(c)D=0.6[g/cm3]:Vth≒-30[V]
(d)untreated(特性制御層なし):Vth≒-40[V]
すなわち、特性制御層22の密度Dが増加するほど半導体素子Sの閾値電圧Vthは増大する。この結果から、特性制御層22の密度Dを制御することによって半導体素子Sの閾値電圧Vthを精細に調整できることが判る。
一方、図9は、n型の半導体材料であるC60によって半導体層20を形成したときの電圧VGと電流IDとの関係を示すグラフである。この測定に際して電圧VD(ソース電極16−ドレイン電極18間の電圧)は5Vとされた。また、半導体層20は、蒸着の速度が0.15A/sとされた分子線蒸着法(MBE法)によって形成された。成膜時の真空度は1×10-9torr、基板10の温度は100℃である。同図に示されるように、特性制御層22の密度Dが0.6g/cm3とされたときの閾値電圧Vthは55V程度であり、密度Dが1.3g/cm3とされたときの閾値電圧Vthは65V程度であり、密度Dが1.5g/cm3とされたときの閾値電圧Vthは70V程度である。すなわち、半導体層20がC60によって形成された構成においても、特性制御層22の密度Dが大きいほど半導体素子Sの閾値電圧Vthが増大することが判る。したがって、この構成においても、特性制御層22の密度Dを制御することによって半導体素子Sの閾値電圧Vthを精細に調整することができる。
以上の試験の結果を踏まえて、図4に示した工程においては、半導体素子Sの閾値電圧Vthに応じた密度Dが選定されたうえで、成膜進行度に対する飽和前の状態にある特性制御層22がその密度Dに形成される。この方法によれば、半導体層20の材料を変更することなく、閾値電圧Vthを精細に調整することができる。
[特性制御層22の密度Dを制御する方法]
次に、特性制御層22の密度Dを制御するための具体的な方法について説明する。以上に説明したように特性制御層22の密度Dは成膜進行度が特定の段階に到達すると略一定の数値に飽和するから、所望の閾値電圧Vthに対応するように密度Dを制御するためには、飽和状態に達していない状態(以下「非飽和状態」という)の特性制御層22を作成する必要がある。この非飽和状態の特性制御層22を作成する方法としては、特性制御層22を成膜する過程における途中の段階(すなわち飽和状態に到達する以前の段階)で成膜を終了する方法(以下「第1の密度制御方法」という)と、いったん飽和状態に到達するまで成膜を進行させてから特性制御層22に所定の処理を施して密度Dを低下させる方法(以下「第2の密度制御方法」という)とがある。各方法の具体例は以下の通りである。
(1)第1の密度制御方法
第1の密度制御方法においては、特性制御層22を成膜する過程のうち飽和状態に到達する段階(以下「飽和開始点」という)よりも前の段階にて成膜を終了する。この飽和開始点は、特性制御層22の成膜進行度と当該特性制御層22の密度Dとの関係を予め試験的に測定することによって特定される。例えば、事前の試験によって図5の特性G1のような結果が得られた場合には、飽和開始点を60分程度と見積もることができる。したがって、この場合には、半導体素子Sを実際に製造する工程のうち特性制御層22を成膜する工程において、CVD処理時間がその開始から約60分を経過する前の時点で成膜を終了することによって所望の密度Dの特性制御層22を形成することができる。
ただし、特性制御層22の密度Dを測定することが困難である場合もある。このような場合には、以下に説明するように、特性制御層22の密度D以外の特性値(例えば特性制御層22の膜厚や水接触角)と成膜進行度との関係を測定することによって飽和開始点を推定することが可能である。
図5に特性G2として示したように、シラン化合物の自己組織化単分子膜からなる特性制御層22の膜厚は、成膜が開始された当初はその進行に伴って増加していくが、成膜が特定の段階まで進行すると略一定値に飽和する。この飽和し始める時点は特性制御層22の密度Dの飽和開始点と略一致する。したがって、成膜進行度と特性制御層22の膜厚との関係を予め試験的に測定することによって膜厚が飽和する時点を探知すれば、この時点を密度Dの飽和開始点と見積もることが可能である。すなわち、実際に特性制御層22を形成する工程においては、ここで特定した時点が経過する前の段階で成膜を終了することによって所望の密度Dの特性制御層22を形成することができる。
また、図7(a)に示したように、シラン化合物の自己組織化単分子膜からなる特性制御層22の水接触角が成膜の進行に対して飽和する時点は特性制御層22の密度Dの飽和開始点と略一致する。したがって、成膜進行度と特性制御層22の水接触角との関係を予め測定することによって水接触角が飽和する時点を探知すれば、この時点を密度Dの飽和開始点と推定することが可能である。したがって、実際に特性制御層22を形成する工程においては、ここで特定した時点が経過する前の段階で成膜を終了することによって所望の密度Dの特性制御層22を形成することができる。
(2)第2の密度制御方法
第2の密度制御方法においては、いったん飽和状態まで成膜が進行した特性制御層22に所定の処理を施して密度Dを低下させる。この処理の具体例としては、特性制御層22を加熱する処理と、特性制御層22に光線を照射する処理と、特性制御層22を所定の液体(以下「密度制御薬液」という)に浸漬する処理とがある。これらの処理の具体的な内容は以下の通りである。なお、以下に示す複数の処理を組み合わせて実施してもよい。
(a)特性制御層22を加熱する処理
図10は、飽和状態にある特性制御層22を加熱したときの密度Dの変化の様子を示すグラフである。同図においては、加熱時の特性制御層22の温度が横軸に示され、特性制御層22の密度Dが縦軸に示されている。同図に示されるように、飽和状態にある特性制御層22の密度Dは、図10に示される所定値Taよりも温度が低い場合には略一定値を維持するが、所定値Taよりも高い温度に加熱されるとその温度に応じて連続的に低下していく。したがって、いったん飽和状態とされた特性制御層22を所定値Taよりも高い温度に加熱することにより、特性制御層22の密度Dをその温度に応じた所望の数値に制御することができる。なお、図10においては特性制御層22の温度に対する密度Dの変化を例示したが、特性制御層22の密度Dは、その加熱の時間によっても同様に変化する。したがって、特性制御層22の加熱の時間を調整することによって密度Dを制御してもよい。
(b)特性制御層22に光線を照射する処理
飽和状態にある特性制御層22に紫外線などの光線を照射すると、その照射の時間や光線の強度または波長に応じて密度Dが低下していく。すなわち、光線が照射される時間が長いほど特性制御層22の密度Dは大きく低下し、光線の強度が高く波長が短いほど特性制御層22の密度Dは大きく低下するといった具合である。したがって、いったん飽和状態とされた特性制御層22に対して所望の密度Dに応じた光線を適宜な時間にわたって照射することによって特性制御層22の密度Dを所期値に制御することができる。
(c)密度制御薬液に浸漬する処理
図11は、飽和状態にある特性制御層22をアルカリ性の密度制御薬液に浸漬したときの密度Dの変化の様子を示すグラフである。同図においては、浸漬の時間が横軸に示され、特性制御層22の密度Dが縦軸に示されている。同図に示されるように、飽和状態にある特性制御層22の密度Dは、密度制御薬液に対する浸漬の時間が所定値Tbを越えるとその時間に応じて連続的に低下していく。したがって、いったん飽和状態とされた特性制御層22を所定値Tbよりも長い時間長にわたって密度制御薬液に浸漬することにより、特性制御層22の密度Dをその浸漬の時間に応じた所期の数値に制御することができる。この処理において使用される密度制御薬液のpHは10ないし12程度であることが望ましく、その具体例としては、テトラメチルアンモニウムヒドロキシド(TMAH:Tetramethyl ammonium hydroxide)、あるいは水酸化ナトリウム(NaOH)や水酸化カリウム(KOH)などの水溶液がある。なお、図11においては密度制御薬液に対する浸漬の時間に対する密度Dの変化を例示したが、特性制御層22の密度Dは、密度制御薬液のpHによっても同様に変化する。したがって、密度制御薬液のpHを調整することによって特性制御層22の密度Dを制御してもよい。
以上に説明した第2の密度制御方法によれば、第1の密度制御方法と比較して、基板10の表面に形成された多数の半導体素子Sの各々における特性制御層22の密度Dを個別に調整することができるから、各々の閾値電圧Vthが異なる複数の半導体素子Sを容易に作成することができるという利点がある。一方、第1の密度制御方法によれば、いったん飽和状態まで成膜してから加熱や光照射といった処理が実施される第2の密度制御方法と比較して、簡便かつ短時間の処理によって特性制御層22の密度Dを調整できるから、半導体素子Sの製造コストを低減することができる。
<B:第2実施形態>
次に、本発明の第2実施形態について説明する。
第1実施形態においては、特性制御層22の密度Dを制御することによって閾値電圧Vthを調整する構成を例示した。本実施形態においては、この密度Dに応じた閾値電圧Vthの調整に加えて、特性制御層22の材料の分子鎖長に応じて閾値電圧Vthが調整される。なお、本実施形態のうち第1実施形態と同様の要素については共通の符号を付してその説明を適宜に省略する。
図12は、本実施形態における半導体素子Sのゲート電極に印加される電圧VGとソース電極16−ドレイン電極18間に流れる電流ID(ここでは電流IDの平方根)との関係を示すグラフである。同図においては、p型の有機半導体材料であるペンタセンによって半導体層20が形成され、ソース電極16−ドレイン電極18間の電圧VDを80Vに設定した場合が想定されている。なお、半導体素子Sの各部の寸法や形成時の条件は第1実施形態に示した通りである。
図12に併記された各特性は、分子鎖長が相違する4種類のシラン化合物の各々によって特性制御層22が形成された半導体素子Sの特性である。これらのシラン化合物は、上述した一般式における末端基R1、R2基およびX基が共通し、かつ、各々の分子鎖長(自然数m)が相違する化合物である。各化合物の化学式は以下の通りである。
(a)[(CH33Si]2NH(図12の特性「C1」−以下では「C1化合物」という)
(b)CH3(CH27Si(OC253 (図12の特性「C8」−以下では「C8化合物」という)
(c)CH3(CH211Si(OC253 (図12の特性「C12」−以下では「C12化合物」という)
(c)CH3(CH217Si(OC253 (図12の特性「C18」−以下では「C18化合物」という)
同図に示されるように、特性制御層22の材料の分子鎖長に応じて半導体素子Sの電気的な特性(スイッチング特性)は相違する。図12においては、図8と同様に、各特性の直線的な部分を近似する直線と横軸(ID=0)との交点が閾値電圧Vthに相当する。図8のグラフから、各シラン化合物を利用した半導体素子Sの閾値電圧Vthは以下のように特定される。
(a)C1化合物:Vth≒-23[V]
(b)C8化合物:Vth≒-13[V]
(c)C12化合物:Vth≒-10[V]
(d)C18化合物:Vth≒-5[V]
すなわち、特性制御層22を構成するシラン化合物の分子鎖長が長いほど半導体素子Sの閾値電圧Vthは増大する。この結果から、特性制御層22となる材料の分子鎖長を適宜に選定することによって半導体素子Sの閾値電圧Vthを精細に調整できることが判る。
次に、図13は、n型の半導体材料であるC60によって半導体層20を形成したうえで電圧VDを5Vに設定したときの電圧VGと電流IDとの関係を特性制御層22の材料の分子鎖長ごとに示すグラフである。なお、半導体素子Sの各部の寸法や形成時の条件は第1実施形態に示した通りである。同図においては、C1化合物の特性とC12化合物の特性とC18化合物の特性とが併記されている。同図に示されるように、半導体層20がn型とされた構成においては、特性制御層22を形成する材料の分子鎖長が長いほど閾値電圧Vthは小さくなる。したがって、この構成においても、特性制御層22の材料の分子鎖長を適宜に選定することによって閾値電圧Vthを精細に調整することができる。
以上の結果を踏まえて、本実施形態においては、各々の分子鎖長が相違する複数の材料のなかから所望の閾値電圧Vthに応じた分子鎖長の材料が選定され、この材料によって特性制御層22が形成される。特性制御層22の密度Dは、第1実施形態にて説明したように閾値電圧Vthに応じて制御される。すなわち、半導体素子Sの閾値電圧Vthは、特性制御層22の材料の分子鎖長とその密度Dとに応じて調整される。本実施形態によれば、特性制御層22の密度Dのみを調整する場合と比較して閾値電圧Vthをさらに精細に調整することができる。
<C:第3実施形態>
次に、各実施形態に係る半導体素子Sを利用した半導体装置について説明する。この半導体装置は、例えば、画素に印加される電圧を制御するために画素ごとに形成されたスイッチング素子や画素を駆動するための駆動回路のスイッチング素子として各実施形態の半導体素子Sを利用した表示パネル(例えばアクティブマトリクス方式の液晶パネル)である。ただし、半導体装置の構成や用途は任意に変更される。
図14に示されるように、この半導体装置Dにおいては、各々の閾値電圧Vthが相違する第1の半導体素子S1と第2の半導体素子S2とが単一の基板10の表面上に形成される。第1の半導体素子S1は、例えば画素に印加される電圧を制御するために画素ごとに形成されたスイッチング素子であり、第2の半導体素子S2は、例えば駆動回路のスイッチング素子である。第1の半導体素子S1と第2の半導体素子S1の各々の構成は図1に示した半導体素子Sと同様である。本実施形態においては、第1の半導体素子S1および第2の半導体素子S2の各々の半導体層20がペンタセンによって形成された場合を想定する。
第1の半導体素子S1における特性制御層22の密度D1は、第2の半導体素子S2における特性制御層22の密度D2よりも高い。したがって、図8を参照しながら説明したように、第1の半導体素子S1の閾値電圧Vth1は、第2の半導体素子S2の閾値電圧Vth2よりも高い。換言すると、閾値電圧Vth1が閾値電圧Vth2よりも高くなるように密度D1および密度D2が個別に選定されているということもできる。この構成においては、第1の半導体素子S1および第2の半導体素子S2の双方の特性制御層22が非飽和状態とされた構成としてもよいし、第1の半導体素子S1の特性制御層22が飽和状態とされ第2の半導体素子S2の特性制御層22が非飽和状態とされた構成としてもよい。また、第2実施形態として説明したように、第1の半導体素子S1の特性制御層22と第2の半導体素子S2の特性制御層22とを分子鎖長が相違するシラン化合物によって形成することによって各々の閾値電圧Vthを相違させてもよい。
ところで、図14に示したように特性制御層22の密度Dが相違する複数の半導体素子Sを基板10の表面に一括的に形成する場合、特性制御層22の成膜の終了点を所望の閾値電圧Vthに応じて調整する第1の密度制御方法によっては、各半導体素子Sの特性制御層22の密度Dを個別に調整することが困難である。したがって、図14に示した構成を製造する場合には、いったん飽和状態とされた特性制御層22の密度Dを所定の処理によって低下させる第2の密度制御方法が好適に採用される。すなわち、基板10上の総ての半導体素子Sの特性制御層22を同条件のもとで飽和状態まで成膜したうえで、これらの半導体素子Sに対して密度Dを低下させる処理が選択的に実施される。例えば、半導体素子S1を遮光性のマスクによって被覆したうえで、半導体素子S2のみに対して選択的に光線を照射して密度Dを低下させるといった具合である。このように、特性制御層22の密度Dを制御する方法として例示した第2の密度制御方法は、各々の閾値電圧Vthが相違する複数の半導体素子Sを単一の基板10に形成する場合に特に好適であると言える。
<D:変形例>
各実施形態に対しては様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下に示す各態様を適宜に組み合わせてもよい。
(1)変形例1
図15に示されるように、図1に示した半導体層20とゲート電極12との位置関係を逆転させてもよい。図15の構成においては、基板10に形成された半導体層20の表面に特性制御層22が形成され、半導体層20および特性制御層22を被覆する絶縁層14を挟んで半導体層20と対向するようにゲート電極12が形成される。この構成によれば、基板10の表面にゲート電極12および絶縁層14が形成される図1の構成と比較して、基板10を形成する材料の選択の自由度が大きいという利点がある。
また、図16に示されるように、ソース電極16およびドレイン電極18を半導体層20の表面に形成してもよい。この構成によれば、図1に示した構成と比較して、半導体層20に対するソース電極16やドレイン電極18の影響を低減することができるから、キャリアの移動度を向上させることができる。
(2)変形例2
各実施形態においては特性制御層22の密度Dや分子鎖長に応じて半導体素子Sの閾値電圧Vthを調整する方法を例示したが、これに加え、特性制御層22の他の特性を制御することによって閾値電圧Vthを調整してもよい。例えば、特性制御層22の膜厚や材料を適宜に選定することによっても閾値電圧Vthを所期値に調整することが可能である。
(3)変形例3
各実施形態においては、絶縁層14と半導体層20とが相互に対向する領域の全域にわたって特性制御層22が形成された構成を例示したが、半導体素子Sについて所望のスイッチング特性が得られるのであれば、この領域のうち特定の部分のみに選択的に特性制御層22が形成された構成としてもよい。また、半導体素子Sのスイッチング特性に実用上の問題がなければ、絶縁層14と半導体層20とが対向する領域以外の部分(例えばソース電極16やドレイン電極18の表面上)に特性制御層22が形成されていてもよい。
半導体素子の構造を示す断面図である。 絶縁層が形成される工程を示す断面図である。 ソース電極およびドレイン電極が形成される工程を示す断面図である。 特性制御層が形成される工程を示す断面図である。 特性制御層の成長の程度と密度および膜厚との関係を示すグラフである。 特性制御層の膜厚の測定について説明するための図である。 特性制御層の表面における水接触角について説明するための図である。 電圧VGと電流IDとの関係を特性制御層の密度ごとに示すグラフである。 電圧VGと電流IDとの関係を特性制御層の密度ごとに示すグラフである。 特性制御層を加熱したときの密度の変化の様子を示すグラフである。 特性制御層を密度制御溶液に浸漬したときの密度の変化の様子を示すグラフである。 電圧VGと電流IDとの関係を特性制御層の分子鎖長ごとに示すグラフである。 電圧VGと電流IDとの関係を特性制御層の分子鎖長ごとに示すグラフである。 第3実施形態に係る半導体装置における半導体素子の構成を示す断面図である。 変形例に係る半導体素子の構成を示す断面図である。 変形例に係る半導体素子の構成を示す断面図である。
符号の説明
S,S1,S2……半導体素子、10……基板、12……ゲート電極、14……絶縁層、16……ソース電極、18……ドレイン電極、20……半導体層、22……特性制御層。

Claims (7)

  1. 絶縁層を挟んでゲート電極に対向する有機半導体層と前記絶縁層との間に当該半導体素子の閾値電圧を制御するための特性制御層が介在する半導体素子を製造する方法であって、
    当該半導体素子の閾値電圧に応じた前記特性制御層の密度を選定する選定工程と、
    前記選定工程にて選定された密度の前記特性制御層を形成する成膜工程と、を有し、
    前記成膜工程は、
    前記特性制御層の成膜の進行に伴って密度が飽和する所定の材料によってその密度が飽和するまで成膜を進行させる第1工程と、
    前記第1工程によって形成された前記特性制御層に対してその密度を低下させる処理を施す第2工程と
    を含む半導体素子の製造方法
  2. 前記第2工程は、前記第1工程によって形成された前記特性制御層を加熱することによってその密度を低下させる工程を含む、
    請求項に記載の半導体素子の製造方法。
  3. 前記第2工程は、前記第1工程によって形成された前記特性制御層に光線を照射することによってその密度を低下させる工程を含む、
    請求項に記載の半導体素子の製造方法。
  4. 前記第2工程は、前記第1工程によって形成された前記特性制御層をアルカリ性の液体に浸漬することによってその密度を低下させる工程を含む
    請求項に記載の半導体素子の製造方法。
  5. 前記第2工程は、前記第1工程によって形成された前記特性制御層への加熱、光線照射及びアルカリ性液体浸漬を任意に組み合わせることによってその密度を低下させる工程を含む
    請求項1に記載の半導体素子の製造方法
  6. 各々の分子鎖長が相違する複数の材料のなかから当該半導体素子の閾値電圧に応じた分子鎖長の材料を選定する材料選定工程を有し、
    前記成膜工程においては、前記材料選定工程にて選定した材料によって前記特性制御層を形成する、
    請求項1乃至5の何れかに記載の半導体素子の製造方法。
  7. 前記成膜工程においては、シラン化合物を前記所定の材料として前記特性制御層を形成する、
    請求項1乃至6の何れかに記載の半導体素子の製造方法。
JP2005094436A 2005-03-29 2005-03-29 半導体素子の製造方法 Expired - Fee Related JP4348631B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005094436A JP4348631B2 (ja) 2005-03-29 2005-03-29 半導体素子の製造方法
US11/391,554 US20060255335A1 (en) 2005-03-29 2006-03-29 Method for manufacturing semiconductor element, semiconductor element, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005094436A JP4348631B2 (ja) 2005-03-29 2005-03-29 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006278638A JP2006278638A (ja) 2006-10-12
JP4348631B2 true JP4348631B2 (ja) 2009-10-21

Family

ID=37213095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005094436A Expired - Fee Related JP4348631B2 (ja) 2005-03-29 2005-03-29 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US20060255335A1 (ja)
JP (1) JP4348631B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
US8497494B2 (en) * 2006-11-24 2013-07-30 Lg Display Co., Ltd. Thin film transistor and array substrate for liquid crystal display device comprising organic insulating material
JP2008186885A (ja) * 2007-01-29 2008-08-14 Sony Corp 薄膜半導体装置の製造方法および薄膜半導体装置
JP5135904B2 (ja) 2007-06-19 2013-02-06 株式会社日立製作所 有機薄膜トランジスタアレイおよびその製造方法
JP2010161312A (ja) * 2009-01-09 2010-07-22 Sharp Corp 有機薄膜トランジスタおよびその製造方法
JP2010199100A (ja) * 2009-02-20 2010-09-09 Univ Of Tokyo 有機半導体素子の作製法
JP2010199099A (ja) * 2009-02-20 2010-09-09 Univ Of Tokyo 有機電界効果トランジスタにおけるしきい値電圧の制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
US6734038B2 (en) * 2001-09-04 2004-05-11 The Trustees Of Princeton University Method of manufacturing high-mobility organic thin films using organic vapor phase deposition
JP4136482B2 (ja) * 2002-06-20 2008-08-20 キヤノン株式会社 有機半導体素子、その製造方法および有機半導体装置
ES2651619T3 (es) * 2006-03-15 2018-01-29 The Brigham And Women's Hospital, Inc. Uso de gelsolina para tratar esclerosis múltiple y diagnosticar enfermedades neurológicas
PL2001496T3 (pl) * 2006-03-15 2017-10-31 Brigham & Womens Hospital Inc Zastosowanie gelsoliny do diagnozowania i leczenia chorób zapalnych

Also Published As

Publication number Publication date
US20060255335A1 (en) 2006-11-16
JP2006278638A (ja) 2006-10-12

Similar Documents

Publication Publication Date Title
JP4348631B2 (ja) 半導体素子の製造方法
US8772141B2 (en) Doping carbon nanotubes and graphene for improving electronic mobility
KR101687983B1 (ko) 불화암모늄을 이용한 n-도핑된 그래핀 및 전기소자의 제조방법,그에 의한 그래핀 및 전기소자
JP4891550B2 (ja) n型トランジスタ、n型トランジスタセンサ及びn型トランジスタ用チャネルの製造方法
US7329897B2 (en) Organic thin film transistor and method of manufacturing the same
GB2497175A (en) Graphene and carbon nanotube field effect transistor
KR101410933B1 (ko) 탄소나노튜브를 구비한 트랜지스터의 도핑방법 및 도핑이온의 위치 제어방법 및 트랜지스터
JP2012507843A (ja) 発光用デュアルゲート電界効果トランジスタ、及び発光用デュアルゲート電界効果トランジスタの製造方法
Zhan et al. Graphene based nickel nanocrystal flash memory
JP4972870B2 (ja) 半導体素子の製造方法および半導体装置
US8741745B2 (en) Method of controlling amount of adsorbed carbon nanotubes and method of fabricating carbon nanotube device
US7462864B2 (en) Thin film transistor and manufacturing method thereof, and liquid crystal display device having thin film transistor and manufacturing method thereof
CN104952712A (zh) NH4F制造n掺杂石墨烯和电气器件的方法及该石墨烯和器件
JP2015063443A (ja) ダイヤモンド薄膜の表面処理方法、電界効果トランジスタの製造方法、及びセンサ素子
US20110294296A1 (en) Using edges of self-assembled monolayers to form narrow features
KR100951543B1 (ko) 원자간력 캔틸레버 및 그 제조방법
JP2005268531A (ja) 超分子構造物質の改質方法
JP2005158775A (ja) 有機薄膜電界効果型トランジスタの製造方法
Pannemann et al. PTFE encapsulation for pentacene based organic thin film transistors
JP6257027B2 (ja) 有機薄膜トランジスタの製造方法
EP4300548A1 (en) Encapsulant for compound having non-stoichiometric composition and method for producing same
Kshirsagar et al. Fabrication of 100nm Nano Pillars on Silicon
KR100988322B1 (ko) 탄소나노튜브 쇼트키 다이오드 및 그 제조 방법
KR100724482B1 (ko) 액정표시소자 및 그 제조방법
JP6205017B2 (ja) トランジスタの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081017

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090625

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4348631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees