JP2005268531A - 超分子構造物質の改質方法 - Google Patents

超分子構造物質の改質方法 Download PDF

Info

Publication number
JP2005268531A
JP2005268531A JP2004078756A JP2004078756A JP2005268531A JP 2005268531 A JP2005268531 A JP 2005268531A JP 2004078756 A JP2004078756 A JP 2004078756A JP 2004078756 A JP2004078756 A JP 2004078756A JP 2005268531 A JP2005268531 A JP 2005268531A
Authority
JP
Japan
Prior art keywords
core
ferritin
supramolecular
gas
protein
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004078756A
Other languages
English (en)
Inventor
Takashi Fuyuki
隆 冬木
Yukiharu Uraoka
行治 浦岡
Takio Hikono
太樹夫 彦野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nara Institute of Science and Technology NUC
Original Assignee
Nara Institute of Science and Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nara Institute of Science and Technology NUC filed Critical Nara Institute of Science and Technology NUC
Priority to JP2004078756A priority Critical patent/JP2005268531A/ja
Publication of JP2005268531A publication Critical patent/JP2005268531A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】
金属化合物を内包する超分子構造物質であるタンパク質のコアを導電性に改質する方法を提供し、超分子構造物質をフローティングゲートメモリ等のドットの部分に適用する。
【解決手段】
水溶液の上に張られたポリペプチド膜にフェリチンを吸着させ、さらにシリコン基板に転写し、フェリチンを半導体表面に2次元配列させた後、UVオゾン処理によって外側のタンパクを除去し、コアのみとする。該コアは金属酸化物となって、タンパク質のサイズのピッチでシリコン基板上に残る。このコアを励起したガス雰囲気の中に放置することによって、コアの性質を電荷が保持されるように改質する。ドットを構成する物質と励起ガスの間で化学反応を起こさせ、コア物質の性質を絶縁性のものから導電性を有するものに変化させる。励起ガスには、高周波電源(RF電源、マイクロ波電源)により、水素ガス等を励起活性種の状態にしたものを用いる。
【選択図】図8




Description

本発明は、超分子構造物質を部分的に用いた半導体装置および製造工程に関するものであり、特に、フローティングゲートメモリ等に適用することを目的として、金属化合物や半導体を内包するタンパク質ナノ粒子を利用して、電荷保持部分となるナノドットを作製する方法に関するものである。
半導体集積回路を構成する半導体素子は、MOSFET(電界効果型トランジスタ)と呼ばれている。これは、ソース、ドレイン、ゲートの3端子で構成され、ソースからドレインに流れる電流量をゲートで制御するもので、ゲートは半導体基板の上に堆積された絶縁膜の上の金属である。この縦方向の構造は、MOS(金属/絶縁膜/半導体)型と呼ばれている。もし、この絶縁膜の中に、電荷を蓄積すれば、その中の電荷の影響(クーロン力)によって、ソースからドレインへ流れる電流は変化する。入った状態と入らない状態では、その電流量がことなるため、電流が流れ始めるゲート電圧(しきい値)は2つの状態をとることになる。従って、絶縁膜に電荷を保持できるドットを埋め込み、このドットに電荷を充電した状態と放電した状態とを持たせることによって、メモリとして機能させる。これをフローティグゲートメモリと呼び、ドットをフローティングドットと呼んでいる。
例えば、携帯電話のメモリに使われているフラッシュメモリの場合、このフラッシュメモリにおいて記憶を担うセルは1個のトランジスタで構成されるが、通常のトランジスタと異なりフローティングゲートと呼ばれる電荷保持部分を備えている。通常のトランジスタの場合、ゲート絶縁膜の上にゲート電極が乗っているが、フラッシュメモリの記憶用トランジスタの場合は、ゲート絶縁膜(トンネル酸化膜)の上にフローティングゲートが存在し、その上に絶縁膜を挟んでゲート電極が配置されている。フラッシュメモリではこのフローティングゲートに電荷を蓄えている、蓄えていないという2つの状態を用いて1ビットの記憶を実現しているのである。
フラッシュメモリに書き込みを行う際には、ソース電極を接地して、ゲート電極及びドレイン電極に高電圧をかける。そうすると、ソース電極からドレイン電極に向けて電子が流れるのであるが、十分に高い電圧をかけた場合は、チャネル部を流れる電子が運動量の大きな熱電子(ホットエレクトロン)となって、一部がトンネル絶縁酸化膜を通過してフローティングゲートに蓄積されていく。その後、フローティングゲートに十分に電子が蓄積された後でゲートを閉じても、フローティングゲートの電子はトンネル絶縁酸化膜に遮られて保持される。この状態は、フローティングゲートに蓄えられた電子によってトランジスタのスレショルド電圧が引き上げられた状態となっており、低電圧でトランジスタを操作したとしても、該スイッチは閉じたままとなる。すなわち、情報が記憶された状態になる。また、情報を消去する場合は、ゲート電極を接地して、ソース電極を高電位に保つと、フローティングゲートから電子が徐々に抜けていき、記憶が消去されるのである。
上述の如く、トランジスタの絶縁膜に電荷を保持できるドットは、フローティングゲートメモリに不可欠であり、それぞれが電気的に孤立している。このドットの材料として、従来は、シリコンを用いている。シリコンをSiO2上に自然形成させドットを形成するため、ドットの形、大きさ、密度、結晶性のばらつきを制御することが困難であった。
一方で、生物はタンパク質や核酸などの生体超分子構造物質から構成されている。特にタンパク質はX線構造解析がなされていることからもわかるように、原子レベルで構造が同じである。そこで、かご状タンパク質の内部空間を化学反応場としてナノ粒子を作製すると、大きさがまったく同じナノ粒子ができることとなる。そのサイズはナノメートルオーダーであり、金属や半導体をこのナノメートルの空間で作製することにより、量子効果素子に利用できるナノドットを得ることができることになる。
金属化合物や半導体を内包するタンパク質ナノ粒子は、その自己組織化の能力を用いて、シリコン基板上に配列配置できる。該タンパク質部分は内部のコアに比べて不安定であるため、熱処理やオゾン処理によって除去することができ、還元処理などを行うことで量子ドット配列が得られることが知られている(特許文献1)。このナノドット配列を利用して、フローティングゲートメモリ等への適用可能性が研究されている。この半導体素子の作製研究は、従来の半導体プロセスとバイオプロセスの整合性を確立することで、これまでにない新しい試みであり、バイオと半導体の融合研究の最先端研究として、平成15年度、文部科学省、「科学技術試験研究」委託業務、題目「タンパク質コアを利用したメモリーデバイス開発」として進められている。
特開平11−45990号公報
上述の如く、シリコンを用いたドットの場合、シリコンをSiO2上に自然形成させドットを形成するため、形、大きさ、密度、結晶性のばらつきを制御することが困難であった。これらドットのパラメータは電子の保持状態に影響を与え、電荷の保持時間、保持確率などのばらつきによって、半導体装置全体の電気的性能に影響を与えていた。そこで、ドットの材料として、金属化合物や半導体を内包するタンパク質ナノ粒子を用いることで、その自己組織化により、シリコン基板上に2次元的に配置し、ドットの形、大きさ、密度を制御することを目的とする。
本発明に係る「超分子構造物質の改質方法」は、上記事情に着目してなされたもので、金属化合物や半導体を内包する超分子構造物質であるタンパク質ナノ粒子のコア部分を、導電性に改質する方法を提供し、超分子構造物質をフローティングゲートメモリ等のドットの部分に適用可能とするものである。
以下、上記の目的を達成するための手段について説明する。
本発明は、フローティングゲートメモリ等のドットの部分に、シリコンではなく、超分子構造物質の一種である酸化鉄を内包したフェリチンというたんぱく質超分子を用いることとしている。先ず、水溶液の上に張られたポリペプチド膜にフェリチンを吸着させ、さらにシリコン基板に転写して、フェリチンを半導体表面に2次元配列させた後、室温以上の熱によって、若しくは、UVオゾン処理によって外側のタンパクを除去し、コアのみとする。該コアは、金属酸化物となって、タンパク質のサイズのピッチでシリコン基板上に残る。
その後、このコアを励起したガス雰囲気の中に放置することによって、コアの性質を電荷が保持されるように改質するものである。ドットを構成する物質と励起されたガスの間で化学反応を起こさせ、コア物質の性質を絶縁性のものから導電性を有するものに変化させるのである。ここで、励起したガスとは、例えば、水素ガスを高周波電源(RF電源、マイクロ波電源)によって、反応しやすい、エネルギーの高い、いわゆる励起活性種の状態にしたものである。水素に限らず、窒素、アンモニア、希ガスも使用してもよい。
励起した水素は、コアの金属酸化物と反応し、金属酸化物中の酸素と結合し、コアは金属に還元される。このように、プラズマ処理を行うことにより、コア物質の性質を絶縁性のものから導電性を有するものに変化させることができるのである。
コアの導電性化を行った後、スパッタ法若しくはCVD(化学援用気相堆積法)法によって、シリコン酸化膜、シリコン窒化膜を堆積することにより、コアを埋め込み、キャパシタ構造を作製する。電極としてアルミなどの金属や多結晶シリコン膜を蒸着法やCVD法によって堆積する。
上記の手段を用いることにより、金属化合物や半導体を内包する超分子構造物質であるタンパク質ナノ粒子のコア部分をフローティングゲートメモリ等のナノドットの部分に適用することができるのである。
本発明に係る「超分子構造物質の改質方法」は、上述の手段を用いることにより、以下に示す効果を有する。
金属化合物や半導体を内包する超分子構造物質であるタンパク質ナノ粒子のコア部分を導電性に改質する方法を提供し、超分子構造物質をフローティングゲートメモリ等のドットの部分に適用することを可能とする。すなわち、超分子構造物質であるタンパク質ナノ粒子を材料として、ナノメートルオーダのサイズで、二次元的に配列された、導電性ドットを得ることができ、半導体デバイスの絶縁体の中に、埋め込むことによりメモリー機能をもつ半導体素子が作製できる。
超分子構造物質、いわゆるタンパクは自己整合能をもつために、密度の高く、また、自然界で作られるタンパクは形状や大きさのばらつきが非常にすくない。また、作製プロセスも簡便なため、製造コストも安価なのが特徴である。
また、本発明に係る「超分子構造物質の改質方法」によるこれら一連の処理を行っても、二次元的に配列された導電性ドットの配列の乱れは生じない。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
先ず、本実施例に登場するタンパクの代表的な例としてフェリチンを説明する。図1はフェリチンの構造を模式的に示す模式図である。フェリチンは鉄貯蔵たんぱく質といわれ、動物などの生体内の鉄イオンをコントロールする生体物質として広く存在する。フェリチンは、ポリペプチド鎖といわれる24個のサブユニットが絡まって球状を構成する超分子で、外径が12ナノメートル、内径6ナノメートルの空洞を持つ。この空洞に鉄酸化物が詰まっている。
直径12nmの24両体のモノマーから構成された鉄保有のタンパクであるフェリチンは、その中心のコアに、鉄の水和物であるFe(酸化鉄)を有している。このコアの直径は6nmである。これは、人間以外ほとんどの動物が持ち合わせており、体内の鉄分を調整する働きを持っている。この酸化鉄から、酸素を除去することにより、FeやFeOなどの導体や半導体に性質を変えることができるのである。
以下、本発明の実施形態の一例を図面を参考にして詳細に説明する。
図2〜5を用いて、超分子構造物質をフローティングゲートメモリ等のドットの部分に適用する場合のフローティングゲートメモリの作製工程について、大きな流れを説明する。
先ず、シリコン半導体基板を洗浄したのち、シリコン表面を親水性にするのと同時に絶縁膜を堆積するために、熱酸化を行う。そして、このシリコン基板の上に、後述するポリペプチド法を用いてフェリチンを配列する(図2)。シリコン基板上にフェリチンの2次元結晶が並ぶ。これを量子ドットにするために、フェリチンの外側のタンパクをUVオゾン処理を行って除去する(図3)。フェリチンの内部の酸化鉄(6ナノメートル径)は、そのまま二次元配列を維持したままで残る。
その後に、本発明に係る「超分子構造物質の改質方法」によって、コアの導電性化を行う(図4)。次に、スパッタ法若しくはCVD(化学援用気相堆積法)法によって、シリコン酸化膜、シリコン窒化膜を堆積することにより、コアを埋め込み、キャパシタ構造を作製する(図5)。後は、従来プロセス同様、電極としてアルミなどの金属や多結晶シリコン膜を蒸着法やCVD法によって堆積し、トランジスタ構造におけるフローティングナノドットのゲートデバイスを作製するのである。
上記作製工程中、キャパシタ構造作製(図5)において、シリコン基板上の絶縁膜は、好ましくは、2〜5nm堆積する。これは、900℃程度で形成した熱酸化膜でもよい。また、過酸化水素水につけただけの化学酸化膜でもよい。
前述したように、シリコン基板の上にフェリチンを2次元配列する方法として、ポリペプチド法(PBLH法)を用いたが、これについて説明する。図6は、PBLH法によって、このシリコン基板の上にフェリチンを二次元配列させる工程を示している。
先ず、フェリチン蛋白溶解液を密度、表面張力がタンパク質より大きな液体(展開液)に注入する。タンパク溶液は、その気液界面で表面張力によりその立体構造を失い変性タンパク質の薄膜を作る。フェリチンの本来持つ自己組織能力によって、二次元結晶をつくる。フェリチン分子とこの膜の静電相互作用により自己組織的にフェリチンの二次元配列を得ることができるのである。次に、その二次元結晶を、疎水性処理を施したシリコン基板表面に転写することにより、シリコン基板の上にフェリチンを二次元配列させることができるのである。
次に、前述の作製工程中、コアの導電性化の工程(図4)であるフェリチンのコアの改質、すなわち導電性化について説明する。フェリチンのコアを、数分から数10分程度の間、励起された水素雰囲気中に放置することにより、フェリチンのコアの導電性化を行うことができる。ここで、励起された水素とは、通常の材料ガスとしての水素を、高周波電源(RF電源、マイクロ波電源)によって、反応しやすいエネルギーの高い、いわゆる励起活性種の状態にしたものである。また、励起された水素ガス流量は、好ましくは、10〜100sccmの範囲で行う。プラズマを励起するための電力は100Wから1000Wの範囲内が好ましいが、ガス種によっても変化する。ガスの流量や電力は高いほど還元作用は強いことはいうまでもないが、高すぎるとコアの下の半導体基板にダメージを与える危険がある。また、水素雰囲気中の温度は、室温から500℃程度の範囲内で行うのがよい。室温でも効果はあるが、高温にするとさらに還元作用は高くなる。しかし、高温にするとコストが高くなり、また装置の構成が複雑となるため、室温が好ましい。
ここで、ガスは水素に限らず、酸素以外で、活性種を精製できるものであれば、窒素、アンモニアなどでもよい。
また、プラズマ処理室の構造としては、試料と電極が平行になっている平行平板型やプラズマの発生する部分と基板表面と反応する部分が分かれたリモートプラズマ型などでもよい。図9にプラズマ励起装置(平行平板型)の構成図を、図10にプラズマ励起装置(リモート型)の構成図を示す。
励起した水素は、コアの酸化鉄(Fe)と反応し、この中の酸素と結合するため、コアはFeOかFeに還元されることになる。この変化をX線光電子分光法を用いて測定したグラフを図7に表す。図7からわかるように、プラズマ処理前のコアの場合は、酸化鉄を示すピークを有しているのに対して、プラズマ処理後のコアの場合は、鉄を示すピークを有しており、明らかに変化していることが確認できる。
以上の如く、内包されていた無機物質を導電体や半導体に改善し活性化することにより、デバイス構造の基本となるナノサイズドットの二次元アレイが基板上に形成される。タンパク質コアの無機物質の大きさは6nm以下のサイズであり、いわゆる量子効果を室温で発現することが可能となる。図8に、フローティングゲートトランジスタを示す。ゲート酸化膜中にフローティング量子ドットが埋め込まれている。基板の半導体Siとの間の極薄酸化膜を流れるトンネル電流を制御して機能性素子とすることができる。室温でも動作可能な多値論理素子への応用が期待される。
本発明を用いることにより、超分子構造物質であるタンパクを電子デバイスすなわち半導体装置に応用することが可能になる。従来の技術と比較して、形や大きさのそろったドットが形成可能であるために、性能、信頼性の高い半導体装置を作製することが可能である。また、タンパクには、自己組織化機能が具備されているために、高密度の配列が可能である。これは、デバイスを作製したときの、個々の装置のばらつきを制御することにつながる。
本発明に係るフェリチンの構造を模式的に示す模式図である。(a)はフェリチンの超分子構造の模式図で、(b)はその断面図である。 本発明に係るフローティングゲートメモリの作製工程において、フェリチンの二次元膜をSi基板に作製する様子を示す図である。 本発明に係るフローティングゲートメモリの作製工程において、フェリチンの二次元膜からタンパクを除去し、ナノオーダの無機材料の規則性配列をSi基板に作製する様子を示す図である。 本発明に係るフローティングゲートメモリの作製工程において、フェリチンコアの導電性化の工程を示す図である。 本発明に係るフローティングゲートメモリの作製工程において、キャパシタ構造作製工程を示す図である。 本発明に係るフローティングゲートメモリの作製工程において、シリコン基板上にフェリチンを2次元配列させる工程(PBLH法を用いる工程)を示す図である。 プラズマ処理前後のフェリチンコアをX線光電子分光法を用いて測定したグラフ図である。 本発明に係るトランジスタの構造を示す模式断面図である。 プラズマ励起装置(平行平板型)の構成図である。 プラズマ励起装置(リモート型)の構成図である。
符号の説明
1 フェリチンコア
2 フェリチン
3 シリコン基板
4 熱酸化膜
5 絶縁膜

Claims (6)

  1. 超分子構造物質が内包可能な金属化合物もしくは半導体を、プラズマ処理によって導電化したものが、二次元的に絶縁膜層内部に配置されていることを特徴とする量子ドット。
  2. (a)水溶液の上に張られたポリペプチド膜に超分子構造物質を吸着させる工程と、
    (b)前記超分子構造物質を吸着させた前記ポリペプチド膜をシリコン基板に転写させる工程と、
    (c)UVオゾン処理等によって前記超分子構造物質の外側のタンパクを除去する工程と、
    (d)前記超分子構造物質のコアを励起したガス雰囲気の中に放置して導電化させる工程と、
    (e)シリコン酸化膜やシリコン窒化膜などを堆積し絶縁膜を形成することにより前記超分子構造物質のコアを埋め込みキャパシタ構造を作製する工程
    とを含むことを特徴とするフローティングゲートトランジスタの製造方法。
  3. 前記超分子構造物質がフェリチンであることを特徴とする請求項1記載の量子ドット。
  4. 前記超分子構造物質がフェリチンであることを特徴とする請求項2記載のフローティングゲートトランジスタの製造方法。
  5. 前記励起されたガスが、高周波電源(RF電源、マイクロ波電源)により、励起活性種の状態にされたものであることを特徴とする請求項2又は4記載のフローティングゲートトランジスタの製造方法。
  6. 前記励起されたガスが、水素ガス、窒素ガス、アンモニア、希ガスのいずれかであることを特徴とする請求項5記載のフローティングゲートトランジスタの製造方法。


JP2004078756A 2004-03-18 2004-03-18 超分子構造物質の改質方法 Pending JP2005268531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004078756A JP2005268531A (ja) 2004-03-18 2004-03-18 超分子構造物質の改質方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004078756A JP2005268531A (ja) 2004-03-18 2004-03-18 超分子構造物質の改質方法

Publications (1)

Publication Number Publication Date
JP2005268531A true JP2005268531A (ja) 2005-09-29

Family

ID=35092762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004078756A Pending JP2005268531A (ja) 2004-03-18 2004-03-18 超分子構造物質の改質方法

Country Status (1)

Country Link
JP (1) JP2005268531A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008087692A1 (ja) * 2007-01-19 2008-07-24 Hiroshima University 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法
JP2008270705A (ja) * 2007-01-19 2008-11-06 Hiroshima Univ 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法
WO2010064699A1 (ja) * 2008-12-04 2010-06-10 ソニー株式会社 微粒子構造体/基体複合部材及びその製造方法
JP2011096714A (ja) * 2009-10-27 2011-05-12 Nara Institute Of Science & Technology 金属ナノ粒子を有する抵抗変化メモリ
US8403239B2 (en) 2009-02-09 2013-03-26 Empire Technology Development Llc Liquid storage system, liquid container, and liquid lead-out control method
US8653518B2 (en) 2007-05-16 2014-02-18 Hiroshima University Semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008087692A1 (ja) * 2007-01-19 2008-07-24 Hiroshima University 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法
JP2008270705A (ja) * 2007-01-19 2008-11-06 Hiroshima Univ 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法
JP4594971B2 (ja) * 2007-01-19 2010-12-08 国立大学法人広島大学 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法
US7898020B2 (en) 2007-01-19 2011-03-01 Hiroshima University Semiconductor memory, semiconductor memory system using the same, and method for producing quantum dots applied to semiconductor memory
US8653518B2 (en) 2007-05-16 2014-02-18 Hiroshima University Semiconductor device
WO2010064699A1 (ja) * 2008-12-04 2010-06-10 ソニー株式会社 微粒子構造体/基体複合部材及びその製造方法
CN102282095A (zh) * 2008-12-04 2011-12-14 索尼公司 微细颗粒结构/基材复合部件及其生产方法
US8859449B2 (en) 2008-12-04 2014-10-14 Sony Corporation Fine-particle structure/substrate composite member and method for producing same
US8403239B2 (en) 2009-02-09 2013-03-26 Empire Technology Development Llc Liquid storage system, liquid container, and liquid lead-out control method
JP2011096714A (ja) * 2009-10-27 2011-05-12 Nara Institute Of Science & Technology 金属ナノ粒子を有する抵抗変化メモリ

Similar Documents

Publication Publication Date Title
US7187043B2 (en) Memory function body, particle forming method therefor and, memory device, semiconductor device, and electronic equipment having the memory function body
US6723606B2 (en) Aerosol process for fabricating discontinuous floating gate microelectronic devices
US8815683B2 (en) Nonvolatile memory electronic device including nanowire channel and nanoparticle-floating gate nodes and a method for fabricating the same
Tsoukalas et al. Recent advances in nanoparticle memories
TW201025575A (en) Electron blocking layers for electronic devices
JP2006270102A (ja) 消去特性が改善されたメモリ素子の製造方法
Tang et al. Protein-mediated nanocrystal assembly for flash memory fabrication
Chen et al. Recent advances in metal nanoparticle‐based floating gate memory
Zhou et al. The strain and thermal induced tunable charging phenomenon in low power flexible memory arrays with a gold nanoparticle monolayer
JP3822229B2 (ja) 基板上への微粒子配列体の形成方法
JP2011096714A (ja) 金属ナノ粒子を有する抵抗変化メモリ
JP5196500B2 (ja) 記憶素子及びその読み出し方法
JP2005268531A (ja) 超分子構造物質の改質方法
JP5110428B2 (ja) 半導体装置の製造方法
Yamada et al. Floating Gate Metal–Oxide–Semiconductor Capacitor Employing Array of High-Density Nanodots Produced by Protein Supramolecule
JPH1187544A (ja) 量子構造体を用いた半導体記憶装置
WO2006101010A1 (ja) 半導体装置およびその製造方法
JP2012089556A (ja) 半導体素子およびその製造方法
Ohara et al. Three-dimensional nanodot-type floating gate memory fabricated by bio-layer-by-layer method
Kamitake et al. Floating gate memory with charge storage dots array formed by Dps protein modified with site-specific binding peptides
Pregl Fabrication and characterization of a silicon nanowire based Schottky-barrier field effect transistor platform for functional electronics and biosensor applications
KR100696965B1 (ko) 금속 나노입자를 갖는 비휘발성 메모리 단위 소자의 제조방법
TWI361494B (en) Electron blocking layers for electronic devices
Tsoukalas Metallic nanoparticles for application in electronic non-volatile memories
Wu et al. High-performance non-volatile CdS nanobelt-based floating nanodot gate memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100226