JP2785801B2 - 多結晶シリコン薄膜トランジスタおよびその製造方法 - Google Patents
多結晶シリコン薄膜トランジスタおよびその製造方法Info
- Publication number
- JP2785801B2 JP2785801B2 JP11007596A JP11007596A JP2785801B2 JP 2785801 B2 JP2785801 B2 JP 2785801B2 JP 11007596 A JP11007596 A JP 11007596A JP 11007596 A JP11007596 A JP 11007596A JP 2785801 B2 JP2785801 B2 JP 2785801B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- source
- silicon
- polycrystalline silicon
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、多結晶シリコン薄
膜トランジスタの製造方法に関し、特にＬＤＤを有する
多結晶シリコン薄膜トランジスタの製造方法に関する。
膜トランジスタの製造方法に関し、特にＬＤＤを有する
多結晶シリコン薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】大面積の硼珪酸ガラス基板上に、低温プ
ロセスで多結晶シリコン薄膜トランジスタを形成する技
術は、駆動回路一体型液晶ディスプレイまたは液晶ライ
トバルブ、および他のデバイスの駆動回路などを低コス
トで作製する技術として期待されている。
ロセスで多結晶シリコン薄膜トランジスタを形成する技
術は、駆動回路一体型液晶ディスプレイまたは液晶ライ
トバルブ、および他のデバイスの駆動回路などを低コス
トで作製する技術として期待されている。
【０００３】これらのデバイスでは、多結晶シリコン薄
膜トランジスタにおいて逆バイアス条件下でのリーク電
流が低いことが要求されている。多結晶シリコン薄膜ト
ランジスタでは、ドレイン接合付近の結晶欠陥を介して
キャリアが移動するために、ドレイン電圧に依存した大
きなリーク電流が流れ易く、これを解決するためにＬＤ
Ｄ（Ｌightly Ｄoped Ｄrain）構造を採用し、ドレイ
ン電界を緩和してリーク電流を抑えている。
膜トランジスタにおいて逆バイアス条件下でのリーク電
流が低いことが要求されている。多結晶シリコン薄膜ト
ランジスタでは、ドレイン接合付近の結晶欠陥を介して
キャリアが移動するために、ドレイン電圧に依存した大
きなリーク電流が流れ易く、これを解決するためにＬＤ
Ｄ（Ｌightly Ｄoped Ｄrain）構造を採用し、ドレイ
ン電界を緩和してリーク電流を抑えている。
【０００４】従来のＬＤＤ構造多結晶シリコン薄膜トラ
ンジスタは、例えば図４に製造工程を示したｎチャネル
トランジスタのように作製される。まず、図４（Ａ）に
示すように、絶縁基板２１上に半導体薄膜２２をパター
ン形成する（マスク１枚目）。次に基板全体にゲート絶
縁膜２３を形成した後、半導体薄膜２２のチャネル領域
２４に対応してゲート電極２５を形成する（マスク２枚
目）。
ンジスタは、例えば図４に製造工程を示したｎチャネル
トランジスタのように作製される。まず、図４（Ａ）に
示すように、絶縁基板２１上に半導体薄膜２２をパター
ン形成する（マスク１枚目）。次に基板全体にゲート絶
縁膜２３を形成した後、半導体薄膜２２のチャネル領域
２４に対応してゲート電極２５を形成する（マスク２枚
目）。
【０００５】その後、図４（Ｂ）に示すように、ゲート
電極２５をマスクとして、ドナー不純物２６を低濃度に
イオン注入することにより、チャネル領域２４以外の半
導体薄膜２２に低濃度不純物領域２７を形成する。
電極２５をマスクとして、ドナー不純物２６を低濃度に
イオン注入することにより、チャネル領域２４以外の半
導体薄膜２２に低濃度不純物領域２７を形成する。
【０００６】その後、図４（Ｃ）に示すように、フォト
リソグラフィー法でゲート電極２５を覆ってフォトレジ
ストパターン２８を形成し（マスク３枚目）、このフォ
トレジストパターン２８をマスクとしてドナー不純物２
９を高濃度にイオン注入することにより、フォトレジス
トパターン２８より外側の半導体薄膜２２に高濃度不純
物領域３０を形成する。このようにして、チャネル領域
２４と高濃度不純物領域３０の間のみに低濃度不純物領
域が形成されることになり、この領域３１がＬＤＤ領域
と呼ばれる。
リソグラフィー法でゲート電極２５を覆ってフォトレジ
ストパターン２８を形成し（マスク３枚目）、このフォ
トレジストパターン２８をマスクとしてドナー不純物２
９を高濃度にイオン注入することにより、フォトレジス
トパターン２８より外側の半導体薄膜２２に高濃度不純
物領域３０を形成する。このようにして、チャネル領域
２４と高濃度不純物領域３０の間のみに低濃度不純物領
域が形成されることになり、この領域３１がＬＤＤ領域
と呼ばれる。
【０００７】この後、図４（Ｄ）に示すように、フォト
レジストパターン２８を除去して、全面に層間絶縁膜３
２を形成し、この層間絶縁膜３２とゲート絶縁膜２３に
コンタクトホール３３を開口し（マスク４枚目）、この
コンタクトホール３３を通して高濃度不純物領域３０に
接続するソース、ドレイン電極３４を形成し（マスク５
枚目）、ＬＤＤ構造薄膜トランジスタを完成させる。
レジストパターン２８を除去して、全面に層間絶縁膜３
２を形成し、この層間絶縁膜３２とゲート絶縁膜２３に
コンタクトホール３３を開口し（マスク４枚目）、この
コンタクトホール３３を通して高濃度不純物領域３０に
接続するソース、ドレイン電極３４を形成し（マスク５
枚目）、ＬＤＤ構造薄膜トランジスタを完成させる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記し
た従来のＬＤＤ構造の薄膜トランジスタの作製方法にお
いては、フォトリソグラフィー法でフォトレジストパタ
ーン２８を形成したときに、露光機のマスク目合わせず
れや基板の熱膨張のために、フォトレジストパターン２
８が、例えば図５に示すようにずれてしまい、その結
果、ＬＤＤ領域３１の長さ（寸法）が所望の長さからず
れるため、所望のトランジスタ特性が得られなくなると
いう問題を有していた。
た従来のＬＤＤ構造の薄膜トランジスタの作製方法にお
いては、フォトリソグラフィー法でフォトレジストパタ
ーン２８を形成したときに、露光機のマスク目合わせず
れや基板の熱膨張のために、フォトレジストパターン２
８が、例えば図５に示すようにずれてしまい、その結
果、ＬＤＤ領域３１の長さ（寸法）が所望の長さからず
れるため、所望のトランジスタ特性が得られなくなると
いう問題を有していた。
【０００９】この問題は、特に、目合わせずれや基板熱
膨張の影響の出やすい大型硼珪酸ガラス基板上で顕著で
あり、フォトレジストパターン２８の基板内ばらつきが
大きいため、基板内デバイス特性が大きくばらつくとい
う問題を有している。
膨張の影響の出やすい大型硼珪酸ガラス基板上で顕著で
あり、フォトレジストパターン２８の基板内ばらつきが
大きいため、基板内デバイス特性が大きくばらつくとい
う問題を有している。
【００１０】また、従来の方法は、イオン注入工程と、
フォトリソグラフィー工程が、ＬＤＤ構造を持たないト
ランジスタに比べて１回ずつ多いため、コスト高になる
という他の問題点も併せ持っている。
フォトリソグラフィー工程が、ＬＤＤ構造を持たないト
ランジスタに比べて１回ずつ多いため、コスト高になる
という他の問題点も併せ持っている。
【００１１】従って、本発明は上記事情に鑑みて為され
たものであって、その目的は、ＬＤＤ構造多結晶シリコ
ン薄膜トランジスタにおいて、大面積基板上において
も、ＬＤＤ領域の長さのばらつきを抑えると共に、さら
にフォトリソグラフィー工程や他の工程を増加させずに
ＬＤＤ領域を形成するトランジスタ製造方法を提供する
ことにある。
たものであって、その目的は、ＬＤＤ構造多結晶シリコ
ン薄膜トランジスタにおいて、大面積基板上において
も、ＬＤＤ領域の長さのばらつきを抑えると共に、さら
にフォトリソグラフィー工程や他の工程を増加させずに
ＬＤＤ領域を形成するトランジスタ製造方法を提供する
ことにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、シリコン膜への光照射による再結晶化で
形成された多結晶シリコン膜を活性層に用いるＬＤＤ
（Ｌightly Ｄoped Ｄrain）構造薄膜トランジスタの製
造方法において、（ａ）絶縁性基板上にドナー不純物又
はアクセプタ不純物が高濃度に添加されたソース、ドレ
イン用シリコン膜を形成する工程と、（ｂ）活性層とな
るシリコン層を形成する工程と、（ｃ）光照射アニール
時のカバー膜となる誘電体層を形成する工程と、（ｄ）
前記誘電体カバー膜を通して光照射を行いシリコン層を
溶融再結晶化して多結晶シリコン層を形成する工程と、
を含み、前記誘電体カバー膜の膜厚が、トランジスタの
活性領域上と、ソース及びドレイン領域上と、で互いに
異なることを特徴としたものである。
め、本発明は、シリコン膜への光照射による再結晶化で
形成された多結晶シリコン膜を活性層に用いるＬＤＤ
（Ｌightly Ｄoped Ｄrain）構造薄膜トランジスタの製
造方法において、（ａ）絶縁性基板上にドナー不純物又
はアクセプタ不純物が高濃度に添加されたソース、ドレ
イン用シリコン膜を形成する工程と、（ｂ）活性層とな
るシリコン層を形成する工程と、（ｃ）光照射アニール
時のカバー膜となる誘電体層を形成する工程と、（ｄ）
前記誘電体カバー膜を通して光照射を行いシリコン層を
溶融再結晶化して多結晶シリコン層を形成する工程と、
を含み、前記誘電体カバー膜の膜厚が、トランジスタの
活性領域上と、ソース及びドレイン領域上と、で互いに
異なることを特徴としたものである。
【００１３】また、本発明においては、光照射アニール
時のカバー膜となる誘電体層が、ＴＥＯＳ（Ｔｅｔｒａ
ｅｔｈｏｘｙｓｉｌａｎｅ）、ＴＲＩＥＳ（Ｔｒｉｅｔ
ｈｏｘｙｓｉｌａｎｅ）、ＴＲＭＳ（Ｔｒｉｍｅｔｈｏ
ｘｙｓｉｌａｎｅ）、Ｆ−ＴＲＩＥＳ（Ｆｌｕｏｒｏ−
ｔｒｉｅｔｈｏｘｙｓｉｌａｎｅ）などの液体Ｓｉソー
スを材料にした各種ＣＶＤ法により形成されていること
を特徴としている。
時のカバー膜となる誘電体層が、ＴＥＯＳ（Ｔｅｔｒａ
ｅｔｈｏｘｙｓｉｌａｎｅ）、ＴＲＩＥＳ（Ｔｒｉｅｔ
ｈｏｘｙｓｉｌａｎｅ）、ＴＲＭＳ（Ｔｒｉｍｅｔｈｏ
ｘｙｓｉｌａｎｅ）、Ｆ−ＴＲＩＥＳ（Ｆｌｕｏｒｏ−
ｔｒｉｅｔｈｏｘｙｓｉｌａｎｅ）などの液体Ｓｉソー
スを材料にした各種ＣＶＤ法により形成されていること
を特徴としている。
【００１４】さらに、本発明においては、光照射アニー
ル時のカバー膜となる誘電体層が、液体Ｓｉソースを材
料としたスピン塗布法により形成されていることを特徴
としている。
ル時のカバー膜となる誘電体層が、液体Ｓｉソースを材
料としたスピン塗布法により形成されていることを特徴
としている。
【００１５】そして、本発明においては、光照射アニー
ル時のカバー膜となる誘電体層が、Ｈ2ＳｉＦ6溶液をＳ
ｉソースとする液相堆積法により形成されていることを
特徴としている。
ル時のカバー膜となる誘電体層が、Ｈ2ＳｉＦ6溶液をＳ
ｉソースとする液相堆積法により形成されていることを
特徴としている。
【００１６】また、本発明に係る薄膜トランジスタ（Ｔ
ＦＴ）は、絶縁性基板上において、高濃度にドナー不純
物またはアクセプタ不純物を有するパターニングされた
ソース、ドレイン用薄膜と、低濃度にドナー不純物また
はアクセプタ不純物を有するＬＤＤ領域および活性領域
を含む多結晶シリコン膜と、ゲート絶縁膜、ゲート電極
およびソース、ドレイン配線電極を有する薄膜トランジ
スタにおいて、ＬＤＤ領域が、高濃度に不純物を含むソ
ース、ドレイン用薄膜のパターンを覆うような構造を有
する。
ＦＴ）は、絶縁性基板上において、高濃度にドナー不純
物またはアクセプタ不純物を有するパターニングされた
ソース、ドレイン用薄膜と、低濃度にドナー不純物また
はアクセプタ不純物を有するＬＤＤ領域および活性領域
を含む多結晶シリコン膜と、ゲート絶縁膜、ゲート電極
およびソース、ドレイン配線電極を有する薄膜トランジ
スタにおいて、ＬＤＤ領域が、高濃度に不純物を含むソ
ース、ドレイン用薄膜のパターンを覆うような構造を有
する。
【００１７】本発明に係る薄膜トランジスタにおいて
は、ＬＤＤ領域が高濃度に不純物を含むソース、ドレイ
ン用薄膜の上面から連続的に不純物濃度が減少するよう
な構造を有する。すなわち、絶縁性基板上に、高濃度に
ドナー不純物またはアクセプタ不純物を有するパターン
ニングされたソース、ドレイン用薄膜及び該基板を覆う
シリコン膜上に形成された誘電体膜カバーを通してレー
ザ光を照射することで溶融再結晶化により形成される多
結晶シリコン活性領域と、前記レーザ光の照射により溶
融再結晶化及び不純物拡散が行われて形成されるソース
及びドレイン多結晶シリコン領域と、を備えるととも
に、前記多結晶シリコン活性領域上にゲート絶縁膜を介
してゲート電極を備え、前記ソース、ドレイン領域にお
いて高濃度に不純物を含む前記ソース、ドレイン用薄膜
から前記シリコン膜の膜厚方向及び前記活性領域方向に
不純物濃度が徐々に減少してＬＤＤ領域を形成してい
る。
は、ＬＤＤ領域が高濃度に不純物を含むソース、ドレイ
ン用薄膜の上面から連続的に不純物濃度が減少するよう
な構造を有する。すなわち、絶縁性基板上に、高濃度に
ドナー不純物またはアクセプタ不純物を有するパターン
ニングされたソース、ドレイン用薄膜及び該基板を覆う
シリコン膜上に形成された誘電体膜カバーを通してレー
ザ光を照射することで溶融再結晶化により形成される多
結晶シリコン活性領域と、前記レーザ光の照射により溶
融再結晶化及び不純物拡散が行われて形成されるソース
及びドレイン多結晶シリコン領域と、を備えるととも
に、前記多結晶シリコン活性領域上にゲート絶縁膜を介
してゲート電極を備え、前記ソース、ドレイン領域にお
いて高濃度に不純物を含む前記ソース、ドレイン用薄膜
から前記シリコン膜の膜厚方向及び前記活性領域方向に
不純物濃度が徐々に減少してＬＤＤ領域を形成してい
る。
【００１８】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。
を参照して以下に説明する。
【００１９】図１は、本発明の実施の形態を工程順に模
式的に示す素子断面図で、多結晶シリコン薄膜トランジ
スタの作製プロセスを示す。
式的に示す素子断面図で、多結晶シリコン薄膜トランジ
スタの作製プロセスを示す。
【００２０】図１（Ａ）に示すように、ガラス基板など
少なくとも表面が絶縁物質である基板１上にドナー不純
物またはアクセプタ不純物が高濃度に添加されたシリコ
ン膜２を形成し、パターニングする（マスク１枚目）。
少なくとも表面が絶縁物質である基板１上にドナー不純
物またはアクセプタ不純物が高濃度に添加されたシリコ
ン膜２を形成し、パターニングする（マスク１枚目）。
【００２１】不純物添加シリコン膜２のドナー不純物
は、例えば燐、砒素であり、アクセプタ不純物は例えば
ボロン、アルミニウムである。どの不純物を用いるかに
より、作製されるトランジスタがｎチャネルになるかｐ
チャネルになるかが決まる。また不純物添加シリコン膜
２は、非晶質シリコン膜、微結晶シリコン膜または多結
晶シリコン膜のいずれでもよい。
は、例えば燐、砒素であり、アクセプタ不純物は例えば
ボロン、アルミニウムである。どの不純物を用いるかに
より、作製されるトランジスタがｎチャネルになるかｐ
チャネルになるかが決まる。また不純物添加シリコン膜
２は、非晶質シリコン膜、微結晶シリコン膜または多結
晶シリコン膜のいずれでもよい。
【００２２】この高濃度不純物添加シリコン膜２の上に
シリコン膜３を形成し、さらに、誘電体膜６を、活性領
域４上と、ソース及びドレイン領域５上とで、その膜厚
が異なるように形成する。シリコン膜３は、非晶質シリ
コン膜、微結晶シリコン膜および多結晶シリコン膜のい
ずれでもよい。
シリコン膜３を形成し、さらに、誘電体膜６を、活性領
域４上と、ソース及びドレイン領域５上とで、その膜厚
が異なるように形成する。シリコン膜３は、非晶質シリ
コン膜、微結晶シリコン膜および多結晶シリコン膜のい
ずれでもよい。
【００２３】本発明の実施の形態における誘電体膜６と
しては、例えば酸化シリコン膜、窒化シリコン膜、酸窒
化シリコン膜などが用いられる。
しては、例えば酸化シリコン膜、窒化シリコン膜、酸窒
化シリコン膜などが用いられる。
【００２４】誘電体膜６を酸化シリコン膜とした場合の
形成法は、好ましくは、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏ
ｘｙｓｉｌａｎｅ）と酸素を材料ガスとしたプラズマＣ
ＶＤ、ＴＥＯＳとオゾンを材料ガスとした常圧ＣＶＤ、
ＴＲＩＥＳ（Ｔｒｉｅｔｈｏｘｙｓｉｌａｎｅ）と酸素
を材料ガスとしたプラズマＣＶＤ、およびＴＲＩＥＳと
オゾンを材料ガスとした常圧ＣＶＤ、ＴＲＭＳ（Ｔｒｉ
ｍｅｔｈｏｘｙｓｉｌａｎｅ）と酸素を材料ガスとした
プラズマＣＶＤ、ＴＲＭＳとオゾンを材料ガスとした常
圧ＣＶＤ、Ｆ−ＴＲＩＥＳ（Ｆｌｕｏｒｏ−ｔｒｉｅｔ
ｈｏｘｙｓｉｌａｎｅ）と酸素を材料ガスとしたプラズ
マＣＶＤ、Ｆ−ＴＲＩＥＳとオゾンを材料ガスとした常
圧ＣＶＤなどのＣＶＤ法や、液体Ｓｉソースを材料とし
たスピン塗布法、Ｈ2ＳｉＦ6をＳｉ材料とした液相堆積
法などである。
形成法は、好ましくは、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏ
ｘｙｓｉｌａｎｅ）と酸素を材料ガスとしたプラズマＣ
ＶＤ、ＴＥＯＳとオゾンを材料ガスとした常圧ＣＶＤ、
ＴＲＩＥＳ（Ｔｒｉｅｔｈｏｘｙｓｉｌａｎｅ）と酸素
を材料ガスとしたプラズマＣＶＤ、およびＴＲＩＥＳと
オゾンを材料ガスとした常圧ＣＶＤ、ＴＲＭＳ（Ｔｒｉ
ｍｅｔｈｏｘｙｓｉｌａｎｅ）と酸素を材料ガスとした
プラズマＣＶＤ、ＴＲＭＳとオゾンを材料ガスとした常
圧ＣＶＤ、Ｆ−ＴＲＩＥＳ（Ｆｌｕｏｒｏ−ｔｒｉｅｔ
ｈｏｘｙｓｉｌａｎｅ）と酸素を材料ガスとしたプラズ
マＣＶＤ、Ｆ−ＴＲＩＥＳとオゾンを材料ガスとした常
圧ＣＶＤなどのＣＶＤ法や、液体Ｓｉソースを材料とし
たスピン塗布法、Ｈ2ＳｉＦ6をＳｉ材料とした液相堆積
法などである。
【００２５】モノシランと酸素を材料ガスとした低圧Ｃ
ＶＤ法などで形成された酸化シリコン膜６は、下地の凹
凸形状を受け継ぎ易いため、図２（Ａ）に示すように、
活性領域４上とソース、ドレイン領域５上でほぼ同じ膜
厚となる。
ＶＤ法などで形成された酸化シリコン膜６は、下地の凹
凸形状を受け継ぎ易いため、図２（Ａ）に示すように、
活性領域４上とソース、ドレイン領域５上でほぼ同じ膜
厚となる。
【００２６】これに対し、前述したＴＥＯＳとオゾンを
材料ガスとした常圧ＣＶＤ法などにより形成された酸化
シリコン膜は、下地の凹凸形状の受け継ぎ易さ、すなわ
ち活性領域４上の酸化シリコン膜の膜厚と、ソース及び
ドレイン領域５上の酸化シリコン膜厚の比を成膜圧力な
どの形成条件変化で調整できるため、図２（Ｂ）に示す
ように、活性領域４上で厚く、ソース及びドレイン領域
５上で薄くなるような、酸化シリコン膜６の成膜が可能
とされる。
材料ガスとした常圧ＣＶＤ法などにより形成された酸化
シリコン膜は、下地の凹凸形状の受け継ぎ易さ、すなわ
ち活性領域４上の酸化シリコン膜の膜厚と、ソース及び
ドレイン領域５上の酸化シリコン膜厚の比を成膜圧力な
どの形成条件変化で調整できるため、図２（Ｂ）に示す
ように、活性領域４上で厚く、ソース及びドレイン領域
５上で薄くなるような、酸化シリコン膜６の成膜が可能
とされる。
【００２７】次に、再び図１（Ａ）を参照して、誘電体
膜６を通してシリコン膜３が吸収する波長のレーザ光７
を照射して、溶融再結晶化により多結晶シリコン活性領
域４と、ソース、及びドレイン多結晶シリコン領域５
と、を形成する。
膜６を通してシリコン膜３が吸収する波長のレーザ光７
を照射して、溶融再結晶化により多結晶シリコン活性領
域４と、ソース、及びドレイン多結晶シリコン領域５
と、を形成する。
【００２８】ここで、誘電体膜６の膜厚は、活性領域４
上では、高ＴＦＴ移動度を得るレーザ実効強度となるよ
うに設定され、ソース及びドレイン領域５上では、高濃
度不純物添加シリコン膜２から多結晶シリコン膜側に不
純物が拡散し（図１（Ａ）矢印参照）、シリコン膜３の
膜厚と同程度の拡散長を得るレーザ実効強度となるよう
に、膜厚設定されている。
上では、高ＴＦＴ移動度を得るレーザ実効強度となるよ
うに設定され、ソース及びドレイン領域５上では、高濃
度不純物添加シリコン膜２から多結晶シリコン膜側に不
純物が拡散し（図１（Ａ）矢印参照）、シリコン膜３の
膜厚と同程度の拡散長を得るレーザ実効強度となるよう
に、膜厚設定されている。
【００２９】すなわち、ソース、及びドレイン領域５に
対するレーザアニールは、シリコン膜３の溶融再結晶化
だけでなく、高濃度不純物添加シリコン膜２からシリコ
ン膜３への不純物拡散に寄与しており、この拡散プロフ
ァイルの調節を、シリコン膜３上の誘電体６の膜厚変化
によるレーザ実効強度の変化で行おうというものであ
る。拡散プロファイルを調節すれば、活性領域４とドレ
イン領域５の間のｐｎ接合をなだらかにすることがで
き、ＬＤＤが形成されることになる。
対するレーザアニールは、シリコン膜３の溶融再結晶化
だけでなく、高濃度不純物添加シリコン膜２からシリコ
ン膜３への不純物拡散に寄与しており、この拡散プロフ
ァイルの調節を、シリコン膜３上の誘電体６の膜厚変化
によるレーザ実効強度の変化で行おうというものであ
る。拡散プロファイルを調節すれば、活性領域４とドレ
イン領域５の間のｐｎ接合をなだらかにすることがで
き、ＬＤＤが形成されることになる。
【００３０】このようにして、１回のレーザアニール工
程で多結晶シリコン活性領域とＬＤＤ領域が形成され
る。
程で多結晶シリコン活性領域とＬＤＤ領域が形成され
る。
【００３１】以上の工程で形成されたＬＤＤ領域９は、
図１（Ｂ）に示すように高濃度不純物添加シリコン膜２
を覆うような形になり、またＬＤＤ領域内は高濃度不純
物添加シリコン膜２の上面から連続的に不純物濃度が低
くなっていくプロファイルを有している。
図１（Ｂ）に示すように高濃度不純物添加シリコン膜２
を覆うような形になり、またＬＤＤ領域内は高濃度不純
物添加シリコン膜２の上面から連続的に不純物濃度が低
くなっていくプロファイルを有している。
【００３２】誘電体膜６を通さずにレーザアニールを行
い、活性領域の溶融再結晶化とソース、ドレイン領域の
元素拡散を行おうとすると、それぞれの領域に対する最
適レーザ実効強度が異なるため、活性領域多結晶シリコ
ン品質低下またはソース、ドレイン抵抗増大によるＴＦ
Ｔ移動度の低下が生じてしまう。
い、活性領域の溶融再結晶化とソース、ドレイン領域の
元素拡散を行おうとすると、それぞれの領域に対する最
適レーザ実効強度が異なるため、活性領域多結晶シリコ
ン品質低下またはソース、ドレイン抵抗増大によるＴＦ
Ｔ移動度の低下が生じてしまう。
【００３３】図３は、多結晶シリコン膜上に二酸化シリ
コン膜を形成した多層膜に、波長３０８ｎｍの光（Ｘｅ
Ｃｌエキシマレーザなど）を照射した場合の、酸化シリ
コン膜厚と反射率の関係を示したものである。
コン膜を形成した多層膜に、波長３０８ｎｍの光（Ｘｅ
Ｃｌエキシマレーザなど）を照射した場合の、酸化シリ
コン膜厚と反射率の関係を示したものである。
【００３４】この関係を利用して、活性領域４とソー
ス、ドレイン領域５のそれぞれに対して、最適なレーザ
実効強度となるよう誘電体膜６の膜厚設定をすれば良
く、この膜厚の調整は誘電体膜６の形成条件を変化させ
ることで行う。
ス、ドレイン領域５のそれぞれに対して、最適なレーザ
実効強度となるよう誘電体膜６の膜厚設定をすれば良
く、この膜厚の調整は誘電体膜６の形成条件を変化させ
ることで行う。
【００３５】再び図１（Ｂ）を参照して、ＬＤＤ領域の
長さ１０のばらつきは、レーザ照射面内ばらつきが無視
できるようなビームサイズの大きいレーザでレーザアニ
ールを行えば、シリコン膜３の膜厚分布でほとんど決ま
るといえる。
長さ１０のばらつきは、レーザ照射面内ばらつきが無視
できるようなビームサイズの大きいレーザでレーザアニ
ールを行えば、シリコン膜３の膜厚分布でほとんど決ま
るといえる。
【００３６】シリコン膜３の膜厚分布は、例えば対角３
０インチの基板上で±７％程度にすることが可能であ
り、このためシリコン膜３の膜厚を５００ｎｍとして
も、ＬＤＤ領域の長さのばらつきは高々７０ｎｍであ
る。
０インチの基板上で±７％程度にすることが可能であ
り、このためシリコン膜３の膜厚を５００ｎｍとして
も、ＬＤＤ領域の長さのばらつきは高々７０ｎｍであ
る。
【００３７】これに対し、対角３０インチ基板上のレジ
ストマスクのずれは１００ｎｍ〜２００ｎｍであり、フ
ォトレジストマスクで形成されるＬＤＤ領域の長さのず
れも１００ｎｍ〜２００ｎｍとなる。
ストマスクのずれは１００ｎｍ〜２００ｎｍであり、フ
ォトレジストマスクで形成されるＬＤＤ領域の長さのず
れも１００ｎｍ〜２００ｎｍとなる。
【００３８】従って、本発明の実施の形態により形成さ
れるＬＤＤ領域の長さの基板面内分布は非常に小さいこ
とがわかる。
れるＬＤＤ領域の長さの基板面内分布は非常に小さいこ
とがわかる。
【００３９】次工程として、図１（Ｃ）に示すように、
素子分離のための島状パターニングを行い（マスク２枚
目）、続いてゲート絶縁膜用酸化シリコン膜１１を形成
する。最後に、コンタクトホール１２を開口し（マスク
３枚目）、ゲート電極１３、ソース電極１４、ドレイン
電極１５を形成して（マスク４枚目）、ＬＤＤ構造多結
晶シリコン薄膜トランジスタが完成する。
素子分離のための島状パターニングを行い（マスク２枚
目）、続いてゲート絶縁膜用酸化シリコン膜１１を形成
する。最後に、コンタクトホール１２を開口し（マスク
３枚目）、ゲート電極１３、ソース電極１４、ドレイン
電極１５を形成して（マスク４枚目）、ＬＤＤ構造多結
晶シリコン薄膜トランジスタが完成する。
【００４０】本発明の実施の形態に係る薄膜トランジス
タは、４枚のマスクで形成可能であり、図４に示す自己
整合タイプの薄膜トランジスタに比べても、１枚マスク
が少ない。また、イオン注入工程は従来法で２回必要で
あったが、本発明では全く必要とせず、高濃度不純物添
加シリコン膜の成膜とパターニングの工程が増えただけ
である。
タは、４枚のマスクで形成可能であり、図４に示す自己
整合タイプの薄膜トランジスタに比べても、１枚マスク
が少ない。また、イオン注入工程は従来法で２回必要で
あったが、本発明では全く必要とせず、高濃度不純物添
加シリコン膜の成膜とパターニングの工程が増えただけ
である。
【００４１】
【発明の効果】以上説明したように、本発明は下記記載
の効果を奏する。
の効果を奏する。
【００４２】その第１の効果は、大面積ガラス基板上に
おいてもＬＤＤ長さのばらつきの小さいＬＤＤ構造多結
晶シリコン薄膜トランジスタを形成できるということで
ある。これは、本発明に係る薄膜トランジスタ作製法に
おいては、ＬＤＤ領域の長さが、パターンマスクではな
く、活性層多結晶シリコン薄膜の膜厚でほぼ決まり、薄
膜の膜厚分布は対角３０インチのガラス基板上でも高々
±７％程度であることによる。
おいてもＬＤＤ長さのばらつきの小さいＬＤＤ構造多結
晶シリコン薄膜トランジスタを形成できるということで
ある。これは、本発明に係る薄膜トランジスタ作製法に
おいては、ＬＤＤ領域の長さが、パターンマスクではな
く、活性層多結晶シリコン薄膜の膜厚でほぼ決まり、薄
膜の膜厚分布は対角３０インチのガラス基板上でも高々
±７％程度であることによる。
【００４３】本発明の第２の効果は、４枚のフォトレジ
ストマスクでＬＤＤ構造多結晶シリコン薄膜トランジス
タを形成でき、イオン注入工程が不要であるということ
である。また、本発明はその他の工程増加もなく、製造
工程の簡易化及び製造コストの低減を達成するものであ
る。これは、本発明の製造方法においては、ＬＤＤ形成
がフォトレジストマスクによらず、レーザアニールの熱
による元素の拡散を用いたものであり、さらに、活性領
域およびソース、ドレイン領域それぞれに対するレーザ
アニール実効強度を、シリコン膜上の誘電体膜厚で調整
できるためである。
ストマスクでＬＤＤ構造多結晶シリコン薄膜トランジス
タを形成でき、イオン注入工程が不要であるということ
である。また、本発明はその他の工程増加もなく、製造
工程の簡易化及び製造コストの低減を達成するものであ
る。これは、本発明の製造方法においては、ＬＤＤ形成
がフォトレジストマスクによらず、レーザアニールの熱
による元素の拡散を用いたものであり、さらに、活性領
域およびソース、ドレイン領域それぞれに対するレーザ
アニール実効強度を、シリコン膜上の誘電体膜厚で調整
できるためである。
【図１】本発明の実施の形態を説明するための図であ
り、ＬＤＤ構造多結晶シリコン薄膜トランジスタの作製
法を製造工程順に模式的に示す断面図である。
り、ＬＤＤ構造多結晶シリコン薄膜トランジスタの作製
法を製造工程順に模式的に示す断面図である。
【図２】光照射アニールのカバー誘電体膜の下地凹凸被
覆性を模式的に示す素子断面図である。
覆性を模式的に示す素子断面図である。
【図３】多結晶シリコン膜／二酸化シリコン多層膜に波
長３０８ｎｍの光を酸化シリコン膜側から照射した場合
の、酸化シリコン膜厚と光反射率の関係を示す図である
長３０８ｎｍの光を酸化シリコン膜側から照射した場合
の、酸化シリコン膜厚と光反射率の関係を示す図である
【図４】従来技術を説明するための図であり、ＬＤＤ構
造多結晶シリコン薄膜トランジスタの作製法を製造工程
順に模式的に示す断面図である。
造多結晶シリコン薄膜トランジスタの作製法を製造工程
順に模式的に示す断面図である。
【図５】従来技術による、ＬＤＤ構造多結晶シリコン薄
膜トランジスタにおいて、ＬＤＤ形成のためのフォトレ
ジストマスクの目合わせがずれた場合の模式的断面図で
ある。
膜トランジスタにおいて、ＬＤＤ形成のためのフォトレ
ジストマスクの目合わせがずれた場合の模式的断面図で
ある。
１、２１ ガラス基板 ２ 高濃度不純物添加シリコン膜 ３ シリコン膜 ４ 活性領域 ５ ソース、ドレイン領域 ６ 誘電体膜 ７ レーザ光 ８ 不純物の拡散 ９ 多結晶シリコン膜 １０ ＬＤＤ領域の長さ １１、２３ ゲート絶縁膜用酸化シリコン膜 １２、３３ コンタクトホール １３、２５ ゲート電極 １４ ソース電極 １５ ドレイン電極 ２２ 半導体薄膜 ２４ チャネル領域 ２６、２９ ドナー不純物 ２７ 低濃度不純物領域 ２８ フォトレジストパターン ３０ 高濃度不純物領域 ３１ ＬＤＤ領域 ３２ 層間絶縁膜 ３４ ソース、ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/12 Ｈ０１Ｌ 29/78 ６２７Ｇ (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 G02F 1/136 500 H01L 21/20 H01L 21/316 H01L 21/336 H01L 27/12
Claims (7)
- 【請求項１】シリコン膜への光照射による再結晶化で形
成された多結晶シリコン膜を活性層に用いるＬＤＤ（Ｌ
ightly Ｄoped Ｄrain）構造薄膜トランジスタの製造方
法において、 （ａ）絶縁性基板上にドナー不純物又はアクセプタ不純
物が高濃度に添加されたソース、ドレイン用シリコン膜
を形成する工程と、 （ｂ）活性層となるシリコン層を形成する工程と、 （ｃ）光照射アニール時のカバー膜となる誘電体層を形
成する工程と、 （ｄ）前記誘電体カバー膜を通して光照射を行いシリコ
ン層を溶融再結晶化して多結晶シリコン層を形成する工
程と、 を含み、 前記誘電体カバー膜の膜厚が、トランジスタの活性領域
上と、ソース及びドレイン領域上と、で互いに異なるこ
とを特徴とする薄膜トランジスタの製造方法。 - 【請求項２】前記カバー膜となる誘電体層が平坦化され
た状態で形成されることを特徴とする請求項１記載の薄
膜トランジスタの製造方法。 - 【請求項３】前記光照射アニール時のカバー膜となる誘
電体層が、液体Ｓｉソースを材料としたＣＶＤ法により
形成されることを特徴とする請求項１記載の薄膜トラン
ジスタの製造方法。 - 【請求項４】前記光照射アニール時のカバー膜となる誘
電体層が、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａ
ｎｅ）、ＴＲＩＥＳ（Ｔｒｉｅｔｈｏｘｙｓｉｌａｎ
ｅ）、ＴＲＭＳ（Ｔｒｉｍｅｔｈｏｘｙｓｉｌａｎ
ｅ）、Ｆ−ＴＲＩＥＳ（Ｆｌｕｏｒｏ−ｔｒｉｅｔｈｏ
ｘｙｓｉｌａｎｅ）などの液体Ｓｉソースを材料とした
ＣＶＤ法により形成されていることを特徴とする請求項
３記載の薄膜トランジスタの製造方法。 - 【請求項５】前記光照射アニール時のカバー膜となる誘
電体層が、液体Ｓｉソースを材料としたスピン塗布法に
より形成されていることを特徴とする請求項３記載の薄
膜トランジスタの製造方法。 - 【請求項６】前記光照射アニール時のカバー膜となる誘
電体層が、Ｈ2ＳｉＦ6溶液をＳｉソースとする液相堆積
法により形成されていることを特徴とする請求項３記載
の薄膜トランジスタの製造方法。 - 【請求項７】シリコン膜への光照射による再結晶化で形
成された多結晶シリコン膜を活性層に用いるＬＤＤ（Ｌ
ightly Ｄoped Ｄrain）構造型の薄膜トランジスタにお
いて、 絶縁性基板上に、高濃度にドナー不純物またはアクセプ
タ不純物を有するパターンニングされたソース、ドレイ
ン用薄膜及び該基板を覆うシリコン膜上に形成された誘
電体膜カバーを通してレーザ光を照射することで溶融再
結晶化により形成される多結晶シリコン活性領域と、前
記レーザ光の照射により溶融再結晶化及び不純物拡散が
行われて形成されるソース及びドレイン多結晶シリコン
領域と、を備えるとともに、前記多結晶シリコン活性領
域上にゲート絶縁膜を介してゲート電極を備え、 前記ソース、ドレイン領域において高濃度に不純物を含
む 前記ソース、ドレイン用薄膜から前記シリコン膜の膜
厚方向及び前記活性領域方向に不純物濃度が徐々に減少
してＬＤＤ領域を構成してなることを特徴とする薄膜ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11007596A JP2785801B2 (ja) | 1996-04-05 | 1996-04-05 | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11007596A JP2785801B2 (ja) | 1996-04-05 | 1996-04-05 | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09275215A JPH09275215A (ja) | 1997-10-21 |
| JP2785801B2 true JP2785801B2 (ja) | 1998-08-13 |
Family
ID=14526411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11007596A Expired - Lifetime JP2785801B2 (ja) | 1996-04-05 | 1996-04-05 | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785801B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8299467B2 (en) * | 2009-12-28 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and fabrication method thereof |
| KR101773641B1 (ko) * | 2010-01-22 | 2017-09-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02291138A (ja) * | 1989-04-28 | 1990-11-30 | Sony Corp | トランジスタの製造方法 |
-
1996
- 1996-04-05 JP JP11007596A patent/JP2785801B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09275215A (ja) | 1997-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| US6818485B2 (en) | Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device | |
| US6703267B2 (en) | Method of manufacturing thin film transistor | |
| JP4109266B2 (ja) | 低温ポリシリコン薄膜トランジスタ及びその製造方法 | |
| US7714387B2 (en) | Semiconductor device with thin-film transistors and method of fabricating the same | |
| JP4372993B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| US6001714A (en) | Method and apparatus for manufacturing polysilicon thin film transistor | |
| US5989944A (en) | Method of fabricating self-aligned thin film transistor using laser irradiation | |
| KR20000068441A (ko) | 경도핑 및 중도핑 드레인 영역과 초중 도핑 소스 영역을 가진 비대칭 트랜지스터 | |
| US7709904B2 (en) | Thin film transistor substrate and method for manufacturing the same | |
| JP2002184710A (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 | |
| US5920362A (en) | Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode | |
| JPH07176750A (ja) | 薄膜トランジスターの製造方法 | |
| JP4982918B2 (ja) | 液晶表示用基板及びその製造方法 | |
| JPS622531A (ja) | 半導体装置の製造方法 | |
| JP2785801B2 (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
| JP3528422B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3185759B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100188090B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 | |
| KR100308852B1 (ko) | 액정표시장치의트랜지스터제조방법 | |
| JPH06252405A (ja) | 薄膜半導体装置 | |
| KR100404510B1 (ko) | 박막트랜지스터및그제조방법 | |
| JP3953605B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3141636B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3578424B2 (ja) | アクティブマトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |