JPH02291138A - トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランジスタの製造方法に関する。

本発明のトランジスタは、ＭＯＳ等のＭＩＳトランシス
タとして利用することができ、特に、微細化・集積化し
たＭＯＳＬＳＩとして有効に用いることができる。また
、積層トランジスタとして利用することができ、薄膜ト
ランジスタとして具体化することができる。

〔発明の概要〕

本発明のｌ・ランジスタの製造方法は、あらかじめ絶縁
層上に、ソース，ドレイン領域となる不純物を含む導電
層を離間させて形成して、上記導電層を覆って半導体層
を形成し、上記導電層から不純物を拡散さセて上記半導
体層に低濃度不純物領域を形成し、上記導電層離間部に
対応する上記半導体上にケー１・絶縁膜を介してケーｌ
一電極を形成することによって、高温での熱処理を不要
にし、もって特性のばらつき等高温処理に伴う問題点を
解消するとともに、電界集中を防止したトランシスタを
得られるようにしたものである。

？従来の技術〕 従来より１・ランジスタは各種の分野で大いに利用され
ており、その技術開発もめざましい。

従来のトランジスタ技術の−・つに、薄膜１・ランシス
タ（Ｔｈｉｎ　　Ｆｉｌｍ　　Ｔｒａｎｓｉｓｔｏｒ　
　以下適宜′Ｉ゛ト゛Ｔと略称することもある）技術が
あり、これは例えばポリシリコンを用いたＴＦＴとして
具体化されている。このようなＴＦＴは、Ｉ一ランシス
ク積層により、ＬＳＩの高密度化を図るごとかできるた
め、有望な技術である。

従来技術において、ＴＰＴは一般に、第３図に示すよう
な工程で作成されている。

第３Ｉ７ｌ（ａ）に示すように、例えばＳ１０２より成
る絶縁層１上へ、薄膜ポリシリコン等を堆積して、第１
層半導体層１ａを形成する。通常、レーザー照射等によ
るポリシリコンの結晶性改善を行う。

次にゲーＩ酸化して、ポリシリコンである半導体層１．
　ａ−．１−にＳｉＯ■から成るゲーＩ−酸化膜１　ｂ
を形成する。該ゲー１〜酸化後、更にポリシリコン等に
より第２層′−Ｉ′−導体層を堆積してり−１・電極５
，〕を形成する。これにより第３図（ｂｌの構造とする
。

次いて第３図（Ｃ）に示すように、該ゲーＩ・電極５ａ
をマスクに、矢印で略示する如くソース、ドレインのイ
オン打ち込みを行い、熱処理を行ってイオンを活性化し
、図中にｎ゛て示す不純物拡散領域を形成して、ソース
、ドレイン領域２ａ’，２ｂとする。

〔発明が解決しようとする問題点〕

」−記従来技術の場合、以下の問題点があった。

第１に、第３図（Ｃ）に示すソース．　　ｌ・レイン活
性化で十分に拡散抵抗を低下さ−Ｕるには９００゜Ｃ以
」二の熱処理が必要であり、そのｉ際、半導体層１ａを
なすボリシリコンのダレインハウンダリーを通して、不
純物がチャンネル領域に高速拡散する。

グレインハウンダリーは、ポリシリコン中に不規則に存
在するため、その拡散も不均一であり、例えばＬ．　Ｓ
　Ｉについては特性のばらつきを発生さーヒることかあ
り、さらにはソース，ドレイン導通（いわゆるバンチス
ルー）を発生させることがあ第２に、ソース，ドレイン
活性化時にケーＩ〜電極５ａにも高温がかかるのて、ゲ
ート電極５；Ｉの４，Ｉ料としてアルミニウＪ、等の低
抵１ｆｃ金属を使用することばできず、よってこの例の
ようにポリシリコン等の半導体を用いるので、該ボリシ
リニ１ン自体が有する抵抗である寄生抵抗による速度劣
化を引きおこす。

第３に、ドレインのジャンクノヨン部に電界集中がおき
、局部ブレインダウンによるリーク電流が発生ずること
がある。即ち、第３１ｍ（Ｃ）の符号，Ｊで示す部分の
電界が強く、電荷が固まって、局部的電界集中がおこり
、リークが発生し易くなっている。

本発明は、−］二記従来技術の問題点を解決して、ソー
ス．ドレイン活性化に際しても高温の熱処理の必要がな
く、従って半導体層の不均−・なグレインハウンダリー
を通しての不純物拡散による特性のぱらつきや、パンチ
スルー等の発生を防止し、かつゲー１一電極としてポリ
シリコン等の半導体材料のめならず低抵抗の金属をも使
用可能にして層の低抵抗化を実現できるようにし、更に
、１−レインのジャンクション部の電界集中の発生を防
止して、リーク電流の発生等を防止できる１ヘランジス
タの製造方法を提供せんとするものである。

〔問題点を解決するだめの手段〕

上述した問題点を解決するため、本発明の１・ランジス
タ製造方法は、以下のような工程を有する構成とする。

即ち、本発明の１〜ランシスタ製造方法は、絶縁層上に
ソース，Ｉ・レイン領域とりー−　１−電極とを有する
トランジスタの製造方法であって、絶縁層上に、ソース
，ドレイン領域となる不純物を含む導電層を離間させて
形成する工程と、上記導電層上を覆って半導体層を形成
する工程と、 上記導電層から不純物を拡散させて上記半導体層に低環
度不純物領域を形成する工程と、上記導電層離間部に対
応する」一記半導体層上にケート絶縁膜を介してケー１
・電極を形成する王程とを只ｆ’ｌｆｆｉするものであ
る。

本発明の構成について、後記詳述する木発明の−・実施
例を示す第１図を参照して説明すると次のとおりである
。

本発明においては、初めの工程において、絶縁層１．１
：に、ソース、ドレイン領域となる不純物を含む導電層
２ａ．２ｂ＠離間させて形成する。この工程後の状態が
第１］　（ａ）に示す構造である。

導電層’ｌａ，　　２ｂ間の離間部を符月２０で示す。

次の王程において、上記導電層２ａ，２ｂＪ一を覆って
゛１″−導体層３を形成する。この王程後の状態が第１
図（ｂ）に示す構造である。

次いで、次工程において、」二記導電層２ａ，２ｂから
不純物を拡敗させて」二記半導体層３に低濃度不純物領
域３ａ，３ｂ（図中ｎ−で示す）を形成する。この工程
後の状態が第１図（（，）に示す構造である。なお図示
例では、同じ工程でゲート酸化膜４が形成されるので、
ケーＩ・電極形成の前工程がここで行われている。

更に次の工程で、上記導電層２ａ，２ｂの離間部２０　
（第１図（ａ）参照）に対応する上記半導体層３上に、
ゲート絶縁膜４を介したゲート電極５を形成する。この
工程後の状態が第１図（ｄ）の構造である。

〔作用Ｊ 本発明によれば、ソース、ドレイン領域となる部分は、
あらかじめ不純物を含む導電層２ａ．２ｂとして形成さ
れているので、高熱処理を要さず、従って、特性のばら
つきや、ソース，ドレイン間のチャネル長の減少ないし
パンチスルーが防止できる。

また、ケート電極５に、ポリシリコン等の半導体のみな
らず、低抵抗金属が使用可能になる。

また本発明によれば、ケート電極５の下の拡散層（ソー
ス．ドレイン領域２’３．２ｂ）には、低濃度不純物領
域３ａ，３ｂが形成され、いわゆる１．　Ｄ　Ｄ構造と
なって電界集中が緩和され、リーク電流が低滅される。

この構造は、ｊ市常のＩ−　Ｄ　Ｄ構造以−１壽こ電界
分敗効果をもち、耐圧に優れる構造となり得るものであ
る。

更に本発明では、ソース、ドレイン領域となる導電層２
ａ，２ｂであるｎ″領域を先に形成しておくので、ゲー
ト電極５を任意の材料で形成できるばかりでなく、任意
の位置に形成することも可能となる。

〔実施例〕

次に本発明の実施例について、図面を参照して説明する
。但し当然のことではあるが、本発明は下記の実施例に
のみ限定されるものではない。

第１図（ａ）〜（ｄ）を参照して、本発明の第１の実施
例を説明する。

この実施例は、本発明を、ＬＳＩに適した’Ｔ’　ｌ”
Ｔの製造プロセスとして具体化したものである。

本実施例では、二酸化シリコンから成る絶縁層１−１一
に、ソース，ドレイン用に、リンを高４度トープ（ドー
スｐ　１０　２　０　〜Ｉ　Ｑ　２　１　ｃｍ　−　］
程度）したボＩＪ　シリヨン層を形成し、ごれをあらか
しめＲＴ△（Ｒａｐｉｄ　　Ｔｈｅｒｍａｌ　　ａｎｎ
ｅａｌ）等で低抵抗化しておく。これにより、ソース．
ドレイン領域となる導電層２ａ．２ｂを形成して、第１
図（ａ）の構造を得る。該導電層２ａ，２ｂは、例えば
純ポリシリコン層を堆積により形成し、ここにリンをイ
オン？主人し、その後、該ポリシリコンをパターニング
する前または後にアニールするという手法をとってもよ
いし、またはイオン？’ａ：．人後アニールしてからパ
ターニングするという手法を用いるのでもよく、任意で
ある。あるいは本実施例の如きイオン注入を用いるので
はなく、ポリシリコンに代えていわゆるＤＯＰＯＳ　（
ドープ１・・ポリシリコン）の如くすでに不純物を含有
している半導体刊料を堆積して、適宜アニール，パター
ニングを任意の順で行うのでもよい。

導電層２ａ．２ｂは、離間部２０を介して離間している
。この離間部２０の形成手段は、パクーニングの任意の
手段を用いることができる。また、離間部２０は所望に
応し、任意の位置に形成でき、かつこの離間部２０に対
応する位置にゲー１へ電極５を１．　　０ 設けるので、ゲート電極は任意位置に形成できる。

次に本実施例においては、ポリシリコンを堆積すること
によって半導体層３を形成する。ここでは、２００〜８
００人程度の膜厚の薄膜ポリシリコン層として形成した
。これにより第１図（ｂ）の構造を得た。またこの構造
の時点で、レーザー照射等により、所望の特性を得るよ
う結晶改善を行った。

特に、離間部２０に対応する図示符号３１の部分をレザ
照射等の手段によって結晶改善し、ポリシリコンのグレ
インを大きくし、モビリティを土．げろようにした。

次に本実施例では、９００℃以下の低温で熱処理した。

本実施例ではこの熱処理により、ゲーＩ−酸化を行って
ゲート酸化膜４を得るとともに、この際、該熱処理によ
り導電層２ａ，　　２ｂから半導体層３へ不純物が拡散
し、低濃度不純物領域３ａ３ｂであるＬＤＤ　　ｎ−領
域が形成される。これにより、第１図（Ｃ）の構造が得
られる。

但し、ゲート酸化と上記拡散とを別々にして、ゲート酸
化膜４の形成と低濃度不純物領域３ａ３ｂの形成とを別
工程で行ってもよく、その場合の両工程の順序もどちら
が先でもよい。いずれにしても、低温での処理によって
、低濃度拡散領域３ａ，３ｂを得ることができる。

次いで、ゲート電極５を形成するが、本実施例ではゲー
ト電極の材料として、金属を用い、特にアルミニウム−
シリコン合金（Ｓｉ含有量１重量％）を使用した。従来
は高温でのアニールを要したので、ゲート電極として金
属を用いることは離しかったが、本発明を用いることで
、抵抗の極めて小さい材料である金属により、電極を形
成することが可能となったのである。

かつ、このゲート電極５は、ソース、ドレイン用の導電
層２ａ，２ｂ間の離間部２０に対応する位置に形成する
が、該離間部２０の位置を自由に設定できる結果、ゲー
ト電極５の位置も任意にできる。

更に、ゲート電極５の直下の部分、特に図に５１で示す
部分はｎ−である低濃度拡散領域３ａ．３ｂになってい
るので、直下がｎ゛である高濃度拡散領域である場合の
如き電界集中が発生セす、電界が緩和されて、電界集中
に伴う各種不都合は防止できる。

また、ゲート電極５と低濃度拡散領域３ａ，３ｂとがオ
ーハーラソプしているので、容量が小さくなるという利
点もある。

次に第２図を参照して、本発明の第２の実施例を説明す
る。

この実施例は上述の実施例の変形例であって、第１図（
ａ）の構造とした後に、導電層２ａ，２ｂの側壁に低抵
抗ポリシリコンにより低抵抗サイドウォール２ｃ，２ｄ
を形成したものである。この場合に得られるＩ・ランソ
スクの最終構造（−Ｌ記実施例の第］［ｉ１１　（ｄ）
に対応する構造）を、第２図に示す。符号は、第ＩＨに
おりると同義のものを付した。

サイドウォール２ｃ，２ｄは、ポリシリコン等の材料の
堆積、次いで全面エノチングというような手段を適宜用
いることにより、形成することができる。

本実施例によれば、パターニング最小寸法よりも短いチ
ャンネルが制御よく形成できる。電極も短くでき、全体
として一層の徽細化・高集積化を実現できる。

〔発明の効果〕

上述の如く、本発明のトランジスタの製造方法は、高温
の熱処理の必要がないという利点を有し、特性のばらつ
きや、パンチスルー等の発生を防止でき、かつゲート電
極として各種の材料を使用できて一層の低抵抗化を図る
こともでき、更に、電界集中を防止して、リーク電流の
発生等を防止できるという効果を有する。

【図面の簡単な説明】

第１図（ａ）〜ｔｄ）は、本発明の一実施例の工程を断
面図にて示したものである。第２図は、本発明の別の実
施例を、断面図を用いて示したものである。 第３図（ａ）〜（Ｃ）は、従来例を示す。 １・・・Ｘｌｕ縁層、２ａ，２ｂ・・・ソース．ドレイ
ン領域となる不純物を含む導電層、２０・・・離間部、
半導体層、 ４・・・ゲ １・酸化膜、 ５・・・ゲー１〜電極。 特 許 出 願 人 ソニ 株式会社

Claims (1)

1. 【特許請求の範囲】 １、絶縁層上にソース、ドレイン領域とゲート電極とを
   有するトランジスタの製造方法であって、絶縁層上に、
   ソース、ドレイン領域となる不純物を含む導電層を離間
   させて形成する工程と、上記導電層上を覆って半導体層
   を形成する工程と、 上記導電層から不純物を拡散させて上記半導体層に低濃
   度不純物領域を形成する工程と、 上記導電層離間部に対応する上記半導体層上にゲート絶
   縁膜を介してゲート電極を形成する工程とを具備するト
   ランジスタの製造方法。