KR20090058743A - 광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는액정 표시 패널 - Google Patents

광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는액정 표시 패널 Download PDF

Info

Publication number
KR20090058743A
KR20090058743A KR1020070125481A KR20070125481A KR20090058743A KR 20090058743 A KR20090058743 A KR 20090058743A KR 1020070125481 A KR1020070125481 A KR 1020070125481A KR 20070125481 A KR20070125481 A KR 20070125481A KR 20090058743 A KR20090058743 A KR 20090058743A
Authority
KR
South Korea
Prior art keywords
region
source
drain
hole
gate electrode
Prior art date
Application number
KR1020070125481A
Other languages
English (en)
Inventor
김중철
이호영
전창훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070125481A priority Critical patent/KR20090058743A/ko
Publication of KR20090058743A publication Critical patent/KR20090058743A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 온/오프 제어가 가능함과 아울러 외부광의 입사가 가능한 광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는 액정 표시 패널에 관한 것이다.
본 발명에 따른 광센서용 박막트랜지스터는 외부광이 입사되는 채널 영역을 사이에 두고 마주보는 소스 영역 및 드레인 영역을 가지는 액티브층과; 상기 소스 영역과 접속되는 소스 전극과; 상기 드레인 영역과 접속되는 드레인 전극과; 상기 채널 영역과 절연되게 중첩되는 게이트 전극과; 상기 게이트 전극을 관통하도록 형성되어 상기 채널 영역을 노출시키는 적어도 하나의 관통홀을 구비하는 것을 특징으로 한다.
광센서용 박막트랜지스터, 게이트 전극, 관통홀

Description

광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는 액정 표시 패널{THIN FILM TRANSISTOR FOR PHOTO SENSOR, METHOD OF FABRICATING THE SAME, AND LIQUID CRYSTAL DISPLAY PANEL HAVING THE SAME}
본 발명은 광센서용 박막트랜지스터에 관한 것으로, 특히 온/오프 제어가 가능함과 아울러 외부광의 입사가 가능한 광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는 액정 표시 패널에 관한 것이다.
액정표시장치는 두 기판 사이에 주입된 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표시한다. 이러한 액정 표시 장치는 게이트 라인 및 데이터 라인의 교차로 마련된 각 화소 영역에 형성된 액정셀마다 박막 트랜지스터가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정 패널과, 액정 패널의 게이트 라인을 구동하기 위한 게이트 구동 집적 회로와, 액정 패널의 데이터 라인을 구동하기 위한 데이터 구동 집적 회로를 구비한다.
또한, 액정 표시 장치의 액정 표시 패널은 스스로 발광하지 못하는 비발광소자이므로 액정 표시 장치는 그 액정 표시 패널에 광을 제공하는 다수의 광원으로 이루어진 광원 유닛을 구비한다.
이러한 광원은 액정 표시 장치가 사용되는 공간의 밝기에 상관없이 항상 일정한 밝기의 광을 액정 표시 패널에 조사하게 된다.
그러나, 주변 환경의 밝기가 어두워서 상대적으로 인식도가 높은 장소에서는 많은 광량이 요구되지 않음에도 불구하고, 액정패널을 일정한 밝기를 유지하고 있기 때문에 광원의 소비전력이 증가하게 된다. 실제, 액정표시소자의 구동을 위해 소비되는 소비전력의 80% 이상을 백라이트가 차지하므로, 저소비전력형 액정표시소자를 만들기 위해서는 광원의 소비전력을 줄일 수 있는 방안들이 모색되어야 한다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 온/오프 제어가 가능함과 아울러 외부광의 밝기를 감지하여 광원의 밝기를 조절할 수 있는 광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는 액정 표시 패널을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 광센서용 박막트랜지스터는 외부광이 입사되는 채널 영역을 사이에 두고 마주보는 소스 영역 및 드레인 영역을 가지는 액티브층과; 상기 소스 영역과 접속되는 소스 전극과; 상기 드레인 영역과 접속되는 드레인 전극과; 상기 채널 영역과 절연되게 중첩되는 게이트 전극과; 상기 게이트 전극을 관통하도록 형성되어 상기 채널 영역을 노출시키는 적어도 하나의 관통홀을 구비하는 것을 특징으로 한다.
여기서, 상기 소스 영역과 관통홀 간의 이격거리는 상기 드레인 영역과 관통홀 간의 이격거리와 다른 것을 특징으로 한다.
구체적으로, 상기 소스 및 드레인 영역에 p형 이온이 주입된 경우, 상기 드레인 영역과 관통홀의 이격거리는 상기 소스 영역과 관통홀의 이격거리보다 길며, 상기 소스 및 드레인 영역에 n형 이온이 주입된 경우, 상기 소스 영역과 관통홀의 이격거리는 상기 드레인 영역과 관통홀의 이격거리보다 긴 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 패널은 기판 상에 형성되는 화소용 박막트랜지스터와; 상기 화소용 박막트랜지스터와 접속되는 화소 전극과; 상기 기판 상에 형성되어 외부광을 검출하는 광센서용 박막트랜지스터를 구비하며, 상기 광센서용 박막트랜지스터는 외부광이 입사되는 채널 영역을 사이에 두고 마주보는 소스 영역 및 드레인 영역을 가지는 액티브층과; 상기 소스 영역과 접속되는 소스 전극과; 상기 드레인 영역과 접속되는 드레인 전극과; 상기 채널 영역과 절연되게 중첩되는 게이트 전극과; 상기 게이트 전극을 관통하도록 형성되어 상기 채널 영역을 노출시키는 적어도 하나의 관통홀을 구비하는 것을 특징으로 한다.
여기서, 상기 광센서용 박막트랜지스터의 게이트 전극은 상기 화소용 박막트랜지스터의 게이트 전극과 동일 재질로 형성되는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 광센서용 박막트랜지스터의 제조 방법은 기판 상에 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판 상에 게이트 절연막을 형성하는 단계와; 상기 액티브층에 이온을 주입하여 채널 영역을 사이에 두고 마주보는 소스 영역 및 드레인 영역을 형성함과 아울러 상기 게이트 절연막 상에 상기 채널 영역을 노출시키는 적어도 하나의 관통홀을 가지며 상기 채널 영역과 중첩되는 게이트 전극을 형성하는 단계와; 상기 소스 영역과 접속되는 소스 전극 및 상기 드레인 영역과 접속되는 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 액티브층의 소스 영역 및 드레인 영역을 형성함과 아울러 상기 게이트 전극을 형성하는 단계의 제1 실시 예는 상기 게이트 절연막 상에 게이트 금속층을 형성하는 단계와; 상기 게이트 금속층 상에 제1 포토레지스트 패턴을 형성하는 단계와; 상기 제1 포토레지스트 패턴을 마스크로 상기 게이트 금속층을 식각하여 상기 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 마스크로 이용하여 상기 액티브층에 이온을 주입하여 상기 채널 영역을 사이에 두고 마주보는 상기 소스 영역 및 드레인 영역을 형성하는 단계와; 상기 소스 영역 및 드레인 영역이 형성된 기판 상에 제2 포토레지스트 패턴을 형성하는 단계와; 상기 제2 포토레지스트 패턴을 마스크로 상기 게이트 전극을 식각하여 상기 게이트 전극을 관통하는 상기 적어도 하나의 관통홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 액티브층의 소스 영역 및 드레인 영역을 형성함과 아울러 상기 게이트 전극을 형성하는 단계의 제2 실시 예는 상기 게이트 절연막 상에 게이트 금속층을 형성하는 단계와; 상기 게이트 금속층 상에 단차를 가지는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 상기 게이트 금속층을 식각하여 상기 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 마스크로 이용하여 상기 액티브층에 이온을 주입하여 상기 채널 영역을 사이에 두고 마주보는 상기 소스 영역 및 드레인 영역을 형성하는 단계와; 상기 포토레지스트 패턴을 에싱하는 단계와; 상기 에싱된 포토레지스트 패턴을 마스크로 상기 게이트 금속층을 식각하여 상기 게이트 전극을 관통하는 상기 적어도 하나의 관통홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 광센서용 TFT와 그를 가지는 액정 표시 패널과 그 제조 방법은 게이트 전극을 관통하는 적어도 하나의 관통홀을 구비한다. 이 관통홀을 통해 외부광이 입사되므로 관통홀없이 게이트 전극이 채널 영역과 완전히 중첩되게 형성되는 광센서용 TFT에 비해 채널 영역에 입사되는 외부광량이 상대적으로 증가하므로 센싱능력이 향상된다. 또한, 본 발명에 따른 광센서용 TFT와 그를 가지는 액정 표시 패널과 그 제조 방법은 게이트 전극을 구비함으로써 광센서용 TFT가 안정적으로 온/오프동작하게 된다. 뿐만 아니라, 본 발명에 따른 광센서용 TFT와 그를 가지는 액정 표시 패널과 그 제조 방법은 광센서용 TFT를 액정 표시 패널 내에 집적화가 가능하므로 외장형 센서회로가 불필요하다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 1은 본 발명에 따른 액정 표시 패널을 나타내는 사시도이며, 도 2는 도 1에 도시된 액정 표시 패널을 나타내는 단면도이다.
도 1 및 도 2에 도시된 본 발명에 따른 액정 표시 패널은 액정을 사이에 두고 대향하는 박막트랜지스터 기판(170) 및 컬러필터 기판(160)을 구비한다.
컬러필터 기판(160)에는 빛샘 방지를 위한 블랙 매트릭스(152)와, 칼러 구현을 위한 칼러 필터(154)와, 화소 전극(122)과 수직전계를 이루는 공통전극(156)을 포함하는 컬러필터 어레이가 상부 기판(111) 상에 형성된다. 특히, 블랙매트릭스(152)는 광센서용 TFT(150)와 대응하는 영역에 투과창(158)이 형성되어 외부광이 광센서용 TFT(150)에 입사되도록 한다.
박막트랜지스터 기판(170)은 게이트 라인(102) 및 데이터 라인(104)과 접속된 화소용 TFT(130)와, 화소용 TFT(130)와 접속된 화소 전극(122)과, 외부광을 감지하는 센서용 TFT(150)를 구비한다. 여기서, 화소용 TFT(130) 및 센서용 TFT(150)는 N형 또는 P형으로 형성되지만, 이하에서는 N형으로 형성된 경우만을 설명하기로 한다.
게이트 라인(102)은 게이트 패드(126)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 데이터 라인(104)은 데이터 패드(128)를 통해 데이터 드라이버(도시하지 않음)와 접속된다.
화소용 TFT(130)는 화소 전극(122)에 비디오 신호를 충전한다. 이를 위하여, TFT(130)는 게이트 라인(102)과 접속된 게이트 전극(106), 데이터 라인(104)과 접속된 소스 전극(108), 화소 전극(122)과 접속된 드레인 전극(110), 게이트 전극(106)에 의해 소스 전극(108) 및 드레인 전극(110) 사이에 채널을 형성하는 액티브층(114)를 구비한다.
액티브층(114)은 버퍼막(126) 상에 형성된다. 이러한 액티브층(114)은 채널 영역(114C)과, 그 채널 영역(114C)을 사이에 두고 마주보는 소스 영역(114S) 및 드레인 영역(114D)으로 이루어진다. 게이트 전극(106)은 액티브층(114)의 채널 영역(114C)과 게이트 절연막(112)을 사이에 두고 중첩되게 형성된다. 소스 전극(108) 및 드레인 전극(110)은 게이트 전극(106)과 층간 절연막(116)을 사이에 두고 절연되게 형성된다. 그리고, 소스 전극(108)과, 드레인 전극(110)은 층간 절연막(116) 및 게이트 절연막(112)을 관통하는 소스 콘택홀(124S) 및 드레인 콘택홀(124D) 각각을 통해 n+ 불순물이 주입된 액티브층(114)의 소스 영역(114S) 및 드레인 영역(114D) 각각과 접속된다. 또한, 액티브층(114)은 오프 전류를 감소시키기 위하여 채널 영역(114C)과 소스 및 드레인 영역(114S, 114D) 사이에 n- 불순물이 주입된 엘디디(Lightly Doped Drain ; LDD) 영역(미도시)을 더 구비하기도 한다.
광센서용 TFT(150)는 블랙매트릭스(152)의 투과창(158) 및 게이트 전극(136)의 관통홀(142)을 통해 입사되는 외부광을 감지하여 광전류를 생성한다. 이를 위하여, 광센서용 TFT(150)는 도 2 및 도 3에 도시된 바와 같이 적어도 하나의 관통홀(142)을 가지는 게이트 전극(136), 서로 마주보도록 형성된 소스 전극(138) 및 드레인 전극(140), 게이트 전극(136)에 의해 소스 전극(138) 및 드레인 전극(140) 사이의 채널영역(134C)을 형성하는 액티브층(134)를 구비한다.
액티브층(134)은 버퍼막(126) 상에 형성된다. 이러한 액티브층(134)은 채널 영역(134C)과, 그 채널 영역(134C)을 사이에 두고 마주보는 소스 영역(134S) 및 드 레인 영역(134D)을 가지도록 형성된다. 액티브층의 채널 영역(134C)은 게이트 전극(136)을 관통하는 적어도 하나의 관통홀(142)에 의해 노출된다.
소스 전극(138) 및 드레인 전극(140)은 게이트 전극(136)과 층간 절연막(116)을 사이에 두고 절연되게 형성된다. 그리고, 소스 전극(138)과, 드레인 전극(140)은 층간 절연막(116) 및 게이트 절연막(112)을 관통하는 소스 콘택홀(132S) 및 드레인 콘택홀(132D) 각각을 통해 n+ 불순물이 주입된 액티브층(134)의 소스 영역(134S) 및 드레인 영역(134D) 각각과 접속된다.
게이트 전극(136)은 액티브층(134)의 채널 영역(134C)이 노출되도록 적어도 하나의 관통홀(142)을 가지도록 형성된다.
이러한 게이트 전극(136)의 관통홀(142)에 의해 외부광은 액티브층의 채널 영역(134C)에 입사된다. 이와 같이, 관통홀(142)을 가지는 광센서용 TFT(150)는 관통홀없이 게이트 전극이 채널 영역과 완전히 중첩되게 형성되는 광센서용 TFT(150)에 비해 채널 영역(134C)에 입사되는 외부광량이 상대적으로 증가한다. 증가된 외부광량에 비례하여 광센서용 TFT(150)의 소스 및 드레인 영역(134S,134D) 사이로 상대적으로 많은 광전류가 흐르게 되므로 센싱 능력이 향상된다.
또한, 게이트 전극(136)은 광센서용 TFT(150)의 온/오프 동작을 제어한다. 즉, 게이트 전극(136)에 게이트 오프 전압이 공급되면, 광센서용 TFT(150)는 턴오프된다. 턴오프된 광센서용 TFT(150)의 게이트 전극(136)의 관통홀(142)에 의해 노출된 액티브층(134)의 채널 영역(134C)에 외부광이 입사된다. 액티브층(134)의 채널 영역(134C)에 입사되는 외부광에 의해 소스 영역(134S) 및 드레인 영역(134D) 에서 전자와 정공이 생성되고, 그 전자와 정공이 채널 영역(134C)을 따라 이동함으로서 광전류를 생성한다. 이 광전류를 이용하여 외부광의 밝기를 감지한 후, 감지된 밝기를 이용하여 광원의 밝기를 제어한다. 예를 들어, 외부광이 많은 밝은 환경에서 액정 표시 장치를 구현할 경우, 광센서용 TFT(150)는 상대적으로 많은 양의 광을 감지한다. 따라서, 밝은 환경에서는 액정 표시 장치에 디스플레이되는 화상이 명확하게 구분시킬 수 있을 정도로 광원에서 발생되는 광의 세기를 증가시켜 액정 패널의 화면의 밝기를 증가함으로써 시인성이 향상된다. 또한, 외부광이 적은 어두운 환경에서 액정 표시 장치를 구현할 경우, 광센서용 TFT(150)는 상대적으로 적은 양의 외부광을 감지한다. 따라서, 밝은 환경에 비해 시인성이 요구되지 않는 어두운 환경에서는 광원에서 발생되는 광의 세기를 감소시켜 액정 표시 패널의 화면의 밝기를 감소함으로써 소비전력이 절감된다.
한편, 광센서용 TFT(150)의 온/오프 동작을 제어하는 게이트 전극(136)은 외부광의 입사율을을 높히기 위해 투명 도전성 물질로 형성되는 광센서용 TFT에 비해 비저항이 낮은 Al, Cu 등의 게이트 금속으로 형성된다. 비저항이 낮은 게이트 금속으로 형성되는 게이트 전극(136)을 가지는 광센서용 TFT(150)는 비저항이 높은 게이트 금속으로 형성되는 게이트 전극을 가지는 광센서용 TFT에 비해 안정적으로 온/오프 제어가 가능하다. 또한, 비저항이 낮은 게이트 금속으로 형성되는 게이트 전극(136)을 가지는 광센서용 TFT(150)는 화소용 TFT(130)의 게이트 전극(106)과 동일 재질로 동시에 형성되므로 제조 공정을 단순화할 수 있다.
한편, 광센서용 TFT(150)는 게이트 전극(136), 소스 전극(138) 및 드레인 전 극(140) 중 어느 하나에 리프레시(refresh) 전압을 인가함으로써 리프레시가 가능해져 광센서용 TFT(150)특성을 안정화시킬 수도 있다. 예를 들어, 광센서용 TFT(150)의 게이트 전극(136)에 광전류가 흐르는 방향과 반대방향으로 전류가 흐를 수 있도록 리프레시 전압을 공급한다.
도 4는 본 발명의 제2 실시 예에 따른 광센서용 박막트랜지스터를 나타내는 평면도이다. 여기서, 본 발명의 제2 실시 예에 따른 광센서용 박막트랜지스터(150)는 도 2에 도시된 광센서용 박막트랜지스터와 대비하여 관통홀의 위치만 제외하고 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
도 4에 도시된 광센서용 박막트랜지스터(150)는 채널 영역(134C)에 n형 이온이 주입된 NMOS형 TFT로 형성되므로 광센서용 박막트랜지스터(150)는 외부광이 입사되면 소스 영역(134S)에서 드레인 영역(134D)으로 전류 패스가 형성된다. 이러한 광센서용 박막트랜지스터(150)의 관통홀(142)은 액티브층의 소스 영역(134S) 및 드레인 영역(134D) 간의 이격 거리가 다르다. 즉, 관통홀(142)과 소스 영역(134S) 간의 제1 이격 거리(d1)는 관통홀(142)과 드레인 영역(134D) 간의 제2 이격거리(d2) 보다 길게 형성되므로 소스 영역(134S)은 드레인 영역(134D)보다 외부광이 입사되는 관통홀(142)로부터 멀어지게 형성된다. 이러한 소스 영역(134S)과 인접한 채널 영역(134C)의 제1 채널 저항은 드레인 영역(134D)과 인접한 채널 영역(134C)의 제2 채널 저항보다 크다. 이에 따라, 광센서용 박막트랜지스터(150)가 턴오프시 드레인 영역(134D)에서 소스 영역(134S)으로 흐르는 광전류는 제1 채널 저항에 의해 전류 강하(drop)되어 광전류가 누설되는 것이 방지된다.
도 5는 본 발명의 제3 실시 예에 따른 광센서용 박막트랜지스터를 나타내는 평면도이다. 여기서, 본 발명의 제3 실시 예에 따른 광센서용 박막트랜지스터(150)는 도 4에 도시된 광센서용 TFT와 대비하여 액티브층의 소스 영역 및 드레인 영역에 p형 이온이 주입되는 PMOS형 TFT인 것을 제외하고 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
도 5에 도시된 광센서용 TFT(150)는 드레인 영역(134D)에서 소스 영역(134S)으로 전류 패스가 형성되는 PMOS형 TFT로 형성된다. 이러한 광센서용 TFT(150)는 관통홀(142)과 드레인 영역(134D) 간의 제2 이격 거리(d2)가 관통홀(142)과 소스 영역(134S) 간의 제1 이격거리(d1)보다 길게 형성되므로 드레인 영역(134D)은 소스 영역(134S)보다 외부광이 입사되는 관통홀(142)로부터 멀어지게 형성된다. 이러한 드레인 영역(134D)과 인접한 채널 영역(134C)의 제2 채널 저항은 소스 영역(134S)과 인접한 채널 영역(134C)의 제1 채널 저항보다 크다. 이에 따라, 광센서용 TFT(150)가 턴오프시 소스 영역(134S)에서 드레인 영역(134D)으로 흐르는 광전류는 제2 채널 저항에 의해 전류 강하(drop)되어 광전류가 누설되는 것이 방지된다.
도 6a 내지 도 6g는 본 발명에 따른 액정 표시 패널의 제조방법을 설명하기 위한 단면도이다.
도 6a를 참조하면, 하부 기판(101) 상에 버퍼막(126)이 형성되고, 그 위에 화소용 TFT 및 광센서용 TFT 각각의 액티브층(114,134)이 형성된다.
버퍼막(126)은 하부 기판(101) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
액티브층(114,134)은 버퍼막(126) 상에 아몰퍼스-실리콘을 증착한 후 그 아몰퍼스-실리콘을 레이저로 결정화하여 폴리-실리콘이 되게 한 다음, 그 폴리-실리콘을 포토리소그래피 공정과 식각 공정으로 패터닝함으로써 형성된다.
도 6b를 참조하면, 액티브층(114,134)이 형성된 버퍼막(126) 상에 게이트 절연막(112)이 형성되고, 그 위에 화소용 TFT 및 광센서용 TFT의 게이트 전극(106,136)이 형성됨과 아울러 액티브층(114,134)의 채널 영역(114C,134C)을 사이에 두고 마주보는 소스 영역(114S,134S) 및 드레인 영역(114D,134D)이 형성된다. 이에 대하여 추후에 도 7 및 도 8을 결부하여 구체적으로 설명하기로 한다.
도 6c를 참조하면, 게이트 전극(106,136)이 형성된 게이트 절연막(112) 상에 층간 절연막(116)이 형성되고, 층간 절연막(116) 및 게이트 절연막(112)을 관통하는 화소용 TFT 및 센서용 TFT의 소스 및 드레인 콘택홀(124S, 124D,132S,132D))이 형성된다.
층간 절연막(116)은 게이트 전극(106,136)이 형성된 게이트 절연막(112) 상에 SiNx, SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
이어서, 포토리소그래피 공정 및 식각 공정으로 층간 절연막(116) 및 게이트 절연막(112)을 관통하여 화소용 TFT 및 센서용 TFT의 액티브층(114,134)의 소스 및 드레인 영역(114S, 134S,114D,134D)을 각각 노출시키는 소스 및 드레인 콘택 홀(124S,124D,132S,132D)이 형성된다.
도 6d를 참조하면, 층간 절연막(116) 상에 화소용 TFT(130) 및 센서용 TFT(150)의 소스 전극(108,138) 및 드레인 전극(110,140)이 형성된다.
화소용 TFT(130) 및 센서용 TFT(150)의 소스 및 드레인 전극(108,138,110,140)은 층간 절연막(116) 상에 Mo,W,Al,Cu,Cr,MoW 등의 단일층 또는 이들을 이용한 다층 구조로 이루어진 데이터 금속층이 증착된 후 그 데이터 금속층이 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 형성된다.
도 6e를 참조하면, 화소용 TFT(130) 및 센서용 TFT(150)의 소스 및 드레인 전극(108,138,110,140)이 형성된 층간 절연막(116) 상에 보호막(118)이 형성되고, 그 보호막을 관통하는 화소 콘택홀(120)이 형성된다.
보호막(118)은 화소용 TFT(130) 및 광센서용 TFT(150)의 소스 및 드레인 전극(108,138,110,140)이 형성된 층간 절연막(116) 상에 무기 절연 물질이 전면 증착되어 형성된다.
이어서, 포토리소그래피 공정 및 식각 공정으로 보호막(118)을 관통하는 화소 콘택홀(120)이 형성된다. 화소 콘택홀(120)은 보호막(118)을 관통하여 화소용 TFT(130)의 드레인 전극(110)을 노출시킨다.
도 6f를 참조하면, 보호막(118) 상에 화소 전극(122)이 형성된다.
화소 전극(122)은 보호막(118) 상에 ITO 등의 투명 도전막을 증착한 후, 그 투명 도전막을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다. 이 화소 전극(122)은 화소 콘택홀(120)을 통해 화소용 TFT(130)의 드레인 전 극(110)과 접속된다.
도 6g를 참조하면, 화소 전극(122)이 형성된 박막트랜지스터 기판(170)이 별도로 마련된 칼라필터 기판(160)과 액정을 사이에 두고 합착됨으로써 액정 표시 패널이 완성된다.
도 7a 내지 도 7d는 도 6b에 도시된 게이트 전극의 제조 방법의 제1 실시 예를 구체적으로 설명하기 위한 단면도들이다.
먼저, 화소용 TFT 및 광센서용 TFT의 액티브층(114,134)이 형성된 버퍼막(126) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착됨으로써 도 7a에 도시된 바와 같이 게이트 절연막(112)이 형성된다. 그 게이트 절연막(112) 상에 게이트 금속층을 형성한 후, 그 게이트 금속층 상에 제1 포토레지스트 패턴(162)이 형성된다. 이 제1 포토레지스트 패턴(162)을 마스크로 이용한 식각 공정을 통해 게이트 금속층이 패터닝됨으로써 화소용 TFT 및 센서용 TFT의 게이트 전극(106,136)이 형성된다.
그리고, 게이트 전극(106,136)을 마스크로 이용하여 액티브층(114)에 n 또는 p형 이온을 주입함으로써 도 7b에 도시된 바와 같이 게이트 전극(106,136)과 비중첩된 액티브층(114,134)의 소스 영역(114S,134S) 및 드레인 영역(114D,134D)이 형성된다. 이러한 액티브층(114,134)의 소스 및 드레인 영역(114S,134S,114D,134D)은 게이트 전극(106,136)과 중첩되는 채널 영역(114C,134C)을 사이에 두고 마주하게 된다.
그런 다음, 화소용 TFT 및 센서용 TFT의 게이트 전극(106,136)이 형성된 하부기판(101) 상에 도 7c에 도시된 바와 같이 제2 포토레지스트 패턴(164)이 형성된다. 제2 포토레지스트 패턴(164)은 광센서용 TFT의 게이트 전극(136)의 일부분을 노출시키도록 형성된다. 이러한 제2 포토레지스트 패턴(164)을 마스크로 이용하여 노출된 광센서용 TFT의 게이트 전극(136)을 식각함으로써 광센서용 TFT의 게이트 전극(136)을 관통하는 적어도 하나의 개구부(142)가 형성된다.
그런 다음, 도 7d에 도시된 바와 같이 화소용 TFT(130) 및 광센서용 TFT(150)의 게이트 전극(106,136)이 형성된 하부 기판(101) 상에 잔존하는 제2 포토레지스트 패턴(164)은 스트립공정을 통해 제거된다.
도 8a 내지 도 8d는 도 6b에 도시된 게이트 전극의 제조 방법의 제2 실시 예를 구체적으로 설명하기 위한 단면도들이다.
먼저, 화소용 TFT 및 광센서용 TFT의 액티브층(114,134)이 형성된 버퍼막(126) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착됨으로써 도 8a에 도시된 바와 같이 게이트 절연막(112)이 형성된다. 그 게이트 절연막(112) 상에 게이트 금속층을 형성한 후, 그 게이트 금속층 상에 포토레지스트 패턴(166)이 형성된다. 여기서, 포토레지스트 패턴(166)은 슬릿 마스크 또는 반투과 마스크를 이용한 포토리소그래피 공정에 의해 포토레지스트가 노광 및 현상됨으로써 단차를 가지도록 형성된다. 구체적으로, 슬릿 마스크는 석영 기판 상에 차단층이 형성된 차단 영역(S1)과, 석영 기판 상에 다수개의 슬릿들이 형성된 슬릿 영역(S2)과, 석영 기판 만 존재하는 투과 영역(S3)을 구비한다. 차단 영역(S1)은 화소용 TFT 및 광센서용 TFT의 게이트 전극(106,136)이 형성되어질 영역에 위치하여 자외선을 차단함으로써 현상 후 도 8a와 같이 제1 높이(h1)의 제1 포토레지스트 패턴(166a)이 남게 한다. 슬릿 영역(S2)은 관통홀이 형성되어질 영역에 위치하여 자외선을 회절시킴으로써 현상 후 도 8a와 같이 제1 포토레지스트 패턴(166a) 보다 얇은 제2 높이(h2)의 제2 포토레지스트 패턴(166b)이 남게 한다. 그리고, 투과영역(S3)은 자외선을 모두 투과시킴으로써 현상 후 도 8a와 같이 포토레지스트가 제거된다.
이러한 단차를 갖는 포토레지스트 패턴(166)을 이용한 식각 공정으로 게이트 금속층이 패터닝됨으로써 화소용 TFT 및 광센서용 TFT의 게이트 전극(106,136)이 형성된다.
그리고, 게이트 전극(106,136)을 마스크로 이용하여 액티브층(114)에 n 또는 p형 이온을 주입함으로써 도 8b에 도시된 바와 같이 게이트 전극(106,136)과 비중첩된 액티브층(114,134)의 소스 영역(114S,134S) 및 드레인 영역(114D,134D)이 형성된다. 이러한 액티브층(114,134)의 소스 및 드레인 영역(114S, 114D,134S,134D)은 게이트 전극(106,136)과 중첩되는 채널 영역(114C,134C)을 사이에 두고 마주하게 된다.
이어서, 산소(O2) 플라즈마를 이용한 애싱 공정으로 제1 및 제2 포토레지스트 패턴(166a,166b)을 애싱함으로써 도 8c에 도시된 바와 같이 제1 포토레지스트 패턴(166a)은 얇아지게 하고, 제2 포토레지스트 패턴(166b)은 제거되게 한다. 이 어서, 애싱된 제1 포토레지스트 패턴(166a)을 이용한 식각 공정으로 노출된 광센서용 TFT의 게이트 전극(136)을 패터닝함으로써 광센서용 TFT의 게이트 전극(136)을 관통하는 관통홀(142)이 형성된다.
그런 다음, 화소용 TFT 및 광센서용 TFT의 게이트 전극(106,136) 위에 잔존하던 제1 포토레지스트 패턴(166a)이 도 8d에 도시된 바와 같이 스트립 공정으로 제거된다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 제1 실시 예에 따른 액정 표시 패널을 나타내는 사시도이다.
도 2는 도 1에 도시된 액정 표시 패널을 나타내는 단면도이다.
도 3은 도 2에 도시된 광센서용 박막트랜지스터를 나타내는 평면도이다.
도 4는 본 발명의 제2 실시 예에 따른 액정 표시 패널의 광센서용 박막트랜지스터를 나타내는 평면도 및 단면도이다.
도 5는 본 발명의 제3 실시 예에 따른 액정 표시 패널의 광센서용 박막트랜지스터를 나타내는 평면도 및 단면도이다.
도 6a 내지 도 6g는 도 2에 도시된 액정 표시 패널의 제조 방법을 나타내는 단면도이다.
도 7a 내지 도 7d는 도 6b에 도시된 게이트 전극 및 소스 영역, 드레인 영역 및 채널 영역을 가지는 액티브층의 제조 방법을 상세히 설명하기 위한 단면도들이다.
도 8a 내지 도 8d는 도 6b에 도시된 게이트 전극 및 소스 영역, 드레인 영역 및 채널 영역을 가지는 액티브층의 제조 방법을 상세히 설명하기 위한 단면도들이다.
< 도면의 주요 부분에 대한 부호의 설명 >
101,111 : 기판 102 : 게이트 라인
104 : 데이터 라인 106,136 : 게이트 전극
108,138 : 소스 전극 110,140 : 드레인 전극
112 : 게이트 절연막 114,134 : 액티브층
116 : 층간 절연막 118 : 보호막
120 : 화소 콘택홀 122 : 화소 전극
124,132 : 소스/드레인 콘택홀 126 : 게이트 패드
128 : 데이터 패드 130,150 : 박막트랜지스터
142 : 관통홀 152 : 블랙매트릭스
154 : 컬러 필터 156 : 공통 전극
158 : 투과창 160 : 컬러 필터 기판
162,164,166 : 포토레지스트 패턴 170 : 박막트랜지스터 기판

Claims (10)

  1. 외부광이 입사되는 채널 영역을 사이에 두고 마주보는 소스 영역 및 드레인 영역을 가지는 액티브층과;
    상기 소스 영역과 접속되는 소스 전극과;
    상기 드레인 영역과 접속되는 드레인 전극과;
    상기 채널 영역과 절연되게 중첩되는 게이트 전극과;
    상기 게이트 전극을 관통하도록 형성되어 상기 채널 영역을 노출시키는 적어도 하나의 관통홀을 구비하는 것을 특징으로 하는 광센서용 박막트랜지스터.
  2. 제 1 항에 있어서,
    상기 소스 영역과 관통홀 간의 이격거리는 상기 드레인 영역과 관통홀 간의 이격거리와 다른 것을 특징으로 하는 광센서용 박막트랜지스터.
  3. 제 2 항에 있어서,
    상기 소스 및 드레인 영역에 p형 이온이 주입된 경우, 상기 드레인 영역과 관통홀의 이격거리는 상기 소스 영역과 관통홀의 이격거리보다 길며,
    상기 소스 및 드레인 영역에 n형 이온이 주입된 경우, 상기 소스 영역과 관통홀의 이격거리는 상기 드레인 영역과 관통홀의 이격거리보다 긴 것을 특징으로 하는 광센서용 박막트랜지스터.
  4. 기판 상에 형성되는 화소용 박막트랜지스터와;
    상기 화소용 박막트랜지스터와 접속되는 화소 전극과;
    상기 기판 상에 형성되어 외부광을 검출하는 광센서용 박막트랜지스터를 구비하며,
    상기 광센서용 박막트랜지스터는
    외부광이 입사되는 채널 영역을 사이에 두고 마주보는 소스 영역 및 드레인 영역을 가지는 액티브층과;
    상기 소스 영역과 접속되는 소스 전극과;
    상기 드레인 영역과 접속되는 드레인 전극과;
    상기 채널 영역과 절연되게 중첩되는 게이트 전극과;
    상기 게이트 전극을 관통하도록 형성되어 상기 채널 영역을 노출시키는 적어도 하나의 관통홀을 구비하는 것을 특징으로 하는 액정 표시 패널.
  5. 제 4 항에 있어서,
    상기 광센서용 박막트랜지스터의 게이트 전극은 상기 화소용 박막트랜지스터의 게이트 전극과 동일 재질로 형성되는 것을 특징으로 하는 액정 표시 패널.
  6. 제 4 항에 있어서,
    상기 소스 및 드레인 영역에 p형 이온이 주입된 경우, 상기 드레인 영역과 관통홀의 이격거리는 상기 소스 영역과 관통홀의 이격거리보다 길며,
    상기 소스 및 드레인 영역에 n형 이온이 주입된 경우, 상기 소스 영역과 관통홀의 이격거리는 상기 드레인 영역과 관통홀의 이격거리보다 긴 것을 특징으로 하는 액정 표시 패널.
  7. 기판 상에 액티브층을 형성하는 단계와;
    상기 액티브층이 형성된 기판 상에 게이트 절연막을 형성하는 단계와;
    상기 액티브층에 이온을 주입하여 채널 영역을 사이에 두고 마주보는 소스 영역 및 드레인 영역을 형성함과 아울러 상기 게이트 절연막 상에 상기 채널 영역을 노출시키는 적어도 하나의 관통홀을 가지며 상기 채널 영역과 중첩되는 게이트 전극을 형성하는 단계와;
    상기 소스 영역과 접속되는 소스 전극 및 상기 드레인 영역과 접속되는 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 광센서용 박막트랜지스터의 제조 방법.
  8. 제 7 항에 있어서,
    상기 액티브층의 소스 영역 및 드레인 영역을 형성함과 아울러 상기 게이트 전극을 형성하는 단계는
    상기 게이트 절연막 상에 게이트 금속층을 형성하는 단계와;
    상기 게이트 금속층 상에 제1 포토레지스트 패턴을 형성하는 단계와;
    상기 제1 포토레지스트 패턴을 마스크로 상기 게이트 금속층을 식각하여 상기 게이트 전극을 형성하는 단계와;
    상기 게이트 전극을 마스크로 이용하여 상기 액티브층에 이온을 주입하여 상기 채널 영역을 사이에 두고 마주보는 상기 소스 영역 및 드레인 영역을 형성하는 단계와;
    상기 소스 영역 및 드레인 영역이 형성된 기판 상에 제2 포토레지스트 패턴을 형성하는 단계와;
    상기 제2 포토레지스트 패턴을 마스크로 상기 게이트 전극을 식각하여 상기 게이트 전극을 관통하는 상기 적어도 하나의 관통홀을 형성하는 단계를 포함하는 것을 특징으로 하는 광센서용 박막트랜지스터의 제조 방법.
  9. 제 7 항에 있어서,
    상기 액티브층의 소스 영역 및 드레인 영역을 형성함과 아울러 상기 게이트 전극을 형성하는 단계는
    상기 게이트 절연막 상에 게이트 금속층을 형성하는 단계와;
    상기 게이트 금속층 상에 단차를 가지는 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 마스크로 상기 게이트 금속층을 식각하여 상기 게이트 전극을 형성하는 단계와;
    상기 게이트 전극을 마스크로 이용하여 상기 액티브층에 이온을 주입하여 상 기 채널 영역을 사이에 두고 마주보는 상기 소스 영역 및 드레인 영역을 형성하는 단계와;
    상기 포토레지스트 패턴을 에싱하는 단계와;
    상기 에싱된 포토레지스트 패턴을 마스크로 상기 게이트 금속층을 식각하여 상기 게이트 전극을 관통하는 상기 적어도 하나의 관통홀을 형성하는 단계를 포함하는 것을 특징으로 하는 광센서용 박막트랜지스터의 제조 방법.
  10. 제 7 항에 있어서,
    상기 소스 및 드레인 영역에 p형 이온이 주입된 경우, 상기 드레인 영역과 관통홀의 이격거리는 상기 소스 영역과 관통홀의 이격거리보다 길며,
    상기 소스 및 드레인 영역에 n형 이온이 주입된 경우, 상기 소스 영역과 관통홀의 이격거리는 상기 드레인 영역과 관통홀의 이격거리보다 긴 것을 특징으로 하는 광센서용 박막트랜지스터의 제조 방법.
KR1020070125481A 2007-12-05 2007-12-05 광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는액정 표시 패널 KR20090058743A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070125481A KR20090058743A (ko) 2007-12-05 2007-12-05 광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는액정 표시 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070125481A KR20090058743A (ko) 2007-12-05 2007-12-05 광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는액정 표시 패널

Publications (1)

Publication Number Publication Date
KR20090058743A true KR20090058743A (ko) 2009-06-10

Family

ID=40989070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070125481A KR20090058743A (ko) 2007-12-05 2007-12-05 광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는액정 표시 패널

Country Status (1)

Country Link
KR (1) KR20090058743A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994025B2 (en) 2010-08-09 2015-03-31 Samsung Display Co., Ltd. Visible ray sensor and light sensor including the same
US9116566B2 (en) 2010-02-24 2015-08-25 Samsung Display Co., Ltd. Liquid crystal display device having touch sensor
US9209337B2 (en) 2012-03-13 2015-12-08 Samsung Electronics Co., Ltd. Photosensing transistors, methods of manufacturing the same, and display panels employing a photosensing transistor
CN110675837A (zh) * 2019-09-23 2020-01-10 Oppo广东移动通信有限公司 一种显示屏组件及电子设备
KR20200043636A (ko) * 2018-10-18 2020-04-28 재단법인대구경북과학기술원 표시장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9116566B2 (en) 2010-02-24 2015-08-25 Samsung Display Co., Ltd. Liquid crystal display device having touch sensor
US8994025B2 (en) 2010-08-09 2015-03-31 Samsung Display Co., Ltd. Visible ray sensor and light sensor including the same
US9209337B2 (en) 2012-03-13 2015-12-08 Samsung Electronics Co., Ltd. Photosensing transistors, methods of manufacturing the same, and display panels employing a photosensing transistor
KR20200043636A (ko) * 2018-10-18 2020-04-28 재단법인대구경북과학기술원 표시장치
CN110675837A (zh) * 2019-09-23 2020-01-10 Oppo广东移动通信有限公司 一种显示屏组件及电子设备

Similar Documents

Publication Publication Date Title
KR101337195B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치
KR101309174B1 (ko) 표시 장치와 그 제조 방법
KR101200444B1 (ko) 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치
US7787065B2 (en) Liquid crystal display with photosensor and method of fabricating the same
KR20080001769A (ko) 액정 표시 장치 및 이의 제조 방법
US7929085B2 (en) Liquid crystal display device and method of fabricating the same
KR20070065187A (ko) 박막트랜지스터 및 그의 제조방법 및 이를 이용한액정표시장치
KR20090058743A (ko) 광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는액정 표시 패널
KR20060118063A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101212169B1 (ko) 광 센서를 구비한 액정 표시소자 및 그의 제조방법
KR101136296B1 (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
KR20030085894A (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR20070054514A (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR20090073687A (ko) 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법
KR100894594B1 (ko) 표시장치용 소자기판 및 이의 제조방법
KR101087242B1 (ko) 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
KR101675841B1 (ko) 표시 장치의 포토 센서 및 이의 제조 방법
JP2004140338A (ja) 光センサ素子、これを用いた平面表示装置、光センサ素子の製造方法、平面表示装置の製造方法
KR20050046164A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101057902B1 (ko) 액정표시소자의 제조 방법
KR20110078789A (ko) 액정 표시 장치 및 이의 제조 방법
KR101136410B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070039299A (ko) 액정표시소자 및 그 제조방법
KR20090060082A (ko) 액정 표시 장치 및 그의 제조 방법
KR100959989B1 (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination