KR20110078789A - 액정 표시 장치 및 이의 제조 방법 - Google Patents

액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20110078789A
KR20110078789A KR1020090135687A KR20090135687A KR20110078789A KR 20110078789 A KR20110078789 A KR 20110078789A KR 1020090135687 A KR1020090135687 A KR 1020090135687A KR 20090135687 A KR20090135687 A KR 20090135687A KR 20110078789 A KR20110078789 A KR 20110078789A
Authority
KR
South Korea
Prior art keywords
pad
line
data
pattern
common
Prior art date
Application number
KR1020090135687A
Other languages
English (en)
Other versions
KR101686094B1 (ko
Inventor
신희선
황광식
송인혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090135687A priority Critical patent/KR101686094B1/ko
Publication of KR20110078789A publication Critical patent/KR20110078789A/ko
Application granted granted Critical
Publication of KR101686094B1 publication Critical patent/KR101686094B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 마스크 공정을 변경하여 제 3 라인을 이용하는 구조에서 제 3 라인을 패터닝할 때, 그 하부의 데이터 라인 금속층을 보호하고, 상기 데이터 라인 금속층과 직접 연결할 수 있는 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치의 제조 방법은 표시 영역과 패드부를 갖는 기판을 준비하는 단계;와, 상기 기판 상에 일 방향의 게이트 라인과 이와 이격한 공통 라인을 형성하는 단계;와, 상기 게이트 라인 및 공통 라인을 포함한 기판 상에, 상기 공통 라인 상부 일부에 제 1 연결홀을 갖는 층간 절연막을 형성하는 단계;와, 상기 층간 절연막 상에 금속을 증착하여 이를 패터닝하여, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과, 상기 제 1 연결홀을 통해 상기 공통 라인과 접속된 데이터 금속 연결 패턴 및 상기 패드부에 데이터 금속 패드를 형성하는 단계;와, 상기 데이터 라인 및 데이터 금속 연결 패턴을 포함한 상기 표시 영역의 층간 절연막 상에 상기 데이터 금속 연결 패턴을 노출하는 제 1 보호막을 형성하는 단계;와, 상기 제 1 보호막 상에, 상기 데이터 금속 연결 패턴과 접속되는 공통 전극을 형성하는 단계;와, 상기 공통 전극 상의 일부와 상기 데이터 금속 패드 상에 각각 센싱 블럭 라인과 패드 패턴을 형성하는 단계;와, 상기 센싱 블럭 라인 및 패드 패턴을 포함한 전면에 제 2 보호막을 증착하고, 상기 패드 패턴 일부를 노출시키는 단계; 및 상기 표시 영역의 제 2 보호막 상에 화소 전극과, 상기 패드부에 상기 패드 패턴과 접속하는 투명 전극 패드를 형성하는 단계를 포함하여 이루어진 것을 특 징으로 한다.
터치 센싱 블럭, 저온 폴리 실리콘 형성 공정(LTPS: Low Temperature Poly Silicon Process)

Description

액정 표시 장치 및 이의 제조 방법{Liquid Crystal Display Device and Method for Manufacturing the Same}
본 발명은 액정 표시 장치에 관한 것으로 특히, 마스크 공정을 변경하여 제 3 라인을 이용하는 구조에서 제 3 라인을 패터닝할 때, 그 하부의 데이터 라인 금속층을 보호하고, 상기 데이터 라인 금속층과 직접 연결할 수 있는 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 빠르게 대체하고 있다.
이 같은 평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device : ELD) 등을 들 수 있는데, 이들은 공통적으로 화상 을 구현하는 평판 표시패널을 필수적인 구성요소로 하는 바, 평판 표시패널은 고유의 발광 또는 편광물질층을 사이에 두고 한 쌍의 투명 절연기판을 대면 합착시킨 구성을 갖는다.
이중 액정 표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 화상 표시장치는 액정셀을 가지는 표시패널과, 표시패널에 광을 조사하는 백 라이트 유닛 및 액정셀을 구동하기 위한 구동회로를 포함하여 구성된다.
이러한 액정표시장치의 분야에서는 능동형 액정표시장치(Active Matrix Liquid Crystal Display, 이하 AMLCD)가 주류를 이루고 있는데, 이 AMLCD 에서는 박막트랜지스터(Thin Film Transistor, 이하 TFT) 하나가 한 개의 화소를 정의하고, 이 하나의 TFT가 스위칭 소자로써 화소의 전압레벨을 제어하여 화소의 광 투과율을 변화시켜서 영상을 표시한다.
일반적인 액정 표시 장치는, 다수개의 TFT가 매트릭스형태로 구비되어 영상을 표시하는 액정패널과, 상기 액정패널에 데이터신호의 입력을 제어하는 게이트 드라이버와, 상기 액정패널로 데이터신호를 출력하는 데이터 드라이버와, 상기 각 드라이버의 타이밍을 제어하는 타이밍 컨트롤러와, 상기 액정 패널에 광을 조사하기 위한 백라이트 유닛으로 구성되며, 이 백라이트 유닛은 상기 액정 패널의 배면에 구성되어 데이터신호의 시각적 표시를 수행하는 백라이트 유닛과, 상기 백라이트 유닛을 제어하는 백라이트 제어부를 포함한다. 또한, 상기 구성은 각각 구동에 요구되는 적합한 전원을 공급하는 전원 공급부에 의해 구동 전원을 공급받으며, 각 제어부는 통상 인쇄회로기판(PCB) 상에 집적되어 구성된다.
이러한 구성의 액정표시장치에서 상기 TFT의 반도체층은 수소화된 비정질 실리콘(a-Si:H; 이하, 비정질 실리콘)이 주로 이용되는데, 이는 대면적으로 제작이 용이하여 생산성이 높고, 350℃ 이하의 낮은 기판 온도에서 증착이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 상술한 비정질 실리콘은 빛 조사에 의해 특성이 저하되는 문제점이 있고, TFT의 전기적 특성(낮은 전계효과 이동도: 0.1~1.0㎠/V·s)과 신뢰성 저하로 인해 구동회로에 사용하기 어렵다.
따라서, TFT의 전기적 특성의 향상을 위해 결정화된 폴리 실리콘 박막 트랜지스터를 형성하고자 하는 노력이 제기되었으며, 이에 따라, 하기에서는 폴리 실리콘 박막 트랜지스터를 이용한 액정 표시 장치에 대해 소개한다.
이러한 폴리 실리콘 박막 트랜지스터는 폴리 실리콘을 반도체층으로 이용하며, 그 양측을 소오스/드레인 영역을 이용하기 위한 도핑 공정이 요구되며, 이를 위한 마스크 공정이 별개로 요구된다.
또한, 라인별 및 반도체층 쉴딩층별로 서로 다른 형상에 의해 별개의 마스크가 요구되는 것으로, 예를 들어, 게이트 라인과 데이터 라인을 위한 마스크가 각각 요구되고, 또한, 반도체층의 패터닝과 불순물 도핑을 위한 마스크가 각각 요구되며, 화소 전극과의 횡전계 형성을 위한 공통 전극 형성을 위한 마스크와 그 외로 센싱 기능을 위해 다른 라인이 필요한 경우, 각각 서로 다른 마스크가 요구된다.
더불어, 상기 반도체층의 불순물 영역과 소오스 전극 및 드레인 전극과의 콘 택을 마스크와, 드레인 전극과 화소 전극과의 콘택을 위한 마스크 공정이 각각 소요되어 10개 이상의 마스크가 소요되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 마스크 공정을 변경하여 제 3 라인을 이용하는 구조에서 제 3 라인을 패터닝할 때, 그 하부의 데이터 라인 금속층을 보호하고, 상기 데이터 라인 금속층과 직접 연결할 수 있는 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 표시 영역과 패드부를 갖는 기판을 준비하는 단계;와, 상기 기판 상에 일 방향의 게이트 라인과 이와 이격한 공통 라인을 형성하는 단계;와, 상기 게이트 라인 및 공통 라인을 포함한 기판 상에, 상기 공통 라인 상부 일부에 제 1 연결홀을 갖는 층간 절연막을 형성하는 단계;와, 상기 층간 절연막 상에 금속을 증착하여 이를 패터닝하여, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과, 상기 제 1 연결홀을 통해 상기 공통 라인과 접속된 데이터 금속 연결 패턴 및 상기 패드부에 데이터 금속 패드를 형성하는 단계;와, 상기 데이터 라인 및 데이터 금속 연결 패턴을 포함한 상기 표시 영역의 층간 절연막 상에 상기 데이터 금속 연결 패턴을 노출하는 제 1 보호막을 형성하는 단계;와, 상기 제 1 보호막 상에, 상기 데이터 금속 연결 패턴과 접속되는 공통 전극을 형성하는 단계;와, 상기 공통 전극 상의 일부와 상기 데이터 금속 패드 상에 각각 센싱 블럭 라인과 패드 패턴을 형성하는 단계;와, 상기 센싱 블럭 라인 및 패드 패턴을 포함한 전면에 제 2 보호막을 증착하고, 상기 패드 패턴 일부를 노출시키는 단계; 및 상기 표시 영역의 제 2 보호막 상에 화소 전극과, 상기 패드부에 상기 패드 패턴과 접속하는 투명 전극 패드를 형성하는 단계를 포함하여 이루어진 것에 그 특징이 있다.
상기 공통 전극을 형성하는 단계에서, 상기 패드부의 상기 데이터 금속 패드 상에 공통전극 패드 패턴을 더 형성한다. 그리고, 이 경우에는 상기 공통 전극과 상기 센싱 블럭 라인은 하프톤 마스크 또는 회절 노광 마스크를 이용하여 형성할 수 있다.
이 경우, 상기 제 1 보호막은 유기 절연막이며, 상기 제 2 보호막은 무기 절연막이다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은, 표시 영역과 패드부를 갖는 기판을 준비하는 단계;와, 상기 기판 상에 일 방향의 게이트 라인과 이와 이격한 공통 라인을 형성하는 단계;와, 상기 게이트 라인 및 공통 라인을 포함한 기판 상에, 상기 공통 라인 상부 일부에 제 1 연결홀을 갖는 층간 절연막을 형성하는 단계;와, 상기 층간 절연막 상에 금속을 증착하여 이를 패터닝하여, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과, 상기 제 1 연결홀을 통해 상기 공통 라인과 접속된 데이터 금속 연결 패턴 및 상기 패드부에 데이터 금속 패드를 형성하는 단계;와, 상기 데이터 라인 및 데이터 금속 연결 패턴을 포함한 상기 표시 영역의 층간 절연막 상에 상기 데이터 금속 연결 패턴을 노출하는 제 1 보호막을 형성하는 단계;와, 상기 제 1 보호막 상에, 제 2 보호막, 투명 전극을 차례로 증착하는 단계;와, 상기 투명 전극 상에 감광막을 도포 하는 단계;와, 상기 감광막 상에 반투과부를 갖는 회절 노광 마스크 또는 하프톤 마스크를 이용하여 상기 감광막을 노광 및 현상하여, 상기 데이터 금속 연결 패턴 상은 노출되고, 상기 패드부에는 일부 두께 남아있고, 나머지 부위에서는 전 두께 남아있는 감광막 패턴을 형성하는 단계;와, 상기 감광막 패턴을 이용하여, 노출된 상기 데이터 금속 연결 패턴 상의 상기 투명 전극 및 제 2 보호막을 제거하는 단계;와, 상기 패드부의 감광막 패턴의 두께를 제거할 정도로 애슁하는 단계;와, 상기 패드부의 노출된 투명 전극을 제거하여, 남아있는 투명 전극을 공통 전극으로 정의하는 단계;와, 상기 노출된 데이터 금속 연결 패턴과 연결되는 센싱 블럭 라인을 형성하는 단계;와, 상기 센싱 블럭 라인을 포함한 공통 전극 및 제 2 보호막 상에 제 3 보호막을 형성하고 상기 데이터 금속 패드를 노출하는 패드 콘택홀을 형성하는 단계;와, 상기 표시 영역의 제 3 보호막 상에 화소 전극과 상기 패드 콘택홀에 접속된 투명 전극 패드를 형성하는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.
상기 제 1 보호막은 유기 절연막, 상기 제 2 보호막 및 제 3 보호막은 무기 절연막이다.
여기서, 상기 기판을 준비하는 단계는, 상기 기판 상에 반도체층을 형성하는 단계; 및 상기 반도체층을 포함한 기판 상에 게이트 절연막을 형성하는 단계;를 더 포함한다.
또한, 상기 공통 전극은 화소 영역들을 덮도록 형성되며, 상기 화소 전극은 상기 화소 영역 내에 상기 공통 라인들을 오버랩하는 핑거 형상으로 형성하는 것이 바람직할 수 있다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 표시 영역과 패드부를 갖는 기판;과, 상기 기판 상에 일 방향의 게이트 라인과 이와 이격한 공통 라인;과, 상기 공통 라인 상부 일부에 제 1 연결홀을 갖는 상기 기판 상에 형성된 층간 절연막;과, 상기 층간 절연막 상에, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과, 상기 제 1 연결홀을 통해 상기 공통 라인과 접속된 데이터 금속 연결 패턴 및 상기 패드부의 데이터 금속 패드;와, 상기 데이터 라인 및 데이터 금속 연결 패턴을 포함한 상기 표시 영역의 층간 절연막 상에 상기 데이터 금속 연결 패턴을 노출하는 제 1 보호막;과, 상기 제 1 보호막 상에, 상기 데이터 금속 연결 패턴과 접속되는 공통 전극;과, 상기 공통 전극 상의 일부와 상기 데이터 금속 패드 상에 형성된 각각 센싱 블럭 라인 및 패드 패턴;과, 상기 패드 패턴의 일부에 패드 콘택홀을 갖고, 상기 센싱 블럭 라인 및 패드 패턴을 포함한 전면에 형성된 제 2 보호막; 및 상기 표시 영역의 제 2 보호막 상에 화소 전극과, 상기 패드부에 상기 패드 패턴과 접속하는 투명 전극 패드를 포함하여 이루어진 것에 또 다른 특징이 있다.
여기서, 상기 제 1 보호막은 유기 절연막이며, 상기 제 2 보호막은 무기 절연막이다.
그리고, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는, 표시 영역과 패드부를 갖는 기판;과, 상기 기판 상에 일 방향의 게이트 라인과 이와 이격한 공통 라인;과, 상기 공통 라인 상부 일부에 제 1 연결홀을 갖는 상기 기판 상에 형성된 층간 절연막;과, 상기 층간 절연막 상에, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과, 상기 제 1 연결홀을 통해 상기 공통 라인과 접속된 데이터 금속 연결 패턴 및 상기 패드부의 데이터 금속 패드;와, 상기 데이터 라인 및 데이터 금속 연결 패턴을 포함한 상기 표시 영역의 층간 절연막 상에 상기 데이터 금속 연결 패턴을 노출하는 제 1 보호막;과, 상기 제 1 연결홀과 연속되는 제 2 연결홀 및 패드 콘택홀을 갖고 상기 표시 영역 및 패드부에 걸쳐 형성된 제 2 보호막;과, 상기 표시 영역의 상기 제 2 연결홀을 제외한 제 2 보호막 상에 형성된 공통 전극;과, 상기 제 2 연결홀과 제 1 연결홀을 통해 상기 데이터 금속 연결 패턴과 접속된 제 3 라인;과, 상기 패드 콘택홀을 제외한 전면에 형성된 제 3 보호막;과, 상기 제 3 보호막 상의 각 화소 영역에 화소 전극과 상기 패드부에 상기 데이터 금속 패드와 접속되는 투명 전극 패드를 포함하는 것에 또 다른 특징이 있다.
상기 제 1 보호막은 유기 절연막, 상기 제 2 보호막 및 제 3 보호막은 무기 절연막이다.
상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 제 3 라인 식각 과정에서 패드부 보호를 위해 제 3 라인 금속을 남겨두어 이 부위에서 패드 금속이 부식되거나 손상됨을 막을 수 있다.
이 경우, 패드부 보호를 위해 요구된 데이터 패드 금속 상부의 무기 절연막 성부의 보호막을 생략할 수 있어, 공정 감소 및 재료 감소를 얻을 수 있다.
둘째, 공통 라인 접속부에서 이의 연결을 위해 화소 전극과 동일층의 화소 전극과 분리된 접속 패턴을 요하지 않고, 직접 하부 공통 라인과 접속된 데이터 금속 연결 패턴과 제 3 라인이나 공통 전극의 접속을 꾀해 상부의 화소 전극의 패턴 형상을 화소 영역 전체로 확장할 수 있어, 개구율을 높일 수 있다.
셋째, 추가 마스크나 포토 공정을 요하지 않고, 공통 라인 접속부의 형상의 변화가 가능하여 비용 증가가 없다.
넷째, 공통 전극과 센싱 블럭 라인(제 3 라인)의 패터닝을 회절 노광 마스크나 하프톤 마스크를 통해 일회에 꾀할 수 있어, 마스크 저감이 가능하다.
다섯재, 혹은 공통 라인과 공통 전극 콘택부를 형성하는 유기 보호막 콘택홀 형성과 공통 전극을 형성은 하프톤 마스크 또는 회절 노광 마스크 공정을 통해 1회의 마스크로 꾀할 수 있어, 마스크 저감이 가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
이하에서 설명하는 본 발명의 액정 표시 장치는, 특히 광시야각을 위해 횡전계형 모드로 형성되며, 폴리실리콘형 박막 트랜지스터를 구비하고, 더불어 일정한 영역별로 터치 센싱 블럭을 포함하여 이루어진다.
이를 위해 게이트 라인(제 1 라인), 데이터 라인(제 2 라인) 외에 터치 센싱 블럭 라인의 형성을 위한 제 3 금속이 구비되어 이루어지는 것이다.
도 1은 터치 센싱 블럭 라인을 갖는 액정 표시 장치를 나타낸 개략도이다.
도 1과 같이, 본 발명의 터치 센싱 블럭 라인(110)을 갖는 액정 표시 장치는, 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(Gn: 104)과 데이터 라인(Dm:116)과, 상기 게이트 라인(104)과 데이터 라인(116)의 교차부에 형성된 박막 트랜지스터와, 상기 화소 영역에 상기 박막 트랜지스터와 연결되어 형성된 화소 전극과, 상기 화소 전극 상부에, 복수개의 화소 영역들에 대해 이들 화소 영역들의 경계를 둘러싸며 격자 모양으로 형성되는 센싱 블럭 라인(110)을 포함하여 이루어진다.
여기서, 본 발명의 액정 표시 장치는 횡전계형 모드로 구현되므로, 상기 화소 영역에 형성되는 화소 전극은 복수개로 구분되는 핑거형상의 패턴으로 형성되며, 상기 화소 전극과 오버랩되어 상기 복수개의 화소 영역들을 포함한 영역들에 상기 센싱 블럭 라인들에 대해 통자형으로 형성된 공통 전극이 형성된다.
이 경우, 상기 영역 P1과 P2에 상당한 영역들에서 상기 공통 전극에 동일한 신호를 인가하기 위해 하부에 형성된 공통 라인과 상기 공통 전극간에 전기적 콘택을 갖는다.
한편, 상기 센싱 블럭 라인들을 데이터 라인 방향에서 연결되는 리드 아웃 배선이 일체형으로 형성되어, 각각 해당 영역에서 센싱된 터치 여부를 감지할 수 있게 된다.
도 2는 도 1의 액정 표시 장치를 형성한 일 형태의 평면도이며, 도 3은 도 2의 제 3 라인 콘택부 및 패드부를 나타낸 단면도이다.
도 2 및 도 3과 같이, 일 형태의 액정 표시 장치는, 다음의 순서로 형성한다.
즉, 먼저, 기판(10) 상에 반도체층으로 기능하는 액티브층(미도시)을 형성한다.
이어, 상기 액티브층을 포함한 기판(10) 상에 게이트 절연막(11)을 증착한다.
이어, 상기 액티브층 상부 일부에 대응되어 상기 게이트 절연막(11) 상에 게이트 전극(14a)을 형성하여, 상기 게이트 전극(14a)과 연결되는 게이트 라인(14) 및 상기 게이트 라인(14)과 이격된 공통 라인(19)을 형성한다. 이 때, 상기 패드부에는 공통 라인 금속 패드(29), 게이트 금속 패드(미도시)가 함께 형성된다.
이어, 상기 게이트 전극(14a)을 마스크로 하여, 노출된 상기 반도체층에 불순물을 주입하여 소오스/드레인 영역(미도시)을 정의한다.
이어, 상기 게이트 라인(14), 공통 라인(19), 게이트 전극(14a)을 포함한 전면에 층간 절연막(12)을 형성하고, 이를 선택적으로 상기 반도체층의 소오스/드레인 영역을 노출시키는 제 1 콘택홀(미도시)을 형성한다. 더불어, 이 때, 상기 공통 라인 금속 패드, 게이트 금속 패드 상에도 패드 1차 콘택홀(미표기)이 형성되며, 상기 공통 라인(19) 상부 일부를 노출하는 제 1 연결홀(31)이 형성된다.
이어, 상기 제 1 콘택홀들 및 제 1 연결홀(31)을 매립하여 상기 층간 절연막 상에 금속층을 증착하고, 이를 선택적으로 제거하여 소오스 전극 및 드레인 전극(16b)과, 상기 소오스 전극과 연결된 데이터 라인(16) 및 상기 제 1 연결홀(31) 을 채워 형성되어 상기 공통 라인(19)과 접속되는 데이터 금속 연결 패턴(36)을 형성한다. 여기서, 상기 패드부에는 상기 공통 라인 금속 패드(29) 상에 형성되는 데이터 금속 패드(46)가 형성된다.
이어, 제 1 보호막(25)을 전면 증착한다.
이어, 상기 제 1 보호막(25) 상에 유기 절연막 성분의 제 2 보호막(26)을 패터닝하여 형성하여, 표시 영역에 상당한 영역에 대응되어 형성하고, 패드부 및 이후에 형성되는 금속층들의 콘택홀 형성부에 대응하여 상기 유기 절연막을 제거하여 제 2 보호막(26)을 형성한다. 여기서, 상기 콘택부와 상기 패드부에서 상기 유기 절연막 성분을 제거하는 이유는, 유기 절연막의 성질상 금속 패턴 상에서 벗겨짐을 방지하기 위함이다.
이어, 상기 제 2 보호막(26) 상의 소정 부위에, 각 화소 영역들을 덮는 형상으로 공통 전극(20)을 형성한다.
이어, 상기 공통 전극(20) 상에 금속을 증착하고, 이를 패터닝하여, 상기 데이터 라인(16)들과 공통 라인(19)들을 격자로 지나는 형상의 터치 센싱을 위한 제 3 라인(21)을 형성한다.
이어, 상기 제 3 라인(21) 상에 제 3 보호막(27)을 증착하고, 상기 제 3 보호막을 선택적으로 제거하여 상기 제 3 라인(21)이 노출된 제 2 콘택홀(35)과, 상기 제 3 보호막과 함께 제 1 보호막까지 제거하여 상기 데이터 금속 연결 패턴(36)을 노출하는 제 3 콘택홀(41)과, 상기 데이터 금속 패드(46)를 노출하는 패드 2차 콘택홀(34)을 형성한다. 더불어, 상기 드레인 전극(16b)을 노출하는 화소 접속 홀(22a)을 형성한다.
이어, 상기 제 2, 제 3 콘택홀(35, 41)과 더불어 상기 패드 2차 콘택홀(34)을 매립하여 상기 제 3 보호막(27) 상에 투명 전극을 증착하고, 이를 선택적으로 제거하여 핑거 형상으로 상기 드레인 전극(16b)과 화소 접속홀(22a)을 통해 접속되는 화소 전극(23)과, 상기 제 2 콘택홀(35)과 제 3 콘택홀(41)을 통해 상기 데이터 금속 연결 패턴(36)과 접속되는 투명 접속 패턴(28)과, 상기 패드 2차 콘택홀(34) 상에 형성된 투명 패드 전극(33)을 형성한다.
여기서, 센싱 블럭 라인으로 이용하기 위한 상기 제 3 라인(21)을 사용할 때, 인접한 센싱 블럭 라인들 내의 공통 라인들간의 신호 연결을 위해, 공통의 신호를 인가하기 위해 도 2 및 도 3과 같이, 제 3 라인(센싱 블럭 라인)은 데이터 금속 연결 패턴(36)을 경유하여 하측 공통 라인(19)과 접속되어야 한다.
이 경우, 제 2 보호막(26) 외곽의 회로부에는 형성되지 않아 제 3 라인(21)의 식각시 회로부의 데이터 패드 금속(46)이 식각될 우려가 있어, 이를 방지하기 위해 제 1 보호막을 더 형성한 것이다.
그리고, 상기 제 1 보호막(25)은 제 3 보호막의 식각 공정에서 함께 식각되기 때문에, 데이터 금속 연결 패턴(36)과 상기 제 3 라인(센싱 블럭 라인)(21)을 연결하기 위해서는 화소 전극(23)과 동일층의 화소 접속 패턴(28)을 통해서만 가능하다. 그러나, 이러한 구조가 화소 내에 있을 경우, 액정 구동에 필요한 화소 전극(23) 면적이 작아져 개구율이 감소하는 문제점을 갖는다.
이하에서는 상술한 문제를 해결한 구조를 제안한다.
*제 1 실시예*
도 4는 본 발명의 액정 표시 장치를 나타낸 평면도이며, 도 5는 도 4의 I~I' 선상을 나타낸 단면도이고, 도 6은 본 발명의 제 1 실시예에 따른 액정 표시 장치의 도 4의 Ⅱ~Ⅱ' 선상 및 패드부를 나타낸 단면도이다.
본 발명의 제 1 실시예에 따른 액정 표시 장치는, 상술한 일예와 비교하여 도 4~6과 같이, 패드부측의 데이터 패드 금속 상에 공통 전극과 동일층의 패드 패턴과, 상기 제 3 라인과 동일층의 패드 패턴을 더 형성하여, 상기 패드부의 데이터 패드 금속을 상기 제 3 라인이나 공통 전극의 식각 공정에서 보호한다. 이 경우, 식각 공정에서 상기 패드부의 데이터 패드 금속을 보호하기 위해 형성되었던 상기 데이터 패드 금속 상부를 덮는 무기 보호막을 생략할 수 있게 되어, 공정을 절감할 수 있다.
또한, 상기 하부 공통 라인과 공통 전극과의 콘택을 위해 별도의 화소 전극과 동일층의 화소 접속 패턴(28)을 경유하였던 것에 반해, 공통 전극 자체로 공통 라인과의 직접 접속을 가능하게 하여, 이러한 공통 라인 접속부에서 화소 전극 자체의 길이를 화소 영역 내에서 충분히 확보하여 개구율을 늘릴 수 있다.
이어, 하기에서는 도 4 내지 도 6을 참조하여, 본 발명의 제 1실시예에 따른 액정 표시 장치의 제조 방법을 설명한다.
즉, 먼저, 기판(100) 상에 버퍼층(101)을 형성한 후, 소정 영역에 반도체층으로 기능하는 액티브층(102)을 형성한다.
이어, 상기 액티브층(102)을 포함한 기판(100) 상에 게이트 절연막(103)을 증착한다.
이어, 상기 액티브층(102) 상부 일부에 대응되어 상기 게이트 절연막(103) 상에 게이트 전극(104a)을 형성하여, 상기 게이트 전극(104a)과 연결되는 게이트 라인(104) 및 상기 게이트 라인(104)과 이격된 공통 라인(119)을 형성한다. 이 때, 상기 패드부에는 공통 라인 금속 패드(114), 게이트 금속 패드(미도시)가 함께 형성된다.
이어, 상기 게이트 전극(104a)을 마스크로 하여, 노출된 상기 액티브층(102)에 불순물을 주입하여 소오스/드레인 영역을 정의한다.
이어, 상기 게이트 라인(104), 공통 라인(119), 게이트 전극(104a) 및, 패드부의 금속 패드를 포함한 전면에 층간 절연막(105)을 형성하고, 이를 선택적으로 상기 액티브층의 소오스/드레인 영역을 노출시키는 제 1 콘택홀(미표시)을 형성한다. 더불어, 이 때, 상기 공통 라인 금속 패드(114), 게이트 금속 패드 상에도 패드 1차 콘택홀(미표기)이 형성되며, 상기 공통 라인(119) 상부에도 일부를 노출하는 제 1 연결홀(131)이 형성된다.
이어, 상기 제 1 콘택홀들 및 제 1 연결홀(131)을 매립하여 상기 층간 절연막(105) 상에 금속층을 증착하고, 이를 선택적으로 제거하여 소오스 전극 및 드레인 전극(106b)과, 상기 소오스 전극과 연결된 데이터 라인(116) 및 상기 제 1 연결홀(131)을 채워 형성되어 상기 공통 라인(119)과 접속되는 데이터 금속 연결 패턴(136)을 형성한다. 여기서, 상기 패드부에는 상기 공통 라인 금속 패드(114) 상 에 형성되는 데이터 금속 패드(146)가 형성된다.
이어, 유기 절연막 성분을 전면 도포한 후, 패드부 및 상기 데이터 금속 연결 패턴(136)의 일부를 노출하도록 상기 유기 절연막을 제거하여 제 2 콘택홀(141)을 갖는 제 1 보호막(108)을 형성한다. 여기서, 상기 콘택부와 상기 패드부에서 상기 유기 절연막 성분을 제거하는 이유는, 유기 절연막의 성질상 금속 패턴 상에서 벗겨짐을 방지하기 위함이다.
이어, 상기 제 1 보호막(108) 상의 소정 부위에, 각 화소 영역들을 덮는 형상으로 공통 전극(109)을 형성한다. 이 때, 상기 공통 전극(109)은 상기 제 2 콘택홀(141) 내로 들어와 노출된 상기 데이터 금속 연결 패턴(136)과 접속된다. 이러한 공통 전극(109) 형성시, 상기 패드부측의 상기 데이터 금속 패드(146) 상에 공통 전극 패드 패턴(129)을 함께 형성한다. 여기서, 상기 공통 전극(109) 및 공통 전극 패드 패턴(129)은 투명 전극 성분으로 이루어진다.
이어, 상기 공통 전극(109), 공통 전극 패드 패턴(129) 상에 금속을 증착하고, 이를 패터닝하여, 상기 데이터 라인(116)들과 공통 라인(119)들을 격자로 지나는 형상의 터치 센싱을 위한 제 3 라인(110)을 형성한다. 이 때, 상기 제 3 라인(110)은 상기 제 2 콘택홀(141) 내에 상기 공통 전극(109)과 접속되어 형성된다. 또한, 동일 공정 중에 상기 공통 전극 패턴 패턴(129) 상에 제 3 라인 패드 패턴(130)을 더 형성한다.
여기서, 상기 공통 전극(109)과 제 3 라인(110)의 형성은 상술한 바와 같이, 서로 다른 마스크를 이용하여 이루어질 수도 있지만, 경우에 따라서, 하프톤 마스 크나 회절 노광 마스크를 이용하여, 선택적으로 상기 제 3 라인에 해당하는 금속이 패터닝이 더 이루어지는 영역을 반투과부로 정의하여 한 마스크를 이용하여 이루어질 수 있다. 여기서, 나머지 상기 제 3 라인 및 제 3 라인 패드 패턴이 남아있는 부위는 차광부 또는 투과부에 대응될 것으로, 그 차광부와 투과부의 차이는 상기 제 3 라인 상에 패터닝을 위해 형성되는 감광막이 파지티브 특성을 갖는지 네거티브 특성을 갖는지에 달려있다. 남아있는 부위가 차광부에 대응되는 경우 감광막은 파지티브 특성을 갖고, 남아있는 부위가 투과부에 대응되는 경우는 감광막을 네거티브 특성을 갖는다.
이 경우, 상기 제 3 라인(110) 및 공통 전극(109)의 패터닝을 위한 식각시 상기 패드부는 동일 금속들로 가려지게 되어, 패드부의 상기 데이터 금속 패드(146)는 보호된다.
이어, 상기 제 3 라인(110) 상에 제 2 보호막(121)을 전면 증착하고, 이를 선택적으로 제거하여 상기 패드부에서 상기 데이터 금속 패드(146)의 상부 일부를 노출하는 패드 콘택홀과 상기 드레인 전극(106b) 상부를 노출하도록 상기 제 1 보호막(108)까지 식각하여 화소 접속 홀(121a)을 형성한다.
이어, 상기 제 2 콘택홀(141), 패드 콘택홀을 매립하여 상기 제 2 보호막(121) 상에 투명 전극을 증착하고, 이를 선택적으로 제거하여 핑거 형상으로 상기 드레인 전극(106b)과 화소 접속홀(121a)을 통해 접속되는 화소 전극(120)과, 상기 패드 콘택홀 상에 상기 제 3 라인 패드 패턴(130)과 접속되는 투명 패드 전극(140)을 형성한다.
상술한 본 발명의 제 1 실시예에 따른 액정 표시 장치의 제조 방법은, 제 3 라인 또는 공통 라인을 패드 전극 측에 남겨두어, 상기 제 3 라인의 식각시 패드부 보호를 위해 구비한 무기 보호막을 생략할 수 있다.
이 경우, 패널 외곽의 회로부 데이터 패드 금속 상부에, 공통 전극 패드 패턴이나 제 3 라인 패드 패턴을 함께 패터닝하여, 노출되는 데이터 패드 금속이 없게 한 것이다. 이에 따라, 패드부를 덮는 상기 제 3 라인 패드 패턴 또는 공통 전극 패드 패턴으로 그 하부의 데이터 패드 금속에 에천트에 의한 영향을 없게 한 것이다.
또한, 상기 무기 보호막을 생략함에 의해, 화소부에서 공통 라인 접속부에서, 데이터 금속 연결 패턴과, 그 상부의 공통 전극과 제 3 라인을 직접 연결할 수 있기 때문에 화소 전극 층에서 만들어지는 별도 패턴의 경유가 없어도 되어, 이로 인해 화소 전극의 크기를 화소 영역 전체로 확장시킬 수 있어, 개구율을 향상시킬 수 있다.
*제 2 실시예*
도 7은 본 발명의 제 2 실시예에 따른 액정 표시 장치의 도 4의 Ⅱ~Ⅱ' 선상 및 패드부를 나타낸 단면도이다.
도 7에 따른 본 발명의 제 2실시예에 따른 액정 표시 장치는, 제 1 실시예와 비교하여, 상기 패드부측에 공통 전극 패드 패턴(129)을 구비하지 않은 점이 차 이점으로, 이 점을 제외하고는 제 1 실시예와 동일한 구성을 가지므로 이는 생략한다.
이러한 구성에 있어서는 상기 공통 전극(109)과 제 3라인(110)을 형성하는데 별개의 마스크를 이용하여 이루어질 것이다.
그리고, 본 발명의 제 2 실시예는 상술한 제 1 실시예와 동일한 효과를 가질 것이다.
즉, 제 3 라인을 패드 전극 측에 남겨두어, 상기 제 3 라인의 식각시 패드부 보호를 위해 구비한 무기 보호막을 생략할 수 있다. 이 경우, 패널 외곽의 회로부 데이터 패드 금속 상부에, 공통 전극 패드 패턴이나 제 3 라인 패드 패턴을 함께 패터닝하여, 노출되는 데이터 패드 금속이 없게 한 것이다. 이에 따라, 패드부를 덮는 상기 제 3 라인 패드 패턴으로 그 하부의 데이터 패드 금속에 에천트에 의한 영향을 없게 한 것이다.
또한, 상기 무기 보호막을 생략함에 의해, 화소부에서 공통 라인 접속부에서, 데이터 금속 연결 패턴과, 그 상부의 공통 전극과 제 3 라인을 직접 연결할 수 있기 때문에 화소 전극 층에서 만들어지는 별도 패턴의 경유가 없어도 되어, 이로 인해 화소 전극의 크기를 화소 영역 전체로 확장시킬 수 있어, 개구율을 향상시킬 수 있다.
*제 3 실시예*
도 8은 본 발명의 제 3 실시예에 따른 액정 표시 장치의 제조 방법을 나타낸 플로우 차트이며, 도 9는 본 발명의 제 3 실시예에 따른 제조 방법으로 형성된 단면도이다.
도 8 및 도 9와 같이, 본 발명의 제 3 실시예에 따른 액정 표시 장치의 제조 방법은, 앞서 설명한 도 2 및 도 3의 일예의 제조 방법과 비교하여 제 1 보호막(무기 보호막)과 제 2 보호막(유기 보호막)의 순서를 바꾸어 형성함에 의해 마스크 공정 수를 줄인 예를 나타낸다.
여기서, 상기 무기 보호막 형성시 하프톤 마스크 패턴을 사용하여 공통 전극의 패터닝과 상기 무기 보호막의 패터닝이 동시에 이루어진다.
그리고, 제 3 라인의 경우 하부 공통 라인과 데이터 금속 연결 패턴을 경유하여 접속이 이루어져 화소 전극층에서 동일층에서 공통 라인 연결 패턴을 형성할 필요가 없어, 화소 전극의 크기를 화소 영역 전체로 확장할 수 있어, 공통 라인 접속부에서 개구 공간을 늘릴 수 있다.
본 발명의 제 3 실시예에 따른 액정 표시 장치의 제조 방법을 살펴본다.
먼저, 기판(200) 상에 버퍼층(201)을 형성한 후, 소정 영역에 반도체층으로 기능하는 액티브층(도 5 참조)을 형성한다(S10).
이어, 상기 액티브층을 포함한 기판(200) 상에 게이트 절연막(203)을 증착한다.
이어, 상기 액티브층 상부 일부에 대응되어 상기 게이트 절연막(203) 상에 게이트 전극(도 5 참조)을 형성하여, 상기 게이트 전극과 연결되는 게이트 라인(도 5 참조) 및 상기 게이트 라인과 이격된 공통 라인(219)을 형성한다. 이 때, 상기 패드부에는 공통 라인 금속 패드(229), 게이트 금속 패드(미도시)가 함께 형성된다.
이어, 상기 게이트 전극을 마스크로 하여, 노출된 상기 액티브층에 불순물을 주입하여 소오스/드레인 영역을 정의한다(S20). 도 8에서는 불순물의 예로 n형을 들었으나, 경우에 따라 p형 트랜지스터를 제조시 p형의 불순물을 도핑할 수도 있다.
이어, 상기 게이트 라인, 공통 라인(219), 게이트 전극 및, 패드부의 게이트 금속 패드(229)를 포함한 전면에 층간 절연막(205)을 형성하고, 이를 선택적으로 상기 액티브층의 소오스/드레인 영역을 노출시키는 제 1 콘택홀(미표시)(S30)을 형성한다. 더불어, 이 때, 상기 공통 라인 금속 패드(229), 게이트 금속 패드 상에도 패드 1차 콘택홀(미표기)이 형성되며, 상기 공통 라인(219) 상부에도 일부를 노출하는 제 1 연결홀(231)이 형성된다.
이어, 상기 제 1 콘택홀들 및 제 1 연결홀(231)을 매립하여 상기 층간 절연막(205) 상에 금속층을 증착하고, 이를 선택적으로 제거하여 소오스 전극 및 드레인 전극(도 5 참조)과, 상기 소오스 전극과 연결된 데이터 라인(도 4 참조) 및 상기 제 1 연결홀(231)을 채워 형성되어 상기 공통 라인(219)과 접속되는 데이터 금속 연결 패턴(236)을 형성한다. 여기서, 상기 패드부에는 상기 공통 라인 금속 패드(229) 상에 형성되는 데이터 금속 패드(246)가 형성된다(S40).
이어, 유기 절연막 성분을 전면 도포한 후, 패드부 및 상기 데이터 금속 연결 패턴(236)의 일부를 노출하도록 상기 유기 절연막을 제거하여 제 2 콘택 홀(241a)을 갖는 제 1 보호막(208)을 형성한다(S50). 여기서, 상기 콘택부와 상기 패드부에서 상기 유기 절연막 성분을 제거하는 이유는, 유기 절연막의 성질상 금속 패턴 상에서 벗겨짐을 방지하기 위함이다. 여기서, 상기 유기 보호막 성분은 포토 아크릴 또는 BCB(Benzo Cyclo Butene)이다.
이어, 상기 제 1 보호막(208) 상에 차례로 무기 절연막 성분의 제 2 보호막 형성층(218과 동일층)과 투명 전극(209와 동일층)을 증착한다.
이어, 상기 투명 전극 상에 감광막을 도포한 후, 상기 패드부에 대해 반투과부가 정의되며, 상기 제 2 콘택홀(241a) 부위 상부에 대응하여 투과부가 정의된 하프톤 마스크 또는 회절 노광 마스크를 대응시킨다. 마스크의 투과부, 반투과부를 제외한 나머지 부위는 차광부로 정의되어 있다.
여기서, 상기 감광막(미도시)은 파지티브 특성을 갖는 것이며, 만일 네거티브 특성을 가질 때는 상기 마스크의 투과부와 차광부를 반대로 배치시킨다.
이어, 상기 감광막을 상기 마스크를 통해 노광 및 현상하여, 상기 패드부에 대응하여서는 일부 두께가 남아있고, 상기 제 2 콘택홀(241a) 상부에 대해서는 전 두께 제거되고 나머지 부위에서는 전 두께 남아있도록 상기 감광막을 패터닝한다.
이어, 상기 감광막을 이용하여 제 2 콘택홀(241a) 상의 노출된 부위의 제 2 투명 전극(209과 동일층)과, 제 2 보호막 형성층(218과 동일층)을 식각한다. 이 경우, 상기 제 2 보호막 형성층을 식각하여 제 2 콘택홀(241a)와 연결되는 제 2 콘택홀 연결부(241b)를 형성한다. 이 경우, 상기 제 2 콘택홀(241a) 및 제 2 콘택홀 연결부(241b) 형성에 의해 상기 데이터 금속 연결 패턴(236)이 일부 노출된다.
이어, 상기 패드부측의 일부 남아있던 감광막을 전량 제거할 정도로 애슁(ashing) 공정을 진행한다.
애슁 공정 후 노출된 상기 패드부의 투명 전극을 식각하여 제거하여, 화소부에 남아있는 투명 전극을 이용하여, 각 화소 영역들을 덮는 형상으로 상기 투명 전극을 공통 전극(209)으로 형성한다(S60).
이어, 남아있는 잔량의 감광막을 애슁 또는 스트립 공정을 통해 모두 제거한다.
이어, 상기 공통 전극(209)을 포함한 제 2 보호막(218) 상에, 상기 제 2 콘택홀 연결부(241b) 및 제 2 콘택홀(241a) 내로 들어와 노출된 상기 데이터 금속 연결 패턴(236)과 접속되도록 제 3 라인 형성 금속을 증착한 후, 이를 패터닝하여 제 3 라인(210)을 형성한다(S70). 이 경우, 상기 제 3 라인(210)은 상기 데이터 라인들과 공통 라인(219)들을 격자로 지나는 형상이며, 터치 센싱을 위한 복수개의 화소들을 포함하는 블럭 라인으로 기능한다.
이어, 상기 제 3 라인(210) 상에 제 3 보호막(221)을 전면 증착하고, 이를 선택적으로 제거하여 상기 패드부에서 상기 데이터 금속 패드(246)의 상부 일부를 노출하는 패드 콘택홀과 상기 드레인 전극 상부를 노출하도록 상기 제 2 보호막(218), 제 1 보호막(208)까지 식각하여 화소 접속 홀(도 4, 5 참조)을 형성한다(S80).
이어, 상기 패드 콘택홀을 매립하여 상기 제 3 보호막(221) 상에 투명 전극을 증착하고, 이를 선택적으로 제거하여 핑거 형상으로 상기 드레인 전극과 화소 접속홀을 통해 접속되는 화소 전극(220)과, 상기 패드 콘택홀 상에 상기 제 데이터 패드 금속(246)과 접속되는 투명 패드 전극(240)을 형성한다(S90).
위와 같은 구성을 통해 도 2, 3에 제시된 구조에 대비하여 하나의 보호막 콘택홀과 공통 전극의 패터닝이 동시에 이루어져 마스크 수를 줄일 수 있다.
또한, 공통 라인 접속부에서 화소 전극과 동일층의 패턴을 이용하지 않기 때문에 액정 구동에 필요한 화소 전극을 화소 전체에 구성할 수 있다. 이를 통하여 개구율의 감소 없이 제 3 라인과 데이터 연결 금속 패턴간의 직접 접속이 가능하다.
이러한 제 3 실시예에서는, 패드부와 콘택홀을 제외한 표시 영역에 공통 전극을 형성할 수 있어, 그 상부의 제 3 라인과 데이터 금속 연결 패턴과의 접속을 꾀해 공통 라인 접속이 이루어져 소오스/드레인 금속 상부에 모두 공통 전극이 대응 위치하여, 상기 소오스/드레인 금속이 외부에 노출되지 않아, 소오스/드레인 금속의 보호가 가능하다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 터치 센싱 블럭 라인을 갖는 액정 표시 장치를 나타낸 개략도
도 2는 도 1의 액정 표시 장치를 형성한 일 형태의 평면도
도 3은 도 2의 제 3 라인 콘택부 및 패드부를 나타낸 단면도
도 4는 본 발명의 액정 표시 장치를 나타낸 평면도
도 5는 도 4의 I~I' 선상을 나타낸 단면도
도 6은 본 발명의 제 1 실시예에 따른 액정 표시 장치의 도 4의 Ⅱ~Ⅱ' 선상 및 패드부를 나타낸 단면도
도 7은 본 발명의 제 2 실시예에 따른 액정 표시 장치의 도 4의 Ⅱ~Ⅱ' 선상 및 패드부를 나타낸 단면도
도 8은 본 발명의 제 3 실시예에 따른 액정 표시 장치의 제조 방법을 나타낸 플로우 차트
도 9는 본 발명의 제 3 실시예에 따른 액정 표시 장치의 제조 방법으로 형성된 단면도
*도면의 주요 부분에 대한 부호의 설명*
100: 기판 101: 버퍼층
102: 반도체층 103: 게이트 절연막
104a: 게이트 전극 105: 층간 절연막
106: 드레인 전극 107: 무기 절연막
108: 제 1 보호막 109: 공통 전극
110: 센싱 블럭 라인(제 3 금속) 120:제 2 보호막
121: 화소 콘택홀 130: 화소 전극

Claims (12)

  1. 표시 영역과 패드부를 갖는 기판을 준비하는 단계;
    상기 기판 상에 일 방향의 게이트 라인과 이와 이격한 공통 라인을 형성하는 단계;
    상기 게이트 라인 및 공통 라인을 포함한 기판 상에, 상기 공통 라인 상부 일부에 제 1 연결홀을 갖는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 금속을 증착하여 이를 패터닝하여, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과, 상기 제 1 연결홀을 통해 상기 공통 라인과 접속된 데이터 금속 연결 패턴 및 상기 패드부에 데이터 금속 패드를 형성하는 단계;
    상기 데이터 라인 및 데이터 금속 연결 패턴을 포함한 상기 표시 영역의 층간 절연막 상에 상기 데이터 금속 연결 패턴을 노출하는 제 1 보호막을 형성하는 단계;
    상기 제 1 보호막 상에, 상기 데이터 금속 연결 패턴과 접속되는 공통 전극을 형성하는 단계;
    상기 공통 전극 상의 일부와 상기 데이터 금속 패드 상에 각각 센싱 블럭 라인과 패드 패턴을 형성하는 단계;
    상기 센싱 블럭 라인 및 패드 패턴을 포함한 전면에 제 2 보호막을 증착하고, 상기 패드 패턴 일부를 노출시키는 단계; 및
    상기 표시 영역의 제 2 보호막 상에 화소 전극과, 상기 패드부에 상기 패드 패턴과 접속하는 투명 전극 패드를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 공통 전극을 형성하는 단계에서, 상기 패드부의 상기 데이터 금속 패드 상에 공통전극 패드 패턴을 더 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  3. 제 2항에 있어서,
    상기 공통 전극과 상기 센싱 블럭 라인은 하프톤 마스크 또는 회절 노광 마스크를 이용하여 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  4. 제 1항에 있어서,
    상기 제 1 보호막은 유기 절연막이며, 상기 제 2 보호막은 무기 절연막인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  5. 표시 영역과 패드부를 갖는 기판을 준비하는 단계;
    상기 기판 상에 일 방향의 게이트 라인과 이와 이격한 공통 라인을 형성하는 단계;
    상기 게이트 라인 및 공통 라인을 포함한 기판 상에, 상기 공통 라인 상부 일부에 제 1 연결홀을 갖는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 금속을 증착하여 이를 패터닝하여, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과, 상기 제 1 연결홀을 통해 상기 공통 라인과 접속된 데이터 금속 연결 패턴 및 상기 패드부에 데이터 금속 패드를 형성하는 단계;
    상기 데이터 라인 및 데이터 금속 연결 패턴을 포함한 상기 표시 영역의 층간 절연막 상에 상기 데이터 금속 연결 패턴을 노출하는 제 1 보호막을 형성하는 단계;
    상기 제 1 보호막 상에, 제 2 보호막, 투명 전극을 차례로 증착하는 단계;
    상기 투명 전극 상에 감광막을 도포하는 단계;
    상기 감광막 상에 반투과부를 갖는 회절 노광 마스크 또는 하프톤 마스크를 이용하여 상기 감광막을 노광 및 현상하여, 상기 데이터 금속 연결 패턴 상은 노출되고, 상기 패드부에는 일부 두께 남아있고, 나머지 부위에서는 전 두께 남아있는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 이용하여, 노출된 상기 데이터 금속 연결 패턴 상의 상기 투명 전극 및 제 2 보호막을 제거하는 단계;
    상기 패드부의 감광막 패턴의 두께를 제거할 정도로 애슁하는 단계;
    상기 패드부의 노출된 투명 전극을 제거하여, 남아있는 투명 전극을 공통 전극으로 정의하는 단계;
    상기 노출된 데이터 금속 연결 패턴과 연결되는 센싱 블럭 라인을 형성하는 단계;
    상기 센싱 블럭 라인을 포함한 공통 전극 및 제 2 보호막 상에 제 3 보호막을 형성하고 상기 데이터 금속 패드를 노출하는 패드 콘택홀을 형성하는 단계;
    상기 표시 영역의 제 3 보호막 상에 화소 전극과 상기 패드 콘택홀에 접속된 투명 전극 패드를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  6. 제 5항에 있어서,
    상기 제 1 보호막은 유기 절연막, 상기 제 2 보호막 및 제 3 보호막은 무기 절연막인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  7. 제 1항 또는 제 5항에 있어서,
    상기 기판을 준비하는 단계는,
    상기 기판 상에 반도체층을 형성하는 단계; 및
    상기 반도체층을 포함한 기판 상에 게이트 절연막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  8. 제 1항 또는 제 5항에 있어서,
    상기 공통 전극은 화소 영역들을 덮도록 형성되며,
    상기 화소 전극은 상기 화소 영역 내에 상기 공통 라인들을 오버랩하는 핑거 형상으로 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  9. 표시 영역과 패드부를 갖는 기판;
    상기 기판 상에 일 방향의 게이트 라인과 이와 이격한 공통 라인;
    상기 공통 라인 상부 일부에 제 1 연결홀을 갖는 상기 기판 상에 형성된 층간 절연막;
    상기 층간 절연막 상에, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과, 상기 제 1 연결홀을 통해 상기 공통 라인과 접속된 데이터 금속 연결 패턴 및 상기 패드부의 데이터 금속 패드;
    상기 데이터 라인 및 데이터 금속 연결 패턴을 포함한 상기 표시 영역의 층간 절연막 상에 상기 데이터 금속 연결 패턴을 노출하는 제 1 보호막;
    상기 제 1 보호막 상에, 상기 데이터 금속 연결 패턴과 접속되는 공통 전극;
    상기 공통 전극 상의 일부와 상기 데이터 금속 패드 상에 형성된 각각 센싱 블럭 라인 및 패드 패턴;
    상기 패드 패턴의 일부에 패드 콘택홀을 갖고, 상기 센싱 블럭 라인 및 패드 패턴을 포함한 전면에 형성된 제 2 보호막; 및
    상기 표시 영역의 제 2 보호막 상에 화소 전극과, 상기 패드부에 상기 패드 패턴과 접속하는 투명 전극 패드를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.
  10. 제 9항에 있어서,
    상기 제 1 보호막은 유기 절연막이며, 상기 제 2 보호막은 무기 절연막인 것을 특징으로 하는 액정 표시 장치.
  11. 표시 영역과 패드부를 갖는 기판;
    상기 기판 상에 일 방향의 게이트 라인과 이와 이격한 공통 라인;
    상기 공통 라인 상부 일부에 제 1 연결홀을 갖는 상기 기판 상에 형성된 층간 절연막;
    상기 층간 절연막 상에, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과, 상기 제 1 연결홀을 통해 상기 공통 라인과 접속된 데이터 금속 연결 패턴 및 상기 패드부의 데이터 금속 패드;
    상기 데이터 라인 및 데이터 금속 연결 패턴을 포함한 상기 표시 영역의 층간 절연막 상에 상기 데이터 금속 연결 패턴을 노출하는 제 1 보호막;
    상기 제 1 연결홀과 연속되는 제 2 연결홀 및 패드 콘택홀을 갖고 상기 표시 영역 및 패드부에 걸쳐 형성된 제 2 보호막;
    상기 표시 영역의 상기 제 2 연결홀을 제외한 제 2 보호막 상에 형성된 공통 전극;
    상기 제 2 연결홀과 제 1 연결홀을 통해 상기 데이터 금속 연결 패턴과 접속된 제 3 라인;
    상기 패드 콘택홀을 제외한 전면에 형성된 제 3 보호막;
    상기 제 3 보호막 상의 각 화소 영역에 화소 전극과 상기 패드부에 상기 데이터 금속 패드와 접속되는 투명 전극 패드를 포함하는 것을 특징으로 하는 액정 표시 장치.
  12. 제 11항에 있어서,
    상기 제 1 보호막은 유기 절연막, 상기 제 2 보호막 및 제 3 보호막은 무기 절연막인 것을 특징으로 하는 액정 표시 장치.
KR1020090135687A 2009-12-31 2009-12-31 액정 표시 장치 및 이의 제조 방법 KR101686094B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135687A KR101686094B1 (ko) 2009-12-31 2009-12-31 액정 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135687A KR101686094B1 (ko) 2009-12-31 2009-12-31 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110078789A true KR20110078789A (ko) 2011-07-07
KR101686094B1 KR101686094B1 (ko) 2016-12-13

Family

ID=44918221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135687A KR101686094B1 (ko) 2009-12-31 2009-12-31 액정 표시 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101686094B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9170687B2 (en) 2012-01-04 2015-10-27 Samsung Display Co., Ltd. Display device including sensor
US10930680B2 (en) 2018-01-16 2021-02-23 Samsung Disploy Co., Ltd. Display apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050042993A (ko) * 2003-11-04 2005-05-11 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20070082959A (ko) * 2006-02-20 2007-08-23 삼성전자주식회사 액정표시패널 및 이를 갖는 액정표시장치
KR20080050679A (ko) * 2006-12-04 2008-06-10 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR20080071489A (ko) * 2007-01-30 2008-08-04 세이코 엡슨 가부시키가이샤 입력 기능 부가 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050042993A (ko) * 2003-11-04 2005-05-11 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20070082959A (ko) * 2006-02-20 2007-08-23 삼성전자주식회사 액정표시패널 및 이를 갖는 액정표시장치
KR20080050679A (ko) * 2006-12-04 2008-06-10 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR20080071489A (ko) * 2007-01-30 2008-08-04 세이코 엡슨 가부시키가이샤 입력 기능 부가 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9170687B2 (en) 2012-01-04 2015-10-27 Samsung Display Co., Ltd. Display device including sensor
US10930680B2 (en) 2018-01-16 2021-02-23 Samsung Disploy Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR101686094B1 (ko) 2016-12-13

Similar Documents

Publication Publication Date Title
US10083881B2 (en) Array substrate for display device and manufacturing method thereof
KR102098220B1 (ko) 표시장치용 표시패널
US20190094591A1 (en) Backplane substrate including in-cell type touch panel, liquid crystal display device using the same, and method of manufacturing the same
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
US20080061296A1 (en) Thin Film Transistor Array Panel for Liquid Crystal Display and Method of Manufacturing the Same
KR101569766B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090089630A (ko) 평판 표시 장치 및 그 제조방법
JP2007116164A (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
US20210225972A1 (en) Array substrate, display apparatus, and method of fabricating array substrate
KR20130101330A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101695285B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR102157689B1 (ko) 평판 표시장치용 박막 트랜지스터 어레이 기판
KR102059788B1 (ko) 액정표시장치 및 그의 제조방법
KR102233457B1 (ko) 표시장치 및 그 제조방법
KR20160073691A (ko) 박막 표시판 및 이를 포함하는 액정 표시 장치
WO2011021425A1 (ja) アレイ基板、その製造方法及び表示装置
US9081243B2 (en) TFT substrate, method for producing same, and display device
KR101686094B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101409704B1 (ko) 액정표시장치 및 그 제조 방법
KR102410396B1 (ko) 수평 전계형 액정 표시장치 및 그 제조방법
KR101087242B1 (ko) 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
KR20060127645A (ko) Ｃｍｏｓ-ｔｆｔ 어레이 기판 및 그 제조방법
KR20080096879A (ko) 액정표시장치와 그 제조방법
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
KR101009666B1 (ko) 액정표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 4