WO2010146737A1

WO2010146737A1 - 表示パネル用基板および表示装置

Info

Publication number: WO2010146737A1
Application number: PCT/JP2010/001036
Authority: WO
Inventors: 金子誠二
Original assignee: シャープ株式会社
Priority date: 2009-06-16
Filing date: 2010-02-18
Publication date: 2010-12-23
Also published as: US20120086019A1

Abstract

光の受光量に応じて異なる電流値を流すＰＩＮダイオード（２１）と、ＰＩＮダイオード（２１）上に形成された第１の無機絶縁膜（１１）と、第１の無機絶縁膜１１上に形成され、ＰＩＮダイオード（２１）に接続されたメタル電極（１２ｃ）・（１２ｄ）と、メタル電極（１２ｃ）・（１２ｄ）上に形成された有機絶縁膜（１４）と、有機絶縁膜（１４）上に形成された透明画素電極（１５）と、有機絶縁膜（１４）と第１の無機絶縁膜（１１）との間に介在し、ＰＩＮダイオード（２１）のＩ層（８ｄ）に対して部分的に重畳し、部分的に開口するようにパターニングされた導電膜（１３）とを、画素内に備える。

Description

表示パネル用基板および表示装置

　本発明は、受光素子（光センサ）を備えた表示パネル用基板と、この表示パネル用基板を備えた表示装置に関するものである。

　近年、複数の画素を有する表示装置の表示領域に一定間隔で複数の光センサを配置し、しかもその光センサを、対応する画素の内部に設けた表示装置が開発されている。これらの表示装置には、通常の表示機能に加えて、上記光センサの光量検知機能を利用して、例えば、入力用のペンまたは人の指などでパネル表面を触れると、その触れた位置を検出することのできるタッチパネル（エリアセンサ）機能などを持たせることができる。

　このような表示装置に具備される光センサとしては、例えば、ＰＩＮフォトダイオードなどがある。ＰＩＮフォトダイオードの構造は、基板に対し、Ｐ層、Ｉ層、Ｎ層をこの順に積層した縦型構造と、基板上に、Ｐ層、Ｉ層、Ｎ層を面内方向に並べた横型（ラテラル）構造とに分けることができる。なお、Ｐ層は、Ｐ型の不純物濃度が高い半導体層であり、Ｉ層は、真性半導体層または不純物濃度が低い半導体層であり、Ｎ層は、Ｎ型の不純物濃度が高い半導体層である。

　その中で、ラテラル構造は、Ｐ層、Ｉ層およびＮ層の各層が互いに重なりを持たない構造であるため、各層間の寄生容量が小さくなる結果、センシング速度が縦型構造より速くなるというメリットを有するため、よく用いられている。

　また、上記ラテラル構造は、上記基板上に形成される他の素子などと同じプロセスを用いて容易に製造することができるというメリットも有している。

　例えば、特許文献１には、光センサとして、ＰＩＮフォトダイオードが用いられた構成の液晶表示装置について記載されている。

　図１５に基づき上記液晶表示装置について説明すれば、以下のとおりである。

　アレイ基板１１４の素子形成面１１４ａには、バックライトから表示部１２３のＴＦＴ素子１５０へ入射される光Ｌ１を遮断するための遮光膜１４１と、バックライトから受光部１２４のＰＩＮダイオード１４５へ入射される光Ｌ１を遮断するための遮光膜１４２が形成されている。

　上記両遮光膜１４１、１４２の上側には、素子形成面１１４ａ略全面を覆うように堆積されたシリコン酸化膜等からなる絶縁膜１４３が形成されている。

　上記絶縁膜１４３の上面であって、上記遮光膜１４１の上方にはＴＦＴ素子１５０を構成する半導体層１４４（Ｐ型のチャネル領域１４４ｃ・Ｎ型のソース領域およびドレイン領域１４４ｓ・１４４ｄ）が形成されている。

　また、絶縁膜１４３の上面であって、上記遮光膜１４２の上方には光センサとしてのＰＩＮダイオード１４５（多結晶半導体のＩ型領域１４５ｉ・Ｎ型領域１４５ｎおよびＰ型領域１４５ｐ）が形成されている。

　半導体層１４４およびＰＩＮダイオード１４５の上側には、素子形成面１１４ａ略全面を覆うように堆積されたシリコン酸化膜等からなるゲート絶縁膜１４６が形成されている。このゲート絶縁膜１４６の上面であって、半導体層１４４のチャネル領域１４４ｃの上方には、ゲート電極１４７が形成されている。

　また、このゲート電極１４７上には、シリコン酸化膜等からなる第１層間絶縁膜１５１がゲート絶縁膜１４６を覆うように形成されている。

　また、上記半導体層１４４のソース領域１４４ｓ上とドレイン領域１４４ｄ上には、コンタクトホールＨ１・Ｈ２がそれぞれ形成されており、コンタクトホールＨ１内には、ソース領域１４４ｓに電気的に接続されたデータ線Ｌｙが、コンタクトホールＨ２内には、ドレイン領域１４４ｄに電気的に接続されたドレイン電極１５２が形成されている。

　また、ＰＩＮダイオード１４５のＮ型領域１４５ｎとＰ型領域１４５ｐ上には、コンタクトホールＨ３・Ｈ４がそれぞれ形成されており、コンタクトホールＨ３内には、Ｎ型領域１４５ｎに電気的に接続された第１電極１５３が、コンタクトホールＨ４内には、Ｐ型領域１４５ｐに電気的に接続された第２電極１５４が形成されている。

　これらデータ線Ｌｙ、ドレイン電極１５２、第１および第２電極１５３、１５４上には、第１層間絶縁膜１５１を覆うようにシリコン酸化膜等からなる第２層間絶縁膜１５５が形成されており、上記第２層間絶縁膜１５５上には、アクリル樹脂等からなる有機平坦化膜１５６が形成されている。

　上記ドレイン電極１５２の上側には、ビアホール１５８が形成されており、このビアホール１５８内およびＰＩＮダイオード１４５が形成されている領域の上方であるコレステリック液晶層１５７上には、ＩＴＯ等の光透過性の導電材料からなる画素電極１５９が画素毎に形成されている。なお、この画素電極１５９は、ビアホール１５８を介してドレイン電極１５２に接続されている。

　そして、アレイ基板１１４と各色のフィルタ層１３３（赤色フィルタ層１３３Ｒのみ図示）が備えられたカラーフィルター基板１１５とは、画素電極１５９と対向電極１６１とが互いに向かい合うように配置されて、その画素電極１５９と対向電極１６１との間には、ネマティック液晶１１７が封入されている。

　上記構成によれば、上記画素電極１５９と上記データ線Ｌｙなどの各信号線との間に比較的低誘電率を示す有機平坦化膜１５６を設けることにより、寄生キャパシタの容量値を低減することができる。

　また、上記画素電極１５９と上記各信号線とを重畳できることやＰＩＮダイオード１４５の形成領域上に設けられたコレステリック液晶層１５７により特定波長の光（赤色の光Ｌｒ）のみを反射させることができるので、開口率や光の利用効率を向上させた液晶表示装置を実現することができる。

　また、特許文献２には、ＴＦＴ素子上に形成される平坦化膜の比誘電率を小さくすることで、液晶中の水分或いはシール接着剤の隙間より進入した水分によって発生する分極を抑制することができ、特に、比誘電率が５以下、好ましくは４以下の物質を用いることで分極を発生しにくくすることができると記載されている。

　また、特許文献３には、有機保護膜との接触面と非接触面とで異なる形態で形成された無機絶縁膜（例えば、有機保護膜との接触面が凹凸形態を有する）を備えることにより、有機膜と無機膜との間の分離現象を防止することのできる構成について開示されている。

日本国公開特許公報「特開２００８－１５８２７２号公報（２００８年７月１０日公開）」日本国公開特許公報「特開平１１－２７４５１０号公報（１９９９年１０月８日公開）」日本国公開特許公報「特開２００７－１１６１６４号公報（２００７年５月１０日公開）」

　しかしながら、本発明者らは、上記特許文献１の構成において、上記アレイ基板１１４上に形成された光センサであるＰＩＮダイオード１４５を長時間駆動させた場合、その光電流特性が劣化し、信頼性に問題が生じることに気付いた。

　これは、上記画素電極１５９に印加された電圧に起因して有機平坦化膜１５６に電荷が蓄積される結果、その電荷が容量カップリングによって、上記ＰＩＮダイオード１４５に影響を与えることによるものと考えられる。

　また、特許文献２に記載されている比誘電率が４以下の有機絶縁膜（有機平坦化膜）は、既に一般化されており、このような有機絶縁膜（有機平坦化膜）を用いたとしても、上記信頼性の問題を解決するのは、困難である。

　また、特許文献３に記載されている構成を用いて、有機膜と無機膜との間の分離現象を防止できたとしても、上記信頼性の問題を解決するのは、困難である。

　本発明は、上記の問題点に鑑みてなされたものであり、有機絶縁膜（有機平坦化膜）を用いた構成であっても、光電流特性の劣化を抑制することができ、信頼性の向上された受光素子（光センサ）を備えた表示パネル用基板および上記表示パネル用基板を備えた表示装置を提供することを目的とする。

　本発明の表示パネル用基板は、上記の課題を解決するために、複数の画素を有する表示パネル用基板において、光の受光量に応じて異なる電流値を流す受光素子と、上記受光素子上に形成された第１の無機絶縁膜と、上記第１の無機絶縁膜上に形成され、上記受光素子に電気的に接続された配線と、上記配線上に形成された有機絶縁膜と、上記有機絶縁膜上に形成された透明画素電極と、上記有機絶縁膜と上記第１の無機絶縁膜との間に介在し、上記受光素子の受光部に対して部分的に重畳し、部分的に開口するようにパターニングされた導電膜とを画素内に備えることを特徴としている。

　上記構成によれば、配線と透明画素電極との間に有機絶縁膜が介在することになるので、配線と透明画素電極との間に発生する寄生キャパシタの容量値を低減することができる。

　しかしながら、この構成では、上述したとおり、上記透明画素電極に印加された電圧に起因して上記有機絶縁膜に電荷が蓄積される結果、その電荷が容量カップリングによって受光素子の光電流特性を劣化させるという不具合が生じてしまう。

　そこで、上記構成では、上記有機絶縁膜と上記受光素子との間、より具体的には、上記有機絶縁膜と上記第１の無機絶縁膜との間に介在し、上記受光素子の受光部に対して部分的に重畳し、部分的に開口するようにパターニングされ、所定の電圧を印加するための導電膜が設けられている。そのため、上記有機絶縁膜に電荷蓄積が生じたとしても、その電荷が容量カップリングによって、上記受光素子の受光部へ及ぼす影響を抑制することができる。

　よって、有機絶縁膜を用いた構成であり、上記受光素子を長時間駆動させた場合であっても、上記受光素子の光電流特性の劣化を抑制することができ、信頼性の向上された受光素子を備えた表示パネル用基板を実現することができる。

　また、上記受光素子の受光部上に設けられた上記導電膜は、部分的に開口しているため、受光素子側へ光を導くことができる。

　なお、上記有機絶縁膜は、有機物を主成分とする絶縁膜を示し、有機物のみからなる絶縁膜や必要に応じて無機物が添加された絶縁膜である。

　本発明の表示パネル用基板は、以上のように、光の受光量に応じて異なる電流値を流す受光素子と、上記受光素子上に形成された無機絶縁膜と、上記無機絶縁膜上に形成され、上記受光素子に接続された配線と、上記配線上に形成された有機絶縁膜と、上記有機絶縁膜上に形成された透明画素電極と、上記有機絶縁膜と上記無機絶縁膜との間に介在し、上記受光素子の受光部に対して部分的に重畳し、部分的に開口するようにパターニングされた導電膜とを画素内に備える構成である。

　また、本発明の表示パネル用基板は、以上のように、光の受光量に応じて異なる電流値を流す受光素子と、上記受光素子に対する光の入射経路上に形成された有機絶縁膜と、上記入射経路において上記有機絶縁膜よりも上記受光素子側に介在するように形成され、上記受光素子の受光部に対して部分的に重畳し部分的に開口するようにパターニングされた導電膜とを備えている構成である。

　また、本発明の表示装置は、以上のように、上記表示パネル用基板を備えている構成である。

　それゆえ、有機絶縁膜（有機平坦化膜）を用いた構成であっても、光電流特性の劣化を抑制することができ、信頼性の向上された受光素子（光センサ）を備えた表示パネル用基板を実現することができるという効果を奏する。

　また、明るい表示品位を示すとともに、タッチパネル（エリアセンサ）機能を有する高信頼性の表示装置を実現することができるという効果を奏する。

本発明の実施の形態１の表示パネル用基板が備えられた液晶表示装置の概略構成を示す断面図である。（ａ）は、図１の表示パネル用基板に備えられたＰＩＮダイオードをメタル配線網の形成面側から見た平面図であり、（ｂ）～（ｆ）はその変形例を示す平面図である。（ａ）は、図２の（ａ）のＡ－Ａ’断面図であり、（ｂ）は、比較例における（ａ）に対応する断面図である。（ａ）は、有機絶縁膜におけるリーク電流の使用環境温度依存性を示す図であり、（ｂ）は、無機絶縁膜におけるリーク電流の使用環境温度依存性を示す図である。図３の（ｂ）に示す比較例の表示パネル用基板に備えられたＰＩＮダイオードにおける光電流特性の経時変化を示すグラフである。図３の（ａ）に示す実施の形態１の表示パネル用基板に備えられたＰＩＮダイオードにおける光電流特性の経時変化を示すグラフである。ＰＩＮダイオードにおける光電流の電圧依存性を測定するための測定条件を示す図である。ＰＩＮダイオードにおける光電流の電圧依存性を示すグラフである。図１の表示パネル用基板において、赤色・緑色・青色の各画素からなる１画素ユニットの回路構成の一例を示す回路図である。図１の表示パネル用基板において、赤色・緑色・青色の各画素からなる１画素ユニットの回路構成の他の一例を示す回路図である。図１０に示す回路構成において、メタル配線網バスラインをリセット信号線と行選択信号線とが延びる方向に取り出した一例を示す図である。図１０に示す回路構成において、メタル配線網バスラインをソース信号線（電源供給線）とソース信号線（出力信号線）とが延びる方向に取り出した一例を示す図である。本発明の実施の形態２の表示パネル用基板に備えられたＰＩＮダイオードをメタル配線網の形成面側から見た平面図である。図１３のＢ－Ｂ’断面図である。従来の液晶表示装置において、画素における表示部と受光部とを示す要部断面図である。

　以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。

　〔実施の形態１〕
　以下、図１～１２に基づき、本発明における表示パネル用基板としてのアクティブマトリクス基板１、及び表示装置としての液晶表示装置１９の構成について説明する。

　なお、本発明の表示装置は液晶表示装置１９に限らず、例えば有機ＥＬ表示装置などとしても具現化することもできる。

　図１に図示されているように、液晶表示装置１９は、アクティブマトリクス基板１と、これに対向するように配置されたカラーフィルター基板２とを備え、これらの基板１・２の間に液晶層３がシール材によって封入された構成を有する液晶表示パネル１８を備えている。

　さらに、液晶表示装置１９は、液晶表示パネル１８へ向かって光を照射するバックライトユニット４を備えている。

　なお、カラーフィルター基板２のガラス基板１７には、図示されてないカラーフィルター層や共通電極、配向膜などが形成されており、カラーフィルター層の形成面の反対側には、偏光板１６ａが設けられている。

　一方、アクティブマトリクス基板１のバックライトユニット４と対向する面側にも偏光板１６ｂが設けられている。

　以下、アクティブマトリクス基板１の構成について、詳しく説明する。

　アクティブマトリクス基板１には、マトリクス状に配置された多数の透明画素電極１５によって構成される表示領域が備えられている。

　各透明画素電極１５が形成されている領域には、図１に図示されているように、透明画素電極１５を制御するためのアクティブ素子としての画素ＴＦＴ２０と、タッチパネル機能を実現するための受光素子としてのＰＩＮダイオード２１とが備えられている。

　上記構成によれば、画素ＴＦＴ２０により、透明画素電極１５に所望の画像を表示するための電圧を印加することができるとともに、光の受光量に応じて異なる電流値を流すＰＩＮダイオード２１によって、例えば、指やペンなどによってタッチされたことを検出することができる。

　以上のように、画素ＴＦＴ２０とＰＩＮダイオード２１とが同一基板上に形成されているアクティブマトリクス基板１を備えたタッチパネル（エリアセンサ）機能付き液晶表示装置１９においては、抵抗膜方式や静電容量方式などのタッチパネル付き液晶表示装置に比べ、薄型化や製造コストの低減を図ることができる。

　すなわち、アクティブマトリクス基板１には、複数の透明画素電極１５と、各透明画素電極１５に接続された画素ＴＦＴ２０と、光の受光量に応じて異なる電流値を流す複数のＰＩＮダイオード２１とが備えられている。

　なお、画素ＴＦＴ２０は、各透明画素電極１５によって形成される画素毎に設けられているが、ＰＩＮダイオード２１は、必ずしも全ての画素に設ける必要はなく、タッチされた位置を検出するために求められる解像度との兼ね合いにより、必要な画素に設ければよい。

　液晶表示装置１９は、赤色・緑色・青色の画素から構成されており、本実施の形態においては、青色に対応する画素にのみ、ＰＩＮダイオード２１を設け、ＰＩＮダイオード２１に接続されたトランジスタや容量などは、赤色・緑色に対応する画素に設けているが（後述する図９および図１０参照）、これに限定されることはない。

　なお、本実施の形態においては、光センサとしてのセンシング速度が高い受光素子を備えたアクティブマトリクス基板１を比較的容易に製造するという観点から、図１に図示されているようなＰ層８ｅ、Ｉ層８ｄおよびＮ層８ｆの各層が互いに重なりを持たない構造を有するＰＩＮダイオード２１を用いているが、これに限定されることはない。

　よって、受光素子としては、上記受光素子に備えられた受光部における、光の受光量に応じて異なる電流値を流すものであればよく、例えば、ＣＣＤ、ＣＭＯＳ、ＰＮダイオード、フォトトランジスタなどを用いることもできる。

　以下、アクティブマトリクス基板１上に、画素ＴＦＴ２０とＰＩＮダイオード２１とを同時に形成するプロセスを説明しつつ、アクティブマトリクス基板１の構成について詳しく説明する。

　本実施の形態においては、アクティブマトリクス基板１を構成するための基板として、ガラス基板５を用いている。ただし、アクティブマトリクス基板１を構成するための基板としては、ガラス基板５以外にも、石英基板やプラスチック基板などを用いることもできる。

　ガラス基板５において、画素ＴＦＴ２０とＰＩＮダイオード２１とが形成される面には、バックライトユニット４から出射された光が、画素ＴＦＴ２０とＰＩＮダイオード２１とに入射するのを遮断するための遮光膜６・６がそれぞれ形成される。

　各遮光膜６・６の上側には、各遮光膜６・６とガラス基板５を覆うようにベースコート膜７が形成される。

　ベースコート膜７としてはシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜などの絶縁性無機物質からなる膜、あるいはこれらを適宜組み合わせた積層膜を用いることが可能であり、本実施の形態においては、シリコン酸化膜を用いた。これらの膜は、ＬＰＣＶＤ法、プラズマＣＶＤ法、スパッタ法等により堆積させて形成することができる。

　なお、ベースコート膜７は、ガラス基板５からの不純物拡散やレーザ照射時の発熱によるガラス基板５へのダメージを防ぐための膜でもある。

　ベースコート膜７の上面における、各遮光膜６・６の上方となる領域に、それぞれ画素ＴＦＴ２０とＰＩＮダイオード２１とが形成される。

　すなわち、図１に図示されているように、ベースコート膜７は、上述した遮光膜６・６と、画素ＴＦＴ２０及びＰＩＮダイオード２１との間において、層間膜となっている。

　なお、画素ＴＦＴ２０及びＰＩＮダイオード２１の形成プロセスは次のとおりである。

　先ず、ベースコート膜７上の、各遮光膜６・６の上方となる領域に、ＬＰＣＶＤ法、プラズマＣＶＤ法、スパッタ法等により、後から多結晶半導体膜８となる非単結晶半導体薄膜がそれぞれ形成される。

　なお、上記非単結晶半導体薄膜としては、非晶質シリコン、多結晶シリコン、非晶質ゲルマニウム、多結晶ゲルマニウム、非晶質シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウム、非晶質シリコン・カーバイド、多結晶シリコン・カーバイドなどを用いることができる。本実施の形態では、非晶質シリコンを用いている。

　続いて、上記非単結晶半導体薄膜が結晶化されることにより、多結晶半導体膜８となる。結晶化の際にはレーザビーム、電子ビームなどが使用可能であり、本実施の形態ではレーザビームを用いて結晶化を行った。

　次に、多結晶半導体膜８を、遮光膜６の形成領域に応じてフォトリソグラフィ法によりパターニングをする。

　そして、画素ＴＦＴ２０を形成する領域における、多結晶半導体膜８の中央には、Ｐ型のチャネル領域８ａが形成され、その両側には、Ｎ型のソース領域８ｂとＮ型のドレイン領域８ｃとがそれぞれ形成される。

　一方、ＰＩＮダイオード２１を形成する領域における、多結晶半導体膜８の中央には、真性半導体層または不純物濃度が相対的に低い半導体層であるＩ層８ｄが形成され、その両側には、Ｐ型の不純物濃度が相対的に高い半導体層であるＰ層８ｅと、Ｎ型の不純物濃度が相対的に高い半導体層であるＮ層８ｆとがそれぞれ形成される。

　次に、ガラス基板５の上側全面に、堆積されたシリコン酸化膜などからなるゲート絶縁膜９が形成され、ゲート絶縁膜９によって、多結晶半導体膜８が覆われる。

　本実施の形態においては、ゲート絶縁膜９によって、ＰＩＮダイオード２１を形成する領域における、多結晶半導体膜８も覆われているが、画素ＴＦＴ２０を形成する領域における、多結晶半導体膜８のみを覆うようにすることもできる。

　その後、ゲート絶縁膜９の上には、例えば、導電膜として、ＴａＮ膜と、Ｗ膜とを積層する。なお、本実施の形態においては、上記導電膜としてＴａＮ膜と、Ｗ膜とが積層された膜を用いているが、これに限定されることはなく、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄなどから選ばれた元素、あるいは上記元素を主成分とする合金材料もしくは化合物材料により上記導電膜を形成してもよい。また、多結晶シリコンなどに代表される半導体膜にリン、ボロンなどの不純物をドーピングしたものにより上記導電膜を形成してもよい。

　そして、上記導電膜を、フォトリソグラフィ法により形成したレジストパターン（図示せず）をマスクにしてエッチングすることによりパターニングし、ゲート電極１０が形成される。

　次に、ゲート電極１０の上面とゲート電極１０が形成されてないゲート絶縁膜９の上面とを覆うように、堆積されたシリコン酸化膜等からなる第１の無機絶縁膜１１が形成される。

　その後に、ゲート絶縁膜９と第１の無機絶縁膜１１とを貫通するコンタクトホールが、Ｎ型のソース領域８ｂ上、Ｎ型のドレイン領域８ｃ上、Ｐ層８ｅ上及びＮ層８ｆ上にそれぞれ形成される。

　そして、スパッタ法などにより、ガラス基板５の上側全面に導電膜が形成される。

　上記導電膜としては、例えば、アルミニウム等からなる導電膜を用いることができるが、これに限定されることはなく、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄなどから選ばれた元素、あるいは前記元素を主成分とする合金材料もしくは化合物材料を用い、必要に応じてこれらの適宜組合せによる積層構造として形成してもよい。本実施の形態では、アルミニウムを用いている。

　なお、上記導電膜は、フォトリソグラフィ法により形成したレジストパターン（図示せず）をマスクとしてエッチングすることにより所望の形状にパターニングされ、画素ＴＦＴ２０のＮ型のソース領域８ｂ及びＮ型のドレイン領域８ｃにそれぞれ電気的に接続されるソース電極１２ａ及びドレイン電極１２ｂとなる。

　また、上記導電膜は、同様に、ＰＩＮダイオード２１のＰ層８ｅ及びＮ層８ｆにそれぞれ電気的に接続されるメタル電極（配線）１２ｃ・１２ｄともなる。

　さらに、上記導電膜は、同様に、ＰＩＮダイオード２１のＩ層８ｄの上方に形成されるメタル配線網１３ともなる。メタル配線網１３については後述する。

　次に、第１の無機絶縁膜１１、ソース電極１２ａ、ドレイン電極１２ｂ、メタル電極１２ｃ・１２ｄおよびメタル配線網１３を覆うように、透明有機絶縁膜１４がスピンコーティングまたはスリットコーティングなどにより形成される。

　その後、ドレイン電極１２ｂ上に、透明有機絶縁膜１４を貫通するビアホールが形成される。上記ビアホールは、透明有機絶縁膜１４が感光性である場合は、露光・現像工程によって形成することができ、非感光性である場合には、例えば、ドライエッチング法によって形成することができる。

　なお、本実施の形態においては、透明有機絶縁膜１４として、アクリル系絶縁膜を用いた。

　無機絶縁膜ではなく、有機絶縁膜を用いることにより、上述したコーティング法などを用いて、クラックなどを生じることなく、容易に厚膜化することが可能であるとともに、一般に有機絶縁膜は無機絶縁膜よりも誘電率が低いため、例えば、配線と電極間に生じる寄生容量を抑制することができる。

　また、有機絶縁膜は、容易に厚膜化することができることから、下部膜の段差を容易に平坦化できる。

　また、有機絶縁膜には、クラックなどを生じることなく、厚膜化することが可能であれば、例えば、シロキサンポリマーなどの無機物が含有されていてもよい。

　最後に、透明有機絶縁膜１４上に、ＩＴＯ、ＩＺＯなどの透明導電膜がスパッタ法などにより形成され、フォトレジストを用いて所望のパターンにパターニングされ、透明画素電極１５が形成される。

　なお、透明画素電極１５は、図示されているように、ドレイン電極１２ｂと電気的に接続されている。

　さらに、図示されてないが、透明画素電極１５上には、配向膜が形成される。

　アクティブマトリクス基板１において、ソース電極１２ａ、ドレイン電極１２ｂ、メタル電極１２ｃ・１２ｄとメタル配線網１３とは、同一の材料で形成されていることが好ましい。この構成によれば、上述のとおり同一層をパターニングすることにより、ソース電極１２ａ、ドレイン電極１２ｂ、メタル電極１２ｃ・１２ｄと同時にメタル配線網１３を形成することができ、工程が増加することを回避できるからである。

　図２の（ａ）は、図１に図示されたＰＩＮダイオード２１をメタル配線網１３の形成面側から見た平面図である。

　メタル配線網１３は、ＰＩＮダイオード２１の主にＩ層８ｄの上方に形成されており、図２の（ａ）に示すとおり、格子状にパターニングされた平面形状を有している。そのため、メタル配線網１３は、Ｉ層８ｄに対して重畳する重畳部１３ａと、Ｉ層８ｄに対して開口する開口部１３ｂとを有するようにパターニングされているといえる。そして、メタル配線網１３は、上述のとおり導電膜をパターニングして形成された部材であることから、導電性を有するものである。

　このメタル配線網１３は、開口部１３ｂをとおして、透明画素電極１５側から入射した光をＰＩＮダイオード２１側へ通過させることになる（導光機能）。これにより、ＰＩＮダイオード２１における光検知機能を維持させることができる。

　また、メタル配線網１３は、導電性を有する重畳部１３ａにより、透明有機絶縁膜１４において発生した電荷の容量カップリングに起因するＰＩＮダイオード２１のＩ層８ｄに与える影響を抑制することができる（電荷影響抑制機能）。

　メタル配線網１３によるこれらの機能により、より信頼性の向上されたＰＩＮダイオード２１を備えたアクティブマトリクス基板１を実現することができる。

　なお、メタル配線網１３の平面形状は、図２の（ａ）に示した形状に限らず、例えば図２の（ｂ）に示した格子状や、図２の（ｃ）～図２の（ｆ）に示したスリット状など、Ｉ層８ｄに対して部分的に重畳し、部分的に開口するようにパターニングされた形状であればよい。ただし、メタル配線網１３の平面形状を格子状とすることにより、重畳部１３ａと開口部１３ｂとが分散して配置されることになることから、ＰＩＮダイオード２１の受光部全域に対して導光機能及び電荷影響抑制機能をより均一に発揮できるようになることから、格子状は好適な形状の一つであるといえる。

　重畳部１３ａ及び開口部１３ｂの形状、面積、配置などは、導光機能及び電荷影響抑制機能を考慮して最適化すればよい。

　以下、図３に基づいて、透明有機絶縁膜１４の電荷蓄積がＰＩＮダイオード２１のＩ層８ｄに与える影響について説明する。

　図３の（ａ）は、図２の（ａ）のＡ－Ａ’断面図であり、本実施の形態のアクティブマトリクス基板１において、ＰＩＮダイオード２１が形成されている領域の概略構成を示す図である。

　一方、図３の（ｂ）は、比較例として、上記図３の（ａ）からメタル配線網１３を省いた構成を示す図である。

　透明有機絶縁膜１４は、上述した各種ＣＶＤ法などにより形成された無機絶縁膜に比べると、緻密ではない。

　透明有機絶縁膜１４上に形成された透明画素電極１５には、画像を表示するための所定の電圧が印加されるため、透明有機絶縁膜１４に電荷が蓄積され、その電荷が容量カップリングによって、ＰＩＮダイオード２１のＩ層８ｄに影響を与える。

　このような影響を抑制するため、本実施の形態のアクティブマトリクス基板１においては、図３の（ａ）に図示されているように、メタル配線網１３が、第１の無機絶縁膜１１と透明有機絶縁膜１４との間に、ＰＩＮダイオード２１のＩ層８ｄを覆うように設けられている。

　なお、メタル配線網１３は、開口部１３ｂを有しているが、開口部１３ｂの上方で発生した電荷の影響についても、その開口部１３ｂに隣接する重畳部１３ａによって、十分抑制することは可能である。

　一方、図３の（ｂ）の比較例においては、メタル配線網１３が設けられておらず、上記影響を抑制することができない。

　一般的に、透明有機絶縁膜１４などの有機絶縁膜は、その使用環境によって、絶縁性が保持されずに微小なリーク電流が生じる場合がある。

　例えば、上記有機絶縁膜の使用環境温度が高くなるに連れて、リーク電流が増加していく傾向にある。

　図４（ａ）は、上記有機絶縁膜におけるリーク電流の使用環境温度依存性を示しており、図４（ｂ）は、無機絶縁膜におけるリーク電流の使用環境温度依存性を示している。

　図４（ａ）に図示されているように、上記有機絶縁膜においては、使用環境温度がＡからＥへと上昇するに連れて、そのリーク電流も増加しているが、一方、図４（ｂ）に図示されているように、無機絶縁膜においては、使用環境温度がＡからＥへと上昇しても、そのリーク電流は増加することなく、略変わらない。

　本実施の形態に用いられている透明有機絶縁膜１４も、使用環境温度の上昇に伴い、そのリーク電流が増加する傾向にあることから、透明画素電極１５とメタル電極１２ｃ・１２ｄ及びＩ層８ｄとにおける電位差により、透明有機絶縁膜１４内へ電荷が移動し、透明有機絶縁膜１４に電荷の蓄積が生じる。

　このように透明有機絶縁膜１４に蓄積された電荷は、以下に示すメカニズムにより、ＰＩＮダイオード２１の光電流特性に悪影響を及ぼす。

　ＰＩＮダイオード２１に所定の電圧を印加すると、ＰＩＮダイオード２１に備えられた半導体層には空乏層領域が形成される。そして、この空乏層領域に光が照射されることによって、ＰＩＮダイオード２１には光電効果による光電流が流れるようになっている。

　しかしながら、透明有機絶縁膜１４に電荷が蓄積されると、この蓄積された電荷の容量カップリングによって、ＰＩＮダイオード２１に所定の電圧を印加しても、所望の空乏層領域を得ることができず、所望の光電流量を得られなくなる。

　これに対し、本実施の形態においては、メタル配線網１３を設け、さらには、メタル配線網１３に所定の電圧印加を行う事により、上述した悪影響を抑制することができる。

　上記構成によれば、透明有機絶縁膜１４内の電荷移動を抑制することができる。

　また、電荷の存在位置よりもＰＩＮダイオード２１に近い場所に、メタル配線網１３が設けられているため、ＰＩＮダイオード２１は蓄積された電荷の影響を受けずに、メタル配線網１３に印加される電圧（詳しくは後述するＰＩＮダイオード２１の最良の特性を得ることのできる電圧）の影響のみを受ける構成となっている。

　図５は、上記図３の（ｂ）に示した比較例において、ＰＩＮダイオードに動作電圧印加時の光電流特性の経時変化の様子を示す図である。

　また、図６は、上記図３の（ａ）に示した本実施の形態のアクティブマトリクス基板１に備えられたＰＩＮダイオード２１に動作電圧印加時の光電流特性の経時変化の様子を示す図である。ただし、図６は、実験の便宜上、図３の（ａ）のメタル配線網１３の代わりに、開口部１３ｂを有さず透光性を有する導電部材を配置した構成において確認した結果である。メタル配線網１３を用いた構成と上記透光性を有する導電部材を用いた構成とでは、開口率が異なるため、光電流特性において完全に同一であるとはいえないが、光電流特性の経時変化としては同じ傾向がみられるものと考えられる。

　上記図５および図６は、何れも上記それぞれのＰＩＮダイオード２１に一定の強さの光を照射しながら、光ダイオード特性（印加電圧の変化に対する光電流変化）の経時変化（初期状態、及び照射時間１分から１０００分まで。）を測定した結果を示している。なお、上記図５および図６の横軸はＰＩＮダイオード２１に印加する電圧を示し（マイナス（－）は逆バイアスであること意味する。）、縦軸はＰＩＮダイオード２１に流れる光電流を示す（「１Ｅ－１０」は１×１０^－１０を意味する）。

　図５に図示されているように、比較例（メタル配線網１３を省いた構成）においては、時間の経過に伴い、光電流値が低下するといったＰＩＮダイオード２１の特性劣化が生じている。

　この原因は、上述したように、透明画素電極１５と第１の無機絶縁膜１１との間に存在する透明有機絶縁膜１４に蓄積電荷が生じた結果によるものと考えられる。

　一方、本実施の形態のアクティブマトリクス基板１に備えられたＰＩＮダイオード２１においては、図６に図示されているように、時間の経過に伴う光電流値の低下は生じない。

　これは、図３の（ａ）に図示されているように、メタル配線網１３が、透明有機絶縁膜１４とＰＩＮダイオード２１のＩ層８ｄとの間に、Ｉ層８ｄを覆うように形成され、かつ所望の電圧が印加されていることにより、透明有機絶縁膜１４に生じた蓄積電荷のＰＩＮダイオード２１への影響を抑制することができるからである。

　なお、図６に示すＰＩＮダイオード２１の逆バイアス印加時の光電流特性においては、光電流が逆バイアスに対して出来るだけフラットとなる事が望ましい。

　本実施の形態においては、透明有機絶縁膜１４に生じた蓄積電荷のＰＩＮダイオード２１への影響の抑制を最大化するため、図２の（ａ）に図示されているように、メタル配線網１３が、Ｉ層８ｄの全面に形成しているが、メタル配線網１３をＩ層８ｄの一部に設けても、上記抑制効果は得られる。

　次に、メタル配線網１３に印加する電圧条件について説明する。

　メタル配線網１３に印加する電圧条件を検討するために、図７に示した条件下において、ＰＩＮダイオード２１の電圧依存性に関する測定を行った。なお、測定の便宜上、用いた構成は上記比較例に対応するものである。この構成において、メタル電極１２ｃ（ＰＩＮダイオード２１のアノード）に－７Ｖ、メタル電極１２ｄ（ＰＩＮダイオード２１のカソード）に－７Ｖを印加し、ある一定量の光を透明画素電極１５を介してＰＩＮダイオード２１へ照射しつつ、透明画素電極１５の電圧Ｖｉｔｏを－２０Ｖ～＋２０Ｖの範囲で変化させた。

　その結果、ＰＩＮダイオード２１に流れる光電流は図８に示すとおり変化した。ＰＩＮダイオード２１の検知能力を向上するためには、受光量が同じ条件下においてより大きな電流値を示す条件を選択することが望ましい。したがって、本測定結果においては、図８より、Ｖｉｔｏを０Ｖ付近（例えば、－５Ｖ～＋７Ｖ）に設定することが好適であるといえる。

　なお、上述のとおり、本測定に用いた構成は上記比較例に対応するものであるが、さらにメタル配線網１３を加えた本実施の形態の構成（図３の（ａ））では、メタル配線網１３の電圧を上記Ｖｉｔｏのように変化させることにより、メタル配線網１３に設定する電圧の最適条件を見出せばよいことになる。

　すなわち、アクティブマトリクス基板１において、メタル配線網１３に印加する電圧は、ＰＩＮダイオード２１のＩ層８ｄがある一定の受光量を示す場合に、ＰＩＮダイオード２１に流れる電流値が最も大きくなる電圧であることが好ましい。

　ＰＩＮダイオード２１における、例えばＩ層８ｄの長さや厚みなどが変化すると、ＰＩＮダイオード２１に流れる電流値が最も大きくなるメタル配線網１３の最適な印加電圧も変わる。

　したがって、ＰＩＮダイオード２１のＩ層８ｄがある一定の受光量を示す場合に、ＰＩＮダイオード２１に流れる電流値が最も大きくなるように、メタル配線網１３へ印加する電圧を調整することにより、ＰＩＮダイオード２１の特性をさらに改善することができる。

　次に、図９～１０に基づき、アクティブマトリクス基板１の回路構成を説明しつつ、メタル配線網１３へ電圧を印加するための具体的構成について説明する。図９および図１０は、本実施の形態のアクティブマトリクス基板１において、それぞれ赤色・緑色・青色を表示する画素であるＰＲ・ＰＧ・ＰＢの各画素からなる１画素ユニットＰＵの回路構成の一例を示す図である。

　図９に図示されているように、アクティブマトリクス基板１の図中上側にはソースドライバ２５、図中左側にはゲートドライバ２６、図中下側にはセンサ読取ドライバ２７、図中右側にはセンサ行ドライバ２８が設けられている。

　各画素ＰＲ・ＰＧ・ＰＢにおける図中上側領域（ソースドライバ２５に近い側の領域）には、ソースドライバ２５に接続されたソース信号線ＳＬｒ・ＳＬｇ・ＳＬｂおよびゲートドライバ２６に接続されたゲート信号線ＧＬの各交点が位置し、その交点近傍には、画素ＴＦＴ２０が設けられている。また、青色画素ＰＢにおける図中下側領域（センサ読取ドライバ２７に近い側の領域）には、ＰＩＮダイオード２１が、赤色画素ＰＲにおける図中下側領域には、ＰＩＮダイオード２１に接続されたトランジスタ２２が、緑色画素ＰＧにおける図中下側領域には、ＰＩＮダイオード２１およびトランジスタ２２と接続された容量２３が形成されている。

　上記構成のように、ＰＩＮダイオード２１、トランジスタ２２、容量２３を各画素ＰＲ・ＰＧ・ＰＢに分散して配置することにより、赤色・緑色・青色の開口率の差が大きくなるのを抑制することができる。

　なお、図１においては、図示を省略したが、液晶容量ＣＬＣに充電した電荷の減衰時間を長くするため、アクティブマトリクス基板１には、液晶容量ＣＬＣと並列に補助容量Ｃｓが備えられている。補助容量Ｃｓは、画素ＴＦＴ２０のドレイン電極１２ｂに接続された透明画素電極１５と、透明画素電極１５に対向し共通電極電圧ＶＣＯＭが印加される共通電極との間に構成されている。

　補助容量Ｃｓの一端は、補助容量バスラインＣＳＬに接続されている。

　なお、トランジスタ２２のソースは、電源供給線２９に接続され、ドレインは出力信号線３０に接続されており、電源供給線２９および出力信号線３０は、センサ読取ドライバ２７に接続され、電源供給線２９にはセンサ読取ドライバ２７から電源電圧ＶＤＤが印加される。

　また、トランジスタ２２のゲートには、ＰＩＮダイオード２１のカソード（図１のメタル電極１２ｄ）が接続されるとともに、ＰＩＮダイオード２１に接続された容量２３の一端も接続されている。

　なお、ＰＩＮダイオード２１のアノード（図１のメタル電極１２ｃ）は、センサ行ドライバ２８からリセット信号ＲＳＴが送られるリセット信号線（初期化信号入力線）３１に接続され、容量２３の他端は、行選択信号ＲＷＳが送られる行選択信号線（選択信号入力線）３２に接続されている。なお、行選択信号ＲＷＳは、特定行を選択し、その特定行から信号を出力させる役割を持っている。

　以下、上記回路構成に基づいたタッチパネルとしての動作について説明する。

　上記構成によれば、トランジスタ２２のゲート電位をリセットするために、センサ行ドライバ２８からリセット信号線３１にハイレベルのリセット信号ＲＳＴが送られる。これにより、ＰＩＮダイオード２１に順方向バイアスがかかるので、容量２３が充電され、ゲート電位は徐々に立ち上がり、最終的に初期化電位に到達する。

　上記ゲート電位が初期化電位に到達した後、リセット信号ＲＳＴをローレベルに落とすと、ＰＩＮダイオード２１のカソード電位の方がアノード電位より高くなるので、ＰＩＮダイオード２１に逆バイアスがかかる。このときのゲート電位は、上記初期化電位から、ＰＩＮダイオード２１における順方向電圧降下分およびＰＩＮダイオード２１の寄生容量に起因した電圧降下分を差し引いた値となる。

　この状態で、ＰＩＮダイオード２１に光が照射されると、光の強さに応じて、逆バイアスによる光電流がＰＩＮダイオード２１に流れる。この結果、容量２３に保持されていた電荷が、リセット信号線３１を介して放電されるため、ゲート電位が次第に下がり、最終的には、光の強さに応じた検出電位まで下がる。

　続いて、光検出結果を読み取るため、容量２３の他端に、センサ行ドライバ２８から行選択信号線３２を介してハイレベルの行選択信号ＲＷＳが印加される。これにより、容量２３越しにゲート電位が突き上げられるので、ゲート電位は、上記検出電位に行選択信号ＲＷＳのハイレベルの電位が上乗せされた電位になる。

　ゲート電位が突き上げられると、トランジスタ２２がオンになるしきい値電圧を越えるので、トランジスタ２２がオン状態になる。この結果、ゲート電位のレベルに応じた、すなわち光の強さに応じた増幅率で制御された電圧が、検出信号として、トランジスタ２２から出力され、出力信号線３０を介してセンサ読取ドライバ２７に送られる。

　また、図９に示す回路構成においては、メタル配線網バスラインＴＣＥＬを別途に設けている。このメタル配線網バスラインＴＣＥＬは、上述したメタル配線網１３へ所定の電圧を印加するためのものであり、その給電のためにアクティブマトリクス基板１の外周領域（表示領域外の領域）まで引き出されている。１本のメタル配線網バスラインＴＣＥＬには、例えば行方向（図９中横方向）あるいは列方向（図９中縦方向）に並ぶ多数の画素ユニットＰＵそれぞれに設けられたメタル配線網１３を接続しておくことができる。

　メタル配線網バスラインＴＣＥＬには、上述のとおり設定した最適電圧（固定電圧）を印加すればよいので、例えばセンサ行ドライバ２８に接続するなどして上記最適電圧を印加できるようになっておればよい。なお、メタル配線網バスラインＴＣＥＬへ電圧を印加するための電源回路を別途設けてもよい。

　なお、メタル配線網バスラインＴＣＥＬの具体的な取り回し例については、後述する。

　図１０は、本実施の形態のアクティブマトリクス基板１において、それぞれ赤色・緑色・青色を表示する画素であるＰＲ・ＰＧ・ＰＢの各画素からなる１画素ユニットＰＵのより好ましい回路構成の一例を示す図である。

　図１０に図示されているように、この回路構成においては、配線数の増加による開口率の低下を防止するため、ソース信号線ＳＬｒと電源供給線２９、ソース信号線ＳＬｇと出力信号線３０が１本化されている構成である。

　図１０中上側には、図９に示すソースドライバ２５の機能（ソース信号線駆動機能）とセンサ読取ドライバ２７の機能（センサ読取機能）とを兼ねて有する駆動回路３４が備えられている。

　駆動回路３４には、シフトレジスタ３４ａ、センサ読取・ソース信号線駆動回路３４ｂ、ソース信号線駆動機能とセンサ読取機能とを切り替えるスイッチ３４ｃが備えられている。ソース信号線ＳＬｒ（電源供給線２９）およびソース信号線ＳＬｇ（出力信号線３０）は、スイッチ３４ｃを介してセンサ読取・ソース信号線駆動回路３４ｂに接続されている。

　上記構成によれば、１本化されたソース信号線ＳＬｒ（電源供給線２９）およびソース信号線ＳＬｇ（出力信号線３０）を用いて、画素ＴＦＴ２０への書き込みとＰＩＮダイオード２１によって得られる光センシングデータの読取を行うことができる。

　すなわち、画素ＴＦＴ２０への書き込みが行われないブランキング期間に上記光センシングデータの読取を行う構成となっている。

　よって、上記構成によれば、配線数の増加を大きく減らすことができるので、高開口率のアクティブマトリクス基板１を実現することができる。

　なお、上記図１０においては、ゲートドライバ２６やセンサ行ドライバ２８の記載は省略している。

　以下、図１１～１２に基づいて、メタル配線網バスラインＴＣＥＬの具体的な取り回し例について、説明する。

　図３の（ａ）の構成では、メタル配線網１３はメタル電極１２ｃ・１２ｄと同一レベルの層となっているので、メタル電極１２ｃ・１２ｄと交差しないようにメタル配線網バスラインＴＣＥＬの取り回しを決定する必要がある。

　図１１は、図１０に示す回路構成において、メタル配線網バスラインＴＣＥＬをリセット信号線３１および行選択信号線３２が延びる方向に取り出した一例を示す。

　図１２は、図１０に示す回路構成において、メタル配線網バスラインＴＣＥＬを１本化されたソース信号線ＳＬｒ（電源供給線２９）およびソース信号線ＳＬｇ（出力信号線３０）が延びる方向に取り出した一例を示す。

　なお、図１１および図１２では、図示は省略しているが、メタル配線網バスラインＴＣＥＬにおけるＰＩＮダイオード２１の上方部分（この部分がメタル配線網１３となる。）には、図２の（ａ）～図２の（ｆ）に示したような開口部１３ｂが形成されているものとする。

　図１１に示す構成においては、メタル配線網バスラインＴＣＥＬと同一レベルの層に形成される１本化されたソース信号線ＳＬｒ（電源供給線２９）およびソース信号線ＳＬｇ（出力信号線３０）が同一レベルの層において、交差しないように、交差領域においては、上記各信号線の下部、すなわち、ゲート信号線ＧＬと同一レベルの層に、接続配線部３５を形成し、コンタクトホール３６を介してメタル配線網バスラインＴＣＥＬと接続されている。

　上記構成とすることによって、メタル配線網バスラインＴＣＥＬは、１本化されたソース信号線ＳＬｒ（電源供給線２９）およびソース信号線ＳＬｇ（出力信号線３０）と同一レベルの層において、交差することなく、リセット信号線３１および行選択信号線３２が延びる方向に取り出すことができる。

　また、図１２に示す構成においては、メタル配線網バスラインＴＣＥＬが、ソース信号線ＳＬｒ（電源供給線２９）およびソース信号線ＳＬｇ（出力信号線３０）と交差しないように、メタル配線網バスラインＴＣＥＬを上記各信号線と平行に形成している。

　よって、メタル配線網バスラインＴＣＥＬは、１本化されたソース信号線ＳＬｒ（電源供給線２９）およびソース信号線ＳＬｇ（出力信号線３０）と同一レベルの層において、交差することなく、ソース信号線ＳＬｒ（電源供給線２９）およびソース信号線ＳＬｇ（出力信号線３０）が延びる方向に取り出すことができる。

　また、上述した取り回し例は、図９に示す構成にも適用可能であるのは、勿論である。

　なお、後述する図１４の構成では、メタル電極１２ｃ・１２ｄとメタル配線網バスラインＴＣＥＬとが交差しても電気的に絶縁されるので、メタル配線網バスラインＴＣＥＬの取り回しがより容易になる。

　また、メタル配線網１３を、メタル電極１２ｃ・１２ｄの何れかに接続することにより（以下ではメタル電極１２ｃと接続する場合を前提に説明する）、メタル配線網１３への給電をメタル配線網１３と接続したメタル電極１２ｃから行うことも可能である。

　上記構成では、メタル配線網１３に対し、メタル配線網１３と接続したメタル電極１２ｃと同じ電圧を印加せざるを得ないが、この場合でも電荷影響抑制機能を得ることは可能である。

　また、上記構成では、メタル配線網バスラインＴＣＥＬを別途設ける必要はなくなり、メタル配線網１３およびメタル電極１２ｃ・１２ｄを同一の導電膜から形成する際に、メタル配線網１３とメタル電極１２ｃとが部分的につながるようにパターニングしさえすればよいことになる。そのため、上記構成では、工程の簡略化を図ることができる。

　本実施の形態においては、電子移動度が比較的大きい多結晶半導体膜８を用いて、各ドライバ２５・２６・２７・２８をアクティブマトリクス基板１上にモノリシックに形成することができる。

　以上のように構成されたアクティブマトリクス基板１を用いて液晶表示装置１９を構成することにより、明るい表示品位を示すとともに、タッチパネル（エリアセンサ）機能を有する高信頼性の液晶表示装置１９を実現することができる。

　〔実施の形態２〕
　次に、図１３～１４に基づいて、本発明の第２の実施形態について説明する。本実施の形態は、メタル配線網１３と、ＰＩＮダイオード２１に第１の無機絶縁膜１１を介して接続されているメタル電極１２ｃ・１２ｄとの間に、第２の無機絶縁膜３３が設けられている点において実施の形態１とは異なっており、その他の構成については実施の形態１において説明したとおりである。説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

　図１３は、本実施の形態の表示パネル用基板に備えられたＰＩＮダイオード２１をメタル配線網１３の形成面側から見た平面図である。

　また、図１４は、図１３のＢ－Ｂ’断面図であり、本実施の形態の表示パネル用基板において、ＰＩＮダイオード２１が形成されている領域の概略構成を示す図である。

　図１３および図１４に図示されているように、メタル配線網１３と、ＰＩＮダイオード２１に接続されているメタル電極１２ｃ・１２ｄとの間には、第２の無機絶縁膜３３が設けられているため、図１３のようにメタル配線網１３とメタル電極１２ｃ・１２ｄとを部分的に重畳させることができる。

　よって、メタル配線網１３とメタル電極１２ｃ・１２ｄとの間のアライメントズレなどによるショートをより確実に防止することができ、より信頼性の向上された表示パネル用基板を実現することができる。

　また、前述したとおり、メタル電極１２ｃ・１２ｄとメタル配線網バスラインＴＣＥＬ（図９および図１０参照）とが交差しても、これらの間には第２の無機絶縁膜３３が介在することになるので、メタル電極１２ｃ・１２ｄとメタル配線網バスラインＴＣＥＬとは電気的絶縁が保たれる。そのため、メタル配線網バスラインＴＣＥＬをメタル電極１２ｃ・１２ｄと交差するように配置することも可能になり、メタル配線網バスラインＴＣＥＬの取り回しが容易になる。

　なお、第２の無機絶縁膜３３は、第１の無機絶縁膜１１とで同様に設けることができるので、その説明を省略する。

　ここで、上記第１の無機絶縁膜１１と上記第２の無機絶縁膜３３とは同一の材料で形成しても良い。

　以上のように、本発明の表示パネル用基板（アクティブマトリクス基板１）は、複数の画素を有する表示パネル用基板であって、光の受光量に応じて異なる電流値を流す受光素子（ＰＩＮダイオード２１）と、上記受光素子上に形成された無機絶縁膜（第１の無機絶縁膜１１）と、上記無機絶縁膜上に形成され、上記受光素子に接続された配線（メタル電極１２ｃ・１２ｄ）と、上記配線上に形成された有機絶縁膜（透明有機絶縁膜１４）と、上記有機絶縁膜上に形成された透明画素電極（透明画素電極１５）と、上記有機絶縁膜と上記無機絶縁膜との間に介在し、上記受光素子の受光部に対して部分的に重畳し、部分的に開口するようにパターニングされた導電膜（メタル配線網１３）と、を画素内に備えるものである。

　また、本発明の表示パネル用基板（アクティブマトリクス基板１）は、光の受光量に応じて異なる電流値を流す受光素子（ＰＩＮダイオード２１）と、上記受光素子に対する光の入射経路上に形成された有機絶縁膜（透明有機絶縁膜１４）と、上記入射経路において上記有機絶縁膜よりも上記受光素子側に介在するように形成され、上記受光素子の受光部に対して部分的に重畳し部分的に開口するようにパターニングされた導電膜（メタル配線網１３）と、を備えたものであるともいえる。

　さらに、上記透明電極の機能に着目すると、本発明においては、上記入射経路における上記有機絶縁膜よりも上記受光素子側の領域において、少なくとも部分的には上記入射経路を確保しつつ、少なくとも部分的には導電部を成す層を形成しておけばよいことになる。

　本発明は上記した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。

　本発明の表示パネル用基板において、上記導電膜は、格子状にパターニングされていることが好ましい。

　上記構成によれば、上記導電膜の重畳部と開口部とが分散して配置されることになることから、発光素子の受光部全域に対して導光機能及び電荷影響抑制機能をより均一に発揮できるようになる。

　本発明の表示パネル用基板において、上記導電膜と電気的に接続されており、当該表示パネル用基板の表示領域外へ延びるバスラインをさらに備えることが好ましい。

　上記構成によれば、表示パネル用基板の表示領域外に引き出されたバスラインの端部に給電することにより、導電膜に所定の電圧を印加することができる。これにより、上記電荷の容量カップリングによる受光素子への影響を好適に抑制することができる。

　なお、バスラインには、複数の画素それぞれに設けられた導電膜それぞれが電気的に接続されており、このバスラインによって複数の導電膜に対して一括して給電できるようにしておくことが好ましい。

　あるいは、本発明の表示パネル用基板において、上記導電膜は、上記配線に接続されていてもよい。

　上記構成によれば、上記導電膜に対して上記配線と同一の電圧を印加することになるが、これによっても上記電荷の容量カップリングによる受光素子への影響を抑制することは可能である。また、上記構成によれば、別途バスラインを設ける必要がないので、製造工程を簡略化することができる。

　本発明の表示パネル用基板において、上記受光素子は、Ｐ型の不純物濃度が相対的に高い半導体層であるＰ層と、真性半導体層または不純物濃度が相対的に低い半導体層であるＩ層と、Ｎ型の不純物濃度が相対的に高い半導体層であるＮ層とを、有するフォトダイオードであり、上記受光部は、上記Ｉ層であることが好ましい。

　本発明の表示パネル用基板において、上記フォトダイオードにおける、上記Ｐ層と、上記Ｉ層と、上記Ｎ層とは、面内方向に並べられていることが好ましい。

　上記構成によれば、Ｐ層、Ｉ層およびＮ層の各層が互いに重なりを持たない構造であるため、各層間の寄生容量が小さくなり、光センサとしてのセンシング速度を早くすることができる。

　また、上記フォトダイオードは、上記表示パネル用基板上に形成される例えば、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）素子などのアクティブ素子と同じ製造プロセスを用いて容易に製造することができる。

　よって、センシング速度が高い受光素子を備えた表示パネル用基板を比較的容易に製造することができる。

　本発明の表示パネル用基板において、上記導電膜と上記配線とは、同一の材料で形成されていることが好ましい。

　上記構成によれば、上記導電膜と上記配線とが同一の材料で形成されているため、これらを同一の膜をパターニングすることによって形成することができる。

　本発明の表示パネル用基板において、上記導電膜と上記配線との間に介在する第２の無機絶縁膜をさらに備えることが好ましい。

　上記構成によれば、導電膜と配線との間のアライメントズレなどによるショートをより確実に防止することができ、より信頼性の向上された表示パネル用基板を実現することができる。

　本発明の表示パネル用基板において、上記第１の無機絶縁膜と上記第２の無機絶縁膜とは同一の材料で形成しても良い。

　本発明の表示パネル用基板は、上記の課題を解決するために、光の受光量に応じて異なる電流値を流す受光素子と、上記受光素子に対する光の入射経路上に形成された有機絶縁膜と、上記入射経路において上記有機絶縁膜よりも上記受光素子側に介在するように形成され、上記受光素子の受光部に対して部分的に重畳し部分的に開口するようにパターニングされた導電膜とを備えることを特徴としている。

　上記構成によれば、上記導電膜が、上記入射経路において上記有機絶縁膜よりも上記受光素子側に介在するように形成されているため、上記有機絶縁膜に電荷蓄積が生じたとしても、その電荷が容量カップリングによって、上記受光素子へ及ぼす影響を抑制することができる。

　また、上記導電膜は上記光の入射経路上に形成されているが、部分的に開口しているため、受光素子側へ光を導くことができる。

　本発明の表示装置は、上記の課題を解決するために、上記表示パネル用基板を備えていることを特徴としている。

　上記構成によれば、上記表示装置は、上記受光素子を備えた表示パネル用基板を備えていることから、明るい表示品位を示すとともに、タッチパネル（エリアセンサ）機能を有する高信頼性の表示装置を実現することができる。

　本発明は、液晶表示装置や、有機ＥＬ表示装置に代表される表示装置に適用することができる。

　　１　　　　　　　　アクティブマトリクス基板（表示パネル用基板）
　　８　　　　　　　　多結晶半導体膜
　　８ｄ　　　　　　　ＰＩＮダイオードのＩ層（受光素子の受光部）
　　８ｅ　　　　　　　ＰＩＮダイオードのＰ層（受光素子の半導体層）
　　８ｆ　　　　　　　ＰＩＮダイオードのＮ層（受光素子の半導体層）
　　１１　　　　　　　第１の無機絶縁膜
　　１２ｃ・１２ｄ　　メタル電極（配線）
　　１３　　　　　　　メタル配線網（導電膜）
　　１４　　　　　　　有機絶縁膜
　　１５　　　　　　　透明画素電極
　　１９　　　　　　　液晶表示装置（表示装置）
　　２１　　　　　　　ＰＩＮダイオード（受光素子）
　　３３　　　　　　　第２の無機絶縁膜

Claims

　複数の画素を有する表示パネル用基板において、
　光の受光量に応じて異なる電流値を流す受光素子と、
　上記受光素子上に形成された第１の無機絶縁膜と、
　上記第１の無機絶縁膜上に形成され、上記受光素子に電気的に接続された配線と、
　上記配線上に形成された有機絶縁膜と、
　上記有機絶縁膜上に形成された透明画素電極と、
　上記有機絶縁膜と上記第１の無機絶縁膜との間に介在し、上記受光素子の受光部に対して部分的に重畳し、部分的に開口するようにパターニングされた導電膜と、
を画素内に備えることを特徴とする表示パネル用基板。
　上記導電膜は、格子状にパターニングされていることを特徴とする請求項１に記載の表示パネル用基板。
　上記導電膜と電気的に接続されており、当該表示パネル用基板の表示領域外へ延びるバスラインをさらに備えることを特徴とする請求項１または２に記載の表示パネル用基板。
　上記導電膜は、上記配線に接続されていることを特徴とする請求項１または２に記載の表示パネル用基板。
　上記受光素子は、Ｐ型の不純物濃度が相対的に高い半導体層であるＰ層と、
　真性半導体層または不純物濃度が相対的に低い半導体層であるＩ層と、
　Ｎ型の不純物濃度が相対的に高い半導体層であるＮ層とを、
　有するフォトダイオードであり、
　上記受光部は、上記Ｉ層であることを特徴とする請求項１から４の何れか１項に記載の表示パネル用基板。
　上記フォトダイオードにおける、
　上記Ｐ層と、上記Ｉ層と、上記Ｎ層とは、
　面内方向に並べられていることを特徴とする請求項５に記載の表示パネル用基板。
　上記導電膜と上記配線とは、同一の材料で形成されていることを特徴とする請求項１から６の何れか１項に記載の表示パネル用基板。
　上記導電膜と上記配線との間に介在する第２の無機絶縁膜をさらに備えることを特徴とする請求項１から７の何れか１項に記載の表示パネル用基板。
　上記第１の無機絶縁膜と上記第２の無機絶縁膜とは同一の材料で形成されていることを特徴とする請求項８に記載の表示パネル用基板。
　光の受光量に応じて異なる電流値を流す受光素子と、
　上記受光素子に対する光の入射経路上に形成された有機絶縁膜と、
　上記入射経路において上記有機絶縁膜よりも上記受光素子側に介在するように形成され、上記受光素子の受光部に対して部分的に重畳し部分的に開口するようにパターニングされた導電膜とを備えることを特徴とする表示パネル用基板。
　請求項１から１０の何れか１項に記載の表示パネル用基板を備えて構成されていることを特徴とする表示装置。