JP5813943B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に関し、より詳細には、外光の強度（照度）に応じてバックライトの明るさ（輝度）が調整される液晶表示装置に関する。

液晶（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ）の電気光学的特性を利用する液晶表示装置は、パッシブマトリクス（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）方式と、アクティブマトリクス（ａｃｔｉｖｅ ｍａｔｒｉｘ）方式とに分けられる。薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）を用いるアクティブマトリクス方式は、解像度及び動画の実現能力に優れているため、パッシブマトリクス方式に比べて多く採用されている。

アクティブマトリクス方式の液晶表示装置（ＴＦＴ−ＬＣＤ）は、２枚の基板の間に液晶が注入された表示パネルと、表示パネルの背面に位置し、光源として用いられるバックライトと、表示パネルを駆動させるための駆動部（Ｄｒｉｖｅ ＩＣ）とを備える。バックライトから提供される光が表示パネルに入射し、駆動部から提供される信号に応じて配向した液晶によって光が変調して外部に出射することにより、文字や画像が表示される。

このような液晶表示装置は、消費電力の高いバックライトを使用するため、携帯用電子機器に実装するためには、電池の容量及び大きさを増加させなければならないという問題がある。

この問題を解消するために、外光の強度（照度）に応じてバックライトの明るさ（輝度）を制御することにより、消費電力を低減する方法が提案された。

例えば、特許文献３（２００８年１２月９日公開）には、周辺領域にセンサ部を形成し、センサ部が検知した外光の強度に応じてバックライトの光の供給を制御する液晶表示装置が開示されている。

また、特許文献２（２００８年４月２３日公開）には、遮光パターンによりバックライトから提供される光が遮断されることにより、光検知素子の誤動作が防止される液晶表示装置が開示されている。

大韓民国特許公開第１９９４−００２２１２８号 大韓民国特許公開第２００８−００３５３６０号 大韓民国特許公開第２００８−０１０６６３７号

しかしながら、特許文献３において開示された液晶表示装置では、外光の入射量に応じて光電流を発生するセンサ部が、ドープされた多結晶シリコン層で形成されるため、バックライトから提供される光により、外光の検知効率が低下したり、誤動作が発生したりするという問題があった。

また、特許文献２において開示された液晶表示装置では、遮光パターンが独立して形成され、電気的にフローティングされる。そのため、遮光パターンが、光検知素子を構成する半導体膜（シリコン膜）に任意のバイアスを提供する要因として作用する。したがって、空乏状態を維持する半導体膜に任意のバイアスが提供されることになり、光検知素子の出力電流が変化したり、誤動作が発生したりし得る。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、遮光層による光検知素子の特性の低下が防止可能な液晶表示装置を提供することにある。

また、本発明の他に目的とするところは、遮光層の電位が一定に維持可能な液晶表示装置を提供することにある。

また、本発明のさらに他の目的とするところは、製造工程に用いられるマスクが追加されず、遮光層の電位が一定に維持可能な液晶表示装置を提供することにある。

上記の目的を達成するために、本発明のある観点によって提供される液晶表示装置は、第１基板と、上記第１基板上に金属で形成された遮光層と、上記遮光層上に形成された第１絶縁層と、上記遮光層上の上記第１絶縁層上に半導体層で形成された光検知素子と、上記光検知素子を含む上記第１絶縁層上に形成された第２絶縁層と、上記第２絶縁層上に上記遮光層と重なるように形成された電極パターンとを備える。

上記液晶表示装置は、第１絶縁層上に互いに交差するように形成されたゲートライン及びデータラインと、上記ゲートラインと上記データラインとの間に接続された薄膜トランジスタと、上記薄膜トランジスタに接続された画素電極とをさらに備えてもよい。

また、上記液晶表示装置は、上記第１基板に対向するように配置された第２基板と、上記第２基板上に形成された共通電極と、上記第１基板と上記第２基板との間に注入された液晶層とをさらに備えてもよい。

さらに、上記薄膜トランジスタは、上記第１絶縁層上に形成され、ソース領域、ドレイン領域、及びチャネル領域を含む半導体層と、上記半導体層上に形成された上記第２絶縁層と、上記チャネル領域の上記第２絶縁層上に形成されたゲート電極と、上記ゲート電極を含む上記第２絶縁層上に形成され、上記ソース領域及びドレイン領域の半導体層が露出するようにコンタクトホールが形成された第３絶縁層と、上記第３絶縁層上に形成され、上記コンタクトホールを介して上記ソース領域及びドレイン領域の半導体層に接続されたソース電極及びドレイン電極とを備えてもよい。

以上説明したように本発明によれば、外光の強度に応じてバックライトの明るさが調整されることにより、消費電力を低減することができる。外光の強度を検知する光検知素子の下には遮光層が形成され、バックライトから提供される光が遮断され、遮光層、絶縁層、及び電極パターンからなるキャパシタにより、遮光層の電位が一定に維持される。上記キャパシタの静電容量を極大化させると、遮光層に印加される任意のバイアスが光検知素子の動作に及ぼす影響を最小化することができる。したがって、遮光層により光検知素子の誤動作が防止され、遮光層の電位が一定に維持されることにより、光検知素子の出力電流特性が安定して維持される。また、光検知素子は、工程条件や環境によって外光の強度に応じた出力電流特性が表示パネルごとに異なり得るが、本発明によれば、遮光層の電位を表示パネルごとに調整できるため、外光の強度に応じた光検知素子の出力電流特性を一定化することができる。

また、遮光層の電位を一定に維持するために遮光層に一定電圧が印加されうるが、この場合、遮光層に配線を接続するためのコンタクトホール及び配線製造工程ステップと、そこで用いるためのマスクとが追加されなければならない。しかし、本発明によれば、薄膜トランジスタの製造工程を用いて、遮光層、絶縁層、及び電極パターンからなる上記キャパシタを形成することにより、工程ステップ及びマスクを追加しなくて済む。

本発明の実施形態による液晶表示装置を説明するための概略的な斜視図である。 本発明の実施形態による液晶表示装置を説明するための断面図である。 本発明の実施形態による液晶表示装置の動作を説明するための等価回路図である。 光検知素子及びキャパシタを示す平面図である。 従来の液晶表示装置に備えられた光検知素子の等価回路図である。 従来の液晶表示装置に備えられた光検知素子の出力電流特性を示すグラフである。 本発明の実施形態による液晶表示装置に備えられた光検知素子の等価回路図である。 本発明の実施形態による液晶表示装置に備えられた光検知素子の出力電流特性を示すグラフである。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

図１は、本発明による液晶表示装置を説明するための概略的な斜視図である。ここでは、画像を表示する表示パネル１００を中心に説明する。表示パネル１００は、互いに対向するように配置された２枚の基板１１０及び２１０と、２枚の基板１１０及び２１０の間に介在する液晶層３００とを備える。バックライト（図示せず）から提供される光が液晶層３００に入射し、画素電極１２８及び共通電極２３０に印加された電圧によって配向した液晶により光が変調した後、基板２１０を介して外部に出射することにより、文字や画像が表示される。

基板１１０には、マトリクス状に配列された複数のゲートライン１３０及びデータライン１４０が形成され、複数のゲートライン１３０及びデータライン１４０により画素領域Ｐが定義される。ゲートライン１３０とデータライン１４０とが交差する部分の基板１１０には、各画素に供給される信号を制御する薄膜トランジスタＴと、薄膜トランジスタＴに接続された画素電極１２８と、信号を維持させるためのキャパシタ（図示せず）とが形成される。また、基板１１０には外光の強度を検知するための光検知素子（図示せず）が形成される。

基板２１０にはカラーフィルタ２２０及び共通電極２３０が形成される。また、基板１１０及び２１０の背面には偏光板１５０及び２４０がそれぞれ形成され、偏光板１５０の下方には光源としてバックライト（図示せず）が配置される。

また、表示パネル１００には、画素を駆動させるための駆動部（ＬＣＤ Ｄｒｉｖｅ ＩＣ）（図示せず）が実装される。駆動部は、外部から提供される電気的信号を走査信号及びデータ信号に変換してゲートライン１３０及びデータライン１４０に供給する。

図２は、本発明による液晶表示装置を説明するための断面図であり、画素領域Ｐ及び素子形成領域Ｓを概略的に示す。

基板１１０は、画素領域Ｐ及び素子形成領域Ｓを含む。素子形成領域Ｓの基板１１０には、薄膜トランジスタＴと、キャパシタ（図示せず）と、光検知素子Ｄとが形成される。

まず、光検知素子Ｄの下の基板１１０上には遮光層１１２が形成され、遮光層１１２を含む基板１１０上には第１絶縁層１１４が形成される。遮光層１１２は、バックライトから基板１１０を介して光検知素子Ｄに提供される光を遮断するためのものであり、光が透過しないように金属で形成される。

第１絶縁層１１４上には、薄膜トランジスタＴと、光検知素子Ｄとが形成される。

薄膜トランジスタＴは、第１絶縁層１１４上に形成され、チャネル領域１１６ａ、ソース領域１１６ｂ、及びドレイン領域１１６ｃを含む半導体層１１６−１と、半導体層１１６−１上に形成された第２絶縁層１１８と、チャネル領域１１６ａの第２絶縁層１１８上に形成されたゲート電極１２０ａと、ゲート電極１２０ａを含む第２絶縁層１１８上に形成され、ソース領域１１６ｂ及びドレイン領域１１６ｃの半導体層１１６−１が露出するようにコンタクトホールが形成された第３絶縁層１２２と、第３絶縁層１２２上に形成され、コンタクトホールを介してソース領域１１６ｂ及びドレイン領域１１６ｃの半導体層１１６−１に接続されたソース電極１２４ａ及びドレイン電極１２４ｂとを備える。半導体層１１６−１は、非晶質シリコンまたはポリシリコンで形成される。

光検知素子Ｄは、半導体層１１６−２からなり、ＰＮ接合またはＰＩＮ接合構造で形成される。例えば、ＰＩＮ接合構造は、互いに離隔して配置されたＰ＋型の高濃度不純物領域１１６ｅ及びＮ＋型の高濃度不純物領域１１６ｆと、Ｐ＋型の不純物領域１１６ｅとＮ＋型の不純物領域１１６ｆとの間に配置された真性半導体領域１１６ｄと、Ｎ＋型の不純物領域１１６ｆに隣接するＮ−型の低濃度不純物領域１１６ｇとを含む。Ｐ＋型の不純物領域１１６ｅ及びＮ＋型の不純物領域１１６ｆは、第２絶縁層１１８及び第３絶縁層１２２に形成されたコンタクトホールを介して電極１２４ｃ及び１２４ｄに接続される。半導体層１１６−２は、非晶質シリコンまたはポリシリコンで形成される。

光検知素子Ｄは、光信号を電気信号に変換する半導体素子であって、逆バイアス状態、すなわち、Ｐ＋型の不純物領域１１６ｅには負（−）の電圧が印加され、Ｎ＋型の不純物領域１１６ｆには接地電圧または正（＋）の電圧が印加された状態で光が入射すると、電子と正孔とが真性半導体領域１１６ｄに形成される空乏領域（ｄｅｐｌｅｔｉｏｎ ｒｅｇｉｏｎ）に沿って移動することにより電流が流れる。これにより、光の強度に比例する電流が出力される。したがって、光検知素子Ｄから出力される電流に応じてバックライトの明るさ（輝度）が調整されることにより、消費電力を低減することができる。

また、第２絶縁層１１８上には、遮光層１１２と重なるように電極パターン１２０ｂが形成される。したがって、遮光層１１２、第１絶縁層１１４、第２絶縁層１１８、及び電極パターン１２０ｂの積層構造によりキャパシタが形成される。電極パターン１２０ｂは、ゲート電極１２０ａと同一物質で形成され得る。

薄膜トランジスタＴ及び光検知素子Ｄを含む素子形成領域Ｓ及び画素領域Ｐの基板１１０上には平坦化層１２６が形成され、平坦化層１２６にはソース電極１２４ａまたはドレイン電極１２４ｂが露出するようにビアホールが形成される。また、画素領域Ｐを含む平坦化層１２６上には、ビアホールを介してソース電極１２４ａまたはドレイン電極１２４ｂに接続されるように画素電極１２８が形成される。

図３は、光検知素子Ｄ、遮光層１１２、第１絶縁層１１４、第２絶縁層１１８、及び電極パターン１２０ｂにより形成されたキャパシタの動作を説明するための等価回路図である。

光検知素子ＤのＰ＋型の不純物領域１１６ｅ及びＮ＋型の不純物領域１１６ｆには、動作電圧−Ｖ_ｐｎ及び接地電圧０Ｖがそれぞれ印加され、電極パターン１２０ｂには、例えば、接地電圧０Ｖが印加される。図３において、キャパシタＣ_ｐは、遮光層１１２とＰ＋型の不純物領域１１６ｅとの間の静電容量であり、キャパシタＣ_ｎは、遮光層１１２とＮ＋型の不純物領域１１６ｆとの間の静電容量であり、キャパシタＣ_ｐａｒａは、液晶表示装置の動作に用いられる所定の動作電圧Ｖ_ｘと遮光層１１２との間の静電容量を示す。また、キャパシタＣ_ｆｉｘは、遮光層１１２、第１絶縁層１１４、第２絶縁層１１８、及び電極パターン１２０ｂの積層構造による静電容量を示す。

遮光層１１２に印加できる電圧Ｖ_{ｓｈｉｅｌｄ}は、下記式１のようになる。

Ｖ_{ｓｈｉｅｌｄ}＝Ｃ_ｐａｒａ／（Ｃ_ｆｉｘ＋Ｃ_ｐａｒａ）・Ｖ_ｘ ・・・（式１）

上記式１から分かるように、キャパシタＣ_ｆｉｘの静電容量がキャパシタＣ_ｐａｒａの静電容量より大きければ、キャパシタＣ_ｐａｒａの静電容量により、遮光層１１２に印加されるバイアスが光検知素子Ｄの動作に及ぼす影響は最小化することができる。すなわち、相対的に小さいキャパシタＣ_ｐａｒａの静電容量は無視できるのに対し、キャパシタＣ_ｆｉｘの静電容量により、遮光層１１２及び接地間の電位は安定して一定に維持されることにより、光検知素子Ｄの出力電流特性が一定になり得る。

本発明の効果を極大化させるためには、キャパシタＣ_ｆｉｘの静電容量を極大化させなければならない。限られた面積での最大の静電容量を実現するためには、図４のように、電極パターン１２０ｂが光検知素子Ｄを囲むように形成することが好ましい。また、キャパシタＣ_ｆｉｘの誘電体を構成する第１絶縁層１１４及び第２絶縁層１１８の厚さを最小化させるか、または第１絶縁層１１４または第２絶縁層１１８を選択的に使用してもよい。

図５ａは、光検知素子ＤのＰ＋型の不純物領域１１６ｅ及びＮ＋型の不純物領域１１６ｆに０〜−８Ｖの動作電圧−Ｖ_ｐｎが印加され、キャパシタＣ_ｐａｒａの静電容量により、遮光層１１２に所定電圧（Ｖ_ｘ＝＋２Ｖ〜−２Ｖ）のバイアスが印加された場合を示す等価回路図である。この場合、図５ｂに示すように、遮光層１１２に印加されるバイアスにより光検知素子Ｄの電流特性が変化する。このような電流特性の変化は、外光の強度（照度）に応じた光検知素子Ｄの出力電流Ｉ_ｐｎの特性が不安定化することを意味する。

図６ａは、光検知素子ＤのＰ＋型の不純物領域１１６ｅ及びＮ＋型の不純物領域１１６ｆに０〜−８Ｖの動作電圧−Ｖ_ｐｎが印加され、キャパシタＣ_ｆｉｘの静電容量により、遮光層１１２の電位が一定に維持された場合を示す等価回路図である。この場合、キャパシタＣ_ｐａｒａの静電容量により、遮光層１１２に所定電圧のバイアスが印加されても、図６ｂに示すように、光検知素子Ｄの出力電流特性が安定して維持される。安定した電流特性は、光検知素子Ｄの出力電流Ｉ_ｐｎが外光の強度に応じて線形的に一定に変化することを意味する。

一方、光検知素子Ｄは、工程条件や環境によって外光の強度に応じた出力電流特性が表示パネルごとに異なり得る。しかし、本発明によれば、電極パターン１２０ｂに印加される電圧を調整すると、遮光層１１２の電位を表示パネルごとに調整できるため、外光の強度に応じた光検知素子Ｄの出力電流特性が一定になり得る。

また、遮光層１１２の電位を一定に維持するために、遮光層１１２に一定電圧が直接印加されうる。この場合、遮光層１１２に配線を接続するためのコンタクトホール及び配線製造工程ステップと、そこで用いるためのマスクとが追加されなければならない。しかし、本発明は、薄膜トランジスタＴの製造工程を用いて、遮光層１１２、第１絶縁層１１４、第２絶縁層１１８、及び電極パターン１２０ｂからなるキャパシタＣ_ｆｉｘを形成することにより、別の工程ステップ及びマスクを追加しなくて済む。

上記の実施例では、光検知素子Ｄをダイオードで構成した場合を説明したが、薄膜トランジスタＴの製造工程を用いてフォトトランジスタで構成することもできる。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

１００ 表示パネル
１１０，２１０ 基板
１１２ 遮光層
１１４ 第１絶縁層
１１８ 第２絶縁層
１２２ 第３絶縁層
１２６ 平坦化層
１２８ 画素電極
１３０ ゲートライン
１４０ データライン
１５０，２４０ 偏光板
２２０ カラーフィルタ
２３０ 共通電極
３００ 液晶層
１１６−１，１１６−２ 半導体層
１２０ａ ゲート電極
１２０ｂ 電極パターン
Ｄ 光検知素子
Ｐ 画素領域
Ｓ 素子形成領域
Ｔ 薄膜トランジスタ

Claims (11)

1. 第１基板と、
   前記第１基板上に金属で形成された遮光層と、
   前記遮光層上に形成された第１絶縁層と、
   前記遮光層上の前記第１絶縁層上に半導体層で形成された光検知素子と、
   前記光検知素子を含む前記第１絶縁層上に形成された第２絶縁層と、
   前記第２絶縁層上に前記遮光層と重なり、かつ前記光検知素子と重ならないように形成された電極パターンとを備え、
   前記遮光層と前記電極パターンとを含む積層構造によりキャパシタが形成されることを特徴とする液晶表示装置。
2. 前記光検知素子は、前記半導体層に互いに離隔して形成された第１不純物領域及び第２不純物領域を含むことを特徴とする請求項１に記載の液晶表示装置。
3. 前記光検知素子は、前記第２不純物領域に隣接して形成された第３不純物領域をさらに含むことを特徴とする請求項２に記載の液晶表示装置。
4. 前記電極パターンは、前記光検知素子を囲むように形成されていることを特徴とする請求項１に記載の液晶表示装置。
5. 前記第１絶縁層上に互いに交差するように形成されたゲートライン及びデータラインと、
   前記ゲートラインと前記データラインとの間に接続された薄膜トランジスタと、
   前記薄膜トランジスタに接続された画素電極とをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
6. 前記薄膜トランジスタは、
   前記第１絶縁層上に形成され、ソース領域、ドレイン領域、及びチャネル領域を含む半導体層と、
   前記半導体層上に形成された前記第２絶縁層と、
   前記チャネル領域の前記第２絶縁層上に形成されたゲート電極と、
   前記ゲート電極を含む前記第２絶縁層上に形成され、前記ソース領域及びドレイン領域の半導体層が露出するようにコンタクトホールが形成された第３絶縁層と、
   前記第３絶縁層上に形成され、前記コンタクトホールを介して前記ソース領域及びドレイン領域の半導体層に接続されたソース電極及びドレイン電極とを備えることを特徴とする請求項５に記載の液晶表示装置。
7. 前記半導体層は、非晶質シリコンまたはポリシリコンで形成されていることを特徴とする請求項６に記載の液晶表示装置。
8. 前記電極パターンは、前記ゲート電極と同一物質で形成されていることを特徴とする請求項６に記載の液晶表示装置。
9. 前記第１基板に対向するように配置された第２基板と、
   前記第２基板上に形成された共通電極と、
   前記第１基板と前記第２基板との間に注入された液晶層とをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
10. 前記電極パターンに接地電圧が印加されることを特徴とする請求項１に記載の液晶表示装置。
11. 前記半導体層は、非晶質シリコンまたはポリシリコンで形成されていることを特徴とする請求項１に記載の液晶表示装置。