JP2005229127A - 半導体装置 - Google Patents

Abstract

【課題】ＭＯＳＦＥＴに匹敵する性能を有した半導体装置を提供する。
【解決手段】絶縁表面を有する基体上に前記絶縁基板に対して平行に結晶化された針状または柱状結晶が複数集合することによって形成された結晶性珪素膜を有する半導体装置であって、前記結晶性珪素膜は、ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に隣接するチャネル形成領域とを有し、前記チャネル形成領域は、酸素を含む複数の局部的に形成された不純物領域と、キャリア移動領域とを有し、前記複数の不純物領域は、前記ソース領域と前記ドレイン領域を結ぶ方向にそれぞれ平行に形成されていることを特徴とする半導体装置。
【選択図】図８

Description

本明細書で開示する発明は、絶縁表面を有する基体上に形成された半導体薄膜を活性層とする半導体装置に関する。特に、結晶性珪素膜で活性層を構成した薄膜トランジスタに関する。

近年、絶縁表面を有する基体上に形成された半導体薄膜（厚さ数百〜数千Å程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（プロセッサ回路やメモリ回路など）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。

この様なＴＦＴの心臓部ともいうべき重要な部分はチャネル形成領域およびチャネル形成領域とソース／ドレイン領域とを接合するジャンクション部分である。即ち、活性層が最もＴＦＴの性能に影響を与えると言える。

ＴＦＴの活性層を構成する半導体薄膜としては、プラズマＣＶＤ法や減圧熱ＣＶＤ法を用いて形成される珪素（シリコン）膜が一般的に利用されている。

現状においては、非晶質珪素膜（アモルファスシリコン膜）を用いたＴＦＴが実用化されているが、駆動回路やロジック回路などの様に、さらなる高速動作性能を求められる電気回路には、結晶性珪素膜（ポリシリコン膜）を利用したＴＦＴが必要とされる。

基体上に結晶性珪素膜を形成する方法としては、本出願人による特開平6-232059号公報、特開平6-244103号公報に記載された技術が公知である。この公報に記載されている技術は、珪素の結晶化を助長する金属元素（特にニッケル）を利用することにより、500 〜600 ℃、４時間程度の加熱処理によって結晶性の優れた結晶性珪素膜を形成することを可能とするものである。

また、特開平7-321339に記載された技術は上記技術を応用して基体に概略平行な結晶成長を行わすものであり、発明者らは形成された結晶化領域を特に横成長領域（またはラテラル成長領域）と呼んでいる。

係る技術により形成された結晶性珪素膜は、柱状または針状の結晶がほぼ進行方向を揃えた状態で集合した結晶構造体を有するため結晶性に優れているといった特徴がある。そのため、上記公報記載の技術を用いて形成した結晶性珪素膜をＴＦＴの活性層として利用すると、高い動作性能を持つことＴＦＴを作製できることが判っている。

しかし、この様なＴＦＴを用いて駆動回路を構成してもまだまだ要求される性能を完全に満たすには及ばない。特に、高速動作と高耐圧特性を同時に実現する極めて高性能な電気特性を要求される高速ロジック回路を、従来のＴＦＴで構成することは不可能なのが現状である。

以上の様に、電気光学装置等の高性能化を図るためには単結晶シリコンウエハーを用いて形成されたＭＯＳＦＥＴに匹敵する性能を有するＴＦＴを実現しなくてはならない。

そこで本明細書で開示する発明は、電気光学装置のさらなる高性能化を実現するためのブレイクスルーとなる、極めて高性能な薄膜半導体装置およびその作製方法を提供することを課題とする。

従来の方法では上述の様な高性能なＴＦＴを得ることができなかった理由として、針状または柱状結晶の結晶粒界（本明細書における結晶粒界とは、断りがない限り針状または柱状結晶間の境界を指す）においてキャリア（電子または正孔）が捕獲がされ、ＴＦＴ特性を示すパラメータの一つである電界効果移動度の向上が妨げられていたことが考えられる。

例えば、結晶粒界にはシリコン原子の不対結合手（ダングリングボンド）や欠陥（捕獲）準位が多数存在している。また、結晶化の際に結晶化を助長する金属元素を利用すると、結晶粒界に金属元素が偏析することが判っている。

従って、個々の針状または柱状結晶の内部を移動するキャリアは結晶粒界に接近もしくは接触すると容易に不対結合手や欠陥準位等にトラップされてしまうため、結晶粒界はキャリアの移動を阻害する「悪性の結晶粒界」として振る舞っていたと考えられる。

本発明の半導体装置を実現するには、この様な「悪性の結晶粒界」を構造変化させ、キャリアにとって「良性の結晶粒界」に変成させるための技術が不可欠である。即ち、少なくともキャリアを捕獲する確率が小さく、キャリアの移動を妨げる可能性の小さい結晶粒界を形成とすることが重要であると言える。

そのために本明細書で開示する発明の構成は、
半導体薄膜でなる活性層を有する半導体装置を作製するにあたって、
絶縁表面を有する基体上に非晶質珪素膜を成膜する工程と、
前記非晶質珪素膜上に選択的にマスク絶縁膜を形成する工程と、
前記非晶質珪素膜に対して結晶化を助長する金属元素を選択的に保持させる工程と、
第１の加熱処理により前記非晶質珪素膜の少なくとも一部を結晶性珪素膜に変成させる工程と、
前記マスク絶縁膜を除去する工程と、
後の活性層として、パターニングにより前記結晶性珪素膜のみで構成される島状半導体層を形成する工程と、
ハロゲン元素を含む雰囲気中において第２の加熱処理を行うことにより前記島状半導体層中の前記金属元素をゲッタリング除去すると共に、熱酸化膜でなるゲイト絶縁膜を形成する工程と、
を少なくとも有し、
前記活性層は前記基体と概略平行な針状または柱状結晶が複数集合して形成されることを特徴とする。

また、他の発明の構成は、
半導体薄膜でなる活性層を有する半導体装置を作製するにあたって、
絶縁表面を有する基体上に非晶質珪素膜を成膜する工程と、
前記非晶質珪素膜上に選択的にマスク絶縁膜を形成する工程と、
前記非晶質珪素膜に対して結晶化を助長する金属元素を選択的に保持させる工程と、
第１の加熱処理により前記非晶質珪素膜の少なくとも一部を結晶性珪素膜に変成させる工程と、
前記マスク絶縁膜を除去する工程と、
後の活性層として、パターニングにより前記結晶性珪素膜のみで構成される島状半導体層を形成する工程と、
ハロゲン元素を含む雰囲気中において第２の加熱処理を行うことにより前記島状半導体層中の前記金属元素をゲッタリング除去する工程と、
前記第２の加熱処理によって形成された熱酸化膜を除去する工程と、
第３の加熱処理を行うことにより前記島状半導体層表面にゲイト絶縁膜として機能する熱酸化膜を形成する工程と、
を少なくとも有し、
前記活性層は前記基体と概略平行な針状または柱状結晶が複数集合して形成されることを特徴とする。

以上の構成に従った作製方法で結晶性珪素膜を形成すると、図９に示す様な外観の薄膜が得られる。図９は非晶質珪素膜の結晶化手段として特開平7-321339号公報記載の技術を用いて本発明を実施した場合の拡大顕微鏡写真であり、長さ数百μｍにも及ぶ横成長領域９０１が形成される。

なお、この横成長領域９０１は針状または柱状結晶が結晶化を助長する金属元素を添加した領域（９０２で示される）に対してほぼ垂直に、かつ、互いに概略平行に結晶成長していくため、結晶方向が揃っているという特徴がある。また、９０３で示されるのは向かい合った添加領域９０２から延びてきた針状または柱状結晶がぶつかり合って形成された巨視的な結晶粒界（針状または柱状結晶間の結晶粒界とは区別する）である。

さらに、図９に示す横成長領域の内部に着目して、結晶粒内部を25万倍にまで拡大したＴＥＭ写真が図１０（Ａ）である。また、図１４（Ａ）の構造を模式的に表したのが図１４（Ｂ）である。

即ち、本発明の結晶性珪素膜は巨視的には図９の様に大きな横成長領域９０１で構成される様に見えるが、実は横成長領域９０１を微視的に観察すると、図１０（Ｂ）に示す様に針状または柱状結晶１００１が複数集合して構成される様な結晶構造体となっている。

また、図１０（Ｂ）において１００２で示されるのが針状または柱状結晶同士の境界を示す結晶粒界であり、結晶粒界１００２の延びる方向から、針状または柱状結晶１００１が互いに概略平行な方向に結晶成長したことが確認できる。

また、本発明の半導体装置は、ハロゲン元素を含む雰囲気による加熱処理によって結晶化を助長する金属元素（本明細書ではニッケルを主例とする）がゲッタリング除去され、 1×10¹⁸atoms/cm³ 以上の濃度で残留していたニッケルが 1×10¹⁸atoms/cm³ 以下（好ましくは 1×10¹⁷atoms/cm³ 以下）に低減されていることがＳＩＭＳ分析（二次イオン質量分析）によって確認されている。

勿論、汚染等により混入した他の金属元素（Ｃｕ、Ａｌ等）も同様にゲッタリング除去されていると考えられる。

また、この時、ニッケルと結合していたシリコン原子はその結合が切れ、多くの不対結合手を形成するが、上記ハロゲン雰囲気中における加熱処理の間に酸素と結合して酸化物（酸化珪素）を形成する。その結果、「悪性の結晶粒界」であった領域には酸化珪素が形成され、実質的に酸化珪素が結晶粒界として機能する構成になると考えられる。

この様にして形成された結晶粒界１００２は、酸化珪素と結晶珪素との界面が格子欠陥を殆ど含まない整合性に優れた状態になると推測される。これは、熱酸化により酸化珪素が形成される過程と、ニッケルの触媒作用によりシリコン原子同士あるいはシリコン原子と酸素原子との再結合が促進される過程との相乗効果によって欠陥の原因となる格子間シリコン原子が消費されるからである。

即ち、図１０において１００２で示される結晶粒界は、キャリアを捕獲する様な欠陥が殆どなく、針状または柱状結晶内部を移動するキャリアにとって、単にエネルギー的な障壁としてのみ機能する「良性の結晶粒界」として振る舞うと考えられる。

また、この様な結晶粒界は優先的に熱酸化反応が進行するので熱酸化膜が他の領域よりも厚く形成される。そのため、熱酸化膜をゲイト絶縁膜として利用する際に、結晶粒界近傍に印加されるゲイト電圧が見かけ上小さくなることもエネルギー的な障壁になりうると推測される。

ただし、後述のＴＦＴ特性を考慮すると、結晶粒界１００２のエネルギー障壁はキャリアの移動を完全に妨げる程高いものではなく、結晶粒界を越えて移動するキャリアがかなりの確率で存在すると推測される。

また、この加熱処理を700 ℃を超える（代表的には800 〜1100℃）と比較的高い温度で行う場合には針状または柱状結晶の内部に存在する転位や積層欠陥といった結晶欠陥がほぼ消滅してしまう。さらに、残存したシリコン原子の不対結合手は膜中に含まれる水素やハロゲン元素によって終端される。

従って本発明者らは、以上の様にして得られる図１０（Ａ）に示す状態において、複数の針状または柱状結晶の内部の領域を「キャリアにとって実質的に単結晶と見なせる領域」として定義している。

「キャリアにとって実質的に単結晶と見なせる」とは、キャリアが移動するに際してキャリアの移動を妨げる障壁がないことを意味しており、結晶欠陥や粒界がないこと、エネルギー的に障壁となるポテンシャルバリアが存在しないことなどと言い換えられる。

本発明は上記のような構成でなる結晶性珪素膜を利用してＴＦＴに代表される半導体装置の活性層を構成し、駆動回路やロジック回路を構成するに足る高性能な半導体装置を実現するものである。

以上のような本発明の構成について、以下に記載する実施例でもって詳細な説明を行うこととする。

本明細書で開示する発明によれば、単結晶シリコン上に作製したＭＯＳＦＥＴに匹敵する高い性能を有したＴＦＴを実現することができる。また、本発明のＴＦＴで構成したリングオシレータは従来のＴＦＴで構成されたリングオシレータに比べて２０倍の高速動作が可能である。

さらに、この様な高い特性を有しているにも拘わらずチャネル長が１μｍ以下という微細領域においても極めて高い耐圧特性を有しており、短チャネル効果が効果的に抑制されていることが確認できる。

以上の様なＴＦＴを用いて構成される集積化回路を電気光学装置に適用することで、電気光学装置のさらなる高性能化が実現できる。また、電気光学装置を応用した応用製品も高性能、高付加価値化することができる。

本実施例では本発明の作製方法に従って形成した結晶性珪素膜を、薄膜トランジスタ（ＴＦＴ）の活性層として利用した例を示す。図１に示すのはＴＦＴの作製工程の一実施例である。

なお、本実施例で利用する非晶質珪素膜の結晶化手段は、特開平7-321339号公報に記載された技術である。従って、本実施例ではその概略を記載するに止めるので詳細は前記公報を参照すると良い。

まず絶縁表面を有する基体１０１を用意する。本実施例では石英基板上に下地膜として酸化珪素膜１０２を2000Åの厚さに成膜する。酸化珪素膜１０２の成膜方法としては減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法などを用いれば良い。また、ＴＦＴ作製工程の上限温度が700 ℃以下である場合には基体１０１としてガラス基板を用いることも可能である。

なお、後に非晶質珪素膜を結晶化する際、下地膜が緻密である方が得られる結晶性珪素膜の結晶性が良いことが本発明者らの研究により判っている。また、膜中に 5×10¹⁷〜 2×10¹⁹atoms/cm³ の酸素が含まれると好ましい。膜中に含まれた酸素は後の結晶か助長する金属元素のゲッタリング処理の際に重要な役割を果たす。

次に、非晶質珪素膜１０３を 750Åの厚さに減圧熱ＣＶＤ法によって成膜する。成膜ガスとしてはジシラン（Ｓｉ₂ Ｈ₆ ）、トリシラン（Ｓｉ₃ Ｈ₈ ）等を用いれば良い。なお、減圧熱ＣＶＤ法により成膜した非晶質珪素膜は後の結晶化の際に自然核発生率が小さい。この事は個々の結晶が相互干渉する（ぶつかりあって成長が止まる）割合が減るため、横成長幅を大きくする上で望ましい。

勿論、非晶質珪素膜１０３の成膜方法として、プラズマＣＶＤ法、スパッタ法等を用いることも可能である。

次に、500 〜1200Åの厚さの酸化珪素膜１０４をプラズマＣＶＤ法またはスパッタ法により成膜し、後に結晶化を助長する金属元素を導入する領域のみを選択的にエッチング除去する。即ち、この酸化珪素膜１０４は非晶質珪素膜１０３に対してニッケルを選択的に導入するためのマスク絶縁膜として機能する。

酸化珪素膜１０４によって露呈される領域１０５は、紙面に垂直な方向に長手方向を有するスリット状に形成されている。（図１（Ａ））

次に、酸素雰囲気中においてＵＶ光を照射し、領域１０５によって露呈した非晶質珪素膜１０３の表面に極薄い酸化膜（図示せず）を形成する。この酸化膜は、後に結晶化を助長する金属元素を導入する際の溶液塗布工程で溶液の濡れ性を改善するためのものである。

なお、結晶化を助長する金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素が用いられるが、本実施例ではＮｉ（ニッケル）を例にとって説明する。

次に、所定の濃度（本実施例では重量換算で10ppm)でニッケルを含有したニッケル硝酸塩溶液（またはニッケル酢酸塩溶液）を滴下し、スピンコート法によりニッケルを含有した薄い水膜１０６を形成する。非晶質珪素膜中に添加するニッケル濃度は溶液塗布工程においてニッケル塩溶液の濃度を調節することで容易に制御することができる。（図１（Ｂ））

次に、不活性雰囲気中において450 ℃、１時間程度の水素出しを行った後、500 〜700 ℃、代表的には550 〜600 ℃の温度で 4〜8 時間の加熱処理（第１の加熱処理）を加えて非晶質珪素膜１０３の結晶化を行う。こうして結晶性珪素膜１０７が得られる。（図１（Ｃ））

この時、結晶成長は針状または柱状結晶が基板に概略平行な方向に進行する。本実施例の場合は、１０５で示される領域が図面の手前方向から奥手方向に長手方向を有するスリット状となっているので、矢印１０８で示されるように結晶成長は概略一方向に向かって進行する。この時、結晶成長は数百μｍ以上に渡って行わすことができる。

なお、１０９で示されるのはニッケル添加領域であり、横成長領域１０７に比べて高い濃度でニッケルを含有している。添加領域１０９は結晶核が過度に密集して結晶成長するため結晶性はあまり良くない。従って、後に形成する活性層は添加領域１０９を除いた領域で構成される。

結晶化の際、水膜１０６に含有されたニッケルは図示しない酸化膜を通して非晶質珪素膜１０３中に拡散し、結晶化を促進する触媒として機能する。具体的にはニッケルとシリコンとが反応してシリサイドを形成し、それが結晶核となって結晶化が進行する。

この時、結晶成長は結晶核が発生した領域から針状または柱状の結晶が基板に概略平行な方向に伸びて進行する。この際、加熱処理の温度が600 ℃を超えるとニッケルの触媒作用と無関係に自然核発生が生じてしまう。するとニッケルシリサイドを結晶核とする針状または柱状結晶の結晶成長が阻害され、結晶成長の成長幅が短くなるため好ましくない。従って、自然核発生が少なく、導入したニッケルのみによって結晶核が発生する様な条件とすることが望ましい。

次に、結晶化のための加熱処理が終了したら、ニッケルを選択的に添加するためのマスク絶縁膜となった酸化珪素膜１０４を除去する。この工程はバッファードフッ酸等により容易に行なわれる。

なお、後のハロゲン元素を含む雰囲気中での加熱処理の前および／または後に結晶性珪素膜１０５に対してエキシマレーザーによるレーザーアニールを施しても構わない。ただし、レーザー照射により結晶性珪素膜の結晶性は改善しうるが、珪素膜表面に凹凸が形成されやすいので注意が必要である。

次に、得られた結晶性珪素膜１０７をパターニングして島状半導体層１１０を形成する。島状半導体層１１０は後にＴＦＴの活性層として機能する。なお、本発明では島状半導体層の配置が重要である。その事については後述する。

また、本実施例では島状半導体層１１６を形成した後に次のハロゲン元素を含む雰囲気中での加熱処理を行なうが、逆に島状半導体層を形成する前にハロゲン元素を含む雰囲気中での加熱処理を行なっても構わない。

しかし、結晶性珪素膜１０７を島状に加工してからの方が表面積が増すので、効率良くニッケルをゲッタリングする上で好ましい。

また、島状半導体層１１０はドライエッチング法で形成されるが、その時島状半導体層のエッジに残留したプラズマダメージがＴＦＴのリーク電流の原因となる恐れがある。本実施例の場合、島状半導体層１１０のエッジは熱酸化されるのでプラズマダメージの除去も兼ねている。

次に、上記工程により得られた島状半導体層１１０に対してハロゲン元素を含む雰囲気において加熱処理（第２の加熱処理）を行う。加熱処理の温度範囲は700 ℃を超える温度であり、好ましくは800 〜1000℃（代表的には950 ℃）とし、処理時間は 1〜24時間、代表的には 6〜12時間とする。

本実施例では、酸素（Ｏ₂ ）雰囲気中に対して塩化水素（ＨＣｌ）を0.5 〜10体積％の濃度で含有させた雰囲気中において、950 ℃、30分の加熱処理を行う。なお、ＨＣｌ濃度を上記濃度以上とすると、結晶性珪素膜の膜表面に膜厚と同程度の凹凸が生じてしまうため好ましくない。

そして、この加熱処理により島状半導体層１１０の表面では約250 Åの珪素膜が酸化されて 500Åの熱酸化膜１１１が形成され、島状半導体層１１０の膜厚は約 500Åとなる。

ゲッタリングのための加熱処理は、その効果を得るために700 ℃以上の温度で行なうことが重要である。それ以下の温度では膜表面に形成された熱酸化膜がブロッキング層となって十分なゲッタリング効果を得られなくなるからである。

また、ゲッタリング処理は処理温度、処理雰囲気、処理時間を適宜設定することで様々な条件を設定できる。例えば、処理時間を長くして実効的なゲッタリング時間を長めに設定したい場合、処理温度を下げるか、ハロゲン元素の含有量を減らすことで達成できる。

また、本実施例では、島状半導体層１１０中に含有される（厳密には針状または柱状結晶の結晶粒界に偏析している）ニッケルをハロゲン元素によってゲッタリング除去する目的と、熱酸化膜を形成してそれをゲイト絶縁膜として活用する目的との両方を兼ねている。

勿論、両方の目的を別々に分けて、ゲッタリングのための加熱処理と、熱酸化膜（ゲイト絶縁膜）形成のための加熱処理（第３の加熱処理）とを別々に行なうこともできる。

また、島状半導体層の上に酸化珪素膜でなるゲイト絶縁膜をプラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法のいずれかの手段によって成膜し、その後、上記ハロゲン元素を含む雰囲気における加熱処理を行なっても良い。

なお、本実施例ではハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、ＨＦ、ＮＦ₃ 、ＨＢｒ、Ｃｌ₂ 、ＣｌＦ₃ 、ＢＣｌ₃ 、Ｆ₂ 、Ｂｒ₂ 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。また、一般にハロゲンの水素化物または有機物（炭水素化物）を用いることもできる。

この工程においては針状または柱状結晶の結晶粒界に偏析したニッケルがハロゲン元素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。

以上のゲッタリング工程によりニッケルが含まれない又はデバイス特性に影響を与えない程度（ 1×10¹⁸atoms/cm³ 以下、好ましくは 1×10¹⁷atoms/cm³ 以下）にまで低減された島状半導体層１１０が得られることがＳＩＭＳ分析により確認されている。また、本明細書における不純物濃度はＳＩＭＳ分析で得られた計測値の最小値でもって定義される。（図１（Ｄ））

なお、本発明者らの知見では結晶化の助長に利用されたニッケルは針状または柱状結晶の結晶粒界に多く偏析する傾向にあり、針状または柱状結晶の内部には実質的には殆ど含まれないと考えられる。

ところが、現状のＳＩＭＳ分析では結晶内部と結晶粒界の両方の情報を拾ってしまうので、本明細書中におけるニッケルの濃度は、厳密には結晶内部と結晶粒界とに含まれるニッケル濃度を平均化した平均濃度を意味する。

また、ゲッタリング工程を行なった場合、結晶性珪素膜中にはゲッタリング処理に使用したハロゲン元素が 1×10¹⁵〜 1×10²⁰atoms/cm³ の濃度で残存する。その際、結晶性珪素膜と熱酸化膜との間に高濃度に分布する傾向がある。

なお、上記ゲッタリング工程において除去されたニッケルは結晶化の際に針状または柱状結晶の結晶粒界へと押し出されて偏析したものである。即ち、結晶粒界ではニッケルシリサイドとして存在していたと考えられる。

ニッケルシリサイドとして存在していたニッケルは塩化ニッケルとなって離脱し、ニッケルとの結合を切られたシリコンの不対結合手は結晶粒界に多く存在する状態となる。

しかし上記工程は酸化性雰囲気中において、比較的高い温度で行われるため形成された不対結合手は容易に酸素と結合して酸化物（ SiO_X で表される酸化珪素）を形成すると考えられる。即ち、本発明者らは上記一連の加熱工程によって、結晶性珪素膜は酸化珪素が結晶粒界として機能する様な結晶構造体となると考えている。

また、残存した不対結合手は島状半導体層１１０中に含まれる水素やハロゲン元素によって終端されるか、シリコン同士の再結合によって補償され、さらに、転位や積層欠陥といった結晶欠陥はシリコン原子の再結合や再配列によってほぼ消滅してしまうので、針状または柱状結晶の内部の結晶性も著しく改善されると考えられる。

従って、島状半導体層１１０はハロゲン雰囲気での加熱処理によりニッケルがデバイス特性に支障がない程度にまで充分除去され、かつ、島状半導体層１１０を構成する針状または柱状結晶は著しく結晶性が改善されており、キャリアにとって実質的に単結晶と見なせる領域を有した結晶構造体で構成されている。

以上の様にして、ゲイト絶縁膜（熱酸化膜）１１１の形成まで終了したら、次にゲイト電極を構成するためのアルミニウム膜（図示せず）を2500Åの厚さにスパッタ法でもって成膜する。このアルミニウム膜中には、ヒロックやウィスカー防止のためにスカンジウムを0.２重量％含有させる。

なお、本実施例ではゲイト電極（ゲイト線む含む）を形成する材料としてアルミニムを主成分とする材料を用いているが、他にもタングステン、タンタル、モリブデン等を用いることもできる。また、導電性を付与した結晶性珪素膜をゲイト電極として活用しても構わない。

アルミニウム膜を成膜したら、その表面に図示しない極薄い陽極酸化膜を形成する。この陽極酸化膜は、３％の酒石酸を含んだエチレングリコール溶液をアンモニア水で中和したものを電解溶液として行う。即ち、この電解溶液中において、アルミニウム膜を陽極、白金を陰極として陽極酸化を行う。

この工程で形成される陽極酸化膜は緻密な膜質を有し、後に形成されるレジストマスクとの密着性を向上させるために機能する。なお、この陽極酸化膜の膜厚は100 Å程度とする。また膜厚は印加電圧によって制御することができる。

次に、図１（Ｄ）に示す様にアルミニウム膜をパターニングしてゲイト電極の原型となる島状のアルミニウム膜のパターン１１２を形成する。なおこの際利用したレジストマスク（図示せず）はそのまま残存させておく。（図２（Ａ））

そして、再びアルミニウム膜のパターン１１２を陽極とした陽極酸化を行う。ここでは、電解溶液として３％のシュウ酸水溶液を用いる。この陽極酸化工程においては、図示しないレジストマスクが存在するために陽極酸化がアルミニウムのパターン１１２の側面のみにおいて進行する。従って、図２（Ｂ）において１１３で示されるように陽極酸化膜が形成される。

またこの工程で形成される陽極酸化膜１１３は、多孔質状を有しており、その成長距離も数μｍまで行わせることができる。この多孔質状の陽極酸化膜１１３の膜厚は0.7 μｍとする。またこの陽極酸化膜１１３の膜厚は陽極酸化時間によって制御することができる。

図２（Ｂ）に示す多孔質状の陽極酸化膜１１３を形成したら、図示しないレジストマスクを取り除く。そして、再度の陽極酸化を行うことにより、緻密な陽極酸化膜１１４を形成する。この陽極酸化工程は、前述の緻密な陽極酸化膜を形成したのと同じ条件で行う。

ただし、形成する膜厚を900 Åとする。この工程においては、多孔質状の陽極酸化膜１１３の内部に電解溶液が進入するために図２（Ｂ）に示すように陽極酸化膜１１４が形成される。また、陽極酸化膜１１４の膜厚を1500Å以上というように厚くすると、後の不純物イオンの注入工程において、オフセットゲイト領域を形成することができる。

また、以上の工程を経てゲイト電極１１５が画定する。緻密な陽極酸化膜１１４は、後の工程においてゲイト電極１１５の表面を保護したり、ヒロックやウィスカーの発生を抑制するために機能する。

次に、緻密な陽極酸化膜１１４まで形成したら、この状態においてソース／ドレイン領域を形成するための不純物イオンの注入を行う。Ｎチャネル型のＴＦＴを作製するならばＰ（リン）イオンの注入を行い、Ｐチャネル型のＴＦＴを作製するならばＢ（ボロン）イオンの注入を行えば良い。

この工程において、高濃度に不純物が添加されたソース領域１１６とドレイン領域１１７が形成される。

次に、酢酸とリン酸と硝酸とを混合した混酸を用いて、多孔質状の陽極酸化膜１１３を選択的に除去した後に再度Ｐイオンのイオン注入を行なう。このイオン注入は、先のソース／ドレイン領域を形成する際よりも低ドーズ量でもって行なわれる。（図２（Ｃ））

すると、ソース領域１１６、ドレイン領域１１７と比較して不純物濃度の低い、低濃度不純物領域１１８、１１９が形成される。そしてゲイト電極１１５直下の１２０で示される領域が自己整合的にチャネル形成領域となる。

なお、チャネル形成領域１２０とドレイン領域１１７との間に配置された低濃度不純物領域１１９は特にＬＤＤ（ライトドープドレイン領域）領域と呼ばれ、チャネル形成領域１２０とドレイン領域１１７との間に形成される高電界を緩和する効果を有する。

また、チャネル形成領域１２０（厳密には針状または柱状結晶の内部）は真性または実質的に真性な領域で構成されている。真性または実質的に真性な領域であるとは、活性化エネルギーがほぼ1/2 （フェルミレベルが禁制帯の中央に位置する）であり、かつ、スピン密度よりも不純物濃度が低い領域であること、あるいは意図的にＰやＢといった不純物を添加しないアンドープ領域であることを意味している。

さらに、上記の不純物イオンの注入工程の後、レーザー光または赤外光または紫外光の照射を行うことによって、イオン注入が行われた領域のアニールを行う。この処理によって、添加イオンの活性化と、イオン注入時に活性層が受けた損傷の回復が行なわれる。

また、ここでプラズマ水素化処理を300 〜350 ℃の温度範囲で0.5 〜１時間行うと効果的である。この工程は活性層からの水素脱離によって生成した不対結合手を再び水素終端するものである。この工程を行なうと活性層中には 1×10²¹atoms / cm³ 以下、好ましくは 1×10¹⁵〜 1×10²¹atoms / cm³ の濃度で水素が添加される。

こうして図２（Ｃ）に示す状態が得られたら、次に層間絶縁膜１２１成膜する。層間絶縁膜１２１は、酸化珪素膜、または窒化珪素膜、または酸化窒化珪素膜、または有機性樹脂膜、またはそれらの膜の積層膜でもって構成される。（図２（Ｄ））

窒化珪素膜を用いると、前工程で添加した水素がデバイス外部へ再放出するのを防ぐことが出来るので好ましい。

また、有機性樹脂膜であるポリイミドを用いると、比誘電率が小さいので上下配線間の寄生容量を低減することができる。また、スピンコート法で形成できるので容易に膜厚を稼ぐことができ、スループットの向上が図れる。

次に、層間絶縁膜１２１コンタクトホールの形成を行い、ソース電極１２２とドレイン電極１２３とを形成する。さらに３５０℃の水素雰囲気中において加熱処理を行うことにより、素子全体の水素化を行い、図２（Ｄ）に示すＴＦＴが完成する。

図２（Ｄ）に示すＴＦＴは説明のため最も単純な構造となっているが、本実施例の作製工程手順に多少の変更・追加を加えることで適宜所望のＴＦＴ構造とすることは容易である。従えばアクティブマトリクス型表示装置の画素マトリクス回路を構成する画素ＴＦＴや、ロジック回路を構成する回路ＴＦＴ（インバータ回路、シフトレジスタ回路、プロセッサ回路、メモリ回路等）を作製することが可能である。

ここで、前述の様に島状半導体層１１０を形成する際に、その配置が重要である理由について説明する。説明は図３を用いて行なう。

本実施例を実施した場合、針状または柱状結晶が互いに概略平行に成長するため、結晶粒界が一方向に揃っているという特徴がある。また、結晶化を助長する金属元素を選択的に添加することで、針状または柱状結晶が結晶成長する方向を自由に制御することが可能である。この事は非常に重要な意味を持っている。

ここで絶縁表面を有する基体上に島状半導体層を形成した一実施例を図３に示す。図３に示すのは、アクティブマトリクス型液晶表示装置を作製するにあたって基体３０１上にマトリクス状に配置された島状半導体層である。

なお、３０２の破線で示される領域はニッケルを選択的に導入するための領域が存在した場所である。また、３０３は横成長領域が互いにぶつかり合って形成された巨視的な粒界が存在した場所である。これらは島状半導体層を形成した後では確認できないため点線で示すことにする。

また、本実施例で示した手段で結晶化を行なう場合、針状または柱状結晶はニッケル添加領域３０２に対して概略垂直な方向（図中において矢印で示される方向）に成長する。

従って、図３の様に島状半導体３０４を配置することで、チャネル方向と、針状または柱状結晶の結晶粒界とを同じ方向に揃えることができる。しかも、ニッケル添加領域３０２を基板３０１の端から端まで達する様に設計することで、基板全面において前述の様な構成を実現することが可能である。

この様な構成とすると、チャネル方向と針状または柱状結晶の並ぶ方向とが一致することになる。換言すればチャネル方向と、針状または柱状結晶の内部を移動するキャリアの移動方向とが一致することに他ならない。

即ち、ＴＦＴの活性層として機能する際に、チャネル形成領域においてキャリアの移動を妨げるエネルギー障壁が極めて少ないことを意味しており、動作速度のさらなる向上が期待できるのである。

従って、本実施例に示したＴＦＴは、針状または柱状結晶の延びる方向とチャネル方向とが一致する様な構成とすることで、非常に高速な動作を実現することができる。

ここで、本実施例に従って本発明者らが作製した図２（Ｄ）に示される半導体装置の電気特性を図４に示す。図４（Ａ）はＮチャネル型ＴＦＴの電気特性（Id-Vg 特性) 、図４（Ｂ）はＰチャネル型ＴＦＴの電気特性を示している。なお、Id-Vg 特性を示すグラフは１０点分の測定結果をまとめて表示する。

横軸のＶＧはゲイト電圧値、縦軸のＩＤはソース／ドレイン間を流れる電流値である。また、４０１、４０３で示されるId-Vg 特性（Id-Vg 曲線）はドレイン電圧ＶＤ＝１Ｖの時の特性を示し、４０２、４０４で示されるId-Vg 特性はドレイン電圧ＶＤ＝５Ｖの時の特性を示している。また、４０５、４０６はドレイン電圧ＶＤ＝１Ｖの時のリーク電流を示している。

なお、オフ領域（図４（Ａ）では-1V 以下、図４（Ｂ）では-1V 以上）のドレイン電流（Ioff) と、オンおよび／オフ領域のリーク電流(IG)は、殆どが 1×10^-13 Ａ（測定下限界）以下であるので、図４（Ａ）、（Ｂ）ではノイズと混同されてしまっている。

ここで、図４（Ａ）、（Ｂ）に示される電気特性から求めた、本発明によるＴＦＴの代表的な特性パラメータを表１、表２に示す。なお、表１はＮチャネル型ＴＦＴの電気特性（任意の20点測定）の結果であり、表２はＰチャネル型ＴＦＴの電気特性（任意の20点測定）の結果を示している。

表１、表２において特に注目すべき点は、サブスレッショルド特性（Ｓ値、Ｓ-value）が60〜100mV/dec の間に収まる程小さく、移動度（μFE、モビリティ）が150 〜300cm²/Vs という様に極めて大きいことである。なお、本明細書中において移動度とは電界効果移動度を意味する。

これらの測定データは従来のＴＦＴでは達成不可能な値であり、まさに本発明によるＴＦＴが単結晶上に作製したＭＯＳＦＥＴに匹敵する極めて高性能なＴＦＴであることを証明している。

また同時に、本発明によるＴＦＴは非常に劣化に強いことが繰り返し測定による加速劣化試験によって確認されている。経験的には高速動作するＴＦＴは劣化しやすいという欠点を有しているのだが、本発明によるＴＦＴは劣化もなく、極めて高い耐圧特性を有していることが判明している。

また、表１、表２には参考として平均値および標準偏差（σ値）も記載する。標準偏差は平均値からの分散（バラツキ）の尺度として用いられる。一般的には測定結果（母集団）が正規分布（ガウシアン分布）に従うとすると、平均値を中心に±１σの内に全体の68.3％、±２σの内に95.4％、±３σの内に99.7％が入ることが知られている。

例えば、本発明により作製したＮチャネル型ＴＦＴを100 個測定すれば、その内約95個のＴＦＴのＳ値が60〜100mV/dec （Ｐチャネル型ＴＦＴの場合も70〜100mV/dec ) の範囲に収まることを意味している。

本発明者らは、本実施例のＴＦＴ特性の分散をより正確に評価するため、540 個のＴＦＴを測定し、その結果から平均値および照準偏差を求めた。その結果、Ｓ値の平均値は80.5mV/dec(n-ch)、80.6mV/dec(p-ch)であり、標準偏差は5.8(n-ch) 、11.5(p-ch)であった。また、移動度(max) の平均値は194.0cm²/Vs(n-ch) 、131.8cm²/Vs(p-ch) であり、標準偏差は38.5(n-ch)、10.2(p-ch)であった。

即ち、本発明を利用したＮチャネル型ＴＦＴにおいては、以下に示す様なＴＦＴ特性を得ることができる。
（１）Ｓ値のσ値が10mV/dec以内、好ましくは5mV/dec 以内に収まる。
（２）Ｓ値が80±30mV/dec以内、好ましくは80±15mV/dec以内に収まる。
（３）μFEのσ値が40cm²/Vs以内、好ましくは35cm²/Vs以内に収まる。

また、本発明を利用したＰチャネル型ＴＦＴにおいては、以下に示す様なＴＦＴ特性を得ることができる。
（１）Ｓ値のσ値が15mV/dec以内、好ましくは10mV/dec以内に収まる。
（２）Ｓ値が 80±45mV/dec以内、好ましくは80±30mV/dec以内に収まる。
（３）μFEのσ値が15cm²/Vs以内、好ましくは10cm²/Vs以内に収まる。

以上の様に、本発明によるＴＦＴは極めて優れた電気特性を実現するものであり、これまで単結晶上に作製したＭＯＳＦＥＴのみが使用されていた様な複雑なＳＲＡＭ回路やＤＲＡＭ回路等、高速動作を必要とするロジック回路を構成することが可能である。

また、本実施例ではシングルゲイト構造のＴＦＴの作製工程例のみを記載しているが、ダブルゲイト構造のＴＦＴやそれ以上のゲイト電極を有するマルチゲイト構造のＴＦＴに対しても適用することができる。

また、ゲイト電極として結晶性珪素膜を用いて逆スタガ型ＴＦＴを作製することも可能である。即ち、本発明は活性層の結晶性を高めることで実現できるものであって、ＴＦＴ構造は問わずに実施することができる。

〔本発明で得られる結晶構造体に関する知見〕
本発明によって得られる結晶性珪素膜が図１０（Ａ）に示される様な針状または柱状結晶の集合体でなる結晶構造体であることは既に述べた。ここでは、本発明による結晶構造体と他の方法で形成された結晶構造体との比較を行なう。

図１１に示す写真は、実施例１の手順で非晶質珪素膜の結晶化までを終えた試料のＴＥＭ写真である。即ち、ハロゲン元素を含む加熱処理を行なっていない結晶性珪素膜の結晶構造を示している。

図１１において確認できる様に、結晶化直後の針状または柱状結晶の内部には多数の転位欠陥（１１０１で示される円内）が存在する。しかしながら、図１０（Ａ）に示すＴＥＭ写真では、その様な転位欠陥は確認されず、きれいな結晶構造となっていることが判る。

この事は、本発明においてハロゲン元素を含む雰囲気での加熱処理が結晶性の改善に大きく寄与していることの証拠となる。

また、図１２に示す結晶構造体は、非晶質珪素膜の結晶化条件を本発明とは異なるものとした場合の例である。具体的には、窒素雰囲気中で600 ℃48時間の加熱処理を行うことで非晶質珪素膜を結晶化し、900 〜1100℃程度の温度で熱酸化処理を施してある。

以上の様にして形成した結晶性珪素膜は、図１２（Ａ）に示す様に個々の結晶粒が大きく、不規則に分布する粒界によって分割された状態となっている。また、図１２（Ａ）を模式的に表したものが図１２（Ｂ）である。

図１２（Ｂ）において、結晶粒１２０１は不規則な粒界１２０２によって囲まれた状態となっている。従って、実際に図１２（Ａ）に示す結晶構造体をＴＦＴの活性層として利用すると、不規則な粒界１２０２によって生ずるエネルギー障壁がキャリアの移動を阻害してしまう。

一方、図１０（Ａ）に示す様な結晶構造体は、図１０（Ｂ）に示す様に、結晶粒界１００２がある程度の規則性をもって配列した状態となっている。従って、針状または柱状結晶の内部において、キャリアの移動を阻害するエネルギー障壁はないと考えられる。

なお、本発明者らが針状または柱状結晶の配列状態を１〜５万倍程度の広視野で観察した結果、針状または柱状結晶がジグザグに進行する様な場合があることが確認されている。これは、結晶成長がエネルギー的に安定な方向へ向かうことに起因する現象であり、結晶方向が転換した箇所には一種の粒界が形成されていると推測される。

しかしながら本発明者らは、針状または柱状結晶の内部に生じうるこの粒界はエネルギー的に不活性な双晶粒界の如きものではないかと推測している。即ち、結晶方向は異なるが、整合性良く連続的に結合した粒界であり、キャリアの移動を妨げる程のエネルギー障壁とならない（実質的に粒界と見なされない）粒界であると考えている。

以上の様に、通常のプロセスで結晶化した多結晶シリコン（ポリシリコン）膜は、図１２（Ａ）に示す様な結晶構造を有し、キャリアの移動を遮る様に不規則な粒界が分布するため、高い移動度を達成することが困難である。

しかしながら、本発明による結晶性シリコン膜は図１０（Ａ）に示す様な結晶構造を有し、結晶粒界が概略一方向に揃っている上、針状または柱状結晶の内部は実質的にエネルギー障壁となる粒界が存在しないと考えられる。即ち、キャリアは何ら阻害されることなく結晶内部を移動することが可能となるので、極めて高い移動度を達成することができる。

特に、本発明により得られる針状または柱状結晶の注目すべき点は、凹凸や応力等に起因する歪みを避けながら（結晶方向を変えながら）数十〜数百μｍもの距離を連続的に成長していくと考えられる点である。

本発明者らの推測が正しければ、本発明による結晶性珪素膜は結晶内部にキャリアトラップとなりうる粒界を形成しないで成長していく、特殊な結晶の集合体で構成される全く新しい結晶構造体であると言える。

本実施例は実施例１で示したＴＦＴでもってＣＭＯＳ回路を形成する例である。ＣＭＯＳ回路は実施例１で示した様な構造のＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせて構成される。

本実施例におけるＣＭＯＳ回路の作製工程の一実施例を図５、図６を用いて説明する。なお、本発明により形成される結晶性珪素膜の応用範囲は広く、ＣＭＯＳ回路を形成する方法は本実施例に限ったものではない。

まず実施例１に示す作製手順に従って、石英基板５０１上に酸化珪素膜５０２を成膜し、その上に結晶性珪素膜（図示せず）を得る。そしてそれをパターニングすることによりＮチャネル型ＴＦＴの島状半導体層５０３とＰチャネル型ＴＦＴの島状半導体層５０４とを形成する。

島状半導体層５０３、５０４を形成したら、ハロゲン元素を含む雰囲気における加熱処理を行なう。本実施例では処理条件を実施例１と同じものとする。こうして、ゲイト絶縁膜として機能する熱酸化膜５０５、５０６が500 Åの厚さで形成される。

なお、ここでは説明を簡単にするために一組のＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを形成する例を示す。実際には同一ガラス基板上に数百以上の単位でＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとが形成される。

次に、後にゲイト電極の原型を構成するアルミニウム膜（図示せず）を成膜し、パターニングしてアルミニウム膜のパターン５０７、５０８を形成する（パターン形成後もパターニングに使用したレジストマスクは残しておく）。

このアルミニウム膜は実施例１同様、ヒロックやウィスカーの発生を抑制するためにスカンジウムを0.2 wt重量％含有させる。アルミニウム膜の成膜方法はスパッタ法や電子ビーム蒸着法を用いて行う。

ヒロックやウィスカーというのは、アルミニウムの異常成長に起因する刺状あるいは針状の突起物のことである。ヒロックやウィスカーの存在は、隣合う配線間や上限間に離間した配線間においてショートやクロスクトークが発生する原因となる。

アルミニウム膜以外の材料としてはタンタル、モリブデン等の陽極酸化可能な金属を利用することができる。また、アルミニウム膜の代わりに導電性を付与した珪素膜を用いることも可能である。

こうして図５（Ａ）の状態が得られる。アルミニウム膜のパターン５０７、５０８を形成したら、次に、実施例１と同様の条件でもってアルミニウム膜のパターン５０７、５０８の側面に多孔質の陽極酸化膜５０９、５１０を形成する。本実施例ではこの多孔質の陽極酸化膜５０９、５１０の膜厚を0.7 μｍとする。

さらにに、実施例１と同様の条件でもって緻密で強固な陽極酸化膜５１１、５１２の形成を行う。ただし、本実施例ではこの膜厚が700 Åとなる様に到達電圧を調節する。また、この工程によりゲイト電極５１３、５１４が画定する。こうして図５（Ｂ）の様な状態が得られる。

次に、Ｎ型を付与する不純物としてＰ（リン）イオンを全面にドーピングする。このドーピングは、0.2 〜 5×10¹⁵atoms/cm² 、好ましくは 1〜 2×10¹⁵atoms/cm² という高いドーズ量で行う。ドーピング方法としてはプラズマドーピング法やイオンドーピング法を用いる。

この図５（Ｃ）に示す工程の結果、高濃度にＰイオンが注入された領域５１５〜５１８が形成される。これらの領域は後にソース／ドレイン領域として機能する。（図５（Ｃ））

次に、酢酸、硝酸、リン酸を混合した混酸溶液を用いて多孔質状の陽極酸化膜５０９と５１０を除去する。この時、陽極酸化膜５０９、５１０の直下に位置した活性層領域は、イオン注入されていないため実質的に真性である。

次に、図５（Ｄ）に示すように再びＰイオンの注入を行う。このＰイオンの注入は、ドーズ量を 0.1〜 5×10¹⁴atoms/cm² 、好ましくは 0.2〜 1×10¹⁴atoms/cm² という低い値とする。

即ち、図５（Ｄ）で示す工程で行われるＰイオンの注入はそのドーズ量を図５（Ｃ）に示す工程において行われたドーズ量に比較して低いものとする。すると、この工程の結果、領域５１５〜５１８に比較して不純物濃度の低い低濃度不純物領域５１９〜５２２が形成される。

図５（Ｄ）に示す工程が終了した時点でＮチャネル型ＴＦＴの活性層が完成する。即ち、Ｎチャネル型ＴＦＴのソース領域５１５、ドレイン領域５１６、低濃度不純物領域（またはＬＤＤ領域）５１９、５２０、チャネル形成領域５２３が画定する。

また、特に図示しないが陽極酸化膜５１１でイオン注入を遮られた領域がチャネル形成領域５２３と低濃度不純物領域５１９、５２０との間に存在する。この領域はオフセット領域と呼ばれ、陽極酸化膜５１１の膜厚でその距離が決定される。

オフセット領域はイオン注入されず実質的に真性であるが、ゲイト電圧が印加されないためチャネルを形成せず、電界強度を緩和し、劣化を抑制する抵抗成分として機能する。ただし、その距離（オフセット幅）が短い場合、実効的なオフセット領域として機能しない。本実施例ではその幅が700 Åであるのでオフセット領域としては機能しない。

次に、図６（Ａ）に示すように左側のＮチャネル型ＴＦＴを覆うレジストマスク５２４を形成する。そして、図６（Ａ）に示す状態においてＰ型を付与する不純物としてＢ（ボロン）イオンの注入を行う。

ここでは、Ｂイオンのドーズ量を 0.2〜10×10¹⁵atoms/cm² 、好ましくは 1〜 2×10¹⁵atoms/cm² 程度とする。このドーズ量は図５（Ｃ）に示すＰイオン注入工程におけるドーズ量と同程度またはそれ以上とする。

この工程により不純物（Ｐイオン）領域５１７、５１８、５２１、５２１の導電型は全てＮ型からＰ型へと反転し、Ｐチャネル型ＴＦＴのソース領域５２５、ドレイン領域５２６が形成される。また、ゲイト電極５１４の直下にはチャネル形成領域５２７が形成される。

次に、図６（Ａ）に示す工程の終了後、レジストマスク５２４を取り除き、基板全面にレーザー光または赤外光や紫外光等の強光を照射する。この工程により添加された不純物イオンの活性化と、不純物イオンが注入された領域の損傷の回復が行なわれる。（図６（Ｂ））

次に、図６（Ｂ）に示す状態を得たら、層間絶縁膜５２８を4000Åの厚さに成膜する。層間絶縁膜５２８は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、有機性樹脂膜のいずれでも良く、多層構造としても良い。これら絶縁膜の成膜方法は、プラズマＣＶＤ法、熱ＣＶＤ法、スピンコート法を用いればよい。

次にコンタクトホールの形成を行い、Ｎチャネル型ＴＦＴのソース電極５２９、Ｐチャネル型ＴＦＴのソース電極５３０を形成する。また、ドレイン電極５３１はＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとで共有する様な構成とすることでＣＭＯＳ回路が実現される。（図６（Ｃ））

以上の様な過程を経て、図６（Ｃ）に示す構造でなるＣＭＯＳ回路を作製することができる。ＣＭＯＳ回路は最も単純な構成のインバータ回路であり、ＣＭＯＳインバータ回路を直列に奇数組接続して形成した閉回路はリングオシレータと呼ばれ、半導体装置の動作速度を評価する際に用いられる。

ここで図７（Ａ）に示す上面写真は、本実施例に従って作製したＣＭＯＳ回路を組み合わせて構成したリングオシレータ回路である。本発明者らは本発明を利用して実際にアクティブマトリクス型液晶表示装置を試作し、その駆動回路の動作性能をリングオシレータで確認した。

なお、図７（Ａ）に示すリングオシレータを構成するＣＭＯＳ回路のゲイト電極幅は約0.6 μｍと細く、チャネル形成領域は通常ならば短チャネル効果が発生する程度にまで微細化されている。

また、図７（Ｂ）には参考としてシフトレジスタ回路の写真を示す。図７（Ｂ）に示すシフトレジスタ回路は試作した周辺駆動回路を構成する重要な回路の一つであり、画素領域のアドレスを指定するロジック回路である。特に、水平走査用（ソース側用）シフトレジスタ回路は実動作時に数ＭＨｚ〜数十ＭＨｚ程度の非常に高い周波数での駆動を要求される。

リングオシレータ回路の発振周波数は９、１９、５１組（段）のＣＭＯＳ回路を接続したリングオシレータで測定した。その結果、電源電圧３〜５Ｖ、９段のリングオシレータで 300ＭＨｚ以上、中には500 ＭＨｚを超える発振周波数が得られており、極めて動作速度が速いことが判明した。

これらの値は従来の作製工程で作製したリングオシレータに比べて２０倍近い動作速度を有することを意味している。また、１〜５Ｖの範囲で電源電圧を振っても常に数十〜数百ＭＨｚの発振周波数を実現している。

リングオシレータ回路は動作速度を評価するためのテストパターンであり、実際にシフトレジスタ回路やプロセッサ回路といったロジック回路を構成した場合には動作速度が減少するのを避けられない。これはロジック回路自体に様々な付加容量が加わるためである。

しかし、本発明を利用したＣＭＯＳ回路はその様な付加価値が加わった状況においても、問題なく高速動作させることが可能であり、あらゆるロジック回路の要求に応える性能を有している。

さらに、チャネル長が0.6 μｍと極めて微細化されているにも拘わらず、本実施例に示した様な極めて高速な動作にも耐えうる高い耐圧特性をも有していることは、本発明によるＴＦＴが短チャネル効果に殆ど影響されず、極めて高い信頼性を有していることを意味している。

〔本発明の構成から導かれる推察〕
実施例１および実施例２で示した様に、本発明に従って作製したＴＦＴは極めて高い性能（高速動作特性、高耐圧特性）を実現している。特に、Ｓ値が60〜100mV/dec 、電界効果移動度（μFE) が 150〜300cm²/Vs の範囲に収まる（後述するが実際の電界効果移動度はもっと高いと考えられる）など従来のＴＦＴでは到底成しえなかった事である。

また、この様な高速動作特性を有していながら劣化に強いという特徴は、経験的にも特異な現象と言えよう。そこで、本発明者らは本発明によるＴＦＴが何故これほどまで耐劣化性に優れているかを考察し、そこから一つの理論を推察したので以下に記載する。

ＴＦＴの耐圧（ソース−ドレイン間耐圧）を高めるためにはオフセット領域やＬＤＤ領域をチャネル形成領域とソース／ドレイン領域との間に設けることが一般的にである。しかしながら本発明者らの経験では、その様な構造としても移動度が150cm²/Vs を超えるとかなりの劣化が起こることが判っている。

そこで本発明者らは、本発明によるＴＦＴの耐圧が高い理由として針状または柱状結晶の結晶粒界の影響を重視した。この結晶粒界はハロゲン元素を含む加熱処理によって結晶化を助長する金属元素が除去されると同時に、シリコン原子の不対結合手が酸素と結合して、酸化物（酸化珪素）で構成されている。

即ち、本発明者らはチャネル形成領域に局部的に存在する結晶粒界（酸化物領域）がソース領域とドレイン領域の間、特にチャネル形成領域とドレイン領域との間にかかる高電界を効果的に緩和していると推測した。

具体的には、酸化物領域でなる結晶粒界が特にドレイン領域から広がる空乏層電荷により形成される電界を抑え、ドレイン電圧が高くなった状態（ドレイン側空乏層電荷が増加した状態）においても、ソース側の拡散電位を変化させない様に機能していると考えたのである。

以上をまとめると、本発明による結晶性珪素膜を活性層に活用した場合、チャネル形成領域は以下の構成を満たしていると見なせる。
（１）キャリアが移動する（キャリアにとって）実質的に真性な領域（針状または柱状結晶の内部）が存在する。
（２）キャリアの移動を抑制する又はチャネル方向（ソース−ドレイン間を結ぶ方向）にかかる電界を緩和する不純物領域（酸化物領域）が存在する。

従って、上記２つの構成を満たす、換言すればキャリアにとって実質的に真性なチャネル形成領域と、局部的に形成された不純物領域とを有する構成とすることで本発明が示す様な優れた特性のＴＦＴを作製しうると考えられる。

以上の構成は、多少の推測を交えてではあるが、本発明者らの実験データから導かれるものである。そこで、本発明者らはこの構成を人為的に創り出すことで同様の効果を得ることができるのではないかと予想した。

その結果、本発明者らは短チャネル効果の抑制に効果的な構成を提案するに至った。ここではその概略について、以下に記載する。なお、以下に記載する考察は現状においては推測の範囲に止まるものである。

一般的にデバイス素子（ＭＯＳＦＥＴ、ＴＦＴ等）の微細化が進みチャネル長が短くなるにつれて、短チャネル効果が問題となる。短チャネル効果とは、しきい値電圧の低下、パンチスルー現象に伴う耐圧の劣化およびサブスレッショルド特性の劣化などの総称である。

特に問題となるパンチスルー現象はソース側の拡散電位がドレイン側の電界に影響されて低下し、チャネルが形成されない状態でもソース／ドレイン間に電流が流れる現象である。即ち、ドレイン側の空乏層がソース領域にまで広がることで、ドレイン電界がソース側に影響を与えるのである。

そこで本発明者らは本発明の結晶粒界（酸化物領域）の効果に注目して、チャネル長が0.01〜2 μｍ程度の短チャネルＴＦＴにおいては、チャネル形成領域に対して人為的かつ局部的に不純物領域を設けることで、ドレイン側の空乏層の広がりを抑制する効果が得られると推測した。

この様な構成は活性層を図８に示す様な構成とすることで達成できると考えられる。図８（Ａ）において、８０１はソース領域、８０２はドレイン領域、８０３はチャネル形成領域であり、チャネル形成領域８０３の中には人為的に不純物領域８０４が形成される。また、チャネル形成領域８０３中、不純物領域８０４以外の領域８０５は、実質的に真性な領域であり、キャリアが移動する領域となる。

ここで図８（Ａ）に示す構造は、図１０に示す本発明の結晶構造体を模した構造である点が重要である。即ち、図１０の１００１で示される結晶粒界は図８（Ａ）の不純物領域８０４に相当し、図１０の針状または柱状結晶は図８（Ａ）のキャリアが移動する領域８０５に相当するのである。

従って、チャネル形成領域８０３内に配置された不純物領域８０４はチャネル形成領域内に局部的にビルトインポテンシャル（エネルギー障壁とも言える）の大きい領域を形成し、そのエネルギー障壁によってドレイン側空乏層の広がりを効果的に抑制すると推測できる。

また、図８（Ａ）をＡ−Ａ’で切断した断面図を図８（Ｂ）に示す。８０６は絶縁表面を有する基板である。また、図８（Ａ）をＢ−Ｂ’で切断した断面図を図８（Ｃ）に示す。

なお、図８（Ｃ）においてｗpi,nは不純物領域８０４の幅を表し、ｗpa,mはキャリアが移動する領域の幅を表す。ここでｎ、ｍはチャネル形成領域８０３内において、ｗpi,nがｎ番目の不純物領域の幅であり、ｗpa,mがｍ番目のキャリアが移動する領域であることを意味している。

また、ｗpi,nおよびｗpa,mの幅はある範囲の条件を満たす必要がある。そのことについて以下に説明する。

図８（Ａ）において、チャネル形成領域８０３の幅、即ちチャネル幅はＷである。ここで、チャネル幅Ｗの内、不純物領域８０４が占有している幅をＷpiと定義する。そして、任意の不純物領域の幅をＷpi,₁、Ｗpi,₂、Ｗpi,₃・・・Ｗpi_,nとすると、Ｗpiは次式で表される。

但し、本構成を達成するためにはチャネル形成領域の端部以外の領域に、不純物領域が少なくとも一つ形成されている必要があるので、ｎは１以上の整数でなければならない。

また、チャネル幅Ｗの内、キャリアの移動領域８０５が占有している幅をＷpaと定義する。そして、任意のキャリアの移動領域８０５をＷpa,₁、Ｗpa,₂、Ｗpa,₃・・・Ｗpa_,mとすると、Ｗpaは次式で表される。

但し、前述の様にチャネル形成領域の端部以外の領域に不純物領域が少なくとも一つ形成されているので、チャネル形成領域は少なくとも２分されてｍは２以上の整数でなければならない。

即ち、全チャネル幅ＷはＷ＝Ｗpi＋Ｗpa、かつ、ｎ＋ｍは３以上という関係が成り立っている。そして、ＷとＷpi、ＷとＷpaおよびＷpiとＷpaとの関係は、同時に以下の条件を満たすことが望ましい。
Ｗpi／Ｗ＝0.1 〜0.9
Ｗpa／Ｗ＝0.1 〜0.9
Ｗpi／Ｗpa＝1/9 〜9

これらの数式の意味するところは、Ｗpa／ＷまたはＷpi／Ｗが０または１であってはならないという事である。例えば、Ｗpa／Ｗ＝０（Ｗpi／Ｗ＝１と同義）の場合、チャネル形成領域を完全に不純物領域で塞いでしまうのでキャリアの移動が阻害される。逆にＷpa／Ｗ＝１（Ｗpi／Ｗ＝０と同義）の場合、チャネル形成領域に不純物領域が全く存在しないのでドレイン側空乏層の広がりを抑えることができない。

また、数１、数２に関する知見は実施例１および実施例２に見られるＴＦＴ特性を説明する上で重要な役割を果たす。その事について以下に示す。

本発明者らは実施例１で示した移動度の値に対して実施例２で示したリングオシレータの発振周波数が高すぎる点に注目した。即ち、実際の移動度と測定によって得られた移動度とで数値が異なるのではないかと考えたのである。

本発明者らは、実測された移動度の値が実際の移動度（元来本発明のＴＦＴが有している移動度）よりも小さいのではないかと考えている。その理由は、本発明者らの測定では以下の様な移動度を算出する式に、実測のチャネル幅Ｗを代入している事にある。

μFE＝１/ Ｃox（ΔＩｄ/ ΔＶｇ）・１/ Ｖｄ・Ｌ/ Ｗ
ここでＣoxはゲイト酸化膜容量、ΔＩｄ、ΔＶｇはそれぞれドレイン電流Ｉｄとゲイト電圧Ｖｇの変化量、Ｖｄはドレイン電圧、Ｌ、Ｗはそれぞれチャネル長およびチャネル幅である。

この式から明らかな様に電界効果移動度（μFE）はチャネル幅Ｗに反比例する。測定ではこのＷに値として、測定機で実測したチャネル幅を代入して計算を行なっている。

しかしながら、数１、数２を用いて説明した様に、実際には針状または柱状結晶の間には酸化物層が形成されており、その分を差し引いた和でもって実効的なチャネル幅Ｗpaを定義しなくてはならないのである。即ち、代入したチャネル幅Ｗは実効的なチャネル幅Ｗpaよりも大きい値である。

以上の理由により、実際よりも大きめのチャネル幅を代入して計算された移動度を求めているため、見かけ上移動度が小さく計算されてしまうと考えられるのである。従って、本発明に従うことで実際には400cm²/Vs を超える移動度を達成するＴＦＴが実現されていると推測される。そして、その様な移動度が達成されているからこそ、実施例２に示した様な500MHzを超える発振周波数が実現できるのだと言える。

また、不純物領域を図８（Ａ）に示す様な配置で設けることは移動度の向上に対して非常に大きな意味があると予想される。その理由について以下に説明する。

移動度（μFE) は半導体膜（ここでは珪素膜を例にとる）中のキャリアの散乱によって決まるが、珪素膜における散乱は格子散乱と不純物散乱とに大別される。格子散乱は珪素膜中の不純物濃度が低く、比較的高温で支配的であり、不純物散乱は不純物濃度が高く、比較的低温で支配的である。これらが影響し合って形成される全体的な移動度μは次式で表される。

この数５で示される式は、全体的な移動度μが、格子散乱の影響を受けた場合の移動度μ_l （ _lはlattice を意味する) の逆数および不純物散乱の影響を受けた場合の移動度μ_i （ _iはimpurityを意味する) の逆数の和に反比例することを意味している。

ここで、格子散乱ではドリフト電界がそれほど強くなければ音響フォノンが重要な役割を果たし、その時の移動度μ_l は、次式の様に温度の-3/2乗に比例する。従って、キャリアの有効質量（ｍ＊）と温度（Ｔ）で決まってしまう。

また、不純物散乱による移動度μ_i は、次式の様に温度の3/2 乗に比例し、イオン化した不純物の濃度Ｎ_i に逆比例する。即ち、イオン化した不純物の濃度Ｎ_i を調節することで変化させることができる。

これらの式によると、チャネル形成領域全体に均一に不純物が添加された状態では不純物散乱の影響を受けて移動度を稼ぐことができない。しかしながら、図８に示す構成の場合、局部的に不純物領域を形成しているので、キャリアが移動する領域には不純物が添加されず、キャリアにとって実質的に真性である。

即ち、理論的には数７においてイオン化した不純物の濃度Ｎ_i を限りなく０に近づけることを意味するため、移動度μ_i は限りなく無限大に近づいていくことになる。即ち、数５において１／μ_i の項を無視することができる程度にまで不純物を減少させることを意味するので全体の移動度μは限りなく移動度μ_l に近づいていくと推測される。

また、図８（Ａ）において不純物領域８０４がチャネル方向と概略平行となる様に配置されていることは重要である。この様な配置は、図１０に示した針状または柱状結晶の結晶粒界の延びる方向と、チャネル方向とが一致した場合に相当する。

この様な配置とした場合、不純物領域８０４は「良性の結晶粒界」として振る舞うと予想されるので、キャリアを捕獲することなく、レールの様な役割を果してキャリアに移動方向を規定すると推測される。このことは、キャリア同士の衝突による散乱の影響を低減する上で非常に重要な構成である。

また、以上の様な構成とすることで、短チャネル効果の一つであるしきい値電圧の低下も抑制できると予想される。これはチャネル幅が極端に狭くなった時に生じる狭チャネル効果を、不純物領域間で人為的に引き起こすことが可能であるという推論に基づく予想である。

また、前述の様にドレイン側空乏層の広がりを抑制することでパンチスルー現象を抑制することが可能と考えられるが、パンチスルー現象を抑制することで耐圧の向上と共にサブスレッショルド特性（Ｓ値）の向上も望める。

サブスレッショルド特性の向上は、本構成を用いることでドレイン側空乏層の占める体積を減じることができるという推論から以下の様に説明できる。

図８（Ａ）で示す構成とした時に、効果的に空乏層の広がりが抑制されるならば、ドレイン側空乏層の占める体積を大幅に減じることが可能でなはずである。従って、総合的な空乏層電荷を小さくできるため、空乏層容量を小さくできると考えられる。ここで、Ｓ値を導出する式は次式で表される。

この式は図４に示すグラフにおいて、Id-Vg 特性の立ち上がり部分（ゲイト電圧０Ｖ付近）の傾きの逆数を表している。また、数３で表される式は近似的に次式の様に表すことができる。

数４において、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷量、Ｃd は空乏層容量、Ｃitは界面準位の等価容量、Ｃoxはゲイト酸化膜容量である。従って、本構成では空乏層容量Ｃd が従来よりも十分小さくなるので、Ｓ値を85mV/decade 以下の小さな値とすることができる、即ち優れたサブスレッショルド特性を得ることができるのである。

また、空乏層容量Ｃd および界面準位の等価容量Ｃitを０に可能な限り近づけることで、Ｃd ＝Ｃit＝０となる理想状態、即ちＳ値が60mV/decade となる半導体装置を実現できる可能性がある。

ところで、本発明は針状または柱状結晶の結晶粒界が酸化物で構成されているが、そこから推測される本構成では、本発明の結晶粒界に相当する不純物領域として酸素以外に窒素や炭素を用いても良い。これは、本構成の目的がチャネル形成領域に対して人為的にエネルギー障壁を配置することにあるからである。

従って、エネルギー障壁を形成するという観点から考えれば、反転層の導電型と逆の導電型を持つ不純物領域でも効果があると言えよう。即ち、Ｎチャネル型半導体装置ならばＢイオンを、Ｐチャネル型Ｈ半導体装置ならばＰイオンを用いて不純物領域を形成すれば良いと言える。

また、不純物領域をＰまたはＢイオンで構成する場合、添加する不純物イオンの濃度で直接的にしきい値制御を行なうことも可能である。

以上の様に、本構成は本明細書で開示する発明の構成および実験事実をもとに本発明者らの推測により導かれた技術である。本構成を実施することで、チャネル長が極めて短いディープサブミクロン領域の半導体装置で問題となる短チャネル効果を効果的に抑制することができると推測される。

本実施例では、実施例１で示す結晶性珪素膜をシリコンウェハー上に形成する例を示す。この場合、シリコンウェハー表面に絶縁層を設ける必要があるが、通常熱酸化膜を利用することが多い。

熱処理の温度範囲は７００〜１３００℃が一般的であり、所望の酸化膜厚によって処理時間は変化する。

また、シリコンウェハーの熱酸化は通常Ｏ₂ 、Ｏ₂-Ｈ₂ Ｏ、Ｈ₂ Ｏ、Ｏ₂-Ｈ₂ 燃焼などの雰囲気で行なわれる。また、ＨＣｌやＣｌ₂ などのハロゲン元素を添加した雰囲気での酸化も広く実用化されている。

シリコンウェハーはＩＣなどの半導体デバイスに欠かせない基体の一つであり、ウェハー上に様々な半導体素子を形成する技術が生み出されている。

本実施例によれば、単結晶に匹敵する結晶性を備えた結晶性珪素膜を従来のシリコンウェハーを用いた技術に組み合わせ、結晶性珪素膜の応用範囲をさらに拡大することができる。

また、シリコンウェハー上のＩＣ上にＴＦＴを形成して三次元的に半導体装置を配置した集積化回路を構成することも可能である。

本実施例では、本発明を応用して作製したＴＦＴをＤＲＡＭ（Dynamic Rondom Access Memory）に応用した例について説明する。説明には図１３を用いることとする。

ＤＲＡＭは記憶する情報を電荷としてコンデンサに蓄える形式のメモリである。コンデンサへの情報としての電荷の出し入れは、コンデンサに直列に接続されたＴＦＴによって制御される。ＤＲＡＭの１個のメモリセルを構成するＴＦＴとコンデンサの回路を図１３（Ａ）に示す。

ワード線１３０１によってゲイト信号を与えられると、１３０３で示されるＴＦＴは導通状態となる。この状態でビット線１３０２側からコンデンサ１３０４に電荷が充電されて情報を読み込んだり、充電したコンデンサから電荷を取り出して情報を読みだしたりする。

ＤＲＡＭの断面構造を図１３（Ｂ）に示す。１３０５で示されるのは、石英基板もしくはシリコン基板でなる基体である。

上記基体１３０５上には下地膜として酸化珪素膜１３０６が成膜され、その上には本発明を応用したＴＦＴが作製される。なお、基体１３０５がシリコン基板であれば、下地膜１３０６として熱酸化膜を用いることもできる。また、１３０７は実施例１に従って形成された活性層である。

活性層１３０７はゲイト絶縁膜１３０８で覆われ、その上にはゲイト電極１３０９が形成される。そして、その上に層間絶縁膜１３１０が積層された後、ソース電極１３１１が形成される。このソース電極１３１１の形成と同時にビット線１３０２および１３１２で示される電極が形成される。また、１３１３は絶縁膜でなる保護膜である。

この電極１３１２は固定電位を保ち、その下方に存在する活性層のドレイン領域との間にコンデンサ１３０４を形成する。即ち、このコンデンサに蓄積された電荷をＴＦＴにより書き込んだり、読み出したりすることで記憶素子としての機能を有することになる。

ＤＲＡＭの特徴は１個のメモリを構成する素子数がＴＦＴとコンデンサだけで非常に少ないので、高集積密度の大規模メモリを構成するのに適している。また、価格も低く抑えられるので、現在最も大量に使用されている。

また、ＴＦＴを用いてＤＲＡＭセルを形成した場合の特徴として蓄積容量を小さく設定することができるため、低電圧での動作を可能とすることができる。

本実施例では、本発明を応用して作製したＴＦＴをＳＲＡＭ（Static Rondom Access Memory ）に応用した例について説明する。説明には図１４を用いることとする。

ＳＲＡＭはフリップフロップ等の双安定回路を記憶素子に用いたメモリであって、双安定回路のＯＮ−ＯＦＦあるいはＯＦＦ−ＯＮの２安定状態に対応して２進情報値（０または１）を記憶するものである。電源の供給がある限り記憶が保持される点で有利である。

記憶回路はＮ−ＭＯＳやＣ−ＭＯＳで構成される。図１４（Ａ）に示すＳＲＡＭの回路は受動負荷素子に高抵抗を用いた回路である。

１４０１で示されるのはワード線であり、１４０２はビット線である。１４０３は高抵抗で構成される負荷素子であり、１４０４で示されるような２組のドライバトランジスタと１４０５で示されるような２組のアクセストランジスタとでＳＲＡＭが構成される。

ＴＦＴの断面構造を図１４（Ｂ）に示す。石英基板もしくはシリコン基板でなる基体１４０６上に下地膜として酸化珪素膜１４０７を成膜し、その上に本発明を応用したＴＦＴを作製することができる。１４０８は実施例１に従って形成された活性層である。

活性層１４０８はゲイト絶縁膜１４０９で覆われ、その上にはゲイト電極１４１０が形成される。そして、その上に層間絶縁膜１４１１が積層された後、ソース電極１４１２が形成される。このソース電極１４１２の形成と同時にビット線１４０２およびドレイン電極１４１３が形成される。

その上には再び層間絶縁膜１４１４が積層され、次に高抵抗負荷としてポリシリコン膜１４１５が形成される。なお、高抵抗負荷と同様の機能をＴＦＴで代替するＳＲＡＭ構造をとることも可能である。また、１４１６は絶縁膜でなる保護膜である。

以上のような構成でなるＳＲＡＭの特徴は、高速動作が可能で、信頼性が高くシステムへの組む込みが容易なことなどである。

本実施例では、実施例１の半導体装置および実施例２のＣＭＯＳ回路を用いて同一基体上に画素マトリクス回路とロジック回路とを集積化したアクティブマトリクス型電気光学装置を構成する例を示す。電気光学装置としては、液晶表示装置、ＥＬ表示装置、ＥＣ表示装置などが含まれる。

なお、ロジック回路とは、周辺駆動回路やコントロール回路等の様に電気光学装置を駆動するための集積化回路を指す。アクティブマトリクス型電気光学装置においては、動作性能の限界や集積度の問題もあってロジック回路は外付けＩＣが一般的であったが、本発明のＴＦＴを用いることで同一基板上に全てを一体化することが可能となる。

また、コントロール回路とはプロセッサ回路、メモリ回路、クロック発生回路、Ａ／Ｄ（Ｄ／Ａ）コンバータ回路等の電気光学装置を駆動するに必要な全ての電気回路を含むものとする。勿論、メモリ回路には実施例５、６で示したＳＲＡＭ回路やＤＲＡＭ回路が含まれる。

このような構成に本明細書で開示する発明を利用すると、単結晶上に形成したＭＯＳＦＥＴに匹敵する性能を有するＴＦＴでもってロジック回路を構成することができる。

本実施例では実施例１と異なる構造のＴＦＴを作製する例を示す。説明には図１５を用いる。

まず、実施例１と同様の工程を経て図２（Ａ）に示す状態を得る。図２（Ａ）に示す状態を得たら、アルミニウム膜のパターニングに用いた図示しないレジストマスクを除去し、その後、酒石酸中で陽極酸化処理を行い、1000Åの厚さの緻密な陽極酸化膜を得る。この状態を図１５（Ａ）に示す。

図１５（Ａ）において、１０１は石英基板、１０２は下地膜、１１０は島状半導体層、１１１は後にゲイト絶縁膜として機能する熱酸化膜である。また、１５０１はアルミニウムを主成分とする材料でなるゲイト電極、１５０２はゲイト電極１５０１を陽極酸化して得られた緻密な陽極酸化膜である。

次に、この状態で島状半導体層１１０に対して一導電性を付与する不純物イオンの注入を行なう。そして、このイオン注入工程により不純物領域１５０３、１５０４が形成される。

また、この不純物イオンはＮチャネル型ＴＦＴならばＰ（リン）またはＡｓ（砒素）を、Ｐチャネル型ＴＦＴならばＢ（ボロン）を用いて行なえば良い。この時、ドーズ量は 0.1〜 5×10¹⁴atoms/cm² 、好ましくは 0.2〜 1×10¹⁴atoms/cm² という低い値としておく。

不純物イオンの注入が終了したら、窒化珪素膜１５０５を 0.5〜1 μｍの厚さに成膜する。成膜方法は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法のいずれであっても良い。また、窒化珪素膜以外に酸化珪素膜を用いても良い。

こうして図１５（Ｂ）の状態が得られる。図１５（Ｂ）の状態が得られたら、次に窒化珪素膜１５０５をエッチバック法によりエッチングして、ゲイト電極１５０１の側壁にのみ残す。こうして残された窒化珪素膜はサイドウォール１５０６として機能する。

この際、熱酸化膜１１１はゲイト電極がマスクとなった領域以外が除去されて図１５（Ｃ）に示す様な状態で残存する。

図１５（Ｃ）に示す状態で再び不純物イオンの注入を行なう。この時、ドーズ量は 0.2〜10×10¹⁵atoms/cm² 、好ましくは 1〜 2×10¹⁵atoms/cm² と先程のイオン注入のドーズ量よりも高めとしておく。

このイオン注入の際、サイドウォール１５０６の直下の領域１５０７、１５０８はイオン注入が行なわれないので、不純物イオンの濃度に変化はない。しかし、露出した領域１５０９、１５１０はさらに高濃度の不純物イオンが注入されることになる。

以上の様に２度目のイオン注入を経て、ソース領域１５０９、ドレイン領域１５１０およびソース／ドレイン領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）１５０７、１５０８が形成される。なお、ゲイト電極１５０１の直下はアンドープな領域であり、チャネル形成領域１５１１となる。

以上の工程を経て図１５（Ｃ）の状態が得られたら、300 Åの厚さの図示しないチタン膜を成膜し、チタン膜とシリコン（結晶性珪素）膜とを反応させる。そして、チタン膜を除去した後、ランプアニール等による加熱処理を行なうことでソース領域１５０９、ドレイン領域１５１０の表面にチタンシリサイド１５１２、１５１３を形成する。（図１５（Ｄ））

上記工程はチタン膜の代わりにタンタル膜、タングステン膜、モリブデン膜等を用いることも可能である。また、図１５（Ｄ）ではソース／ドレイン領域の一部がシリサイド化した様に記載してあるが、ソース／ドレイン領域の膜厚が薄い場合や加熱処理の条件によってはソース／ドレイン領域全体がシリサイド化することもある。

次に、層間絶縁膜１５１４として酸化珪素膜を5000Åの厚さに成膜し、ソース電極１５１５、ドレイン電極１５１６を形成する。こうして図１５（Ｄ）に示す構造のＴＦＴが完成する。

本実施例で示す構造のＴＦＴは、ソース／ドレイン電極がチタンシリサイド１５１２、１５１３を介してソース／ドレイン領域と接続するので良好なオーミックコンタクトを実現できる。

本実施例では実施例１または実施例７と異なる構造のＴＦＴを作製する例を示す。説明には図１６を用いる。

まず、実施例１と同様の工程を経て図２（Ａ）に示す状態を得る。ただし、本実施例ではゲイト電極の材料として導電性を付与した結晶性珪素膜を用いることとする。この状態を図１６（Ａ）に示す。

図１６（Ａ）において、１０１は石英基板、１０２は下地膜、１１０は島状半導体層、１１１は後にゲイト絶縁膜として機能する熱酸化膜である。また、１６０１は結晶性珪素膜（ポリシリコン膜）でなるゲイト電極である。

次に、この状態で島状半導体層１１０に対して一導電性を付与する不純物イオンの注入を行なう。そして、このイオン注入工程により不純物領域１６０２、１６０３が形成される。（図１６（Ｂ））

また、この不純物イオンはＮチャネル型ＴＦＴならばＰ（リン）またはＡｓ（砒素）を、Ｐチャネル型ＴＦＴならばＢ（ボロン）を用いて行なえば良い。この時、ドーズ量は 0.1〜 5×10¹⁴atoms/cm² 、好ましくは 0.2〜 1×10¹⁴atoms/cm² という低い値としておく。

不純物イオンの注入が終了したら、実施例７と同様にエッチバック法を用いてサイドウォール１６０４を形成する。

サイドウォール１６０４を形成したら、再び不純物イオンの注入を行なう。この時、ドーズ量は 0.2〜10×10¹⁵atoms/cm² 、好ましくは 1〜 2×10¹⁵atoms/cm² と先程のイオン注入のドーズ量よりも高めとしておく。（図１６（Ｃ））

このイオン注入の際、サイドウォール１６０４の直下の領域１６０５、１６０６はイオン注入が行なわれないので、不純物イオンの濃度に変化はない。しかし、露出した領域１６０７、１６０８はさらに高濃度の不純物イオンが注入されることになる。

以上の様に２度目のイオン注入を経て、ソース領域１６０７、ドレイン領域１６０８およびソース／ドレイン領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）１６０５、１６０６が形成される。なお、ゲイト電極１６０１の直下はアンドープな領域であり、チャネル形成領域１６０９となる。

以上の工程を経て図１６（Ｃ）の状態が得られたら、500 Åの厚さの図示しないタングステン膜を成膜し、タングステン膜とシリコン膜とを反応させる。そして、タングステン膜を除去した後、ランプアニール等による加熱処理を行なうことでゲイト電極１６０１、ソース領域１６０７、ドレイン領域１６０８、の表面にタングステンシリサイド１６１０〜１６１２を形成する。（図１６（Ｄ））

勿論、タングステン膜以外にもチタン膜、モリブデン膜、タンタル膜を用いることができる。また、本実施例では加熱処理の時間を長めに設定してソース／ドレイン領域全体がシリサイド化する様に調節する。

次に、層間絶縁膜１６１３として窒化珪素膜を4000Åの厚さに成膜し、ソース電極１６１４、ドレイン電極１６１５を形成する。こうして図１６（Ｄ）に示す構造のＴＦＴが完成する。

本実施例で示す構造のＴＦＴは、ゲイト電極およびソース／ドレイン電極がタングステンシリサイド１６１０〜１６１２を介して取り出し電極と接続するので良好なオーミックコンタクトを実現できる。

本実施例では本発明を利用した半導体装置を組み込んだ電気光学装置（表示装置）の一例を示す。なお、電気光学装置は必要に応じて直視型または投影型で使用すれば良い。また、電気光学装置も半導体を用いて機能する装置と考えられるので、本明細書中における電気光学装置とは、半導体装置の範疇に含まれるものとする。

また、本発明を利用した半導体装置の応用製品としてはＴＶカメラ、ヘッドマウントディスプレイ、カーナビゲーション、プロジェクション（フロント型とリア型がある）、ビデオカメラ、パーソナルコンピュータ等が挙げられる。それら応用用途の簡単な一例を図１７を用いて行う。

図１７（Ａ）はＴＶカメラであり、本体３００１、カメラ部３００２、表示装置３００３、操作スイッチ３００４で構成される。表示装置３００３はビューファインダーとして利用される。

図１７（Ｂ）はヘッドマウントディスプレイであり、本体３１０１、表示装置３１０２、バンド部３１０３で構成される。表示装置３１０２は比較的小型のサイズのものが２枚使用される。

図１７（Ｃ）はカーナビゲーションであり、本体３２０１、表示装置３２０２、操作スイッチ３２０３、アンテナ３２０４で構成される。表示装置３２０２はモニターとして利用されるが、地図の表示が主な目的なので解像度の許容範囲は比較的広いと言える。

図１７（Ｄ）は携帯情報端末機器（本実施例では携帯電話）であり、本体３３０１、音声出力部３３０２、音声入力部３３０３、表示装置３３０４、操作ボタン３３０５、アンテナ３３０６で構成される。表示装置３３０３に対しては、将来的にＴＶ電話として動画表示を要求されることが予想される。

図１７（Ｅ）はビデオカメラであり、本体３４０１、表示装置３４０２、接眼部３４０３、操作スイッチ３４０４、テープホルダー３４０５で構成される。表示装置３４０２に映し出された撮影画像は接眼部３４０３を通してリアルタイムに見ることができるので、使用者は画像を見ながらの撮影が可能となる。

図１７（Ｄ）はフロントプロジェクションであり、本体３５０１、光源３５０２、反射型表示装置３５０３、光学系（ビームスプリッターや偏光子等が含まれる）３５０４、スクリーン３５０５で構成される。スクリーン３５０５は会議や学会発表などのプレゼンテーションに利用される大画面スクリーンであるので、表示装置３５０３は高い解像度が要求される。

また、本実施例に示した電気光学装置以外にも、リアプロジェクションやモバイルコンピュータ、ハンディターミナルなどの携帯型情報端末機器に適用することができる。以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。

また、本発明のＴＦＴは電気光学装置に限らず、例えばＳＲＡＭやＤＲＡＭといった形で集積化回路に組み込み、本実施例で示した様な応用製品の駆動回路として用いることも可能である。

半導体装置の作製工程を示す図。 半導体装置の作製工程を示す図。 島状半導体層の配置構成を示す図。 半導体装置の特性を示す図。 半導体装置野作製工程を示す図。 半導体装置の作製工程を示す図 電気回路の構成を示す顕微鏡写真。 活性層の構成を示す図。 結晶性珪素膜の表面を示す写真。 結晶構造を示す写真。 結晶構造を示す写真。 結晶構造を示す写真。 ＤＲＡＭの構成を示す図 ＳＲＡＭの構成を示す図 半導体装置の作製工程を示す図。 半導体装置の作製工程を示す図。 半導体装置の応用例を示す図。

符号の説明

１０１ 石英基板
１０２ 下地膜
１０３ 非晶質珪素膜
１０４ 酸化珪素膜（マスク絶縁膜）
１０５ 非晶質珪素膜が露呈した領域
１０６ ニッケルを含有した水膜
１０７ 結晶性珪素膜
１０８ 結晶化の方向を示す矢印
１０９ ニッケル添加領域
１１０ 島状半導体層
１１１ 熱酸化膜
１１２ アルミニウム膜のパターン
１１３ 多孔質状の陽極酸化膜
１１４ 緻密な陽極酸化膜
１１５ ゲイト電極
１１６、１１７ 不純物領域
１１８、１１９ 低濃度不純物領域
１２０ チャネル形成領域
１２１ 層間絶縁膜
１２２ ソース電極
１２３ ドレイン電極
３０１ 石英基板
３０２ ニッケル添加領域
３０３ 巨視的な結晶粒界
３０４ 島状半導体層
８０１ ソース領域
８０２ ドレイン領域
８０３ チャネル形成領域
８０４ 不純物領域
８０５ キャリアが移動する領域
１００１ 針状または柱状結晶の結晶粒界

Claims (11)

1. 絶縁表面を有する基体上に前記絶縁基板に対して平行に結晶化された針状または柱状結晶が複数集合することによって形成された結晶性珪素膜を有する半導体装置であって、
   前記結晶性珪素膜は、ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に隣接するチャネル形成領域とを有し、
   前記チャネル形成領域は、酸素を含む複数の局部的に形成された不純物領域と、キャリア移動領域とを有し、
   前記複数の不純物領域は、前記ソース領域と前記ドレイン領域を結ぶ方向にそれぞれ平行に形成されていることを特徴とする半導体装置。
2. 絶縁表面を有する基体上に前記絶縁基板に対して平行に結晶化された針状または柱状結晶が複数集合することによって形成された結晶性珪素膜を有する半導体装置であって、
   前記結晶性珪素膜は、ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に隣接するチャネル形成領域とを有し、
   前記チャネル形成領域は、酸素を含む複数の局部的に形成された不純物領域と、キャリア移動領域とを有し、
   前記複数の不純物領域は、前記ソース領域と前記ドレイン領域を結ぶ方向にそれぞれ平行に形成され、
   チャネル長は、０．０１〜２μｍであることを特徴とする半導体装置。
3. 絶縁表面を有する基体上に前記絶縁基板に対して平行に結晶化された針状または柱状結晶が複数集合することによって形成された結晶性珪素膜を有する半導体装置であって、
   前記結晶性珪素膜は、ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に隣接するチャネル形成領域とを有し、
   前記チャネル形成領域は、酸素を含む複数の局部的に形成された不純物領域と、キャリア移動領域とを有し、
   前記複数の不純物領域は、前記ソース領域と前記ドレイン領域を結ぶ方向にそれぞれ平行に形成され、
   チャネル長は、０．０１〜２μｍであり、
   前記チャネル領域の幅をＷ、前記不純物領域が占有している幅をＷｐｉ、前記キャリア移動領域が占有している幅をＷｐａとするとき、
   Ｗｐｉ／Ｗ＝０．１〜０．９、
   Ｗｐａ／Ｗ＝０．１〜０．９、
   Ｗｐｉ／Ｗｐａ＝１／９〜９の関係が成り立つことを特徴とする半導体装置。
4. 絶縁表面を有する基体上に前記絶縁基板に対して平行に結晶化された針状または柱状結晶が複数集合することによって形成された結晶性珪素膜を有するＮチャネル型の半導体装置であって、
   前記結晶性珪素膜は、ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に隣接するチャネル形成領域とを有し、
   前記チャネル形成領域は、リンを含む複数の局部的に形成された不純物領域と、キャリア移動領域とを有し、
   前記複数の不純物領域は、前記ソース領域と前記ドレイン領域を結ぶ方向にそれぞれ平行に形成されていることを特徴とする半導体装置。
5. 絶縁表面を有する基体上に前記絶縁基板に対して平行に結晶化された針状または柱状結晶が複数集合することによって形成された結晶性珪素膜を有するＮチャネル型の半導体装置であって、
   前記結晶性珪素膜は、ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に隣接するチャネル形成領域とを有し、
   前記チャネル形成領域は、リンを含む複数の局部的に形成された不純物領域と、キャリア移動領域とを有し、
   前記複数の不純物領域は、前記ソース領域と前記ドレイン領域を結ぶ方向にそれぞれ平行に形成され、
   チャネル長は、０．０１〜２μｍであることを特徴とする半導体装置。
6. 絶縁表面を有する基体上に前記絶縁基板に対して平行に結晶化された針状または柱状結晶が複数集合することによって形成された結晶性珪素膜を有するＮチャネル型の半導体装置であって、
   前記結晶性珪素膜は、ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に隣接するチャネル形成領域とを有し、
   前記チャネル形成領域は、リンを含む複数の局部的に形成された不純物領域と、キャリア移動領域とを有し、
   前記複数の不純物領域は、前記ソース領域と前記ドレイン領域を結ぶ方向にそれぞれ平行に形成され、
   チャネル長は、０．０１〜２μｍであり、
   前記チャネル領域の幅をＷ、前記不純物領域が占有している幅をＷｐｉ、前記キャリア移動領域が占有している幅をＷｐａとするとき、
   Ｗｐｉ／Ｗ＝０．１〜０．９、
   Ｗｐａ／Ｗ＝０．１〜０．９、
   Ｗｐｉ／Ｗｐａ＝１／９〜９の関係が成り立つことを特徴とする半導体装置。
7. 絶縁表面を有する基体上に前記絶縁基板に対して平行に結晶化された針状または柱状結晶が複数集合することによって形成された結晶性珪素膜を有するＰチャネル型の半導体装置であって、
   前記結晶性珪素膜は、ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に隣接するチャネル形成領域とを有し、
   前記チャネル形成領域は、ボロンを含む複数の局部的に形成された不純物領域と、キャリア移動領域とを有し、
   前記複数の不純物領域は、前記ソース領域と前記ドレイン領域を結ぶ方向にそれぞれ平行に形成されていることを特徴とする半導体装置。
8. 絶縁表面を有する基体上に前記絶縁基板に対して平行に結晶化された針状または柱状結晶が複数集合することによって形成された結晶性珪素膜を有するＰチャネル型の半導体装置であって、
   前記結晶性珪素膜は、ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に隣接するチャネル形成領域とを有し、
   前記チャネル形成領域は、ボロンを含む複数の局部的に形成された不純物領域と、キャリア移動領域とを有し、
   前記複数の不純物領域は、前記ソース領域と前記ドレイン領域を結ぶ方向にそれぞれ平行に形成され、
   チャネル長は、０．０１〜２μｍであることを特徴とする半導体装置。
9. 絶縁表面を有する基体上に前記絶縁基板に対して平行に結晶化された針状または柱状結晶が複数集合することによって形成された結晶性珪素膜を有するＰチャネル型の半導体装置であって、
   前記結晶性珪素膜は、ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に隣接するチャネル形成領域とを有し、
   前記チャネル形成領域は、ボロンを含む複数の局部的に形成された不純物領域と、キャリア移動領域とを有し、
   前記複数の不純物領域は、前記ソース領域と前記ドレイン領域を結ぶ方向にそれぞれ平行に形成され、
   チャネル長は、０．０１〜２μｍであり、
   前記チャネル領域の幅をＷ、前記不純物領域が占有している幅をＷｐｉ、前記キャリア移動領域が占有している幅をＷｐａとするとき、
   Ｗｐｉ／Ｗ＝０．１〜０．９、
   Ｗｐａ／Ｗ＝０．１〜０．９、
   Ｗｐｉ／Ｗｐａ＝１／９〜９の関係が成り立つことを特徴とする半導体装置。
10. 請求項１乃至請求項９のいずれか一項において、前記結晶性珪素膜中にはニッケルが１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下の平均濃度で存在していることを特徴とする半導体装置。
11. 請求項４乃至請求項１０のいずれか一項において、前記半導体装置の電気特性を表すＳ値は、Ｎチャネル型で６０〜１００ｍＶ／ｄｅｃおよび／またはＰチャネル型で７０〜１００ｍＶ／ｄｅｃであることを特徴とする半導体装置。