JP4059299B2 - シリコン薄膜、シリコン単結晶粒子群、半導体装置、及び、フラッシュメモリセル - Google Patents

Description

本発明は、新規のシリコン薄膜、シリコン単結晶粒子群及びそれらの形成方法、並びに、半導体装置、フラッシュメモリセル及びそれらの製造方法に関する。

基体上に形成されたシリコン単結晶粒子群から成るシリコン薄膜が、薄膜トランジスタ（以下、ＴＦＴと略す）やＳＯＩ技術を応用した半導体装置といった各種の半導体装置、太陽電池に用いられており、あるいは又、マイクロマシーンの作製への適用が検討されている。

半導体装置の分野においては、例えば、ＴＦＴを負荷素子に用いた積層型ＳＲＡＭが提案されている。また、ＴＦＴは、ＬＣＤ用液晶パネルにも使用されている。例えば、キャリア移動度（μ）や導電率（σ）、オン電流特性、サブスレッショールド特性、オン／オフ電流比といった電気的特性に高性能を要求されるＴＦＴにおいては、通常、シリコン単結晶粒子群から成るシリコン薄膜が用いられる。そして、シリコン単結晶粒子の大きさを大きくし（大粒径化）、併せて双晶密度を低減させてシリコン単結晶粒子内のトラップ密度を低下させることによって、ＳＲＡＭやＴＦＴの特性の向上を図る努力が進められている。

かかるシリコン薄膜の電気的特性を向上させるために、ＳＰＣ技術（Solid Phase Crystallization、非晶質シリコンからの固相結晶化）やＥＬＡ技術（Excimer Laser Anneal、エキシマレーザを用いた溶融結晶化）により、シリコン単結晶粒子の大粒径化（〜１μｍ）が検討されている。ＥＬＡ技術に基づくシリコン薄膜の成膜方法として、例えば、文献 "Dependence of Crystallization Behaviors of Excimer Laser Annealed Amorphous Silicon Film on the Number of Laser Shot", B. Jung, et al., AM-LCD 95, pp 117-120 が知られている。この文献によれば、非晶質シリコン層にエキシマレーザを繰り返し照射することによって、シリコン単結晶粒子の選択方位が略〈１１１〉方位であるシリコン薄膜を形成することができるとされている。更には、ＥＬＡ技術に基づくシリコン薄膜の成膜方法として、例えば、文献 "Crystal forms by solid-state recrystallization of amorphous Si films on SiO₂", T. Noma, Appl. Phys. Lett. 59(6), 5 August 1991, pp 653-655 が知られている。この文献によれば、成膜されたシリコン単結晶粒子は〈１１０〉方位を有し、そして微細な｛１１１｝双晶を含む。

更には、ストリップヒータを用いたシリコン薄膜のグラフォエピタキシャル成長技術が、例えば、文献 "Silicon graphoepitaxy using a strip-heater oven", M.W. Geis, et al., Appl. Phys. Lett. 37(5), 1 September 1980, pp 454-456 から公知である。この文献によれば、ＳｉＯ₂上のシリコン薄膜は（１００）集合組織となっている。

あるいは又、シリコン単結晶粒子群から成るシリコン薄膜の形成は、化学的気相成長法（ＣＶＤ法）、あるいはランダム固相成長法によっても行われている。ＣＶＤ法によるポリシリコン結晶粒の形成に関しては、例えば、特開昭６３−３０７４３１号公報や特開昭６３−３０７７７６号公報が公知である。これらの公報に開示された技術によれば、シリコン単結晶粒子の選択方位は〈１１１〉方位である。ところで、通常の化学的気相成長法では、大きなシリコン単結晶粒子群から成るシリコン薄膜を形成しようとした場合、均一な膜質を有し且つ低リークで高移動度を有するシリコン膜を形成することは困難である。ランダム固相成長法では、シリコン単結晶粒子の粒径が１μｍ以上の大粒径化されたシリコン薄膜を形成することが可能であるが、シリコン単結晶粒子を選択的に成長させることが難しく、しかもＴＦＴ活性領域内に結晶粒界が存在することが多い。その結果、粒界領域の多少によってＴＦＴ特性にばらつきが生じ、ＴＦＴのライフタイムの短縮を招くという問題がある。

特開昭６３−３０７４３１号公報 特開昭６３−３０７７７６号公報 特開平３−１２５４２２号公報 特開平５−２２６２４６号公報 特開平６−９７０７４号公報 特開平６−３０２５１２号公報 "Dependence of Crystallization Behaviors of Excimer Laser Annealed Amorphous Silicon Film on the Number of Laser Shot", B. Jung, et al., AM-LCD 95, pp 117-120 "Crystal forms by solid-state recrystallization of amorphous Si films on SiO2", T. Noma, Appl. Phys. Lett. 59(6), 5 August 1991, pp 653-655 "Silicon graphoepitaxy using a strip-heater oven", M.W. Geis, et al., Appl. Phys. Lett. 37(5), 1 September 1980, pp 454-456 「不揮発性メモリとそのスケーリング」、電子情報通信学会誌、Ｖｏｌ．９，Ｎｏ．５，４６９〜４８４頁、１９９６年５月 "A silicon nanocrystal based memory", S.Tiwari, et al., Appl. Phys. Lett. 68(10), 4, pp1377-1379, 4 March 1996 "A Room-Temperature Single-Electron memory Device Using Fine-Grain Polycrystalline Silicon", K.Yano, et al., IEDM93, pp541-544

これらの各種文献や特許公開公報に開示された技術の全てにおいて、シリコン単結晶粒子群は、規則的に絶縁膜上に配列されてはいない。シリコン単結晶粒子群を規則的に絶縁膜上に配列することが可能となれば、例えばＴＦＴのより一層高度な特性の制御や特性の均一性の向上を図ることができるし、１つのシリコン単結晶粒子内に１つのＴＦＴを形成することが可能となり、ＳＯＩ技術の更なる発展が期待できる。

所望の位置にシリコン核あるいは結晶核を配置し、かかるシリコン核あるいは結晶核に基づき大粒径のシリコン単結晶粒子を形成する方法が、例えば、特開平３−１２５４２２号公報、特開平５−２２６２４６号公報、特開平６−９７０７４号公報や特開平６−３０２５１２号公報から公知である。特開平３−１２５４２２号公報に開示された技術においては、リソグラフィ技術を用いたパターニングを行うことで微小のシリコン核あるいは結晶核を形成する必要があるが、現状の技術ではリソグラフィ技術によって微小のシリコン核あるいは結晶核を形成することが困難である。シリコン核あるいは結晶核の大きさが大きい場合、多結晶が形成され易く、双晶や転位が発生し易いし、スループットの低下を招く。また、特開平５−２２６２４６号公報、特開平６−９７０７４号公報あるいは特開平６−３０２５１２号公報に開示された技術においては、細く収束することができ且つ直接描画可能なエネルギービームを非晶質シリコン層に照射したり、イオン注入を行う必要がある。それ故、シリコン単結晶粒子の形成工程が複雑なばかりか、固相成長工程を必要とするためシリコン単結晶粒子を得るために長時間を要し、スループットの低下を招くという問題がある。

一方、現在、不揮発性メモリの開発が盛んに行われている。そして、フローティングゲート構造を有するフラッシュメモリを中心に検討が鋭意進められており、メモリセルの微細化と共に低電圧化が進められている。このフラッシュメモリにおいては、フローティングゲートに電荷を注入しあるいはフローティングゲートから電荷を放出することによって、データの書込みや消去を行う。各種の電荷注入法が提案されているが、チャネルホットエレクトロン注入法や、トンネル酸化膜に高電界（例えば８ＭＶ／ｃｍ以上）を印加してファウラー・ノルドハイムトンネル電流を流す方法が一般的である。

ところで、このフラッシュメモリにおいては、フローティングゲートを構成する多結晶シリコン粒子の粒径のばらつきがデータ消去後の閾値電圧に変動を生じさせることが、文献「不揮発性メモリとそのスケーリング」、電子情報通信学会誌、Ｖｏｌ．９，Ｎｏ．５，４６９〜４８４頁、１９９６年５月 に報告されている。また、将来の微細化された低電圧作動のフラッシュメモリを実現させるための一手段として、シリコンナノクリスタルからフローティングゲートを構成するフラッシュメモリが、文献 "A silicon nanocrystal based memory", S.Tiwari, et al., Appl. Phys. Lett. 68(10), 4, pp1377-1379, 4 March 1996 に提案されている。更には、現状の半導体装置を越える世代の不揮発性メモリの一形態として、少ない蓄積電荷（電子）を用いて低電圧で作動させるシングルエレクトロンメモリが、文献 "A Room-Temperature Single-Electron memory Device Using Fine-Grain Polycrystalline Silicon", K.Yano, et al., IEDM93, pp541-544 に提案されている。

データ消去後の閾値電圧に変動が生じ難いフラッシュメモリを実現させるためには、フローティングゲートを構成するシリコン結晶粒子の粒径ばらつきを出来る限り小さくする必要がある。また、少ない電荷を用いる、微細化された低電圧作動のフラッシュメモリを実現させるためには、薄い絶縁膜（トンネル酸化膜）上に、規則的に微細なシリコン結晶粒子を制御性良く形成する必要がある。

従って、本発明の目的は、粒径ばらつきが小さなシリコン単結晶粒子群を規則的に基体上に配列することを可能とし、しかも、シリコン単結晶粒子群の形成を容易に且つ短時間で行うことができるシリコン薄膜あるいはシリコン単結晶粒子群の形成方法、及びかかる形成方法にて得られたシリコン薄膜あるいはシリコン単結晶粒子群、並びに半導体装置あるいはフラッシュメモリセル及びそれらの製造方法を提供することにある。

上記の目的を達成するための本発明のシリコン薄膜の形成方法は、基体上に形成された非晶質若しくは多結晶のシリコン層に紫外線ビームをパルス状にて照射し、シリコン単結晶粒子群から成るシリコン薄膜を基体上に形成するシリコン薄膜の形成方法である。そして、矩形状の紫外線ビームの照射完了から次の矩形状の紫外線ビームの照射開始までの間における紫外線ビーム照射位置の移動量（Ｌ）を４０μｍ以下、好ましくは４μｍ以下とし、且つ、移動方向に沿って測った紫外線ビームの幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）を０．１乃至５％、好ましくは０．５％乃至２．５％とし、以て、基体上に格子状に配列した略矩形のシリコン単結晶粒子群から成り、シリコン単結晶粒子の基体の表面に対する選択方位が略〈１００〉方位であるシリコン薄膜を形成することを特徴とする。

本発明のシリコン薄膜は、基体上に格子状に配列した略矩形のシリコン単結晶粒子群から成り、シリコン単結晶粒子の基体の表面に対する選択方位は略〈１００〉方位であることを特徴とする。

上記の目的を達成するための本発明の半導体装置の製造方法は、基体上に形成された非晶質若しくは多結晶のシリコン層に紫外線ビームをパルス状にて照射し、シリコン単結晶粒子群から成るシリコン薄膜を基体上に形成した後、該シリコン薄膜若しくはシリコン単結晶粒子にソース・ドレイン領域及びチャネル領域を形成する工程を含む半導体装置の製造方法である。そして、矩形状の紫外線ビームの照射完了から次の矩形状の紫外線ビームの照射開始までの間における紫外線ビーム照射位置の移動量（Ｌ）を４０μｍ以下、好ましくは４μｍ以下とし、且つ、移動方向に沿って測った紫外線ビームの幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）を０．１乃至５％、好ましくは０．５％乃至２．５％とし、以て、基体上に格子状に配列した略矩形のシリコン単結晶粒子群から成り、シリコン単結晶粒子の基体の表面に対する選択方位が略〈１００〉方位であるシリコン薄膜を形成することを特徴とする。

本発明の半導体装置は、基体上に格子状に配列した略矩形のシリコン単結晶粒子群から成り、シリコン単結晶粒子の基体の表面に対する選択方位は略〈１００〉方位であるシリコン薄膜、若しくは該シリコン単結晶粒子に形成されたソース・ドレイン領域及びチャネル領域を備えて成ることを特徴とする。

本発明の半導体装置、あるいは本発明の半導体装置の製造方法にて製造される半導体装置として、例えばＬＣＤ用液晶パネルに使用されるトップゲート型若しくはボトムゲート型の薄膜トランジスタや、ＳＯＩ技術を応用した半導体装置（例えば、積層型ＳＲＡＭの負荷素子としての薄膜トランジスタ）やＭＯＳ型半導体装置といった各種の半導体装置を例示することができる。また、本発明のシリコン薄膜及びその形成方法は、これらの半導体装置の製造への適用だけでなく、太陽電池の製造やマイクロマシーンの作製への適用が可能である。

本発明のシリコン薄膜及びその形成方法、並びに半導体装置及びその製造方法においては、略矩形のシリコン単結晶粒子の一辺の長さは、０．０５μｍ以上、好ましくは０．１μｍ以上であることが望ましい。ここで、略矩形のシリコン単結晶粒子という用語には、形状が矩形であるシリコン単結晶粒子だけでなく、角が欠けた矩形のシリコン単結晶粒子も含まれる。また、角が欠けた矩形のシリコン単結晶粒子の場合における一辺の長さとは、欠けた角を補って得られる矩形のシリコン単結晶粒子の一辺の長さを意味する。以下においても同様である。また、シリコン薄膜の平均膜厚は１×１０^-8ｍ乃至１×１０^-7ｍ、好ましくは１×１０^-8ｍ乃至６×１０^-8ｍ、より好ましくは１×１０^-8ｍ乃至４×１０^-8ｍであることが望ましい。シリコン薄膜の平均膜厚が１×１０^-8ｍ未満では、例えば半導体装置の製造に支障が生じる虞がある。一方、シリコン薄膜の平均膜厚が１×１０^-7ｍを超えると、かかるシリコン膜厚を得るために必要とされる非晶質若しくは多結晶のシリコン層の膜厚が厚くなり過ぎ、シリコン単結晶粒子の基体の表面に対する選択方位が略〈１００〉方位ではなくなる虞がある。尚、シリコン薄膜の平均膜厚は、エリプソメータ、光分光反射干渉計等によって測定すればよい。

本発明のシリコン薄膜並びに半導体装置においては、シリコン単結晶粒子群は、基体上に形成された非晶質若しくは多結晶のシリコン層に紫外線ビームをパルス状にて照射することによって形成され、矩形状の紫外線ビームの照射完了から次の矩形状の紫外線ビームの照射開始までの間における紫外線ビーム照射位置の移動量（Ｌ）は４０μｍ以下、好ましくは４μｍ以下であり、且つ、移動方向に沿って測った紫外線ビームの幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）は０．１乃至５％、好ましくは０．５％乃至２．５％であることが望ましい。尚、本発明のシリコン薄膜あるいはその形成方法並びに半導体装置あるいはその製造方法においては、略矩形のシリコン単結晶粒子の相対する二辺は、紫外線ビーム照射位置の移動方向と略平行、若しくは移動方向と略４５度の角度を成す。この二辺を構成する結晶面は｛２２０｝面である。即ち、略矩形のシリコン単結晶粒子の一辺を構成する結晶面は｛２２０｝面である。

上記の目的を達成するための本発明のシリコン単結晶粒子群の形成方法は、（イ）基体上に形成された非晶質若しくは多結晶のシリコン層に紫外線ビームをパルス状にて照射し、以て、基体上に格子状に配列した略矩形のシリコン単結晶粒子群から成り、シリコン単結晶粒子の基体の表面に対する選択方位が略〈１００〉方位であるシリコン薄膜を形成する工程と、（ロ）隣接する該シリコン単結晶粒子を離間状態とする工程から成るシリコン単結晶粒子群の形成方法である。そして、矩形状の紫外線ビームの照射完了から次の矩形状の紫外線ビームの照射開始までの間における紫外線ビーム照射位置の移動量（Ｌ）を４０μｍ以下、好ましくは４μｍ以下とし、且つ、移動方向に沿って測った紫外線ビームの幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）を０．１乃至５％、好ましくは０．５％乃至２．５％とすることを特徴とする。

本発明のシリコン単結晶粒子群は、基体の表面に対する選択方位が略〈１００〉方位である複数の略矩形のシリコン単結晶粒子から成り、シリコン単結晶粒子は基体上に格子状に配列され、隣接するシリコン単結晶粒子は離間状態にあることを特徴とする。

上記の目的を達成するための本発明のフラッシュメモリセルの製造方法は、（イ）トンネル酸化膜上に形成された非晶質若しくは多結晶のシリコン層に紫外線ビームをパルス状にて照射し、以て、トンネル酸化膜上に格子状に配列した略矩形のシリコン単結晶粒子群から成り、シリコン単結晶粒子のトンネル酸化膜の表面に対する選択方位が略〈１００〉方位であるシリコン薄膜を形成する工程と、（ロ）隣接する該シリコン単結晶粒子を離間状態とし、以て、シリコン単結晶粒子群から成るフローティングゲートを形成する工程を含むフラッシュメモリセルの製造方法である。そして、矩形状の紫外線ビームの照射完了から次の矩形状の紫外線ビームの照射開始までの間における紫外線ビーム照射位置の移動量（Ｌ）を４０μｍ以下、好ましくは４μｍ以下とし、且つ、移動方向に沿って測った紫外線ビームの幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）を０．１乃至５％、好ましくは０．５％乃至２．５％とすることを特徴とする。

本発明のフラッシュメモリセルは、トンネル酸化膜上に形成され、そして、トンネル酸化膜の表面に対する選択方位が略〈１００〉方位である複数の略矩形のシリコン単結晶粒子から成るフローティングゲートを備えたフラッシュメモリセルであって、シリコン単結晶粒子はトンネル酸化膜上に格子状に配列され、隣接するシリコン単結晶粒子は離間状態にあることを特徴とする。尚、離間状態にあるシリコン単結晶粒子の厚さは、１×１０^-8ｍ乃至８×１０^-8ｍ、好ましくは２×１０^-8ｍ乃至５×１０^-8ｍであることが望ましい。

本発明のフラッシュメモリセル、あるいは本発明のフラッシュメモリセルの製造方法にて製造されるフラッシュメモリセルは、基本的には、半導体基板又はシリコン層に形成されたソース・ドレイン領域及びチャネル領域と、その上に形成されたトンネル酸化膜と、トンネル酸化膜上に形成されたフローティングゲートと、このフローティングゲートを覆う絶縁膜と、コントロールゲートから構成されている。

本発明のシリコン単結晶粒子群あるいはフラッシュメモリセルにおいては、シリコン単結晶粒子群は、（イ）基体（若しくはトンネル酸化膜）上に形成された非晶質若しくは多結晶のシリコン層に紫外線ビームをパルス状にて照射し、以て、基体（若しくはトンネル酸化膜）上に格子状に配列した略矩形のシリコン単結晶粒子群から成り、シリコン単結晶粒子の基体（若しくはトンネル酸化膜）の表面に対する選択方位が略〈１００〉方位であるシリコン薄膜を形成する工程と、（ロ）隣接する該シリコン単結晶粒子を離間状態とする工程に基づき形成される。そして、矩形状の紫外線ビームの照射完了から次の矩形状の紫外線ビームの照射開始までの間における紫外線ビーム照射位置の移動量（Ｌ）は４０μｍ以下、好ましくは４μｍ以下であり、且つ、移動方向に沿って測った紫外線ビームの幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）は０．１乃至５％、好ましくは０．５％乃至２．５％であることが望ましい。

尚、本発明のシリコン単結晶粒子群若しくはその形成方法あるいはフラッシュメモリセル若しくはその製造方法においては、工程（ロ）の隣接するシリコン単結晶粒子を離間状態とする工程は、工程（イ）において形成されたシリコン薄膜を酸化し、隣接するシリコン単結晶粒子の間に酸化シリコンから成る領域を形成する工程から成ることが望ましい。あるいは又、工程（ロ）の隣接するシリコン単結晶粒子を離間状態とする工程は、工程（イ）において形成されたシリコン薄膜をエッチングし、隣接するシリコン単結晶粒子の間に空間を形成する工程から成ることが望ましい。また、工程（イ）において形成されたシリコン薄膜における略矩形のシリコン単結晶粒子の一辺の長さは、出来る限り短いことが好ましいが、実用上、０．０５μｍ以上であることが望ましい。あるいは又、工程（イ）において形成されたシリコン薄膜の平均膜厚は１×１０^-8ｍ乃至１×１０^-7ｍ、好ましくは１×１０^-8ｍ乃至６×１０^-8ｍ、より好ましくは１×１０^-8ｍ乃至４×１０^-8ｍであることが望ましい。更には、工程（イ）において形成されたシリコン薄膜における略矩形のシリコン単結晶粒子の相対する二辺は、紫外線ビーム照射位置の移動方向と略平行、若しくは移動方向と略４５度の角度を成す。この二辺を構成する結晶面は｛２２０｝面である。即ち、略矩形のシリコン単結晶粒子の一辺を構成する結晶面は｛２２０｝面である。

本発明における基体あるいはトンネル酸化膜として、酸化シリコン（ＳｉＯ₂）、窒化シリコン（ＳｉＮ）、ＳｉＯＮ、酸化シリコンと窒化シリコンの積層構造、又は酸化シリコンと窒化シリコンと酸化シリコンの積層構造を例示することができるが、これらに限定されるものではない。基体等は、例えばシリコン半導体基板の表面を酸化あるいは窒化することによって形成することができるし、あるいは又、半導体基板や各種の層、配線等の上にＣＶＤ法等によって成膜することもできる。

紫外線ビームとしては、例えば、３０８ｎｍの波長を有するＸｅＣｌエキシマレーザや全固体紫外レーザを例示することができる。移動方向に沿って測った矩形状の紫外線ビームの幅（Ｗ）は、４０μｍ乃至約１ｍｍであることが好ましい。移動方向と直角の方向に沿って測った矩形状の紫外線ビームの長さは任意である。紫外線ビームの縁部におけるエネルギーの立ち上がりが極めてシャープな紫外線ビームを用いることが好ましい。このような紫外線ビームを射出する紫外線ビーム源として、ＸｅＣｌエキシマレーザ装置、アッテネータ、ビームを矩形状に均一化するビームホモジナイザー及び反射鏡の組み合わせを挙げることができるが、これに限定されるものではない。

矩形状の紫外線ビームの照射完了から次の矩形状の紫外線ビームの照射開始までの間における紫外線ビーム照射位置の移動量（Ｌ）が４０μｍを超えたり、紫外線ビーム照射位置の移動方向に沿って測った紫外線ビームの幅（Ｗ）の５％を移動量の割合（Ｒ＝Ｌ／Ｗ）が超える場合、基体上に格子状に配列した略矩形のシリコン単結晶粒子群が形成されなくなる虞があり、あるいは又、シリコン単結晶粒子の基体の表面に対する選択方位が略〈１００〉方位ではなくなる虞がある。また、移動量の割合（Ｒ＝Ｌ／Ｗ）が、紫外線ビーム照射位置の移動方向に沿って測った紫外線ビームの幅（Ｗ）の０．１％未満では、スループットが低くなり過ぎる。尚、紫外線ビーム源を固定し、基体を移動させてもよいし、基体を固定し、紫外線ビーム源を移動させてもよいし、あるいは又、基体及び紫外線ビーム源の両方を移動させてもよい。

尚、シリコン単結晶粒子群を構成するシリコン単結晶粒子の内、３０％以上の数のシリコン単結晶粒子がシリコン単結晶粒子の基体の表面に対して略〈１００〉方位を有する場合に、シリコン単結晶粒子の基体の表面に対する選択方位が略〈１００〉方位であると規定する。また、略〈１００〉方位であるとは、シリコン単結晶粒子の〈１００〉方位が基体の表面に垂直な方向と厳密には平行でないシリコン単結晶粒子を包含することを意味する。尚、選択方位とは、優先方位とも呼ばれる。膜などの形状を有する多結晶体の中で結晶の方位が無秩序ではなく、或る特定の方向に多くの結晶が一定の結晶軸、結晶面等を揃えている場合、このような構造は集合組織あるいは繊維構造と呼ばれる。そして、配向している結晶軸は選択方位と呼ばれる。

本発明において、何故、矩形状の紫外線ビームの照射完了から次の矩形状の紫外線ビームの照射開始までの間における紫外線ビーム照射位置の移動量（Ｌ）を４０μｍ以下とし、且つ、紫外線ビーム照射位置の移動方向に沿って測った紫外線ビームの幅（Ｗ）に対するかかる移動量の割合（Ｒ＝Ｌ／Ｗ）を０．１乃至５％とすることによって、基体上に格子状に配列した略矩形のシリコン単結晶粒子群から成り、シリコン単結晶粒子の基体の表面に対する選択方位が略〈１００〉であるシリコン薄膜が形成されるのか、不明な点が多い。しかしながら、非晶質若しくは多結晶のシリコン層の或る領域に、紫外線ビームを重ねながら且つずらしながらパルス状に照射し、しかも、紫外線ビームの形状を矩形状とすることによって（即ち、紫外線ビームの縁部におけるエネルギーの立ち上がりが極めてシャープな紫外線ビームを用いることによって）、蓄熱的に或る種の平衡的な温度状態と冷却（凝固）条件が成立するが故に、このようなシリコン単結晶粒子群が形成されると推定される。また、シリコン単結晶粒子の基体の表面に対する選択方位が略〈１００〉方位となる理由は、例えばＳｉＯ₂から成る基体に対するＳｉ表面の自由エネルギーの観点から、基体上に形成される（基体を覆う）シリコン単結晶粒子の選択方位が略〈１００〉方位になると推定される。

本発明においては、基体の表面に対する選択方位が略〈１００〉方位であるシリコン薄膜を容易に且つ短時間で形成することができ、しかも、シリコン単結晶粒子群を規則的に基体（絶縁膜）上に配列することができる。従って、例えばＴＦＴのより一層高度な特性の制御や特性の均一性の向上を図ることができるし、微細なシリコン単結晶粒子内にＴＦＴを形成することによって、ＳＯＩ技術の実現が可能となる。また、マクロ的にもシリコン薄膜の結晶性が向上することから、ＬＣＤ用液晶パネル等に用いられるＴＦＴの特性も向上する。また、直接トンネリング効果と電子蓄積を応用した低電圧動作が可能なフラッシュメモリセル（ナノドットメモリ）を実現することができる。更には、本発明のシリコン薄膜にてフラッシュメモリセルのフローティングゲートを構成すれば、フローティングゲートを構成するシリコン粒子の粒径のばらつきを小さくすることができるので、データ消去後の閾値電圧に変動が生じ難いフラッシュメモリを実現させることができる。

以下、図面を参照して、好ましい実施例に基づき本発明を説明する。

実施例１は、本発明のシリコン薄膜及びその形成方法に関する。実施例１においては、ＳｉＯ₂から成る基体上に形成された非晶質のシリコン層に紫外線ビームをパルス状にて照射し、基体上にシリコン単結晶粒子群から成るシリコン薄膜を形成した。紫外線ビームの照射条件等を、以下の表１に示す。

［表１］
紫外線ビーム：ＸｅＣｌエキシマレーザ（波長３０８ｎｍ）
照射量 ：３２０ｍＪ／ｃｍ²
パルス幅：約２６ｎ秒
周波数 ：約２００Ｈｚ
ビーム形状 ：幅（Ｗ）４００μｍ×長さ１５０ｍｍの矩形形状
移動量Ｌ ：４μｍ
移動量割合Ｒ：１％（＝４μｍ／４００μｍ×１００）

具体的には、石英から成る基板１０の上に厚さ５０ｎｍのＳｉＮ膜１１を成膜し、次いで、その上に厚さ１００ｎｍのＳｉＯ₂から成る基体１２を成膜した。その後、基体１２上に厚さ３０ｎｍの非晶質のシリコン層１３をＰＥＣＶＤ法にて成膜した。この状態を、図１の（Ａ）に模式的な一部断面図で示す。次いで、表１に示した条件にて、基体１２上に形成された非晶質のシリコン層１３に紫外線ビームをパルス状にて照射した。この状態を、図１の（Ｂ）に模式的な一部断面図で示す。尚、図１の（Ｂ）において、前回の紫外線ビームが照射されたシリコン層１３の領域を点線で表し、今回の紫外線ビームが照射されたシリコン層１３の領域を一点鎖線で表した。実施例１においては、移動量割合（Ｒ＝Ｌ／Ｗ）が１％であるが故に、或る位置における非晶質のシリコン層１３は、１００回、パルス状の紫外線レーザに曝される。実施例１においては、紫外線ビーム源を固定し、基板１０を移動させたが、基板１０を固定し、紫外線ビーム源を移動させてもよいし、基板１０及び紫外線ビーム源の両方を移動させてもよい。得られたシリコン薄膜１４の模式的な一部断面図を図１の（Ｃ）に示す。尚、図１の（Ｃ）中、点線は結晶粒界を示す。シリコン単結晶粒子のそれぞれは、中央部が凹み、周辺部が凸状の断面形状を有していた。

得られたシリコン薄膜を透過型電子顕微鏡にて観察した結果を、図２の電子顕微鏡写真に示す。尚、透過型電子顕微鏡観察のための試料は、基板１０、ＳｉＮ膜１１及び基体１２を、ＨＦ／Ｈ₂Ｏ＝１／２の混合液を用いてエッチングして得られたシリコン薄膜のみから成る。得られたシリコン薄膜は、略矩形のシリコン単結晶粒子群から成ることが図２から解る。シリコン単結晶粒子の基体の表面に対する選択方位は略〈１００〉方位であった。また、略矩形のシリコン単結晶粒子の一辺の長さは０．１μｍ以上であった。略矩形のシリコン単結晶粒子の相対する二辺は、紫外線ビーム照射位置の移動方向と略平行であった。この二辺を構成する結晶面は｛２２０｝面であった。尚、観察場所によっては、略矩形のシリコン単結晶粒子の相対する二辺は、紫外線ビーム照射位置の移動方向と略４５度の角度を成していた。

多結晶シリコンが完全に無配向の場合、｛１１１｝面からの回折強度Ｉ₁₁₁と｛２２０｝面からの回折強度Ｉ₂₂₀の比は、Ｉ₁₁₁：Ｉ₂₂₀＝５：３であった。一方、実施例１にて得られたシリコン薄膜におけるＩ₁₁₁：Ｉ₂₂₀の値は、１：４であった。この回折強度比の分析からも、シリコン単結晶粒子の基体の表面に対する選択方位は略〈１００〉方位であることが解る。尚、シリコン薄膜全体から見ると、シリコン単結晶粒子群を構成するシリコン単結晶粒子の内、約３０％の数のシリコン単結晶粒子が基体の表面に対して〈１００〉方位を有しており、残りのシリコン単結晶粒子の基体の表面に対する方位はランダムであった。また、基体の表面に垂直な方向と〈１００〉方位が厳密には平行でないシリコン単結晶粒子が存在していた。更には、数個のシリコン単結晶粒子を単位として、隣接するシリコン単結晶粒子の結晶方位が一致しているものが数多く認められた。

実施例１にて得られたシリコン薄膜の表面を、ＡＦＭ（Atomic Force Microscope）にて観察、測定した。測定結果を表３に示す。また、表面観察結果の写真を図３及び図４に示す。尚、図３は３μｍ四方の観察結果であり、図４は２０μｍ四方の観察結果である。図３及び図４から、得られたシリコン薄膜は、基体上に格子状に配列したシリコン単結晶粒子群であることが解る。即ち、シリコン単結晶粒子のそれぞれは、規則正しく恰も碁石のように並んでいることが解る。また、図４には、右上から左下に向かって線状の縞が幾筋も認められる。縞の間隔は約４μｍであり、この値は、紫外線ビーム照射位置の移動量Ｌと概ね一致していた。また、略矩形のシリコン単結晶粒子の相対する二辺は、紫外線ビーム照射位置の移動方向と略平行、若しくは紫外線ビーム照射位置の移動方向と略４５度の角度を成していた。

（比較例１）
比較例１においては、移動量Ｌ及び移動量割合Ｒを実施例１と異ならせた以外は、実施例１と同様の方法で基体上にシリコン薄膜を形成した。比較例１における移動量Ｌ及び移動量割合Ｒを、以下の表２に示す。

［表２］
移動量Ｌ（μｍ） 移動量割合Ｒ（％）
比較例１Ａ ４０ １０
比較例１Ｂ ２００ ５０
比較例１Ｃ ４００ １００

比較例１にて得られたシリコン薄膜の表面を、ＡＦＭにて観察、測定した。測定結果を表３に示す。また、表面観察結果の写真を図５（比較例１Ａ）及び図６（比較例１Ｂ）に示す。尚、図５及び図６は３μｍ四方の観察結果である。図５及び図６から、移動量Ｌが４０μｍ以上では、得られたシリコン薄膜は基体上に格子状に配列した状態で無くなっていることが解る。また、移動量Ｌが大きくなるに従い、シリコン薄膜の凹凸も少なくなることが解った。

［表３］
移動量割合Ｒ Ｒ_a（μm） ＲＭＳ（μm）
実施例１ １％ １１．７１ １４．５０
比較例１Ａ １０％ ８．６６ １０．８３
比較例１Ｂ ５０％ ４．８１ ５．９８
比較例１Ｃ １００％ ５．２１ ６．３０

更に、移動量割合Ｒを１０％に固定し、ＸｅＣｌエキシマレーザから成る紫外線ビームの照射量を２８０ｍＪ／ｃｍ²、３２０ｍＪ／ｃｍ²、３４０ｍＪ／ｃｍ²、３６０ｍＪ／ｃｍ²と変化させたが、シリコン単結晶粒子の基体の表面に対する選択方位が〈１００〉方位であるシリコン薄膜を形成することができなかった。

実施例２及び実施例３は、本発明の半導体装置及びその製造方法に関する。実施例２においては、実施例１にて説明したシリコン薄膜の形成方法を適用して、ボトムゲート構造を有するｎ型−薄膜トランジスタを作製した。この半導体装置の作製にあたっては、先ず、ガラス基板２０の表面にＳｉＯ₂から成る絶縁層２１を形成した後、不純物がドーピングされた多結晶シリコン層を全面にＣＶＤ法にて堆積させた。そして、かかる多結晶シリコン層をパターニングして、ゲート電極２２を形成した。次に、ＣＶＤ法にて全面にＳｉＯ₂から成る基体２３を形成した。この基体２３はゲート酸化膜としても機能する。

次に、実施例１と同様に、ＳｉＯ₂から成る基体２３上に、厚さ４０ｎｍの非晶質のシリコン層２４をＰＥＣＶＤ法にて成膜した（図７の（Ａ）参照）。そして、形成された非晶質のシリコン層２４に紫外線ビームをパルス状にて照射し（図７の（Ｂ）参照）、基体上にシリコン単結晶粒子群から成るシリコン薄膜２５を形成した（図７の（Ｃ）参照）。紫外線ビームの照射条件等は、表１に示したと同様とした。また、図７の（Ｂ）において、前回の紫外線ビームが照射されたシリコン層２４の領域を点線で表し、今回の紫外線ビームが照射されたシリコン層２４の領域を一点鎖線で表した。

その後、形成されたシリコン薄膜２５のソース・ドレイン領域を形成すべき領域に不純物のイオン注入を施し、次いで、イオン注入された不純物を活性化することによって、ソース・ドレイン領域２６及びチャネル領域２７を形成した。そして、全面に、例えばＳｉＯ₂から成る絶縁層２８をＣＶＤ法にて堆積させた後、ソース・ドレイン領域２６の上方の絶縁層２８に、フォトリソグラフィ技術及びＲＩＥ技術を用いて開口部を形成した。そして、この開口部内を含む絶縁層２８上にアルミニウム合金から成る配線材料層をスパッタ法にて堆積させた後、配線材料層をパターニングして、絶縁層２８上に配線２９を完成させた（図８参照）。この配線２９は、開口部内に埋め込まれた配線材料層を介して、ソース・ドレイン領域２６と接続されている。

実施例３においては、移動量Ｌ及び移動量割合Ｒを実施例２と異ならせた以外は、実施例２と同様の方法でボトムゲート型のｎ型−薄膜トランジスタを作製した。実施例２及び実施例３における移動量Ｌ及び移動量割合Ｒを、以下の表４に示す。

（比較例２）
比較例２においては、移動量Ｌ及び移動量割合Ｒを実施例２と異ならせた以外は、実施例２と同様の方法でボトムゲート型のｎ型−薄膜トランジスタを作製した。比較例２における移動量Ｌ及び移動量割合Ｒを、以下の表４に示す。

［表４］
移動量Ｌ（μｍ） 移動量割合Ｒ（％）
実施例２ ４ １
実施例３ ２０ ５
比較例２Ａ ４０ １０
比較例２Ｂ ３６０ ９０

こうして作製された実施例２、実施例３、比較例２Ａ及び比較例２Ｂのボトムゲート型のｎ型−薄膜トランジスタの特性を評価した。評価においては、Ｖ_d＝１０Ｖ、Ｖ_g＝１５Ｖとし、ドレイン電流（Ｉ_ON）の測定を行った。結果を図９に示す。図９からも明らかなように、移動量割合Ｒが５％以下の場合、ドレイン電流（Ｉ_ON）の値が増加している。

実施例４は、本発明のシリコン単結晶粒子群及びその形成方法、並びに、フラッシュメモリセル及びその製造方法に関する。以下、図１０及び図１１を参照して、実施例４を説明する。

実施例４においては、先ず、シリコン半導体基板３０に、公知の方法でＬＯＣＯＳ構造を有する素子分離領域３１を形成し、ウエルイオン注入、チャネルストップイオン注入、閾値調整イオン注入を行う。尚、素子分離領域はトレンチ構造を有していてもよい。その後、ＲＣＡ洗浄によりシリコン半導体基板３０の表面の微粒子や金属不純物を除去し、次いで、０．１％フッ化水素酸水溶液によりシリコン半導体基板３０の表面洗浄を行い、シリコン半導体基板３０の表面を露出させる。次いで、公知の酸化法に基づき、シリコン半導体基板３０の表面に厚さ３ｎｍのトンネル酸化膜（基体に相当する）３２を形成する。

その後、実施例１と同様に、トンネル酸化膜３２上に、厚さ約４０ｎｍの非晶質のシリコン層３３をＰＥＣＶＤ法にて成膜した（図１０の（Ａ）参照）。そして、形成された非晶質のシリコン層３３に紫外線ビームをパルス状にて照射し（図１０の（Ｂ）参照）、トンネル酸化膜３２上にシリコン単結晶粒子群から成るシリコン薄膜３４を形成した（図１０の（Ｃ）参照）。紫外線ビームの照射条件等は、表１に示したと同様とした。尚、図１０の（Ｂ）において、前回の紫外線ビームが照射されたシリコン層３３の領域を点線で表し、今回の紫外線ビームが照射されたシリコン層３３の領域を一点鎖線で表した。

得られたシリコン薄膜を透過型電子顕微鏡及びＡＦＭにて観察した結果、一辺が約０．３μｍの略矩形のシリコン単結晶粒子３５が基体上に格子状に配列したシリコン単結晶粒子群が形成されていることが認められた。また、シリコン単結晶粒子の基体の表面に対する選択方位は略〈１００〉方位であった。尚、シリコン薄膜全体から見ると、シリコン単結晶粒子群を構成するシリコン単結晶粒子の内、約３０％の数のシリコン単結晶粒子が基体の表面に対して〈１００〉方位を有しており、残りのシリコン単結晶粒子の基体の表面に対する方位はランダムであった。また、基体の表面に垂直な方向と〈１００〉方位が厳密には平行でないシリコン単結晶粒子が存在していた。更には、数個のシリコン単結晶粒子を単位として、隣接するシリコン単結晶粒子の結晶方位が一致しているものが数多く認められた。また、略矩形のシリコン単結晶粒子の相対する二辺は、紫外線ビーム照射位置の移動方向と略平行、若しくは紫外線ビーム照射位置の移動方向と略４５度の角度を成していた。

その後、隣接するシリコン単結晶粒子３５を離間状態とした。具体的には、得られたシリコン薄膜３４を１０００゜Ｃ×２０分の酸素ガス雰囲気中で酸化し、隣接するシリコン単結晶粒子３５Ａの間に酸化シリコン（ＳｉＯ₂）から成る領域３６を形成した（図１１の（Ａ）参照）。酸化後のシリコン単結晶粒子３５Ａの平均厚さは約１０ｎｍであり、大きさは７〜１３ｎｍとなる。また、かかるシリコン単結晶粒子３５Ａが一定の間隔（約０．３μｍ）にてトンネル酸化膜３２（基体）上に格子状に配列していた。即ち、シリコン単結晶粒子のそれぞれは、規則正しく恰も碁石のように並んでいた。こうして、複数のシリコン単結晶粒子３５Ａから成るフローティングゲート３７が形成される。尚、一般に、シリコンの酸化は、結晶粒界から優先的に進行する。また、シリコン単結晶粒子３５のトンネル酸化膜３２（基体）の表面に対する選択方位は略〈１００〉方位であり、シリコン単結晶粒子群の方位が概ね揃っているので、酸化後のシリコン単結晶粒子の厚さ及び大きさの制御性は良い。

その後、酸化シリコン（ＳｉＯ₂）から成る領域３６のパターニングを行い、不要な酸化シリコンから成る領域３６及びシリコン単結晶粒子３５Ａを除去する。そして、全面に絶縁膜３８をＣＶＤ法にて成膜し、更に絶縁膜３８の上に不純物がドーピングされた多結晶シリコン層をＣＶＤ法にて成膜した後、多結晶シリコン層及び絶縁膜３８をパターニングする。こうして、多結晶シリコン層から成るコントロールゲート３９が形成される。

その後、露出したシリコン半導体基板３０のソース・ドレイン領域を形成すべき領域に不純物のイオン注入を施し、次いで、イオン注入された不純物を活性化することによって、ソース・ドレイン領域４０及びチャネル領域４１を形成した（図１１の（Ｂ）参照）。そして、全面に、例えばＳｉＯ₂から成る絶縁層をＣＶＤ法にて堆積させた後、ソース・ドレイン領域４０の上方の絶縁層に、フォトリソグラフィ技術及びＲＩＥ技術を用いて開口部を形成した。そして、この開口部内を含む絶縁層上にアルミニウム合金から成る配線材料層をスパッタ法にて堆積させた後、配線材料層をパターニングして、絶縁層上に配線を完成させた。この配線は、開口部内に埋め込まれた配線材料層を介して、ソース・ドレイン領域４０と接続されている。こうして、フラッシュメモリセル（ナノドットメモリ）を作製した。

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した各種の条件や半導体装置の構造は例示であり、適宜変更することができる。実施例においては、基体上に非晶質のシリコン層を形成したが、多結晶のシリコン層を形成してもよい。非晶質若しくは多結晶のシリコン層に紫外線ビームをパルス状にて照射する際、基体を加熱しておいてもよい。場合によっては、例えばエッチバックを行うことで、シリコン薄膜の表面の平坦化を行ってもよい。また、本発明の半導体装置あるいはその製造方法においては、基体上に形成された１つのシリコン単結晶粒子にソース・ドレイン領域及びチャネル領域を形成し、１つのシリコン単結晶粒子から１つのトランジスタ素子を作製することもできる。この場合には、例えばリソグラフィ技術及びエッチング技術に基づきシリコン薄膜をパターニングして不要なシリコン単結晶粒子を除去し、隣接するシリコン単結晶粒子を分離すればよい。あるいは又、酸化シリコンとエッチング選択比のある例えば窒化シリコン等から成る基体上に形成されたシリコン薄膜を酸化して、隣接するシリコン単結晶粒子の間に酸化シリコンから成る領域を形成した後、かかる酸化シリコンをエッチングすることによって、隣接するシリコン単結晶粒子を分離すればよい。更には、図１２に模式的な一部断面図を示すように、本発明のシリコン薄膜にてフラッシュメモリセルのフローティングゲートを構成し、あるいは又、本発明のシリコン薄膜の形成方法に基づきフラッシュメモリセルのフローティングゲートを形成することもできる。

実施例１におけるシリコン薄膜の形成方法を説明するための模式図、及び形成されたシリコン薄膜の模式的な一部断面図である。 実施例１にて得られたシリコン薄膜の透過型電子顕微鏡写真である。 実施例１にて得られたシリコン薄膜の表面をＡＦＭにて観察して得られた写真の写しである。 実施例１にて得られたシリコン薄膜の表面をＡＦＭにて観察して得られた写真の写しである。 比較例１Ａにて得られたシリコン薄膜の表面をＡＦＭにて観察して得られた写真の写しである。 比較例１Ｂにて得られたシリコン薄膜の表面をＡＦＭにて観察して得られた写真の写しである。 実施例２における半導体装置の製造方法を説明するための基板等の模式的な一部断面図である。 実施例２におけるボトムゲート型の薄膜トランジスタの模式的な一部断面図である。 実施例２、実施例３及び比較例２のボトムゲート型のｎ型−薄膜トランジスタの特性評価結果を示すグラフである。 実施例４におけるフラッシュメモリセルの製造方法を説明するための基板等の模式的な一部断面図である。 図１０に引き続き、実施例４におけるフラッシュメモリセルの製造方法を説明するための基板等の模式的な一部断面図である。 本発明のシリコン薄膜にてフラッシュメモリセルのフローティングゲートを構成した例を示す模式的な一部断面図である。

符号の説明

１０・・・基板、１１・・・ＳｉＮ膜、１２・・・基体、１３・・・非晶質のシリコン層、１４・・・シリコン薄膜、２０・・・基板、２１・・・絶縁層、２２・・・ゲート電極、２３・・・基体、２４・・・非晶質のシリコン層、２５・・・シリコン薄膜、２６・・・ソース・ドレイン領域、２７・・・チャネル領域、２８・・・絶縁層、２９・・・配線、３０・・・シリコン半導体基板、３１・・・素子分離領域、３２・・・トンネル酸化膜（基体）、３３・・・シリコン層、３４・・・シリコン薄膜、３５，３５Ａ・・・シリコン単結晶粒子、３６・・・酸化シリコンから成る領域、３７・・・フローティングゲート、３８・・・絶縁膜、３９・・・コントロールゲート、４０・・・ソース・ドレイン領域、４１・・・チャネル領域

Claims (14)

1. 略矩形のシリコン単結晶粒子が基体上に格子状に配列したシリコン単結晶粒子群を有し、該シリコン単結晶粒子群を構成するシリコン単結晶粒子の内、３０％以上の数のシリコン単結晶粒子が基体の表面に対して〈１００〉方位を有し、シリコン単結晶粒子は、中央部が凹み、周辺部が凸状の断面形状を有することを特徴とするシリコン薄膜。
2. 略矩形のシリコン単結晶粒子の一辺を構成する結晶面は｛２２０｝面であることを特徴とする請求項１に記載のシリコン薄膜。
3. 平均膜厚は１×１０ ^-8 ｍ乃至４×１０ ^-8 ｍであることを特徴とする請求項１に記載のシリコン薄膜。
4. 略矩形のシリコン単結晶粒子の一辺の長さは０．０５μｍ以上であることを特徴とする請求項１に記載のシリコン薄膜。
5. 基体は、酸化シリコン、窒化シリコン又はＳｉＯＮから成ることを特徴とする請求項１に記載のシリコン薄膜。
6. 複数の略矩形のシリコン単結晶粒子を有し、該シリコン単結晶粒子の内、３０％以上の数のシリコン単結晶粒子が基体の表面に対して〈１００〉方位を有し、シリコン単結晶粒子は基体上に格子状に配列され、隣接するシリコン単結晶粒子は、該シリコン単結晶粒子を酸化することで形成された酸化シリコンから成る領域によって離間されていることを特徴とするシリコン単結晶粒子群。
7. 基体は、酸化シリコン、窒化シリコン又はＳｉＯＮから成ることを特徴とする請求項６に記載のシリコン単結晶粒子群。
8. 略矩形のシリコン単結晶粒子が基体上に格子状に配列したシリコン単結晶粒子群を有し、該シリコン単結晶粒子群を構成するシリコン単結晶粒子の内、３０％以上の数のシリコン単結晶粒子が基体の表面に対して〈１００〉方位を有し、シリコン単結晶粒子は、中央部が凹み、周辺部が凸状の断面形状を有するシリコン薄膜に形成されたソース・ドレイン領域及びチャネル領域を備えて成ることを特徴とする半導体装置。
9. 略矩形のシリコン単結晶粒子の一辺を構成する結晶面は｛２２０｝面であることを特徴とする請求項８に記載の半導体装置。
10. シリコン薄膜の平均膜厚は１×１０ ^-8 ｍ乃至４×１０ ^-8 ｍであることを特徴とする請求項８に記載の半導体装置。
11. 略矩形のシリコン単結晶粒子の一辺の長さは０．０５μｍ以上であることを特徴とする請求項８に記載の半導体装置。
12. 基体は、酸化シリコン、窒化シリコン又はＳｉＯＮから成ることを特徴とする請求項８に記載の半導体装置。
13. 半導体装置はボトムゲート型の薄膜トランジスタであることを特徴とする請求項８に記載の半導体装置。
14. トンネル酸化膜上に形成され、複数の略矩形のシリコン単結晶粒子を有し、該シリコン単結晶粒子の内、３０％以上の数のシリコン単結晶粒子がトンネル酸化膜の表面に対して〈１００〉方位を有するフローティングゲートを備えたフラッシュメモリセルであって、
    シリコン単結晶粒子はトンネル酸化膜上に格子状に配列され、隣接するシリコン単結晶粒子は、該シリコン単結晶粒子を酸化することで形成された酸化シリコンから成る領域によって離間されていることを特徴とするフラッシュメモリセル。