JP2004006800A - 半導体装置の製造方法及び半導体装置、電気光学装置、集積回路、電子機器 - Google Patents

半導体装置の製造方法及び半導体装置、電気光学装置、集積回路、電子機器 Download PDF

Info

Publication number
JP2004006800A
JP2004006800A JP2003105730A JP2003105730A JP2004006800A JP 2004006800 A JP2004006800 A JP 2004006800A JP 2003105730 A JP2003105730 A JP 2003105730A JP 2003105730 A JP2003105730 A JP 2003105730A JP 2004006800 A JP2004006800 A JP 2004006800A
Authority
JP
Japan
Prior art keywords
semiconductor film
region
starting
forming
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003105730A
Other languages
English (en)
Other versions
JP4900756B2 (ja
Inventor
Yasushi Hiroshima
広島　安
Mitsutoshi Miyasaka
宮坂　光敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003105730A priority Critical patent/JP4900756B2/ja
Priority to US10/411,145 priority patent/US7078275B2/en
Publication of JP2004006800A publication Critical patent/JP2004006800A/ja
Application granted granted Critical
Publication of JP4900756B2 publication Critical patent/JP4900756B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】薄膜トランジスタのチャネル幅を半導体材料の結晶粒よりも大きくしても結晶粒界の影響の少ない薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供すること。
【解決手段】薄膜トランジスタは、ゲート電極２２と、ソース領域２４、ドレイン領域２５及びチャネル形成領域２６を含んでいる。活性領域の形成に用いられるシリコン膜は、複数の略単結晶のシリコン結晶粒からなり、チャネル形成領域２６の長さ方向（図示のＬ方向）に存在する結晶粒界を含む領域が除去されている。これにより、各チャネル形成領域２６に結晶粒界が含まれないようにするとともに、実質的にチャネル幅を大きく確保する。
【選択図】　　図５

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、電気光学装置、集積回路及び電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、半導体素子としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細な穴（凹部）を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの結晶粒を形成する技術が提案されている。このような技術は、例えば、特開平１１−８７２４３号公報（特許文献１）、文献「Ｓｉｎｇｌｅ　Ｃｒｙｓｔａｌ　Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒｓ；ＩＢＭ　ＴＥＣＨＮＩＣＡＬ　ＤＩＳＣＬＯＳＵＲＥ　ＢＵＬＬＥＴＩＮ　Ａｕｇ．１９９３　ｐｐ２５７−２５８」（非特許文献１）、文献「Ａｄｖａｎｃｅｄ　Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ　Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ　Ｔｅｃｈｎｉｑｕｅｓ　ｏｆ　Ｓｉ　Ｔｈｉｎ−Ｆｉｌｍ　Ｆｏｒ　Ｌｏｃａｔｉｏｎ　Ｃｏｎｔｒｏｌ　ｏｆ　Ｌａｒｇｅ　Ｇｒａｉｎ　ｏｎ　Ｇｌａｓｓ；Ｒ．Ｉｓｈｉｈａｒａ　ｅｔ　ａｌ．　，　ｐｒｏｃ．ＳＰＩＥ　２００１，　ｖｏｌ．４２９５　ｐｐ１４−２３」（非特許文献２）などに記載されている。この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、１つの薄膜トランジスタの形成領域（特に、チャネル形成領域）に結晶粒界が入り込まないようにすることが可能となる。これにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【０００４】
【特許文献１】
特開平１１−８７２４３号公報
【非特許文献１】
「Ｓｉｎｇｌｅ　Ｃｒｙｓｔａｌ　Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒｓ」，　ＩＢＭ　ＴＥＣＨＮＩＣＡＬ　ＤＩＳＣＬＯＳＵＲＥ　ＢＵＬＬＥＴＩＮ　Ａｕｇ．１９９３　ｐｐ２５７−２５８
【非特許文献２】
「Ａｄｖａｎｃｅｄ　Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ　Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ　Ｔｅｃｈｎｉｑｕｅｓ　ｏｆ　Ｓｉ　Ｔｈｉｎ−Ｆｉｌｍ　ＦｏｒＬｏｃａｔｉｏｎ　Ｃｏｎｔｒｏｌ　ｏｆ　Ｌａｒｇｅ　Ｇｒａｉｎ　ｏｎ　Ｇｌａｓｓ　」，　Ｒ．Ｉｓｈｉｈａｒａ　ｅｔ　ａｌ．　，　ｐｒｏｃ．ＳＰＩＥ　２００１，　ｖｏｌ．４２９５，　ｐｐ１４−２３
【発明が解決しようとする課題】
ところで、比較的に大きな電流を流す用途に用いる薄膜トランジスタを形成する場合など、チャネル形成領域の幅（チャネル幅）を大きく設定して薄膜トランジスタを形成する場合がある。例えば、信号を出力するためのバッファー回路、特に液晶表示装置や有機ＥＬ装置では、走査線を選択するバッファー回路においてチャネル幅の大きな薄膜トランジスタが利用される。このような、チャネル幅を大きく設定する場合にも、チャネル形成領域に結晶粒界が含まれないようにして薄膜トランジスタを形成することが望ましい。
【０００５】
しかしながら、上記各文献に記載の技術を用いて形成可能なシリコン膜の結晶粒径は、数μｍ程度が現状であるため、基板上にシリコン膜を形成した場合には、シリコン膜には少なくとも数μｍ間隔で結晶粒界が存在することになる。このため、チャネル幅をこれより大きく設定した薄膜トランジスタを形成しようとする場合には、チャネル長方向に存在する結晶粒界がチャネル形成領域を横切るようになり、チャネル形成領域に結晶粒界が含まれてしまうことから、薄膜トランジスタの更なる特性向上を図る際の妨げとなる。
【０００６】
よって、本発明は、薄膜トランジスタのチャネル幅を半導体材料の結晶粒よりも大きくしても結晶粒界の影響の少ない薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供することを目的とする。
【０００７】
また、本発明は、比較的に出力電流が大きく、電荷の移動度等の特性の良い薄膜トランジスタを得ることが可能な半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、起点部が形成された基板上に半導体膜を形成する半導体膜形成工程と、この半導体膜に熱処理を行い、複数の起点部のそれぞれを略中心とする複数の略単結晶粒を形成する熱処理工程と、これら複数の略単結晶粒を含む半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜及びゲート電極（ゲート膜）を形成して薄膜トランジスタを形成する素子形成工程と、を含んでおり、上述したパターニング工程において、チャネル形成領域の長さ方向に存在する略単結晶粒相互の境界を含む領域の半導体膜を除去している。
【０００９】
半導体膜をパターニングする際に、チャネル形成領域の長さ方向（チャネル長方向）に存在する略単結晶粒相互の境界、すなわち結晶粒界を含む領域の半導体膜を除去しているので、チャネル形成領域に結晶粒界が含まれることを回避しつつ、実質的にチャネル幅を大きく取ってチャネル形成領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響が少なく、特性の良好な薄膜トランジスタを得ることが可能となる。
【００１０】
ここで本明細書において「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組み合わさっていてもその数が少なく、半導体膜の性質の観点からほぼ単結晶により形成された半導体膜と同等の性質を備えている場合も含む。
【００１１】
好ましくは、パターニング工程は、少なくとも略単結晶粒の起点部及びその近傍のいずれかの領域の半導体膜を更に除去する。起点部を略中心に形成される結晶粒は、起点部及びその近傍において結晶欠陥が生じて結晶性が乱れる場合がある。したがって、略単結晶粒の起点部やその近傍の領域の半導体膜を除去することにより、チャネル形成領域に結晶性の劣る半導体膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。なお、起点部又はこの起点部の近傍の少なくとも一方の領域を除去し、あるいは起点部及びこの起点部の近傍のいずれの領域を除去することとしても同様の効果が期待できる。
【００１２】
好ましくは、上述した起点部は、基板に形成された凹部である。これにより、結晶化の起点となるべき部分を容易に形成することが可能になる。
【００１３】
好ましくは、上述した熱処理工程における熱処理は、凹部内の半導体膜に非溶融状態の部分が残り、他の部分が溶融する条件で行う。これにより、熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部の内部、特に底部近傍から始まって周囲へ進行する。このとき、凹部の寸法を適宜設定しておくことにより、凹部の上部（開口部）には１個の結晶粒のみが到達するようになる。そして、半導体膜の溶融した部分では、凹部の上部に到達した１個の結晶粒を核として結晶化が行われるようになるので、凹部を略中心とした範囲に略単結晶の半導体膜（略単結晶粒）を形成することが可能になる。
【００１４】
好ましくは、熱処理は、レーザ照射によって行われる。レーザを用いることにより、熱処理を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ等のガスレーザ、ＹＡＧレーザ等の固体レーザなど種々のものが考えられる。
【００１５】
好ましくは、基板上に形成される半導体膜は、非晶質又は多結晶（多晶質）のシリコン膜である。これにより、起点部を略中心とした範囲に略単結晶のシリコン結晶粒を形成し、この良質なシリコン結晶粒を用いて薄膜トランジスタを形成することが可能になる。
【００１６】
また、本発明は、基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、起点部が形成された基板上に半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行い、複数の起点部のそれぞれを略中心とする複数の略単結晶粒を形成する熱処理工程と、半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含んでおり、上記パターニング工程において、少なくとも略単結晶粒の起点部及びその近傍のいずれかの領域の半導体膜を除去している。
【００１７】
起点部近傍においては、周囲に向かって結晶成長が進行する際に結晶粒界が生じるなど当該領域の半導体膜は結晶性が劣る場合が多い。したがって、かかる領域の半導体膜を除去することにより、結晶粒界の影響を回避しつつ、実質的にチャネル幅を大きく取ってチャネル形成領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響が少なく、特性の良好な薄膜トランジスタを得ることが可能となる。
【００１８】
また、本発明は、基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、起点部が形成された基板上に半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行い、複数の起点部のそれぞれを略中心とする複数の略単結晶粒を形成する熱処理工程と、半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含んでおり、上記素子形成工程において、略単結晶粒相互の境界の延在方向とチャネル形成領域の長さ方向とが略平行となるようにゲート電極を形成している。
【００１９】
このように、少なくともチャネル形成領域の長さ方向（チャネル長方向）と、当該チャネル形成領域に含まれる結晶粒界の延在方向とがほぼ平行となるように、トランジスタ領域とゲート電極とを配置することにより、チャネル形成領域におけるキャリアの流れる方向（電流方向）と結晶粒界の延在方向とがほぼ平行になるので、キャリア（電子又は正孔）が結晶粒界の影響を受けにくくなる。したがって、結晶粒界の影響を回避しつつ、実質的にチャネル幅を大きく取ってチャネル形成領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響が少なく、特性の良好な薄膜トランジスタを得ることが可能となる。
【００２０】
また、上記パターニング工程は、少なくとも略単結晶粒の起点部及びその近傍のいずれかの領域の半導体膜を更に除去することが好ましい。これにより、薄膜トランジスタの特性をさらに向上させることが可能となる
【００２１】
また、本発明は、基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であり、半導体膜は、基板上に設けられた複数の起点部を起点として形成された複数の略単結晶粒を含んで形成されており、薄膜トランジスタのチャネル形成領域の半導体膜は、略単結晶粒同士の境界領域であってチャネル形成領域の長さ方向（チャネル長方向）に存在するものを含まないようにパターニングされている。
【００２２】
略単結晶粒相互の境界、すなわち結晶粒界を含む領域であってチャネル長方向に存在するものを含まないようにパターニングされた半導体膜を用いてチャネル形成領域が形成されているので、チャネル形成領域に結晶粒界が含まれることを回避しつつ、実質的なチャネル幅を大きく取ってチャネル形成領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響を極力回避することが可能となり、比較的に出力電流が大きく、電荷の移動度等の特性の良い薄膜トランジスタを得ることが可能となる。
【００２３】
好ましくは、チャネル形成領域の半導体膜は、少なくとも起点部及びその近傍のいずれかの領域を含まないようにパターニングされている。上述したように、起点部を略中心に形成される結晶粒は、起点部及びその近傍において結晶欠陥が生じて結晶性が乱れる場合がある。したがって、起点部及びその近傍の領域を含まないようにパターニングされた半導体膜を用いることにより、チャネル形成領域に結晶性の劣る半導体膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。
【００２４】
また、本発明は、基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、半導体膜は、基板上に設けられた複数の起点部を起点として形成された複数の略単結晶粒を含んでおり、薄膜トランジスタのチャネル形成領域の半導体膜は、少なくとも起点部及びその近傍の領域のいずれかを含まないようにパターニングされている。かかる構成によっても、結晶粒界の影響を極力回避することが可能となり、比較的に出力電流が大きく、電荷の移動度等の特性の良い薄膜トランジスタを得ることが可能となる。
【００２５】
また、本発明は、基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、半導体膜は、基板上に設けられた複数の起点部を起点として形成された複数の略単結晶粒を含んでおり、略単結晶粒相互の境界の延在方向とチャネル形成領域の長さ方向とが略平行となるように半導体膜と薄膜トランジスタのゲート電極とが配置されている。かかる構成によっても、結晶粒界の影響を極力回避することが可能となり、比較的に出力電流が大きく、電荷の移動度等の特性の良い薄膜トランジスタを得ることが可能となる。
【００２６】
また、チャネル形成領域の半導体膜は、更に、少なくとも起点部及びその近傍の領域のいずれかを含まないようにパターニングされていることが好ましい。これにより、薄膜トランジスタの更なる性能向上を図ることが可能となる。
【００２７】
好ましくは、起点部は、基板に形成された凹部であり、半導体膜は、凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成されている。これにより、凹部を略中心とした範囲に形成される略単結晶の半導体膜（略単結晶粒）を使用して薄膜トランジスタを形成することが可能になる。
【００２８】
好ましくは、半導体膜は、非晶質又は多結晶のシリコン膜に熱処理を施したものである。これにより、良質なシリコン膜を形成し、この良質なシリコン膜を用いて薄膜トランジスタを形成することが可能になる。
【００２９】
また、上述した薄膜トランジスタを用いて液晶表示装置や有機エレクトロルミネセンス表示装置などの電気光学装置を形成することが好ましい。ここで「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。これにより、表示品質に優れた電気光学装置を構成することが可能となる。
【００３０】
また、上述した薄膜トランジスタを用いて集積回路を形成することも好ましい。ここで「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積され配線された回路をいい、例えば、上述した電気光学装置において画素回路を駆動するためのバッファー回路などが挙げられる。本発明の薄膜トランジスタを用いることにより、大電流に対応可能であり、かつガラス基板等に形成することが可能な集積回路を得ることができる。また、本発明の集積回路を基板上に形成することにより特性に優れた回路基板を得ることができる。ここで「回路基板」とは、一方面及び／又は他方面に複数の半導体素子を有し、必要に応じて半導体素子の相互間を接続する配線等も有する基板をいい、例えば、有機ＥＬ表示装置等の表示装置に用いられるアクティブマトリクス基板が挙げられる。
【００３１】
また、本発明は、上述した半導体装置を含んで構成される電子機器である。ここで「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。上述した本発明にかかる電気光学装置及び集積回路のいずれか一方又は両方を用いることにより、品質のよい電子機器を構成することが可能になる。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３３】
本実施形態の製造方法は、（１）薄膜トランジスタの活性領域として用いるためのシリコン膜をガラス基板上に形成する工程と、（２）形成したシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【００３４】
図１及び図２は、シリコン膜を形成する工程について説明する説明図である。図１は、シリコン膜が形成されるガラス基板１０の部分的な平面図を示している。また、図２は、図１に示すＡ−Ａ’方向の断面に対応している。
【００３５】
図１及び図２（ａ）に示すように、ガラス基板１０上に、絶縁膜としての酸化シリコン膜１２を形成する。これにより、絶縁性の基板を得る。酸化シリコン膜１２は、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法などの成膜法によって形成することが好適である。なお、基板としては、ガラス基板等の絶縁性のものに限らず、例えばステンレス等の金属基板やシリコン等の半導体基板などを用いることも可能である。
【００３６】
次に、酸化シリコン膜１２に対して複数の凹部（以下、「グレイン・フィルタ」と称する。）５２を形成する。グレイン・フィルタとは、１つの結晶核のみを成長させるための穴である。本実施形態では、図１に示すように、配置間隔を適宜設定し、規則的に配列されるようにして、グレイン・フィルタ５２を形成している。このグレイン・フィルタ５２は、例えば、直径５０ｎｍ以上１５０ｎｍ以下程度、高さ７５０ｎｍ程度の円筒状に形成することが好適である。なお、グレイン・フィルタ５２は、円筒状以外の形状（例えば、角柱状など）としてもよい。
【００３７】
グレイン・フィルタ５２は、例えば、グレイン・フィルタ５２の配置のマスクを用いて酸化シリコン膜に塗布したフォトレジスト膜を露光、現像して、グレイン・フィルタ５２の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を酸化シリコン膜１２上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜１２上のフォトレジスト膜を除去することによって形成することができる。また、より小径のグレイン・フィルタ５２を形成する場合には、フォトレジスト膜を除去後、ＰＥＣＶＤ法やＬＰＣＶＤ法などの方法により酸化シリコン膜を堆積し、凹部の穴径を狭めることが可能である。特に、ＰＥＣＶＤ法の場合、ＴＥＯＳ（Ｔｅｔｒａ　Ｅｔｈｙｌ　Ｏｒｔｈｏ　Ｓｉｌｉｃａｔｅ）を原料として用いると、より細いグレイン・フィルタ５２を形成するのに好適である。
【００３８】
次に、図２（ｂ）に示すように、ＬＰＣＶＤ法やＰＥＣＶＤ法などの製膜法によって、酸化シリコン膜１２上およびグレイン・フィルタ５２内に非晶質のシリコン膜１４を形成する。この非晶質のシリコン膜１４は、５０ｎｍ〜３００ｎｍ程度の膜厚に形成することが好適である。また、非晶質のシリコン膜１４に代えて、多結晶のシリコン膜を形成してもよい。なお、シリコン膜１４をＬＰＣＶＤ法やＰＥＣＶＤ法により形成した場合には、形成されるシリコン膜の水素含有量が比較的に多くなる場合がある。このような場合には、後述するレーザ照射時にシリコン膜１４にアブレーションが生じないようにするために、当該シリコン膜１４の水素含有量を低くする（好適には１％以下）ための熱処理を行うとよい。
【００３９】
次に、図２（ｃ）に示すように、シリコン膜１４に対してレーザ照射を行う。このレーザ照射は、例えば、波長３０８ｎｍ、パルス幅２０ｎｓ〜３０ｎｓのＸｅＣｌパルスエキシマレーザ、またはパルス幅２００ｎｓ程度のＸｅＣｌエキシマレーザを用いて、エネルギー密度が０．４Ｊ／ｃｍ２〜１．５Ｊ／ｃｍ２程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜１４の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ−１と比較的に大きいためである。
【００４０】
また、ガラス基板１０に対するレーザ照射は、用いるレーザ照射用の装置の能力（照射可能面積）に応じて、照射方法を適宜選択することが可能である。例えば、照射可能面積が小さい場合であれば、各グレイン・フィルタ５２とその近傍を選択的に照射する方法が考えられる。また、照射可能面積が比較的に大きい場合には、いくつかのグレイン・フィルタ５２を含む範囲を順次選択してそれらの範囲に対するレーザ照射を複数回繰り返す方法などが考えられる。さらに、装置能力が非常に高い場合には、１回のレーザ照射によって全てのグレイン・フィルタ５２を含む範囲に対するレーザ照射を行ってもよい。
【００４１】
上述したレーザ照射の条件を適宜に選択することにより、シリコン膜１４を、グレイン・フィルタ５２内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ５２の底部近傍で先に始まり、シリコン膜１４の表面付近、すなわち略完全溶融状態の部分へ進行する。
【００４２】
グレイン・フィルタ５２の底部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ５２の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ５２の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、シリコン膜１４の略完全溶融状態の部分では、グレイン・フィルタ５２の上部に到達した１個の結晶粒を核として結晶成長が進行するようになり、図２（ｄ）に示すように、グレイン・フィルタ５２を中心とした大粒径かつ略単結晶状態のシリコン結晶粒１６ａを規則的に配列してなるシリコン膜１６が形成される。
【００４３】
なお、上述したレーザ照射による溶融結晶化の際に、併せてガラス基板１０を加熱することも好ましい。例えば、ガラス基板１０を載置するステージによって当該ガラス基板１０の温度が２００℃〜４００℃程度となるように加熱処理を行うとよい。このように、レーザ照射と基板加熱とを併用することにより、各シリコン結晶粒１６ａの結晶粒径を更に大粒径化することが可能となる。基板加熱を併用することにより、他の形成条件にもよるが、当該加熱を行わない場合に比較してシリコン結晶粒１６ａの粒径を概ね１．５倍〜２倍程度にすることができる。更には、基板加熱の併用によって結晶化の進行が緩やかになるので、シリコン結晶粒１６ａの結晶性がより向上するという利点もある。
【００４４】
図３は、ガラス基板１０上に形成されるシリコン膜１６を示す平面図である。同図に示すように、各シリコン結晶粒１６ａは、各グレイン・フィルタ５２を略中心とした範囲に形成される。各シリコン結晶粒１６ａの周辺部が当接する位置には、結晶粒界５４が生じる。このような、シリコン結晶粒１６ａを規則的に配列してなるシリコン膜１６を用いて、以下に述べる比較的に面積の大きい薄膜トランジスタを形成する。
【００４５】
次に、上述したシリコン膜１６を用いて形成される薄膜トランジスタの構造について説明する。現状では、グレイン・フィルタ５２を起点とした結晶化を行うことにより得られるシリコン結晶粒１６ａの結晶粒径は５μｍ程度の大きさであり、この結晶粒径よりも大きな幅を有するチャネル形成領域を結晶粒界５４を含まないようにして形成することは困難である。したがって、本実施形態では、以下に説明するように、複数のシリコン結晶粒１６ａに渡る範囲に薄膜トランジスタを形成しており、その際に、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域の形状を工夫することによって、チャネル形成領域に結晶粒界５４が含まれないようにしている。
【００４６】
図４は、トランジスタ領域の形状について説明する説明図である。図４に示すように、トランジスタ領域１８は、複数のシリコン結晶粒１６ａに渡る範囲に形成されており、後の工程でゲート電極の下部となり、結晶粒界５４をまたぐ境界領域の所定範囲の半導体膜が除去されている。具体的には、トランジスタ領域１８は、チャネル長方向（図４のＬ方向）に存在する結晶粒界５４を含む矩形状の所定範囲５６のシリコン膜が除去されている。このときの所定範囲５６とは、結晶粒界５４を略中心に、幅（図４のＷ方向の長さ）を５００ｎｍから１μｍにし、チャネル長方向（図４のＬ方向）の長さについては、後の工程において形成されるゲート電極よりも幅広にとった領域である。
【００４７】
更に好ましくは、トランジスタ領域１８は、グレイン・フィルタ５２を含む結晶性に乱れを生じ易い領域のシリコン膜を除去するようにパターニングされる。具体的には、図４に示すように、トランジスタ領域１８は、グレイン・フィルタ５２を含む矩形状の所定範囲５８のシリコン膜が除去されている。このときの所定範囲５８とは、最小でグレインフィルタと同じ大きさの領域であるが、好ましくは、幅（図４のＷ方向の長さ）をグレイン・フィルタ５２の径よりも大きくし（例えば２００ｎｍ程度以上）、チャネル長方向（図４のＬ方向）の長さについては、後の工程において形成されるゲート電極よりも幅広にとった領域である。グレイン・フィルタ５２の近傍では、周囲に向かって細かな結晶粒界が発生する場合があるが、当該結晶粒界による影響を排除することが可能となる。
【００４８】
図５は、図４に示したトランジスタ領域１８を用いて形成される薄膜トランジスタについて、主にゲート電極と活性領域（ソース領域、ドレイン領域、チャネル形成領域）に着目し、それ以外の構成を省略して示した平面図である。図５に示すように、本実施形態の薄膜トランジスタＴでは、複数のシリコン結晶粒１６ａを用いて、複数のチャネル形成領域２６が形成されている。これにより、チャネル長方向（図５のＬ方向）に存在する結晶粒界５４がチャネル形成領域２６に含まれないようにし、かつ、実質的にチャネル幅を大きく確保することが可能になる。したがって、略単結晶のシリコン膜を用いてチャネル形成領域が形成され、かつチャネル幅が大きい薄膜トランジスタＴ、すなわち、比較的に出力電流が大きく、電荷の移動度等の特性の良い薄膜トランジスタを実現することが可能になる。
【００４９】
なお、結晶粒界５４を含む所定領域５６のシリコン膜の除去と、グレイン・フィルタ５２を含む所定領域５８のシリコン膜の除去とは、併せて実施することが好適であるが、それぞれを単独で実施することによっても効果がある。
【００５０】
また、結晶粒界５４の延在方向とチャネル形成領域の長さ方向（チャネル長方向）とが略平行となるようにゲート電極（ゲート膜）を形成することによっても、結晶粒界５４の影響を少なくすることが可能である。図６は、この場合のトランジスタ領域の形状を説明する図である。同図に示すように、少なくともチャネル形成領域（本例ではゲート電極２２の直下の領域）のチャネル長方向と、当該チャネル形成領域に含まれる結晶粒界５４の延在方向とがほぼ平行となるように、トランジスタ領域１８とゲート電極２２とが配置される。これにより、チャネル形成領域におけるキャリアの流れる方向（電流方向）と結晶粒界５４の延在方向とがほぼ平行になるので、キャリア（電子又は正孔）が結晶粒界５４の影響を受けにくくなる。また、この方法と、上述したグレイン・フィルタ５２の近傍のシリコン膜を除去する方法を併用することも好適である。
【００５１】
次に、図５に示した薄膜トランジスタＴを形成する工程について説明する。図７は、薄膜トランジスタＴを形成する工程を説明する説明図である。同図は、図５に示すＢ−Ｂ’方向の断面図を示している。なお、図６に示した薄膜トランジスタＴについても以下と同様な方法によって製造することが可能である。その場合、図７は図６に示すＣ−Ｃ’方向の断面図に対応する。
【００５２】
図７（ａ）に示すように、シリコン膜１６をパターニングし、薄膜トランジスタＴの形成に不要となる部分を除去して整形する。このとき、上述したように、シリコン膜１６のチャネル形成領域２６の結晶粒界５４を含む所定範囲とグレイン・フィルタ５２及びその近傍の結晶性の乱れ易い所定範囲が除去される（図５参照）。
【００５３】
次に、図７（ｂ）に示すように、酸化シリコン膜１２およびシリコン膜１６の上面に、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）または平行平板型のＰＥＣＶＤ法等によって酸化シリコン膜２０を形成する。この酸化シリコン膜２０は、薄膜トランジスタのゲート絶縁膜として機能し、膜厚は３０ｎｍ〜１５０ｎｍ程度が好ましい。
【００５４】
次に、図７（ｃ）に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極２２及びゲート配線膜を形成する。そして、このゲート電極２２をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜１６にソース領域２４、ドレイン領域２５及びチャネル形成領域２６を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを２００ｍＪ／ｃｍ２〜４００ｍＪ／ｃｍ２程度のエネルギー密度に調整して照射して不純物元素を活性化することによって、Ｎ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに、２５０℃〜４００℃程度の温度で熱処理を行うことにより、不純物元素の活性化を行ってもよい。
【００５５】
次に、図７（ｄ）に示すように、酸化シリコン膜２０およびゲート電極２２の上面に、ＰＥＣＶＤ法などの製膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜２８を形成する。次に、酸化シリコン膜２０、２８を貫通してソース領域２４及びドレイン領域２５のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極３０及びドレイン電極３１を形成する。以上に説明した製造方法によって、本実施形態の薄膜トランジスタＴが形成される。
【００５６】
このように、本実施形態では、シリコン膜１６をパターニングする際に、チャネル長方向に存在する結晶粒界５４を含む領域（境界領域）のシリコン膜を除去することにより、チャネル形成領域に結晶粒界が含まれることを回避し、略単結晶の良質なシリコン膜を用いてチャネル形成領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響が少なく、特性の良好な薄膜トランジスタを得ることが可能となる。また、グレイン・フィルタ５２及びその近傍の領域のシリコン膜を除去しているので、チャネル形成領域２６に結晶性の劣るシリコン膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。
【００５７】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。
【００５８】
図８は、本実施形態の電気光学装置の一例である表示装置１００の接続状態を示す図である。図８に示すように、表示装置１００は、表示領域１１１内に画素領域１１２を配置して構成される。画素領域１１２は有機ＥＬ発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域１１５からは、発光制御線（Ｖｇｐ）および書き込み制御線が各画素領域に供給されている。ドライバ領域１１６からは、電流線（Ｉｄａｔａ）および電源線（Ｖｄｄ）が各画素領域に供給されている。書き込み制御線と定電流線Ｉｄａｔａを制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線Ｖｇｐを制御することにより発光が制御される。また、本実施形態の薄膜トランジスタは、ドライバ領域１１５及び１１６についても本発明のトランジスタが使用可能であり、特にドライバ領域１１５に含まれる発光制御線（Ｖｇ ａ ｐ）および書き込み制御線を選択するバッファー回路など大電流が必要とされる用途に有用である。
【００５９】
図９は、表示装置１００を適用可能な電子機器の例を示す図である。上述した表示装置１００は、種々の電子機器に適用可能である。
【００６０】
図９（ａ）は携帯電話への適用例であり、当該携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の表示装置１００を備えている。このように本発明の表示装置は表示部として利用可能である。
【００６１】
図９（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、および本発明の表示装置１００を備えている。このように本発明の表示装置は、ファインダや表示部として利用可能である。
【００６２】
図９（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０は、カメラ部２５１、操作部２５２、および本発明の表示装置１００を備えている。このように本発明の表示装置は、表示部として利用可能である。
【００６３】
図９（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２および本発明の表示装置１００を備えている。このように本発明の表示パネルは画像表示源として利用可能である。
【００６４】
図９（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は、筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明の表示装置１００を備えている。このように本発明の表示装置は画像表示源として利用可能である。
【００６５】
図９（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は、筐体２８２に光学系２８１および本発明の表示装置１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。
【００６６】
本発明のトランジスタを使用した表示装置１００は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００６７】
なお、上述した実施形態にかかる半導体装置の製造方法と素子転写技術とを組み合わせることも可能である。具体的には、上述した実施形態にかかる方法を適用して、転写元となる第１基板上に半導体装置を形成した後に、当該半導体装置を転写先となる第２基板上に転写（移動）する。これにより、第１基板については、半導体膜の成膜やその後の素子形成に都合のよい条件（形状、大きさ、物理的特性等）を備えた基板を用いることができるので、当該第１基板上に微細かつ高性能な半導体素子を形成することが可能となる。また、第２基板については、素子形成プロセス上の制約を受けることがなく、大面積化が可能となると共に、合成樹脂やソーダガラス等からなる安価な基板や可撓性を有するプラスチックフィルム等、幅広い選択肢から所望のものを用いることが可能となる。したがって、微細かつ高性能な薄膜半導体素子を大面積の基板に容易に（低コストに）形成することが可能となる。
【図面の簡単な説明】
【図１】シリコン膜を形成する工程について説明する説明図である。
【図２】シリコン膜を形成する工程について説明する説明図である。
【図３】ガラス基板上に形成されるシリコン膜を示す平面図である。
【図４】トランジスタ領域の形状について説明する説明図である。
【図５】図４に示したトランジスタ領域を用いて形成される薄膜トランジスタについて、主にゲート電極と活性領域（ソース領域、ドレイン領域、チャネル形成領域）に着目し、それ以外の構成を省略して示した平面図である。
【図６】トランジスタ領域の他の実施例について示す平面図である。
【図７】薄膜トランジスタを形成する工程を説明する説明図である。
【図８】電気光学装置の一例である表示装置の接続状態を示す図である。
【図９】表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
１０…ガラス基板、　１２、２０、２８…酸化シリコン膜、　１４、１６…シリコン膜、　１６ａ…シリコン結晶粒、　１８…トランジスタ領域、　２２…ゲート電極、　２４…ソース領域、　２５…ドレイン領域、　２６…チャネル形成領域、　５２…グレイン・フィルタ、　５４…結晶粒界、　１００…表示装置、
Ｔ…薄膜トランジスタ

Claims (19)

  1. 基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
    前記基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、
    前記起点部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
    前記半導体膜に熱処理を行い、前記複数の起点部のそれぞれを略中心とする複数の略単結晶粒を形成する熱処理工程と、
    前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
    前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
    前記パターニング工程は、前記チャネル形成領域の長さ方向に存在する前記略単結晶粒相互の境界を含む領域の半導体膜を除去する、半導体装置の製造方法。
  2. 前記パターニング工程は、少なくとも前記略単結晶粒の前記起点部及びその近傍のいずれかの領域の半導体膜を更に除去する、請求項１に記載の半導体装置の製造方法。
  3. 前記起点部は、前記基板に形成された凹部である、請求項１又は２に記載の半導体装置の製造方法。
  4. 前記熱処理は、前記凹部内の前記半導体膜が非溶融状態となり、他の部分が溶融する条件で行われる、請求項３に記載の半導体装置の製造方法。
  5. 前記熱処理工程は、レーザ照射によって行われる、請求項１乃至４のいずれかに記載の半導体装置の製造方法。
  6. 前記半導体膜は、非晶質又は多結晶のシリコン膜である、請求項１乃至５のいずれかに記載の半導体装置の製造方法。
  7. 基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
    前記基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、
    前記起点部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
    前記半導体膜に熱処理を行い、前記複数の起点部のそれぞれを略中心とする複数の略単結晶粒を形成する熱処理工程と、
    前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
    前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
    前記パターニング工程は、少なくとも前記略単結晶粒の前記起点部及びその近傍のいずれかの領域の半導体膜を除去する、半導体装置の製造方法。
  8. 基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
    前記基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、
    前記起点部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
    前記半導体膜に熱処理を行い、前記複数の起点部のそれぞれを略中心とする複数の略単結晶粒を形成する熱処理工程と、
    前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
    前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
    前記素子形成工程は、前記略単結晶粒相互の境界の延在方向と前記チャネル形成領域の長さ方向とが略平行となるように前記ゲート電極を形成する、半導体装置の製造方法。
  9. 前記パターニング工程は、少なくとも前記略単結晶粒の前記起点部及びその近傍のいずれかの領域の半導体膜を更に除去する、請求項８に記載の半導体装置の製造方法。
  10. 基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、
    前記半導体膜は、前記基板上に設けられた複数の起点部を起点として形成された複数の略単結晶粒を含んでおり、
    前記薄膜トランジスタのチャネル形成領域の半導体膜は、前記略単結晶粒同士の境界領域であって前記チャネル形成領域の長さ方向に存在するものを含まないようにパターニングされている、半導体装置。
  11. 前記チャネル形成領域の半導体膜は、更に、少なくとも前記起点部及びその近傍の領域のいずれかを含まないようにパターニングされている、請求項１０に記載の半導体装置。
  12. 基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、
    前記半導体膜は、前記基板上に設けられた複数の起点部を起点として形成された複数の略単結晶粒を含んでおり、
    前記薄膜トランジスタのチャネル形成領域の半導体膜は、少なくとも前記起点部及びその近傍の領域のいずれかを含まないようにパターニングされている、半導体装置。
  13. 基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、
    前記半導体膜は、前記基板上に設けられた複数の起点部を起点として形成された複数の略単結晶粒を含んでおり、
    前記略単結晶粒相互の境界の延在方向と前記チャネル形成領域の長さ方向とが略平行となるように前記半導体膜と前記薄膜トランジスタのゲート電極とが配置されている、半導体装置。
  14. 前記チャネル形成領域の半導体膜は、更に、少なくとも前記起点部及びその近傍の領域のいずれかを含まないようにパターニングされている、請求項１３に記載の半導体装置。
  15. 前記起点部は、前記基板に形成された凹部であり、
    前記半導体膜は、前記凹部内の半導体膜に非溶融部分が残り、他が溶融するように熱処理を行って結晶化を行うことにより形成される、請求項１０乃至１４のいずれかに記載の半導体装置。
  16. 前記半導体膜は、非晶質又は多結晶のシリコン膜に熱処理を施したものである、請求項１０乃至１５のいずれかに記載の半導体装置。
  17. 請求項１０乃至１６のいずれかに記載の薄膜トランジスタを表示画素の駆動素子として備える電気光学装置。
  18. 請求項１０乃至１６のいずれかに記載の薄膜トランジスタを備える集積回路。
  19. 請求項１７に記載の電気光学装置又は請求項１８に記載の集積回路を備える電子機器。
JP2003105730A 2002-04-16 2003-04-09 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 Expired - Fee Related JP4900756B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003105730A JP4900756B2 (ja) 2002-04-16 2003-04-09 半導体装置の製造方法、電気光学装置、集積回路、および電子機器
US10/411,145 US7078275B2 (en) 2002-04-16 2003-04-11 Semiconductor device and manufacturing method for same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002113240 2002-04-16
JP2002113240 2002-04-16
JP2003105730A JP4900756B2 (ja) 2002-04-16 2003-04-09 半導体装置の製造方法、電気光学装置、集積回路、および電子機器

Publications (2)

Publication Number Publication Date
JP2004006800A true JP2004006800A (ja) 2004-01-08
JP4900756B2 JP4900756B2 (ja) 2012-03-21

Family

ID=30447056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003105730A Expired - Fee Related JP4900756B2 (ja) 2002-04-16 2003-04-09 半導体装置の製造方法、電気光学装置、集積回路、および電子機器

Country Status (2)

Country Link
US (1) US7078275B2 (ja)
JP (1) JP4900756B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209786A (ja) * 2004-01-21 2005-08-04 Seiko Epson Corp 半導体装置およびその製造方法
JP2005259883A (ja) * 2004-03-10 2005-09-22 Seiko Epson Corp 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器
JP2006261188A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2008133182A (ja) * 2006-11-17 2008-06-12 Samsung Electronics Co Ltd 単結晶シリコンロッドの製造方法及び単結晶シリコンロッド構造体

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
JP2005340466A (ja) * 2004-05-26 2005-12-08 Seiko Epson Corp 半導体装置、電気光学装置、集積回路及び電子機器
KR100624314B1 (ko) * 2005-06-22 2006-09-19 삼성에스디아이 주식회사 발광표시장치 및 박막트랜지스터
KR100731752B1 (ko) * 2005-09-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
US8232947B2 (en) 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8927346B2 (en) * 2008-12-31 2015-01-06 Hewlett-Packard Development Company, L.P. Electrically and/or thermally actuated device
US9859348B2 (en) 2011-10-14 2018-01-02 Diftek Lasers, Inc. Electronic device and method of making thereof
US9396932B2 (en) 2014-06-04 2016-07-19 Diftek Lasers, Inc. Method of fabricating crystalline island on substrate
US10312310B2 (en) 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof
US11107733B2 (en) 2019-08-06 2021-08-31 Tokyo Electron Limited Multi-dimensional planes of logic and memory formation using single crystal silicon orientations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360043A (ja) * 1989-07-27 1991-03-15 Nec Corp 半導体薄膜の製造方法およびその半導体薄膜を用いた薄膜トランジスタの製造方法
JPH08321466A (ja) * 1995-03-17 1996-12-03 Semiconductor Energy Lab Co Ltd 半導体装置および半導体の作製方法および半導体装置の作製方法
JP2001028340A (ja) * 1993-06-12 2001-01-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタを有する装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
DE69033153T2 (de) * 1989-03-31 1999-11-11 Canon K.K., Tokio/Tokyo Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
JP3108296B2 (ja) * 1994-01-26 2000-11-13 三洋電機株式会社 表示装置の製造方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3277082B2 (ja) * 1994-11-22 2002-04-22 シャープ株式会社 半導体装置およびその製造方法
JP3295679B2 (ja) * 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP4732599B2 (ja) * 2001-01-26 2011-07-27 株式会社日立製作所 薄膜トランジスタ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360043A (ja) * 1989-07-27 1991-03-15 Nec Corp 半導体薄膜の製造方法およびその半導体薄膜を用いた薄膜トランジスタの製造方法
JP2001028340A (ja) * 1993-06-12 2001-01-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタを有する装置
JPH08321466A (ja) * 1995-03-17 1996-12-03 Semiconductor Energy Lab Co Ltd 半導体装置および半導体の作製方法および半導体装置の作製方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209786A (ja) * 2004-01-21 2005-08-04 Seiko Epson Corp 半導体装置およびその製造方法
JP2005259883A (ja) * 2004-03-10 2005-09-22 Seiko Epson Corp 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器
JP2006261188A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2008133182A (ja) * 2006-11-17 2008-06-12 Samsung Electronics Co Ltd 単結晶シリコンロッドの製造方法及び単結晶シリコンロッド構造体
US8445332B2 (en) 2006-11-17 2013-05-21 Samsung Electronics Co., Ltd. Single crystal silicon rod fabrication methods and a single crystal silicon rod structure

Also Published As

Publication number Publication date
US20040079944A1 (en) 2004-04-29
JP4900756B2 (ja) 2012-03-21
US7078275B2 (en) 2006-07-18

Similar Documents

Publication Publication Date Title
US7109073B2 (en) Method for fabricating semiconductor device
JP4900756B2 (ja) 半導体装置の製造方法、電気光学装置、集積回路、および電子機器
JP4193206B2 (ja) 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器
JP4059095B2 (ja) 相補型薄膜トランジスタ回路、電気光学装置、電子機器
KR100613162B1 (ko) 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기
US20050266620A1 (en) Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus
JP4259081B2 (ja) 半導体装置の製造方法
JP2006049647A (ja) アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法
JP4264968B2 (ja) 半導体薄膜の製造方法、半導体装置の製造方法
JP2007189106A (ja) 半導体装置の製造方法、半導体装置、集積回路、電気光学装置、電子機器
JP4310615B2 (ja) 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
JP4560708B2 (ja) 半導体装置及びその製造方法
JP4655448B2 (ja) 薄膜トランジスタの製造方法
JP2005327966A (ja) 半導体装置、電気光学装置、集積回路及び電子機器
JP2005294630A (ja) 半導体装置、電気光学装置、集積回路及び電子機器
JP2006086436A (ja) 半導体装置の製造方法、電気光学装置及び電子デバイス
JP2004228160A (ja) 半導体装置の製造方法、電気光学装置、及び電子機器
JP2004186206A (ja) 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
JP4539041B2 (ja) 薄膜半導体装置の製造方法
JP4281834B2 (ja) 相補型薄膜トランジスタ回路
JP4333115B2 (ja) 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器
JP2005026330A (ja) 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
JP2004336012A (ja) 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器
JP2004186207A (ja) 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
JP2005259883A (ja) 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees