JP2005209786A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005209786A JP2005209786A JP2004013060A JP2004013060A JP2005209786A JP 2005209786 A JP2005209786 A JP 2005209786A JP 2004013060 A JP2004013060 A JP 2004013060A JP 2004013060 A JP2004013060 A JP 2004013060A JP 2005209786 A JP2005209786 A JP 2005209786A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- insulating layer
- semiconductor layer
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】 本発明の半導体装置は、半導体層26を単結晶化する際の起点となる第1溝部22aと、アライメントの際の照準となり、該第1溝部22aと比して大きい幅を有する第2溝部22bとが設けられた絶縁層20と、
前記絶縁層20の上方に設けられた半導体層26と、を含む。
【選択図】 図1
Description
前記絶縁層の上方に設けられた半導体層と、を含む。
前記MISトランジスタが形成される領域を画定するための素子分離領域と、を含み、
前記MISトランジスタが形成される領域には、単結晶半導体層の境界が存在しないものであることができる。
(a)半導体層の単結晶化の際の起点となる複数の第1溝部と、アライメントの際の照準となり該第1溝部と比して大きい幅を有する第2溝部とを絶縁層に形成する工程と、
(b)前記絶縁層の上方に、半導体層を形成する工程と、
(c)少なくとも前記第1溝部が形成された前記絶縁層の上方の半導体層を単結晶化することを含む。
前記MISトランジスタを形成する工程と、をさらに含み、
前記素子分離領域の形成は、単結晶半導体層の境界を含む領域の前記半導体層を除去することを含むことができる。
以下に、本実施の形態にかかる半導体装置の構造について図1を参照しながら説明する。図1(A)は、たとえば、MISトランジスタなどの半導体素子が形成される素子領域10Aの構造を模式的に示す断面図であり、図1(B)は、アライメントの際の照準となるアライメントマークが形成されるアライメントマーク領域10Bの構造を模式的に示す断面図である。
次に本実施の形態にかかる半導体装置の製造方法について、図2〜7を参照しながら説明する。各図において、(A)は、素子領域10Aについての製造工程を模式的に示す断面図であり、(B)は、アライメントマーク領域10Bについての製造工程を模式的に示す断面図である。
Claims (9)
- 半導体層を単結晶化する際の起点となる第1溝部と、アライメントの際の照準となり、該第1溝部と比して大きい幅を有する第2溝部とが設けられた絶縁層と、
前記絶縁層の上方に設けられた半導体層と、を含む、半導体装置。 - 請求項1において、
少なくとも前記第1溝部が設けられている前記絶縁層の上方の半導体層は、単結晶化されている、半導体装置。 - 請求項1または2において、
少なくとも前記第2溝部が設けられている前記絶縁層の上方の半導体層は、非晶質もしくは多結晶質である、半導体装置。 - 請求項1〜3のいずれかにおいて、
前記第1溝部が設けられている前記絶縁層上の半導体層に設けられたMISトランジスタと、
前記MISトランジスタが形成される領域を画定するための素子分離領域と、を含み、
前記MISトランジスタが形成される領域には、単結晶半導体層の境界が存在しない、半導体装置。 - 請求項1〜4のいずれかにおいて、
前記第1溝部は、前記素子分離領域を介して向合う位置に設けられ、該素子分離領域と該第1溝部との距離は、ほぼ同一である、半導体装置。 - (a)半導体層の単結晶化の際の起点となる複数の第1溝部と、アライメントの際の照準となり、該第1溝部と比して大きい幅を有する第2溝部とを絶縁層に形成する工程と、
(b)前記絶縁層の上方に、半導体層を形成する工程と、
(c)少なくとも前記第1溝部が形成された前記絶縁層の上方の半導体層を単結晶化することを含む、半導体装置の製造方法。 - 請求項6において、
前記(b)の前に、少なくとも前記第1溝部の内面に他の絶縁層を形成する工程を含む、半導体装置の製造方法。 - 請求項6または7において、
前記第1溝部を含む前記絶縁層の上方の半導体層に形成されるMISトランジスタ領域を画定する素子分離領域を形成する工程と、
前記MISトランジスタを形成する工程と、をさらに含み、
前記素子分離領域の形成は、単結晶半導体層の境界を含む領域の前記半導体層を除去することを含む、半導体装置の製造方法。 - 請求項6〜8のいずれかにおいて、
前記第1溝部は、前記素子分離領域を介して向合う位置に設けられ、該第1溝部と、該素子分離領域との距離は、ほぼ同一である、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004013060A JP2005209786A (ja) | 2004-01-21 | 2004-01-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004013060A JP2005209786A (ja) | 2004-01-21 | 2004-01-21 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005209786A true JP2005209786A (ja) | 2005-08-04 |
Family
ID=34899259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004013060A Withdrawn JP2005209786A (ja) | 2004-01-21 | 2004-01-21 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005209786A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115192A (ja) * | 2011-11-28 | 2013-06-10 | Ricoh Co Ltd | 配線の形成方法、電子素子、および表示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003297748A (ja) * | 2002-04-03 | 2003-10-17 | Seiko Epson Corp | 半導体装置の製造方法及び電気光学装置、電子機器 |
JP2004006800A (ja) * | 2002-04-16 | 2004-01-08 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置、電気光学装置、集積回路、電子機器 |
-
2004
- 2004-01-21 JP JP2004013060A patent/JP2005209786A/ja not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003297748A (ja) * | 2002-04-03 | 2003-10-17 | Seiko Epson Corp | 半導体装置の製造方法及び電気光学装置、電子機器 |
JP2004006800A (ja) * | 2002-04-16 | 2004-01-08 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置、電気光学装置、集積回路、電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115192A (ja) * | 2011-11-28 | 2013-06-10 | Ricoh Co Ltd | 配線の形成方法、電子素子、および表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7777275B2 (en) | Silicon-on-insulator structures | |
US8334177B2 (en) | Methods for forming isolated fin structures on bulk semiconductor material | |
CN100466175C (zh) | 形成独立半导体层的方法 | |
US20110260250A1 (en) | Method And Manufacturing Low Leakage Mosfets And FinFets | |
US9269820B2 (en) | Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof | |
JP2006114913A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR100996800B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN102969353A (zh) | 多鳍片器件及其制造方法 | |
WO2015161596A1 (zh) | 多晶硅薄膜晶体管及其制备方法、阵列基板及其制备方法、显示装置 | |
JP2008153534A (ja) | 半導体装置の製造方法 | |
US20040171236A1 (en) | Method for reducing surface roughness of polysilicon films for liquid crystal displays | |
JP3873811B2 (ja) | 半導体装置の製造方法 | |
JP2007067399A (ja) | 単結晶シリコン層の形成方法、及びこれを利用した薄膜トランジスタの製造方法 | |
JP2005209786A (ja) | 半導体装置およびその製造方法 | |
JP5366797B2 (ja) | 絶縁層の上に厚さの異なる複数の半導体島を含む電子デバイスおよびその形成方法 | |
JP4987244B2 (ja) | 半導体装置の製造方法 | |
US20080145999A1 (en) | Method for manufacturing a semiconductor device | |
JP2006100578A (ja) | 半導体装置の製造方法 | |
JP2017219757A (ja) | 半導体装置およびその製造方法 | |
KR100641495B1 (ko) | 반도체 소자 제조방법 | |
JP5367325B2 (ja) | 半導体装置の製造方法 | |
JP2005175080A (ja) | 半導体装置およびその製造方法 | |
JPH11329923A (ja) | 半導体装置の製造方法 | |
JP2002033485A (ja) | Tft型液晶表示装置およびその製造方法 | |
JP2005167068A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20060112 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110309 |
|
A521 | Written amendment |
Effective date: 20110427 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110615 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110812 |