JP2003163165A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003163165A JP2003163165A JP2001363483A JP2001363483A JP2003163165A JP 2003163165 A JP2003163165 A JP 2003163165A JP 2001363483 A JP2001363483 A JP 2001363483A JP 2001363483 A JP2001363483 A JP 2001363483A JP 2003163165 A JP2003163165 A JP 2003163165A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- semiconductor film
- silicon film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
所のみを確実に結晶化し、かつ工程を簡略化できる方法
を提供することにある。 【解決手段】 絶縁表面を有する基板上に非晶質シリコ
ン膜を形成し、上記非晶質シリコン膜に結晶化を促進す
る触媒元素を導入する工程と、レーザー光を照射して選
択的に上記非晶質シリコン膜を結晶化する工程と、非晶
質シリコン膜に導入された触媒元素を選択的に除去する
工程と、加熱処理を行いレーザー光を照射して選択的に
上記非晶質シリコン膜を結晶化した第1領域から上記基
板と平行に上記非晶質シリコン膜を結晶化させる工程
と、レーザー光を照射した場所以外で加熱処理を行った
ときに結晶化した結晶質シリコン膜の第2領域にTFT
の活性層を形成する工程を備えることを特徴としてい
る。
Description
半導体膜の結晶化工程を含む半導体装置の作製工程に関
し、特に本発明は、薄膜トランジスタ及び当該薄膜トラ
ンジスタを搭載するアクティブマトリックス型表示装置
に代表される電気光学装置、及びその電気光学装置を部
品として搭載した電気機器の作製方法に関する。
れた半導体薄膜を用いて薄膜トランジスタ(以下、TF
Tという)を形成し、このTFTで形成した大面積集積
回路を有する半導体装置の開発が進んでいる。
ルを備えた液晶表示装置、エレクトロルミネセンスモジ
ュール、および密着型イメージセンサ、三次元IC(集
積回路)等が知られている。
得るために、画素電極をマトリクス上に配置して、画素
電極の各々に接続するスイッチング素子としてTFTを
用いたアクティブマトリックス型液晶表示装置が注目を
集めている。
には、画像表示を行う画素部や、CMOS回路を基本と
したシフトレジスタ回路、レベルシフタ回路、バッファ
回路、サンプリング回路などの画素部を制御するための
駆動回路が一枚の基板上に形成される。
Tが配置され、そのTFTのそれぞれには画素電極が接
続されている。液晶を挟んで対向基板側には対向電極が
設けられており、液晶を誘電体とした一種のコンデンサ
を形成している。そして、各画素に印可する電圧をスイ
ッチング機能により制御して、コンデンサへの電荷を制
御することで液晶を駆動し、透過光量を制御して画像を
表示する仕組みになっている。
が形成されてきたが、より高性能を求めるために結晶質
シリコン膜(ポリシリコン膜)を活性層にしたTFTを
作製することが試みられている。このポリシリコンTF
Tは、電界効果移動度が高いことから、いろいろな機能
を備えた回路を形成することも可能である。
成する技術として特開平8−78329号公報記載の技
術が開示されている。同公報記載の技術は非晶質シリコ
ン膜に対して結晶化を助長する触媒元素(代表的にはニ
ッケル)を選択的に添加し、加熱処理を行うことで添加
領域を起点として広がる結晶質シリコン膜を形成するも
のであり、得られる結晶粒のサイズは非常に大きい。
いで結晶化を行う場合と比べて触媒元素の作用により非
晶質シリコン膜の結晶化温度を50〜100℃程度下げ
ることが可能であり、結晶化に要する時間触媒元素を用
いないで結晶化を行う場合に比べ1/5〜1/10に低
減することができ、生産性に置いても優れている。
に触媒元素を導入して加熱することで他の部分を非晶質
シリコン膜の状態として残したまま、触媒元素が導入さ
れた領域のみを選択的に結晶化し、そして加熱時間を延
長することで、その導入領域から横方向(基板と平行方
向)に結晶成長を行わせる技術が特開平10−2477
35号公報に開示されている。この成長領域では成長方
向が揃った柱状結晶が集まっており、触媒元素が導入さ
れてランダムに結晶核の発生が起こった領域と比べると
結晶性が良好になっている。そのため、この横方向結晶
成長領域を活性層としてTFTを形成することによって
高性能化を行うことができる。
素を導入した領域のみを選択的に結晶化するとき、加熱
温度が高温であるほど短時間で結晶化しやすくなるが、
触媒元素が導入されない非晶質シリコン部でも結晶質シ
リコンの結晶核が発生してしまうことがある。その結晶
核発生により、横方向に柱状結晶が成長するのを妨げる
原因になるだけでなく、その部分が活性層として用いら
れることにより特性を悪化させる原因にもなり、表示不
良をもたらすことになりうる。そのため、短時間化をす
るために加熱温度を必要以上に高くすることはできな
い。
分を分けるための工程が必要となる。例えば、導入しな
い部分の非晶質シリコン膜上に酸化シリコン膜などを形
成してマスクすることが上げられるが、この工程を行う
ためには酸化シリコン膜の成膜、触媒元素の添加を行う
ためのスリット状の開孔するための酸化シリコン膜のパ
ターニング、結晶化後の酸化シリコン膜除去など多数の
工程が必要となり、長い工程がかかることとなる。
明は、非晶質シリコン膜に触媒元素の導入された場所の
みを確実に結晶化し、かつ工程を簡略化できる方法を提
供することにある。
め、本発明の表示装置の製造方法は、絶縁表面を有する
基板上に非晶質シリコン膜を形成し、上記非晶質シリコ
ン膜に結晶化を促進する触媒元素を導入する工程と、レ
ーザー光を照射して選択的に上記非晶質シリコン膜を結
晶化する工程と、非晶質シリコン膜に導入された触媒元
素を選択的に除去する工程と、加熱処理を行いレーザー
光を照射して選択的に上記非晶質シリコン膜を結晶化し
た第1領域から上記基板と平行に上記非晶質シリコン膜
を結晶化させる工程と、レーザー光を照射した場所以外
で加熱処理を行ったときに結晶化した結晶質シリコン膜
の第2領域にTFTの活性層を形成する工程を備えるこ
とを特徴としている。
に結晶化を促進する触媒元素を導入し、レーザー光を照
射して選択的に上記非晶質シリコン膜を結晶化すること
により、触媒元素は結晶化したシリコンに一部は固溶
し、一部はシリサイドを形成する。レーザー照射を使っ
て結晶化をしているため、未照射部分である第2領域は
完全な非晶質シリコン膜の状態が保たれる。
ング時のアライメント基準となるマーカーを形成してお
くことで正しい位置に活性層を形成することができる。
導入した触媒元素を除去するにあたり、非晶質シリコン
膜である第2領域は触媒元素が膜表面に付着している状
態であるため、容易に除去できる。しかし、結晶質シリ
コン膜である第1領域は膜中にニッケルが導入されて除
去することは困難である。そのため、触媒元素を選択的
に除去できる。
処理は触媒元素の導入されない第2領域において結晶質
シリコンの結晶核が発生しない温度より低い温度で行う
のが望ましい。
おいては、上記触媒元素が結先端部に局在して非晶質シ
リコン膜の結晶化を促進している。したがって、隣接す
る第1領域の間隔が狭く、その間の第2領域が完全に結
晶質シリコンとなる場合は、第2領域で両側からの結晶
成長が衝突する領域が存在し触媒元素が偏析するため、
その場所へのTFTの活性層のチャネル部形成は信頼性
や電気的安定性を阻害する可能性があり、特性の悪化か
ら考えて避けるのが望ましい。
グなどの多数の工程を必要とせず、レーザー照射と触媒
元素の除去を行うだけで済むため、工程短縮をはかるこ
とができる。
て図面を用いて詳細に説明する。
を形成し、非晶質半導体膜に結晶化を促進する触媒元素
を導入する工程と、レーザー光を照射して選択的に非晶
質半導体膜を結晶化する工程と、非晶質半導体膜に導入
された触媒元素を選択的に除去する工程と、加熱処理を
行いレーザー照射して選択的に上記非晶質半導体膜を結
晶化した第1領域から上記基板と平行に上記非晶質半導
体膜を結晶化させる工程と、レーザー光を照射した場所
以外で加熱処理を行ったときに結晶化した結晶質半導体
膜の第2領域にTFTの活性層を形成する工程を備える
ことを特徴としている。
石英基板、サファイア基板等500℃以上の耐熱性のあ
る基板であれば、他の基板であっても良い。
マCVD法、スパッタ法等で得られる半導体材料、例え
ば、シリコンまたはシリコンを主成分とする合金を用い
ることが可能である。
元素を含む溶液を塗布する方法でも良いし、スパッタ法
やCVD法で薄い膜を形成する方法でもよい。
続発振型のエキシマレーザーやYAGレーザーの第2高
調波または第3高調波、YVO4レーザーの第2高調波を
用いることができる。レーザー光の照射される領域の形
状は、線状であっても矩形であっても円形であってもよ
く、特定するものではない。
パターンとなる位置を特定するため、マーカーを形成し
ておくことが望ましい。
素をエッチングする方法は、ドライエッチング、ウエッ
トエッチングを用いることができる。例えば、希フッ酸
で洗浄することで表面上に存在している触媒元素を除去
できる。このときレーザー照射をした結晶質半導体膜中
に固溶した触媒元素やシリサイド化した触媒元素はほと
んど除去されない。
半導体膜を結晶化させる工程は、例えば窒素雰囲気下等
の不活性雰囲気下において熱処理を行うが、半導体膜の
物性のばらつき要因になるため、触媒元素起因以外の結
晶質シリコンの核発生がしない程度の温度で行うことが
望ましい。
結晶質半導体膜中から除去または触媒元素による電気的
影響が表れない程度に低減することが望ましい。ゲッタ
リングの手法としては、結晶質半導体の一部にリンまた
は希ガス(代表的にはアルゴン)などを添加してゲッタ
リングサイトを形成し熱処理を行って触媒元素を移動さ
せる方法、若しくはリンまたは希ガスなどを含有した非
晶質半導体、もしくは結晶質半導体を酸化膜を介して積
層し、ゲッタリングサイトとすることで、熱処理を行っ
て触媒元素を移動させる方法を用いればよい。
以外で結晶質シリコン膜が形成されている第2領域に行
う。ただし、隣接する第1領域の間隔が狭く、その間の
第2領域が完全に結晶質シリコンとなる場合は、第2領
域で両側からの結晶成長が衝突する領域が存在し触媒元
素が偏析するため、その場所への活性層のチャネル部の
形成は信頼性や電気的安定性を阻害する可能性があり、
特性の悪化から考えて避けるのが望ましい。
1.1mm)を用い、減圧熱CVD法で得られる非晶質
半導体膜を用いてTFTを作製する例を図1に示す。
晶質シリコン膜101と厚さ50nmの酸化シリコン膜
102を石英基板100に成膜する。(図4(A))
ン膜および酸化シリコン膜を除去するためにレジスト膜
103を形成する。次いで、裏面側に形成された酸化シ
リコン膜をフッ酸を含む溶液で除去し、非晶質シリコン
膜をSF6とHeとの混合ガスを用いて除去する。(図
1(B))
ン膜102を除去し、基板を希フッ酸で洗浄した後、オ
ゾン水により非晶質シリコン膜の表面に酸化膜(図示し
ない)を形成する。次いで、ニッケルを含む溶液(5p
pm)をスピンコートして薄い金属膜104を形成す
る。(図1(C))
から所望の場所に照射する。(図1(D))レーザー光
の形状は円状でも線状でも良く、結晶化するパターンに
適した形に整形すればよい。ここでは連続発振型のYV
O4レーザーの第2高調波(532nm)を用いる。レ
ーザー光の照射条件は、エネルギー密度を0.1mW/
μm2〜1mW/μm2、スキャン速度を10cm/se
c〜100cm/secとすればよい。ここでは、レー
ザー光の照射条件はエネルギー密度を0.5mW/μm
2、スキャン速度を50cm/secとする。このレー
ザー光により結晶核を発生させて、非晶質シリコン膜の
一部を結晶化する。こうして、結晶質シリコン膜105
となる。このとき結晶質シリコン膜には表面のNiが膜
中に拡散して結晶核となるシリサイドが形成されてい
る。
エッチャントで洗浄し、シリコン膜表面のニッケルを除
去する。このとき、レーザー照射されて結晶化したシリ
コン膜中に含まれるニッケルやニッケルシリサイドはほ
とんど除去されない。
ー照射されて結晶化したシリコン膜105から非晶質シ
リコン膜へ横方向に結晶化を行い、結晶質シリコン膜1
06を形成する。(図1(E))ここでは450℃、1
時間の熱処理の後、570℃、14時間の熱処理行う。
をパターニングして活性層107を形成する。(図1
(F))
ッチャントで洗浄した後、ゲート絶縁膜108となるシ
リコンを主成分とする絶縁膜を形成する。
ゲート電極109を形成し、半導体にn型を付与する不
純物元素(P、As等)、ここではリンを適宜添加し
て、ソース領域110及びドレイン領域111を形成す
る。添加した後、不純物元素を活性化するために加熱処
理、強光の照射、またはレーザー光の照射を行う。ま
た、活性化と同時にゲート絶縁膜へのプラズマダメージ
やゲート絶縁膜と半導体層との界面へのプラズマダメー
ジを回復することができる。特に、室温〜300℃の雰
囲気中において、表面または裏面からYAGレーザーの
第2高調波を照射して不純物元素を活性化させることは
非常に有効である。YAGレーザーはメンテナンスが少
ないため好ましい活性化手段である。
合、活性化と同時にゲッタリングを行うことができる。
ここでのゲッタリングはソース領域またはドレイン領域
に添加したリンによるゲッタリングである。また、結晶
化の前に添加した結晶成長を助長させる金属元素は、結
晶化後にゲッタリングを行い結晶質半導体膜中から除去
または低減することが望ましい。
し、水素化を行って、ソース領域、ドレイン領域に達す
るコンタクトホールを形成し、ソース電極113、ドレ
イン電極114を形成してTFTを完成させる。(図1
(G))
必要があればチャネル形成領域とドレイン領域(または
ソース領域)との間にLDD領域を有する低濃度ドレイ
ン構造としてもよい。この構造はチャネル形成領域と、
高濃度に不純物元素を添加して形成するソース領域また
はドレイン領域との間に低濃度に不純物元素を添加した
領域を設けたものであり、この領域をLDD領域と呼ん
でいる。さらにゲート絶縁膜を介してLDD領域をゲー
ト電極と重ねて配置させた、いわゆるGOLD構造とし
てもよい。
て説明したが、n型不純物元素に代えてp型不純物元素
を用いることによってpチャネル型TFTを形成するこ
とができることは言うまでもない。
として説明したが、TFT構造に関係なく本発明を適用
することが可能であり、例えばボトムゲート型(逆スタ
ガ型)TFTや順スタガ型TFTに適用することが可能
である。
クティブマトリクス基板を用いた液晶表示装置を作製す
る方法について図2〜図7を用いて説明する。
クティブマトリクス型液晶表示装置は、画素電極がマト
リクス状に配置された基板(アクティブマトリクス基
板)と、対向電極が形成された対向基板とを液晶層を介
して対向配置した構造となっている。両基板間はスペー
サ等を介して所定の間隔に制御され、画素部の外周部に
シール材を用いることで液晶層を封入している。
を示す。
電膜を形成し、パターニングを施すことにより走査線2
02を形成する。(図2(A))この走査線202は後
に形成される活性層を光から保護する遮光層としても機
能する。ここでは基板201として石英基板を用い、走
査線202としてポリシリコン膜(膜厚75nm)とタ
ングステンシリサイド(W−Si)膜(膜厚150n
m)の積層構造を用いる。
a、203bを膜厚100〜1000nmで形成する。
ここではプラズマCVD法を用いた膜厚100nmの酸
化シリコン膜と減圧熱CVD法を用いた膜厚480nm
の酸化シリコン膜を積層させる。
膜表面を化学的及び機械的に研磨する処理(代表的には
CMP技術)等)により平坦化してもよい。(図2
(B))例えば、絶縁膜表面の最大高さ(Rmax)が
0.5μm以下、好ましくは0.3μm以下となるよう
にする。
0nmで形成する。ここでは減圧熱CVD法を用いて膜
厚50nmの非晶質シリコン膜を形成する。さらに非晶
質シリコン膜上に減圧熱CVD法で膜厚50nmの酸化
シリコン膜を形成する。減圧熱CVD法では基板の両面
に成膜されるため、基板表面側にレジスト膜を形成した
後、裏面側の酸化シリコン膜をフッ酸を含む溶液で除去
し、さらに裏面側の非晶質シリコン膜をSF6とHeの
混合ガスを用いて除去する。裏面側の膜を除去した後
は、レジスト膜を除去し、さらに酸化シリコン膜を除去
する。
る。本実施例では、非晶質シリコン膜に対して結晶化を
助長する金属元素を全面に添加し、レーザー光を一部に
照射する。(図2(C1))ここではオゾンを含む溶液
で非晶質シリコン膜の表面に酸化膜を形成した後、結晶
化を助長する触媒元素としてニッケルを用い、ニッケル
を1ppm〜100ppm含有する溶液、ここでは5p
pm含有する溶液を塗布した後、連続発振型のYVO4
レーザーの第2高調波(532nm)をエネルギー密度
0.1mW/μm2〜1.0mW/μm2、ここでは0.
5mW/μm2、スキャン速度10cm/sec〜10
0cm/sec、ここでは50cm/secで照射す
る。このレーザー光により結晶核を発生させて、非晶質
シリコン膜の一部を結晶化する。こうして、結晶質シリ
コン膜205となる。このとき結晶質シリコン膜には表
面のニッケルが膜中に拡散して結晶核となるシリサイド
が形成されている
形成における位置合わせのためアライメントマーカーを
形成しておく。
エッチャントで洗浄し、シリコン膜表面のニッケルを除
去する。このとき、レーザー照射されて結晶化したシリ
コン膜中に含まれるニッケルやニッケルシリサイドはほ
とんど除去されない。
50℃1時間を行い、結晶化のための熱処理を530℃
〜600℃、ここでは570℃14時間を行う。この加
熱処理によりレーザー照射部分の結晶質シリコン膜から
非晶質シリコン膜へ横方向(基板と水平方向)に結晶化
が進行し、結晶成長方向の揃った結晶質シリコン膜20
4が得られる。なお、図2(C2)は画素上面図であ
り、点線A−A’で切断した断面図が図2(C1)に相
当する。
ッケルをゲッタリングする。TFTの活性層とする領域
を酸化シリコン膜207で覆い、結晶質シリコン膜の一
部にアルゴン(代表的にはリン、希ガス)を添加し、ゲ
ッタリングサイト206とする。(図3(A))その
後、窒素雰囲気下で熱処理を600℃〜800℃、ここ
では700℃12時間行い、ゲッタリングサイトのシリ
コン膜を除去する。活性層とする領域に残るニッケルが
TFT特性に影響を与えないほど少ない場合は、このゲ
ッタリング処理を行わなくても良い。
う。熱酸化を行う前に安定性のため減圧熱CVD法によ
り酸化シリコン膜209を20nmで形成(図3
(B))し、酸素雰囲気に塩化水素を3%導入した混合
ガスにより950℃50分加熱処理を行う。この熱酸化
処理により50nmの結晶質シリコン膜は30nmまで
薄膜化され、より緻密な結晶質シリコン膜となる。
ライメントマーカーで位置合わせをしてパターニングを
行い、結晶質シリコン膜の不要な部分を除去して活性層
210を形成する。(図3(C1))なお、活性層21
0を形成した後の画素上面図を図3(C2)に示す。図
3(C2)において、点線B−B’で切断した断面図が
図3(C1)に相当する。
膜の一部となる酸化シリコン膜211aを30nmで形
成する。(図4(A))その後、保持容量を形成するた
め、マスク212を形成して酸化シリコン膜211aを
エッチングし、結晶質シリコン膜の一部(保持容量とす
る領域)213にリンをドーピングする。(図4
(B))
VD法で酸化シリコン膜211bを50nmで形成す
る。(図4(C))この酸化シリコン膜は容量絶縁膜と
なる。また、図4(A)に示した酸化シリコン膜211
aと図4(C)に示した酸化シリコン膜211bの積層
膜がゲート絶縁膜となり、最終的には80nmとなる。
ここでの画素上面図を図4(C2)に示す。図4(C
2)において、点線C−C’で切断した断面図が図4
(C1)に相当する。また、図4中の1点鎖線内で示し
た領域は、薄い絶縁膜211bが形成されている部分で
ある。
にp型またはn型の不純物元素を低濃度に添加するチャ
ネルドープ工程を全面または選択的に行う。このチャネ
ルドープ工程は、TFTしきい値電圧を制御するための
工程である。なお、ここではジボラン(B2H6)を質量
分離しないでプラズマ励起したイオンドープ法でボロン
を添加する。もちろん、質量分離を行うイオンインプラ
ンテーション法を用いてもよい。
にマスク214を形成し、走査線202に達するコンタ
クトホールを形成する。(図5(A))そして、コンタ
クトホールの形成後、マスクを除去する。
行ってゲート電極215および容量配線216を形成す
る。(図5(B))ここでは、リンがドープされた結晶
質シリコン膜(膜厚150nm)とタングステンシリサ
イド(膜厚150nm)との積層構造を用いた。なお、
保持容量は、絶縁膜211bを誘電体とし、容量配線2
16と結晶質シリコン膜の一部213とで構成されてい
る。
216をマスクとして自己整合的にリンを低濃度に添加
する。(図5(C1))ここでの画素上面図を図5(C
2)に示す。図5(C2)において、点線D−D’で切
断した断面図が図5(C1)に相当する。この低濃度に
添加された領域のリンの濃度が、1×1016〜5×10
18atoms/cm(代表的には33×1017〜3×1
018atoms/cm3)となるように調整する。
濃度に添加し、ソース領域またはドレイン領域となる高
濃度不純物領域218を形成する。(図6(A))この
高濃度不純物領域のリンの濃度が1×1020〜1×10
21atoms/cm(代表的には32×1020〜5×1
020atoms/cm3)となるように調整する。な
お、活性層210のうち、ゲート電極215と重なる領
域はチャネル形成領域219となり、マスク220で覆
われた領域は低濃度不純物領域217となりLDD領域
として機能する。そして、不純物元素の添加後、マスク
220を除去する。
一基板上に形成される駆動回路に用いるpチャネル型T
FTを形成するために、マスクでnチャネル型TFTと
なる領域を覆い、ボロンを添加してソース領域またはド
レイン領域を形成する。
ト電極215および容量配線216を覆うパッシベーシ
ョン膜221を形成する。このパッシベーション膜は、
ゲート電極の酸化を防ぐとともに、後の平坦化の工程で
エッチングストッパーとして機能する。ここでは、酸化
シリコン膜を70nmの膜厚で形成した。その後、活性
層にそれぞれの濃度で添加されたn型またはp型不純物
元素を活性化するための熱処理工程を500℃〜105
0℃、ここでは950℃30分の加熱処理を行う。
からなる層間絶縁膜222を形成する。ここでは膜厚1
μmの酸化窒化シリコン膜を用い、エッチバックを行っ
て平坦化を行った。次いで、活性層に達するコンタクト
ホールを形成した後、電極223及びソース配線224
を形成する。本実施例では電極223及びソース配線2
24を、チタン膜を60nm、窒化チタン膜を40n
m、チタンを含むアルミニウム膜を300nm、タング
ステン膜100nmをスパッタ法で連続して形成した4
層構造の積層膜とした。(図6(B1))なお、図6
(B2)において点線E−E’で切断した断面図が図6
(B1)に相当する。
絶縁膜225を形成する。(図7(A1))ここではア
クリル樹脂1μmを成膜する。次いで、層間絶縁膜22
5上に遮光性を有する導電膜を成膜して、パターニング
を行って遮光層226を形成する。ここでは、チタンを
含むアルミニウムを100nm形成し、アクリル樹脂5
00nmからなる層間絶縁膜227を成膜する。次い
で、電極223に達するコンタクトホール形成し、10
0nmの透明導電膜、ここでは酸化インジウム・スズ
(ITO)膜を成膜した後、パターニングして画素電極
228、229を形成する。図7(A2)において、点
線F−F’で切断した断面図が図7(A1)に相当す
る。
素サイズ26μm×26μmのとき開口率76.5%)
を確保しつつ、nチャネル型TFTでなる画素TFTが
形成され、十分な保持容量(40fF)を得ることがで
きる。
に過ぎず、特に上記構成に限定されないことはいうまで
もない。
工程に限定されないことはいうまでもない。例えば、各
導電膜としては、タンタル(Ta)、チタン(Ti)、
モリブデン(Mo)、タングステン(W)、クロム(C
r)、シリコン(Si)から選ばれた元素、または前記
元素を組み合わせた合金膜(代表的には、Mo−W合
金、Mo−Ta合金)を用いることができる。また、各
絶縁膜としては、酸化シリコン膜や窒化シリコン膜や酸
化窒化シリコン膜や有機樹脂材料(ポリイミド、アクリ
ル、ポリアミド、ポリイミドアミド、BCB(ベンゾシ
クロブテン)等)膜を用いることができる。
膜を用いて透過型表示装置用のアクティブマトリクス基
板を作製する例を示したが、画素電極に反射性を有する
材料膜を用いて反射型表示装置用のアクティブマトリク
ス基板を作製してもよい。
クティブマトリクス基板から、アクティブマトリクス型
液晶表示装置を作製する工程を以下に説明する。説明に
は図8を用いる。
アクティブマトリクス基板を得た後、図7のアクティブ
マトリクス基板上に配向膜を形成しラビング処理を行
う。なお、本実施例では配向膜を形成する前に、アクリ
ル樹脂膜等の有機樹脂膜をパターニングすることによっ
て基板間隔を保持するための柱状のスペーサを所望の位
置に形成する。また、柱状のスペーサに代えて、球状の
スペーサを基板全面に散布してもよい。
板には、遮光層が各画素に対応して設けられている。ま
た、駆動回路の部分にも遮光層を設けた。この遮光層の
上に透明導電膜からなる対向電極を画素部に形成し、対
向基板の全面に配向膜を形成し、ラビング処理を施し
た。
クティブマトリクス基板と対向基板とをシール材で貼り
合わせる。シール材にはフィラーが混入されていて、こ
のフィラーと柱状スペーサによって均一な間隔を持って
2枚の基板が貼り合わせられる。その後、両基板の間に
液晶材料を注入し、封止剤(図示せず)によって完全に
封止する。液晶材料には公知の液晶材料を用いれば良
い。このようにしてアクティブマトリクス型液晶表示装
置が完成する。そして、必要があれば、アクティブマト
リクス基板または対向基板を所望の形状に分断する。さ
らに、公知の技術を用いて偏光板等を適宜設けた。そし
て、公知の技術を用いてFPCを貼りつけた。
図8の上面図を用いて説明する。
は、画素部804が配置されている。画素部804の上
側には、ソース信号線を駆動するためのソース信号線駆
動回路802が配置されている。画素部804の左右に
は、ゲート信号線を駆動するためのゲート信号線駆動回
路803が配置されている。本実施例に示した例では、
ゲート信号線駆動回路803は画素部に対して左右対称
配置としているが、これは片側のみの配置でも良く、液
晶モジュールの基板サイズ等を考慮して、設計者が適宜
選択すれば良い。ただし、回路の動作信頼性や駆動効率
等を考えると、図8に示した左右対称配置が望ましい。
ルプリント基板(FPC)805から行われる。FPC
805は、基板801の所定の場所まで配置された配線
に達するように、層間絶縁膜および樹脂膜にコンタクト
ホールを開口し、接続電極809を形成した後、異方性
導電膜等を介して圧着される。本実施例においては、接
続電極はITOを用いて形成した。
沿ってシール剤807が塗布され、あらかじめアクティ
ブマトリクス基板上に形成されたスペーサ810によっ
て一定のギャップ(基板801と対向基板806との間
隔)を保った状態で、対向基板806が貼り付けられ
る。その後、シール剤807が塗布されていない部分よ
り液晶素子が注入され、封止剤808によって密閉され
る。以上の工程により、液晶モジュールが完成する。
形成した例を示したが、駆動回路の一部に数個のICを
用いてもよい。
TFTは様々なモジュール(アクティブマトリクス型液
晶モジュール、アクティブマトリクス型ELモジュー
ル、アクティブマトリクス型ECモジュール)に用いる
ことができる。即ち、それらを表示部に組み込んだ電子
機器全てに本発明を実施できる。
ラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴ
ーグル型ディスプレイ)、カーナビゲーション、プロジ
ェクター、カーステレオ、パーソナルコンピュータ、携
帯情報端末(モバイルコンピュータ、携帯電話または電
子書籍等)などが挙げられる。それらの一例を図9に示
す。
あり、投射装置2601、スクリーン2602等を含
む。本発明は投射装置2601の一部を構成する液晶モ
ジュール2808に適用することができる。
り、本体2701、投射装置2702、ミラー270
3、スクリーン2704等を含む。本発明は投射装置2
702の一部を構成する液晶モジュール2808に適用
することができる。
(B)中における投射装置2601、2702の構造の
一例を示した図である。投射装置2601、2702
は、光源光学系2801、ミラー2802、2804〜
2806、ダイクロイックミラー2803、プリズム2
807、液晶モジュール2808、位相差板2809、
投射光学系2810で構成される。投射光学系2810
は、投射レンズを含む光学系で構成される。本実施例は
三板式の例を示したが、特に限定されず、例えば単板式
であってもよい。また、図9(C)中において矢印で示
した光路に実施者が適宜、光学レンズや、偏光機能を有
するフィルムや、位相差を調節するためのフィルム、I
Rフィルム等の光学系を設けてもよい。
る光源光学系2801の構造の一例を示した図である。
本実施例では、光源光学系2801は、リフレクター2
811、光源2812、レンズアレイ2813、281
4、偏光変換素子2815、集光レンズ2816で構成
される。なお、図9(D)に示した光源光学系は一例で
あって特に限定されない。例えば、光源光学系に実施者
が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するフィルム、IRフィルム等の光学系を
設けてもよい。
いては、透過型の電気光学装置を用いた場合を示してお
り、反射型の電気光学装置での適用例は図示していな
い。
く、あらゆる分野の電子機器の作製方法に適用すること
が可能である。また、本実施例の電子機器は実施の形
態、または実施例1乃至6のうち、いずれか一つとどの
ような組み合わせからなる構成を用いても実現すること
ができる。
結晶質シリコン膜のみで形成され、ばらつきの少ない半
導体装置を得ることができる。また、本発明により、従
来よりも結晶化工程を短縮することができる。
の作製工程を示す図。
の作製工程を示す図。
の作製工程を示す図。
の作製工程を示す図。
の作製工程を示す図。
の作製工程を示す図。
Claims (6)
- 【請求項1】絶縁表面上に非晶質構造を有する半導体膜
を形成する第1工程と、前記非晶質構造を有する半導体
膜に触媒元素を添加する第2工程と、前記非晶質構造を
有する半導体膜の一部となる第1領域にレーザー光を照
射する第3工程と、前記半導体膜に添加された触媒元素
を除去する第4の工程と、前記非晶質構造を有する半導
体膜を加熱して、第1領域から基板と平行に固相成長し
た結晶構造を有する半導体膜となる第2領域を形成する
第5工程とを有する半導体装置の作製方法。 - 【請求項2】絶縁表面上に非晶質構造を有する半導体膜
を形成する第1工程と、前記非晶質構造を有する半導体
膜に触媒元素を添加する第2工程と、前記非晶質構造を
有する半導体膜の一部となる第1領域にレーザー光を照
射する第3工程と、前記半導体膜に添加された触媒元素
を除去する第4の工程と、前記非晶質構造を有する半導
体膜を加熱して、第1領域から基板と平行に固相成長し
た結晶構造を有する半導体膜となる第2領域を形成する
第5工程と、薄膜トランジスタのチャネル形成領域は前
記第2領域に形成される第6工程とを有する半導体装置
の作製方法。 - 【請求項3】絶縁表面上に非晶質構造を有する半導体膜
を形成する第1工程と、前記非晶質構造を有する半導体
膜に触媒元素を添加する第2工程と、前記非晶質構造を
有する半導体膜の一部に光を照射する第3工程と、前記
半導体膜に添加された触媒元素を除去する第4の工程
と、前記非晶質構造を有する半導体膜を加熱して、第1
領域から基板と平行に固相成長した結晶構造を有する半
導体膜となる第2領域を形成する第5工程と、薄膜トラ
ンジスタのチャネル部分は第2領域で且つ隣接する第1
領域から成長した結晶性半導体膜の境界部を避けて形成
される第6工程とを有する半導体装置の作製方法。 - 【請求項4】請求項1乃至3のいずれか一において、前
記半導体膜はシリコン膜またはシリコン膜を主成分とす
る膜であることを特徴とする半導体装置の作製方法。 - 【請求項5】請求項1乃至4のいずれか一において、前
記レーザー光はエキシマレーザー発振装置、YAGレー
ザー発振装置、またはYVO4レーザー発振装置を光源
とすることを特徴とする半導体装置の作製方法。 - 【請求項6】請求項1乃至5のいずれか一において、前
記光を照射された半導体膜の膜中に前記触媒元素を残存
させることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001363483A JP3942878B2 (ja) | 2001-11-28 | 2001-11-28 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001363483A JP3942878B2 (ja) | 2001-11-28 | 2001-11-28 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003163165A true JP2003163165A (ja) | 2003-06-06 |
JP2003163165A5 JP2003163165A5 (ja) | 2005-06-23 |
JP3942878B2 JP3942878B2 (ja) | 2007-07-11 |
Family
ID=19173814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001363483A Expired - Fee Related JP3942878B2 (ja) | 2001-11-28 | 2001-11-28 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3942878B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006054416A (ja) * | 2004-08-13 | 2006-02-23 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP2006060185A (ja) * | 2004-08-20 | 2006-03-02 | Samsung Sdi Co Ltd | 薄膜トランジスタの製造方法 |
KR100659758B1 (ko) | 2004-09-22 | 2006-12-19 | 삼성에스디아이 주식회사 | 박막트랜지스터 제조 방법 |
KR100666564B1 (ko) | 2004-08-04 | 2007-01-09 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
CN100342493C (zh) * | 2003-06-26 | 2007-10-10 | 铼宝科技股份有限公司 | 薄膜晶体管的多晶硅制造方法 |
WO2020129600A1 (ja) * | 2018-12-18 | 2020-06-25 | 株式会社ブイ・テクノロジー | レーザアニール方法および薄膜トランジスタの製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02140916A (ja) * | 1988-11-22 | 1990-05-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JPH05102035A (ja) * | 1991-10-04 | 1993-04-23 | Sony Corp | 半導体結晶の成長方法 |
JPH0878329A (ja) * | 1994-09-05 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH08139331A (ja) * | 1994-11-14 | 1996-05-31 | Sony Corp | 薄膜トランジスタの製造方法 |
JPH08236443A (ja) * | 1995-02-28 | 1996-09-13 | Fuji Xerox Co Ltd | 半導体結晶の成長方法および半導体製造装置 |
JPH08264438A (ja) * | 1995-03-24 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 珪素膜の作製方法 |
JPH0982641A (ja) * | 1995-09-13 | 1997-03-28 | Semiconductor Energy Lab Co Ltd | 結晶性半導体作製方法 |
JPH10247735A (ja) * | 1997-03-03 | 1998-09-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2001326176A (ja) * | 2000-05-16 | 2001-11-22 | Sharp Corp | 半導体装置およびその製造方法 |
-
2001
- 2001-11-28 JP JP2001363483A patent/JP3942878B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02140916A (ja) * | 1988-11-22 | 1990-05-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JPH05102035A (ja) * | 1991-10-04 | 1993-04-23 | Sony Corp | 半導体結晶の成長方法 |
JPH0878329A (ja) * | 1994-09-05 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH08139331A (ja) * | 1994-11-14 | 1996-05-31 | Sony Corp | 薄膜トランジスタの製造方法 |
JPH08236443A (ja) * | 1995-02-28 | 1996-09-13 | Fuji Xerox Co Ltd | 半導体結晶の成長方法および半導体製造装置 |
JPH08264438A (ja) * | 1995-03-24 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 珪素膜の作製方法 |
JPH0982641A (ja) * | 1995-09-13 | 1997-03-28 | Semiconductor Energy Lab Co Ltd | 結晶性半導体作製方法 |
JPH10247735A (ja) * | 1997-03-03 | 1998-09-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2001326176A (ja) * | 2000-05-16 | 2001-11-22 | Sharp Corp | 半導体装置およびその製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100342493C (zh) * | 2003-06-26 | 2007-10-10 | 铼宝科技股份有限公司 | 薄膜晶体管的多晶硅制造方法 |
KR100666564B1 (ko) | 2004-08-04 | 2007-01-09 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
JP2006054416A (ja) * | 2004-08-13 | 2006-02-23 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法 |
US7374979B2 (en) | 2004-08-13 | 2008-05-20 | Samsung Sdi Co., Ltd. | Thin film transistor and method of fabricating the same |
US7423322B2 (en) | 2004-08-13 | 2008-09-09 | Samsung Sdi Co., Ltd. | Thin film transistor and method of fabricating the same |
JP4558476B2 (ja) * | 2004-08-13 | 2010-10-06 | 三星モバイルディスプレイ株式會社 | 薄膜トランジスタ製造方法 |
JP2006060185A (ja) * | 2004-08-20 | 2006-03-02 | Samsung Sdi Co Ltd | 薄膜トランジスタの製造方法 |
US7205215B2 (en) | 2004-08-20 | 2007-04-17 | Samsung Sdi Co., Ltd. | Fabrication method of thin film transistor |
KR100659758B1 (ko) | 2004-09-22 | 2006-12-19 | 삼성에스디아이 주식회사 | 박막트랜지스터 제조 방법 |
US7557020B2 (en) | 2004-09-22 | 2009-07-07 | Samsung Mobile Display Co., Ltd. | Method for fabricating thin film transistor using metal catalyst layer |
WO2020129600A1 (ja) * | 2018-12-18 | 2020-06-25 | 株式会社ブイ・テクノロジー | レーザアニール方法および薄膜トランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3942878B2 (ja) | 2007-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5025057B2 (ja) | 半導体装置の作製方法 | |
US6777713B2 (en) | Irregular semiconductor film, having ridges of convex portion | |
US6653657B2 (en) | Semiconductor device and a method of manufacturing the same | |
US7449376B2 (en) | Method of manufacturing a semiconductor device | |
US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
JP2002319679A (ja) | 半導体装置 | |
JPH11112002A (ja) | 半導体装置およびその製造方法 | |
JP2003229578A (ja) | 半導体装置、表示装置およびその作製方法 | |
JP2000315798A (ja) | 半導体装置およびその作製方法 | |
JP3942878B2 (ja) | 半導体装置の作製方法 | |
JP5422626B2 (ja) | 半導体装置 | |
JP4776773B2 (ja) | 半導体装置の作製方法 | |
JP5860517B2 (ja) | 半導体装置 | |
JP5600764B2 (ja) | 電気光学装置 | |
JP2005322935A (ja) | 半導体装置およびその作製方法 | |
US7141823B2 (en) | Thin film transistor semiconductor device | |
JP4818288B2 (ja) | 半導体装置の作製方法 | |
JP2018170510A (ja) | 半導体装置 | |
JP2001028338A (ja) | 半導体装置 | |
JP4776759B2 (ja) | 液晶表示装置およびその作製方法 | |
JP6466614B2 (ja) | 液晶表示装置 | |
JP4758000B2 (ja) | 半導体装置の作製方法 | |
JP4429598B2 (ja) | 半導体装置の作製方法 | |
JP5663651B2 (ja) | 半導体装置 | |
JP4198703B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041006 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070404 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |