JP2011219355A - 金属ナノクラスターを含むシリコンナノワイヤ及びその製造方法 - Google Patents

金属ナノクラスターを含むシリコンナノワイヤ及びその製造方法 Download PDF

Info

Publication number
JP2011219355A
JP2011219355A JP2011081620A JP2011081620A JP2011219355A JP 2011219355 A JP2011219355 A JP 2011219355A JP 2011081620 A JP2011081620 A JP 2011081620A JP 2011081620 A JP2011081620 A JP 2011081620A JP 2011219355 A JP2011219355 A JP 2011219355A
Authority
JP
Japan
Prior art keywords
silicon
silicon nanowire
metal
gold
nanocluster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011081620A
Other languages
English (en)
Other versions
JP5890613B2 (ja
Inventor
Gyeong-Su Park
京 沫 朴
In-Yong Song
仁 庸 宋
Sung Heo
成 許
Dong-Wook Kwak
東 ▲いく▼ 郭
Hoon-Young Cho
薫 英 趙
Han-Su Kim
翰 秀 金
Jae-Man Choi
在 萬 崔
Moon-Seok Kwon
問 ▲せき▼ 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Industry Academic Cooperation Foundation of Dongguk University
Original Assignee
Samsung Electronics Co Ltd
Industry Academic Cooperation Foundation of Dongguk University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Industry Academic Cooperation Foundation of Dongguk University filed Critical Samsung Electronics Co Ltd
Publication of JP2011219355A publication Critical patent/JP2011219355A/ja
Application granted granted Critical
Publication of JP5890613B2 publication Critical patent/JP5890613B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B1/005—Constitution or structural means for improving the physical properties of a device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Silicon Compounds (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】電気伝導性及び光特性に優れたシリコンナノワイヤを提供することを目的とする。
【解決手段】本発明のシリコンナノワイヤは、金属ナノクラスターが、シリコンナノ構造体の表面上に形成されてなる点に特徴を有する。金属ナノクラスターは、シリコンナノワイヤの電気的特性及び光学的特性を向上させる役割を果たす。よって、本発明のシリコンナノワイヤは、リチウム電池、太陽電池、バイオセンサー、メモリ素子などの多様な電気素子に有効に使用できる。
【選択図】図１

Description

本発明は、金属ナノクラスターを含むシリコンナノワイヤ及びその製造方法に係る。より詳細には、シリコンナノ構造体の表面上に金属ナノクラスターが形成されてなるシリコンナノワイヤ及びその製造方法に関する。
シリコンナノワイヤのような１次元ナノ構造物は、優秀な物性を有していることから、ナノサイズの電子素子、光学素子、バイオセンサーなどへの応用可能性を有しており、次世代ナノ材料として大いに注目されている。
特に、半導体の集積度向上及び速度増加のための垂直型構造のシリコンナノワイヤ電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）、シリコンの高容量特性を活用するためのシリコンナノワイヤリチウム電池及び太陽電池などについての研究が進みつつある。
本発明は、電気伝導性及び光特性に優れたシリコンナノワイヤを提供することを目的とする。
本発明の他の目的は、前記シリコンナノワイヤの製造方法を提供することである。
本発明のさらに他の目的は、前記シリコンナノワイヤの多様な応用分野を提供することである。
本発明の一態様によれば、金属ナノクラスターが、シリコンナノ構造体の表面上に形成されてなるシリコンナノワイヤが提供される。
好ましくは、前記金属ナノクラスターの平均サイズは、１〜１０ｎｍである。
好ましくは、前記金属ナノクラスターの平均サイズは、２〜５ｎｍである。
好ましくは、前記金属ナノクラスターは、前記シリコンナノ構造体の表面上に１×１０５個／ｃｍ２以上の高密度で存在する。
好ましくは、前記金属ナノクラスターは、シリコンナノ構造体の表面上に１×１０６個／ｃｍ２〜１×１０１６個／ｃｍ２の密度で存在する。
好ましくは、前記金属ナノクラスターは、シリコンナノ構造体の表面上に１×１０１１個／ｃｍ２〜１×１０１３個／ｃｍ２の密度で存在する。
好ましくは、前記金属ナノクラスターは、遷移金属、ランタノイド、１３族元素（ただし、ホウ素を除く）及び１４族元素（ただし、炭素及びケイ素を除く）からなる群から選択される一つ以上の金属を含む。
好ましくは、前記金属ナノクラスターは、金（Ａｕ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、銅（Ｃｕ）、インジウム（Ｉｎ）及び鉛（Ｐｂ）からなる群から選択される一つ以上の金属を含む。
好ましくは、前記シリコンナノワイヤの長手方向に対する垂直な断面は、六角形構造である。
好ましくは、前記シリコンナノワイヤの末端部は、半球状の金属キャップを備える。
好ましくは、前記シリコンナノワイヤの直径は、１０〜５０ｎｍである。
好ましくは、前記シリコンナノワイヤの長さは、０．５〜２０μｍである。
好ましくは、前記金属ナノクラスターがシリコンナノ構造体の表面上に形成されたシリコンナノワイヤは、急速加熱化学気相蒸着、レーザー加熱化学気相蒸着または有機金属化学蒸着により得られる。
本発明の他の一態様によれば、シリコン基板上に金属薄膜層を形成する段階Ａと、得られた金属薄膜層を有するシリコン基板を化学気相蒸着装置のチャンバ内で水素雰囲気下で第１焼成して金属−シリコンアイランドを形成する段階Ｂと、前記チャンバ内に混合ガスを注入しつつ前記金属−シリコンアイランドが形成されたシリコン基板を第２焼成して、シリコンナノ構造体を成長させる段階Ｃと、を含むシリコンナノワイヤの製造方法が提供される。
本発明の他の一態様によれば、前記金属ナノクラスターがシリコンナノ構造体の表面上に形成されたシリコンナノワイヤを備える電気素子が提供される。
好ましくは、前記電気素子は、太陽電池、リチウム電池、トランジスタ、メモリ素子、光センサー、バイオセンサー、発光ダイオード、導波管、発光素子またはキャパシタなどである。
本発明の金属ナノクラスターを含むシリコンナノワイヤは、優れた電気伝導性及び光特性を有する。よって、当該シリコンナノワイヤは様々な半導体素子などに使用することができる。
また、前記シリコンナノワイヤは、金属ナノクラスターとして毒性の少ない金または銀などを使用する場合、バイオ物質伝達用またはバイオセンサーなどに適したナノ物質として使用することができる。
また、前記シリコンナノワイヤは、リチウム電池に採用した場合、伝導性に優れ、充放電によるシリコン劣化を低減する構造を有しているため、電気的特性に優れたリチウム電池を提供することができる。
また、前記シリコンナノワイヤの表面プラズモン共鳴を利用することにより、応答信号の優秀な光素子、例えば、太陽電池などを提供することができる。
前記シリコンナノワイヤに含まれる金属ナノクラスターは電荷捕獲特性に優れる。よって、既存の薄膜工程によるＣＴＦフラッシュメモリに比べて、単純な工程で優れたトラップ特性を有する素子を提供することが可能となる。
実施例１で得られた、金ナノクラスターがシリコンナノ構造体の表面上に高密度で形成されたシリコンナノワイヤのＳＥＭ画像である。 実施例１で得られた、金ナノクラスターがシリコンナノ構造体の表面上に高密度で形成されたシリコンナノワイヤの単一拡大図である。 実施例１で得られた、金ナノクラスターがシリコンナノ構造体の表面上に高密度で形成されたシリコンナノワイヤの上端部の部分拡大図である。 実施例１で得られた、金ナノクラスターがシリコンナノ構造体の表面上に高密度で形成されたシリコンナノワイヤの中央部の部分拡大図である。 実施例１で得られた、金ナノクラスターがシリコンナノ構造体の表面上に高密度で形成されたシリコンナノワイヤの断面ＴＥＭ画像である。 実施例１で得られた、金ナノクラスターがシリコンナノ構造体の表面上に高密度で形成されたシリコンナノワイヤの断面Ｚ−コントラスト（ＳＴＥＭ）画像である。 実施例１で得られたシリコンナノワイヤに存在する金ナノクラスターの構造を示す高分解能Ｚ−コントラスト画像である。 図４Ａに示したａ領域のコントラスト強度差で区分したＳｉ、Ａｕ原子を示すグラフである。 図４Ａに示したｂ領域のコントラスト強度差で区分したＳｉ原子を示すグラフである。 図４Ａに示したｃ領域のコントラスト強度差で区分したＡｕ原子を示すグラフである。 実施例１で得られたシリコンナノワイヤに存在する金キャップと金ナノクラスターとの表面プラズモン励起エネルギーを測定／比較したモノクローム−ＥＥＬＳデータを示すグラフである。 実施例１で得られた、金ナノクラスターがシリコンナノ構造体の表面上に高密度で形成されたシリコンナノワイヤを利用して作製したナノ光デバイスのＳＥＭ画像である。 実施例１で得られた、金ナノクラスターがシリコンナノ構造体の表面上に高密度で形成されたシリコンナノワイヤを、さらに７００℃で熱処理した後の表面拡大図である。 図７Ａの金ナノクラスターのサイズ分布を示すグラフである。 実施例１で得られた、金ナノクラスターがシリコンナノ構造体の表面上に高密度で形成されたシリコンナノワイヤを８００℃で熱処理した後の表面拡大図である。 図８Ａの金ナノクラスターのサイズ分布を示すグラフである。 実施例１で得られた金ナノクラスターがシリコンナノ構造体の表面上に高密度で形成されたシリコンナノワイヤを９００℃で熱処理した後の表面拡大図である。 図９Ａの金ナノクラスターのサイズ分布を示すグラフである。
以下、添付した図面を参照しながら本発明の好ましい形態を説明する。ただし、本発明の技術的範囲は、特許請求の範囲の記載に基づいて定められるべきものであり、以下の形態のみに制限されない。
本発明の一形態に係るシリコンナノワイヤは、２種以上の素材で構成されたヘテロ構造を有し、シリコン素材のナノ構造体（シリコンナノ構造体）の表面上に金属ナノクラスターが均一に形成された構造を有する。
このようにシリコンナノ構造体の表面上に存在する（好ましくは高密度で存在する）金属ナノクラスターによって、シリコンナノワイヤが有する多様な物性、例えば、電荷容量特性、電荷捕獲特性、電気伝導性及び光特性などを向上させることが可能になる。
従来のシリコンナノワイヤ（すなわち、金属ナノクラスターを有しないシリコンナノワイヤ）と比較して、金属ナノクラスターは高い電気伝導性を有する。よって、金属ナノクラスターがシリコンナノ構造体の表面上に存在する（好ましくは高密度で存在する）ことで、シリコンナノワイヤの電気伝導性を向上させることが可能になる。また、シリコンナノ構造体の表面上に存在する（好ましくは高密度で存在する）金属ナノクラスターによって生じる表面プラズモン共鳴を利用すれば、応答信号の優秀な光特性を提供することが可能になる。
このような特性を提供できる金属ナノクラスターは、特に制限されないが、例えば、遷移金属、ランタノイド、１３族元素及び１４族元素からなる群から選択される一つ以上の金属を含みうる。ただし、これらのうち、非金属であるホウ素、炭素及びケイ素は除外される。好ましくは、金属ナノクラスターは、これらの金属のうち、金（Ａｕ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、銅（Ｃｕ）、インジウム（Ｉｎ）及び鉛（Ｐｂ）からなる群から選択された一つ以上の金属を含む。上記金属は、シリコンナノワイヤの用途により当業者が適宜選択することができる。例えば、シリコンナノワイヤを薬品伝達物質または生体応用分野に適用する場合は、無毒性の金属を使用することができ、例えば、金または銀が好ましく使用される。
金属ナノクラスターは、金属原子または分子が集まってできる集合体であり、その形状は特に制限はなく、円形状のみならず不規則な形状を有していてもよい。金属ナノクラスターの平均サイズは、特に制限はないが、シリコンナノワイヤの直径以下のサイズ、例えば、５００ｎｍ以下、好ましくは１〜１００ｎｍ、より好ましくは１〜１０ｎｍ、さらに好ましくは２〜５ｎｍでありうる。金属ナノクラスターの平均サイズが上記の範囲であれば、シリコンナノワイヤの特性を発揮することができる。金属ナノクラスターのサイズは、これらが円形状である場合に直径であり、不規則な形状である場合に長軸の長さ（輪郭線上の任意の２点間の距離のうち、最大の距離）として定義できる。
金属ナノクラスターは、シリコンナノワイヤの表面上に高密度（１×１０５個／ｃｍ２以上）で存在することが好ましく、より好ましくは１×１０６個／ｃｍ２〜１×１０１６個／ｃｍ２、さらに好ましくは１×１０１１個／ｃｍ２〜１×１０１３個／ｃｍ２の範囲で存在しうる。このように金属ナノクラスターが高密度で存在する場合、当該金属ナノクラスターは均一に配列され、この時の各金属ナノクラスターの配列間隔は、例えば、１ｎｍ〜１００ｎｍの間隔でありうる。
上述のような金属ナノクラスターの分布範囲、配列間隔、サイズなどは、金属ナノクラスターの用途によって製造条件を調節することにより、適宜調節することができる。
金属ナノクラスターが形成されたシリコンナノワイヤのシリコンナノ構造体は、シリコン材料を含む。シリコン材料としては、例えば、非晶質シリコン、結晶質シリコン、シリカ含有シリコンなどが挙げられ、その形態や規格に関係なく使用できる。本発明の一形態に係るシリコンナノワイヤは、その長手方向に垂直な断面が六角形構造を有する。また、本発明の他の一形態に係るシリコンナノワイヤは、上端部（末端部）に半球状の金属キャップを有する。
シリコンナノワイヤの直径は、特に制限はないが、好ましくは１０〜５００ｎｍであり、より好ましくは１０〜５０ｎｍである。また、シリコンナノワイヤの長さも特に制限はないが、好ましくは０．５〜２０μｍである。シリコンナノワイヤの直径は長手方向に対して垂直な断面における任意の２点間の距離のうち、最大の距離で定義される。例えば、断面が正六角形である場合、対向する頂点を連結した線の長さが直径となる。このようなシリコンナノワイヤの直径及び長さなどは、製造条件を調節することによって適宜調節することができる。
シリコンナノワイヤは、水素雰囲気下でシリコン基板上に金属薄膜層を形成した後、シリコンナノ構造体を成長させることで製造できる。
本発明の一形態によれば、シリコンナノワイヤは、シリコン基板上に金属薄膜層を形成した後、得られた金属薄膜層を有するシリコン基板を化学気相蒸着装置のチャンバ内で水素雰囲気下で第１焼成して金属−シリコンアイランドを形成し、次いで、チャンバ内に混合ガスを注入しつつ、金属−シリコンアイランドが形成されたシリコン基板を第２焼成して、シリコンナノ構造体を成長させることで製造される。本形態によると、シリコン基板上に形成された金属薄膜層が、第１焼成で金属−シリコンアイランドとなり、その後の第２焼成でシリコンナノ構造体の成長と共に、シリコンナノ構造体表面上に均一に配置され、金属ナノクラスターとなることによって、シリコンナノワイヤが形成される。
シリコン基板上に形成される金属薄膜層は、金属ナノクラスターを形成する金属成分からなる金属薄膜層であり、遷移金属、ランタノイド、１３族元素及び１４族元素からなる群から選択された一つ以上の金属を含みうる。ただし、これらのうち、非金属であるホウ素、炭素及びケイ素は除外される。このような金属成分の例としては、金（Ａｕ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、銅（Ｃｕ）、インジウム（Ｉｎ）及び鉛（Ｐｂ）からなる群から選択された一つ以上の金属を含みうるが、これらに限定されるものではない。これらの金属成分のうち、金（Ａｕ）を含むことが好ましい。
金属成分からなる薄膜層をシリコン基板上に形成する方法は、特に制限されないが、例えば、スパッタリング、化学気相蒸着法、スピンコーティング、原子層蒸着法、有機金属化学蒸着装備などを使用することができる。金属薄膜層の厚さも特に制限はないが、好ましくは１〜１００ｎｍ、より好ましくは１〜１０ｎｍでありうる。このような金属薄膜層は、シリコン基板の少なくとも一方の面上に形成されるが、両方の面上に形成されてもよい。
上述のように金属薄膜層をシリコン基板上に形成した後、シリコンナノ構造体を成長させる。このようなシリコンナノ構造体の成長方法も特に制限はないが、例えば、急速加熱化学気相蒸着、レーザー加熱化学気相蒸着、有機金属化学気相蒸着などの方法が使用されうる。
金属薄膜層が形成されたシリコン基板は化学気相蒸着装置のチャンバ内に設置され、シリコンナノ構造体の成長が行われる。チャンバとしては、例えば、ハロゲンランプまたはレーザーを使用する化学気相蒸着用チャンバなどが使用されうる。
上述のようなチャンバ内で第１焼成を行うことにより、金属とシリコンとが互いに反応して金属−シリコンアイランドが基板上に均一に形成される。本明細書において、「金属−シリコンアイランド」とは、ナノサイズのケイ化物を含む粒子状物質を意味する。
第１焼成は水素雰囲気下で行われ、好ましくは、０．１〜５００Ｔｏｒｒの気圧下で行われうる。このような第１焼成は、３００〜１，０００℃の範囲で５分間〜１時間行われうる。
上述のような第１焼成によりシリコン基板上に金属−シリコンアイランドが均一に形成された後、次いで、第２焼成を行うことによりシリコンナノ構造体を成長させ、シリコンナノ構造体の表面上に金属ナノクラスターが形成されてなるシリコンナノワイヤが形成される。
第２焼成は、混合ガスを流しつつチャンバ内の圧力と温度とをそれぞれ０．１〜１０Ｔｏｒｒ（１Ｔｏｒｒ≒１３３．３２２Ｐａ）、５００〜６００℃に維持した状態で、０．１〜１０時間行われる。混合ガスとしては、ＳｉＨ４とＨ２との混合ガスを例として挙げることができる。それぞれのガスの流量は特に制限はないが、ＳｉＨ４は、例えば、１〜１０ｓｃｃｍの量で使用され、Ｈ２は、例えば、１０〜１００ｓｃｃｍの量で使用される。なお、「ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎ）」は、１ａｔｍ（１０１３２５Ｐａ）、２５℃における、１分間あたりの流量［ｃｃ（ｃｍ３）］を表す単位である。
上述のような第２焼成を経れば、金属ナノクラスターがシリコンナノ構造体の表面上に高密度で均一に形成されたシリコンナノワイヤが得られる。
金属ナノクラスターのサイズ、分布程度、配列間隔、またはシリコンナノワイヤの直径、長さなどは、第１焼成及び第２焼成でチャンバ内の圧力と温度、滞留時間などを調節して制御できる。例えば、金属ナノクラスターを含むシリコンナノワイヤは、化学気相蒸着装置のチャンバ内の圧力、温度、滞留時間などを調節して制御できる。
また、第２焼成を行った後、さらに３００〜１，０００℃で０．１〜１０時間熱処理して、金属ナノクラスターのサイズまたは密度を調節する段階をさらに含むことができる。この際の熱処理は、窒素雰囲気下で行うことが好ましい。
上述のように製造された金属ナノクラスターがシリコンナノ構造体の表面上に高密度で均一に形成されたシリコンナノワイヤは、シリコンナノワイヤが有する電子捕獲特性、電気伝導性及び光特性（光吸収または光放出）などが向上されるため、多様な電気素子分野への活用が可能である。
電気素子としては、リチウム電池、太陽電池、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）、ＣＴＦ（Ｃｈａｒｇｅ Ｔｒａｐ Ｆｌａｓｈ）メモリ、光センサー、バイオセンサー、発光ダイオード、表面プラズモン導波管、ＰＬ（Ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子、キャパシタなどが例示される。
金属ナノクラスターを含むシリコンナノワイヤをバイオ分野に使用する場合、バイオ物質の伝達やバイオセンサーに適した金属ナノクラスターがシリコンナノワイヤの表面に高密度で分布されているため、従来のシリコンナノワイヤに比べて毒性の少ないバイオ分野用ナノ物質としての応用が期待される。
さらに、金属ナノクラスターを含むシリコンナノワイヤをリチウム電池に採用する場合、従来のシリコンナノワイヤを備えるリチウム電池より伝導性に優れ、充放電によるシリコン劣化が低減しうる構造を有しているので、特性が改善されたシリコンナノワイヤリチウム電池を製造できる。
またシリコンナノワイヤの表面の高密度で過飽和された金属ナノクラスターの表面プラズモン共鳴を利用して、応答信号の優秀な光素子の作製が可能である。また、金属ナノクラスターの電荷トラップ特性を利用して、既存の薄膜工程によるＣＴＦフラッシュメモリに比べて工程が単純であり、かつトラップ特性の優秀な素子を作製することもできる。
以下、実施例により本発明をさらに詳細に説明するが、下記の実施例は説明の目的のためのものであって、本発明の技術的範囲を制限するものではない。
［実施例１］
サイズ１．０×１．０ｃｍであり、厚さ７００μｍのシリコン基板上に１．０〜１．５ｎｍの金（Ａｕ）薄膜層をスパッタリングにより蒸着した。
金薄膜層が形成されたシリコン基板を、ハロゲンランプが備えられた急速加熱化学気相蒸着装置のチャンバに設置した後、チャンバ内部を水素雰囲気、０．５Ｔｏｒｒで７００℃とし、１０分間焼成して、５０〜１５０ｎｍのサイズを有する金−シリコンアイランドを形成した。
金−シリコンアイランドが形成された後、チャンバの気圧と温度とを０．５Ｔｏｒｒ、５５０℃に維持させた状態で、ＳｉＨ４（２ｓｃｃｍ）とＨ２（５０ｓｃｃｍ）との混合ガスを６０分間流しつつシリコンナノ構造体を成長させることで、当該シリコンナノ構造体の表面上に金ナノクラスターが形成されたシリコンナノワイヤを製造した。
上記シリコンナノワイヤの側壁（ｓｉｄｅｗａｌｌ）上の金ナノクラスターの数密度（ｎｕｍｂｅｒ ｄｅｎｓｉｔｙ）は少なくとも３×１０１２ｃｍ−２である。金ナノクラスターの形状が球状であり、平均サイズが４ｎｍであると仮定すれば、シリコンナノワイヤ表面の全体の約３７％が金ナノクラスターでコーティングされていることが分かる。このような密度は、高角度散乱暗視野（走査透過電子顕微鏡）法トモグラフィー（ｈｉｇｈ−ａｎｇｌｅ ａｎｎｕｌａｒ ｄａｒｋ ｆｉｅｌｄ ｓｃａｎｎｉｎｇ ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｙ ｔｏｍｏｇｒａｐｈｙ）で測定した。
図１は、上述のような方法により得られた金ナノクラスターがシリコンナノ構造体の表面上に形成されたシリコンナノワイヤのＳＥＭ画像を示す。図１に図示されたように、直径が３０〜１００ｎｍであり、長さが０．５〜１２μｍであるシリコンナノワイヤがシリコン基板上に高密度で形成されたことが分かる。
図２Ａは、実施例１で得られた金ナノクラスターがシリコンナノ構造体の表面上に高密度で形成された一つのシリコンナノワイヤをＺ−コントラスト画像で拡大した画像である。一定の厚さを有するシリコンナノワイヤが形成されたことが分かる。
図２Ｂは、図２Ａに開示されたシリコンナノワイヤの上端部の部分拡大図である。シリコンナノワイヤの表面全体にわたってそのサイズが２〜５ｎｍの金ナノクラスターが均一に分布しており、上端部に金からなる半球状のキャップが形成されたことが分かる。
図２Ｃは、図２Ａのシリコンナノワイヤの中央部の部分拡大図である。シリコンナノ構造体の表面全体にわたって、そのサイズが２〜５ｎｍの金ナノクラスターが均一に分布していることが分かる。
図３Ａは、実施例１で得られた金ナノクラスターがシリコンナノ構造体の表面上に形成されたシリコンナノワイヤの断面を撮影したＴＥＭ画像である。図３Ｂは、Ｚ−コントラスト画像であって、これからシリコンナノワイヤの断面が六角形構造を形成しており、金ナノクラスターがシリコンナノ構造体の表面のみに一定の間隔で均一に分布することが分かる。
３Ｄトモグラフィーでシリコンナノ構造体表面上の金ナノクラスターの密度を確認した結果、金ナノクラスターが３．２×１０１２個／ｃｍ２の高密度で存在することが確認された。
図４Ａは、実施例１で得られたシリコンナノ構造体の表面に金ナノクラスターがいかなる構造で分布しているかを確認した高分解能Ｚ−コントラスト画像である。図４Ａのａ領域、ｂ領域及びｃ領域のコントラスト強度分布を図４Ｂ〜図４Ｄに図示した。図４Ｂ〜４Ｄの強度分布において、強度の大きい位置には金、弱い位置にはケイ素原子が存在することを意味する。したがって、シリコンナノ構造体表面のシリコン部位にケイ素原子の代わりに金原子が置換されてなる過飽和構造をなしていることが確認された。
図５は、実施例１で得られた金ナノクラスターを含むシリコンナノワイヤの上端部に存在する金キャップと、表面上に存在する金ナノクラスターとの光学的特性をモノクローム−ＥＥＬＳで測定した結果を示すグラフである。金キャップは２．３１ｅＶ（５３７ｎｍ）で、金ナノクラスターは３．１２ｅＶ（３９７ｎｍ）で表面プラズモン共鳴が起きることを測定した。
図６は、実施例１で得られた金ナノクラスターを含むシリコンナノワイヤに３９７ｎｍ波長の光を照射した時、金ナノクラスターの表面プラズモン共鳴効果により抵抗値が低減する原理を利用して作ったナノ光デバイスの構造を示すＳＥＭ画像である。ナノ光デバイスは、ガラス基板上に数十μｍサイズの金電極を形成し、その上に実施例１で得られた金ナノクラスターを含むシリコンナノワイヤをブリッジ状に連結させた後、両側の金電極部分にあるナノワイヤを白金で覆って作製した。
図７Ａ、図８Ａ、及び図９Ａは、実施例１で得た金ナノクラスターが表面上に高密度で形成された一つのシリコンナノワイヤを、窒素雰囲気下で７００℃、８００℃、９００℃熱処理して得られた金ナノクラスターの部分拡大図である。また、図７Ｂ、図８Ｂ、及び図９Ｂは、それぞれこれらの金ナノクラスターのサイズによる分布を示す。熱処理温度によって金ナノクラスターのサイズが１〜３０ｎｍサイズに変化できることが示された。
本発明は、シリコンナノワイヤ関連の技術分野に好適に用いられる。

Claims (24)

  1. シリコンナノ構造体の表面上に金属ナノクラスターを有するシリコンナノワイヤ。
  2. 前記金属ナノクラスターの平均サイズは、１〜１０ｎｍであることを特徴とする請求項１に記載のシリコンナノワイヤ。
  3. 前記金属ナノクラスターの平均サイズは、２〜５ｎｍであることを特徴とする請求項２に記載のシリコンナノワイヤ。
  4. 前記金属ナノクラスターは、前記シリコンナノ構造体の表面上に１×１０５個／ｃｍ２以上の高密度で存在することを特徴とする請求項１〜３のいずれか１項に記載のシリコンナノワイヤ。
  5. 前記金属ナノクラスターは、シリコンナノ構造体の表面上に１×１０６個／ｃｍ２〜１×１０１６個／ｃｍ２の密度で存在することを特徴とする請求項４に記載のシリコンナノワイヤ。
  6. 前記金属ナノクラスターが、１×１０１１個／ｃｍ２〜１×１０１３個／ｃｍ２の範囲で存在することを特徴とする請求項５に記載のシリコンナノワイヤ。
  7. 前記金属ナノクラスターが、遷移金属、ランタノイド、１３族元素（ただし、ホウ素を除く）及び１４族元素（ただし、炭素及びケイ素を除く）からなる群から選択される一つ以上の金属を含むことを特徴とする請求項１〜６のいずれか１項に記載のシリコンナノワイヤ。
  8. 前記金属ナノクラスターが、金（Ａｕ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、銅（Ｃｕ）、インジウム（Ｉｎ）及び鉛（Ｐｂ）からなる群から選択された一つ以上の金属を含むことを特徴とする請求項７に記載のシリコンナノワイヤ。
  9. 前記金属ナノクラスターが、金（Ａｕ）を含むことを特徴とする請求項８に記載のシリコンナノワイヤ。
  10. 前記シリコンナノワイヤの長手方向に対する垂直な断面が、六角形構造であることを特徴とする請求項１〜９のいずれか１項に記載のシリコンナノワイヤ。
  11. 前記シリコンナノワイヤの末端部が、半球状の金属キャップを備えることを特徴とする請求項１〜１０のいずれか１項に記載のシリコンナノワイヤ。
  12. 前記シリコンナノワイヤの直径が、１０〜５００ｎｍであることを特徴とする請求項１〜１１のいずれか１項に記載のシリコンナノワイヤ。
  13. 前記シリコンナノワイヤの長さが、０．５〜２０μｍであることを特徴とする請求項１〜１２のいずれか１項に記載のシリコンナノワイヤ。
  14. 急速加熱化学気相蒸着法、レーザー加熱化学気相蒸着法または有機金属化学蒸着法により得られることを特徴とする請求項１〜１３のいずれか１項に記載のシリコンナノワイヤ。
  15. シリコン基板上に金属薄膜層を形成する段階Ａと、
    得られた金属薄膜層を有するシリコン基板を、化学気相蒸着装置のチャンバ内で水素雰囲気下で第１焼成して金属−シリコンアイランドを形成する段階Ｂと、
    前記チャンバ内に混合ガスを注入しつつ前記金属−シリコンアイランドが形成されたシリコン基板を第２焼成して、シリコンナノ構造体をさせる段階Ｃと、を含むシリコンナノワイヤの製造方法。
  16. 前記第１焼成が、３００〜１，０００℃の温度範囲で０．１〜５００Ｔｏｒｒの気圧下で行われることを特徴とする請求項１５に記載のシリコンナノワイヤの製造方法。
  17. 前記第２焼成が、０．１〜１０Ｔｏｒｒの気圧下で５００〜６００℃の温度範囲で行われることを特徴とする請求項１５または１６に記載のシリコンナノワイヤの製造方法。
  18. 前記混合ガスが、ＳｉＨ４とＨ２との混合ガスであることを特徴とする請求項１５〜１７のいずれか１項に記載のシリコンナノワイヤの製造方法。
  19. 前記金属薄膜層が、遷移金属、ランタノイド、１３族元素（ただし、ホウ素を除く）及び１４族元素（ただし、炭素及びケイ素を除く）からなる群から選択された一つ以上の金属を含むことを特徴とする請求項１５〜１８のいずれか１項に記載のシリコンナノワイヤの製造方法。
  20. 前記金属薄膜層が、金（Ａｕ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、銅（Ｃｕ）、インジウム（Ｉｎ）及び鉛（Ｐｂ）からなる群から選択された一つ以上の金属を含むことを特徴とする請求項１９に記載のシリコンナノワイヤの製造方法。
  21. 前記金属薄膜層が、金（Ａｕ）を含むことを特徴とする請求項２０に記載のシリコンナノワイヤの製造方法。
  22. 前記段階Ｃの後、３００〜１，０００℃で熱処理して、金ナノクラスターのサイズまたは密度を調節する段階Ｄをさらに含むことを特徴とする請求項１５〜２１のいずれか１項に記載のシリコンナノワイヤの製造方法。
  23. 請求項１〜１４のうちいずれか１項に記載のシリコンナノワイヤを備える電気素子。
  24. 前記電気素子が、太陽電池、リチウム電池、トランジスタ、メモリ素子、光センサー、バイオセンサー、発光ダイオード、導波管、発光素子またはキャパシタであることを特徴とする請求項２３に記載の電気素子。
JP2011081620A 2010-04-02 2011-04-01 金属ナノクラスターを含むシリコンナノワイヤ及びその製造方法 Expired - Fee Related JP5890613B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100030504A KR101706353B1 (ko) 2010-04-02 2010-04-02 고밀도 금속 나노클러스터 함유 실리콘 나노와이어 및 그의 제조방법
KR10-2010-0030504 2010-04-02

Publications (2)

Publication Number Publication Date
JP2011219355A true JP2011219355A (ja) 2011-11-04
JP5890613B2 JP5890613B2 (ja) 2016-03-22

Family

ID=44148338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011081620A Expired - Fee Related JP5890613B2 (ja) 2010-04-02 2011-04-01 金属ナノクラスターを含むシリコンナノワイヤ及びその製造方法

Country Status (5)

Country Link
US (1) US8679949B2 (ja)
EP (1) EP2372751A1 (ja)
JP (1) JP5890613B2 (ja)
KR (1) KR101706353B1 (ja)
CN (1) CN102234111B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013117053A (ja) * 2011-12-05 2013-06-13 Furukawa Electric Co Ltd:The 中空銅コアシリコンナノワイヤー、シリコン複合銅基板及びこれらの製造方法並びにリチウムイオン二次電池
JP2013128107A (ja) * 2011-12-19 2013-06-27 Palo Alto Research Center Inc ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ）
KR101327744B1 (ko) 2012-06-22 2013-11-11 원광대학교산학협력단 고효율의 태양전지 제조방법
KR101374272B1 (ko) 2013-03-22 2014-03-13 연세대학교 산학협력단 미세 표면 구조를 갖는 고효율 광-열에너지 변환소자 및 그 제조방법
KR101436569B1 (ko) 2012-12-26 2014-09-01 에스케이이노베이션 주식회사 리튬이차전지용 음극활물질 및 이를 이용한 리튬이차전지
WO2018208017A1 (ko) * 2017-05-12 2018-11-15 전자부품연구원 복합패턴구조체 및 그의 제조방법
JP2020198399A (ja) * 2019-06-04 2020-12-10 国立大学法人 東京大学 ナノワイヤ製造方法、ナノワイヤ製造装置、及びナノワイヤ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450224B1 (ko) * 2013-02-28 2014-10-14 연세대학교 산학협력단 테라헤르츠파 생성용 간접 밴드갭 반도체 및 이를 포함하는 테라헤르츠파 발생기
US9123638B2 (en) * 2013-03-15 2015-09-01 Rohm And Haas Electronic Materials, Llc Multi-heterojunction nanoparticles, methods of manufacture thereof and articles comprising the same
KR101695260B1 (ko) * 2014-10-29 2017-01-12 한국기계연구원 금속 나노클러스터를 포함하는 유기태양전지 및 이의 제조방법
US9805928B2 (en) 2015-03-12 2017-10-31 The Curators Of The University Of Missouri Low temperature nanowire growth on arbitrary substrates
NL2014588B1 (en) * 2015-04-07 2017-01-19 Stichting Energieonderzoek Centrum Nederland Rechargeable battery and method for manufacturing the same.
KR101615723B1 (ko) 2015-07-29 2016-04-28 울산과학기술원 리튬이온전지의 음극재용 나노와이어 및 이의 제조방법
KR102025471B1 (ko) * 2017-06-30 2019-09-25 울산과학기술원 실리콘 마이크로 와이어 폴리머 복합체, 투명태양전지 및 이의 제조방법
CN112071370B (zh) * 2020-07-15 2024-02-02 北京化工大学 一种金属纳米团簇结构的优化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006225258A (ja) * 2005-02-16 2006-08-31 Samsung Electronics Co Ltd シリコンナノワイヤおよびその製造方法
JP2008028373A (ja) * 2006-06-20 2008-02-07 Matsushita Electric Ind Co Ltd ナノワイヤ及びナノワイヤを備える装置並びにその製造方法
JP4167718B2 (ja) * 2006-12-13 2008-10-22 松下電器産業株式会社 ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法
WO2009122113A2 (fr) * 2008-03-20 2009-10-08 Ecole Polytechnique Procede de production de nanostructures sur un substrat d'oxyde metallique, procede de depot de couches minces sur un tel substrat, et dispositif forme de couches minces

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3747440B2 (ja) 2003-03-10 2006-02-22 独立行政法人科学技術振興機構 金属ナノワイヤーの製造方法
KR100581005B1 (ko) 2003-05-27 2006-05-17 한국과학기술연구원 단일전구체와 열화학증착법을 이용한 탄화규소 나노로드및 나노와이어의 성장방법
US7335259B2 (en) 2003-07-08 2008-02-26 Brian A. Korgel Growth of single crystal nanowires
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101102098B1 (ko) 2005-11-07 2012-01-02 삼성전자주식회사 가지형 나노 와이어의 제조방법
KR100741243B1 (ko) 2005-11-07 2007-07-19 삼성전자주식회사 금속 나노닷들을 포함하는 나노 와이어 및 그의 제조방법
US7718995B2 (en) * 2006-06-20 2010-05-18 Panasonic Corporation Nanowire, method for fabricating the same, and device having nanowires
GB0700021D0 (en) 2007-01-02 2007-02-07 Univ Surrey Methods of adhering particles to a material by heating
US8093474B2 (en) 2007-03-23 2012-01-10 Lawrence Livermore National Security, Llc Metallic nanospheres embedded in nanowires initiated on nanostructures and methods for synthesis thereof
US20090201496A1 (en) * 2008-02-11 2009-08-13 Shuit-Tong Lee Surface-enhanced raman scattering based on nanomaterials as substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006225258A (ja) * 2005-02-16 2006-08-31 Samsung Electronics Co Ltd シリコンナノワイヤおよびその製造方法
JP2008028373A (ja) * 2006-06-20 2008-02-07 Matsushita Electric Ind Co Ltd ナノワイヤ及びナノワイヤを備える装置並びにその製造方法
JP4167718B2 (ja) * 2006-12-13 2008-10-22 松下電器産業株式会社 ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法
WO2009122113A2 (fr) * 2008-03-20 2009-10-08 Ecole Polytechnique Procede de production de nanostructures sur un substrat d'oxyde metallique, procede de depot de couches minces sur un tel substrat, et dispositif forme de couches minces
JP2011519314A (ja) * 2008-03-20 2011-07-07 エコール ポリテクニク 金属酸化物基体上でのナノ構造体の製造方法、金属酸化物基体上への薄膜の付着方法、および薄膜装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DHALLUIN,F. ET AL: ""Critical condition for growth of silicon nanowires"", JOURNAL OF APPLIED PHYSICS, vol. 102, no. 9, JPN7014003516, 1 November 2007 (2007-11-01), pages 094906, ISSN: 0002958190 *
WU,Y. ET AL: ""Block-by-Block Growth of Single-Crystalline Si/SiGe Superlattice Nanowires"", NANO LETTERS, vol. 2, no. 2, JPN7008005404, 13 February 2002 (2002-02-13), pages 83 - 86, XP055115359, ISSN: 0003245166, DOI: 10.1021/nl0156888 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013117053A (ja) * 2011-12-05 2013-06-13 Furukawa Electric Co Ltd:The 中空銅コアシリコンナノワイヤー、シリコン複合銅基板及びこれらの製造方法並びにリチウムイオン二次電池
JP2013128107A (ja) * 2011-12-19 2013-06-27 Palo Alto Research Center Inc ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ）
KR101327744B1 (ko) 2012-06-22 2013-11-11 원광대학교산학협력단 고효율의 태양전지 제조방법
KR101436569B1 (ko) 2012-12-26 2014-09-01 에스케이이노베이션 주식회사 리튬이차전지용 음극활물질 및 이를 이용한 리튬이차전지
KR101374272B1 (ko) 2013-03-22 2014-03-13 연세대학교 산학협력단 미세 표면 구조를 갖는 고효율 광-열에너지 변환소자 및 그 제조방법
WO2018208017A1 (ko) * 2017-05-12 2018-11-15 전자부품연구원 복합패턴구조체 및 그의 제조방법
JP2020198399A (ja) * 2019-06-04 2020-12-10 国立大学法人 東京大学 ナノワイヤ製造方法、ナノワイヤ製造装置、及びナノワイヤ
JP7298822B2 (ja) 2019-06-04 2023-06-27 国立大学法人 東京大学 ナノワイヤ製造方法、及びナノワイヤ製造装置

Also Published As

Publication number Publication date
KR20110111105A (ko) 2011-10-10
CN102234111B (zh) 2015-08-12
EP2372751A1 (en) 2011-10-05
JP5890613B2 (ja) 2016-03-22
KR101706353B1 (ko) 2017-02-14
CN102234111A (zh) 2011-11-09
US20110240954A1 (en) 2011-10-06
US8679949B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
JP5890613B2 (ja) 金属ナノクラスターを含むシリコンナノワイヤ及びその製造方法
Liu et al. Vertically aligned 1D ZnO nanostructures on bulk alloy substrates: direct solution synthesis, photoluminescence, and field emission
Van Hieu Comparative study of gas sensor performance of SnO2 nanowires and their hierarchical nanostructures
Zhang et al. Controlling the growth mechanism of ZnO nanowires by selecting catalysts
Zhang et al. Controllable preparation of 1-D and dendritic ZnO nanowires and their large area field-emission properties
Puglisi et al. Chemical vapor deposition growth of silicon nanowires with diameter smaller than 5 nm
Wen et al. Low-temperature synthesis of single crystalline Ag2S nanowires on silver substrates
Zhang et al. Aligned ZnO nanorods with tunable size and field emission on native Si substrate achieved via simple electrodeposition
US8513641B2 (en) Core-shell nanowire comprising silicon rich oxide core and silica shell
US8962137B2 (en) Branched nanowire and method for fabrication of the same
Wang et al. Synthesis of tower-like ZnO structures and visible photoluminescence origins of varied-shaped ZnO nanostructures
JP2007136661A (ja) 金属ナノドットを含むナノワイヤ及びその製造方法
US8115189B2 (en) Silica nanowire comprising silicon nanodots and method of preparing the same
Chang et al. Field emission in vertically aligned ZnO/Si-nanopillars with ultra low turn-on field
Zhou et al. Controllable fabrication of high-quality 6-fold symmetry-branched CdS nanostructures with ZnS nanowires as templates
CN100586614C (zh) 一种可控制备金属纳米颗粒的方法
US8698122B2 (en) Silicon nanowire comprising high density metal nanoclusters and method of preparing the same
Cao et al. Effect of AgNO3 concentration on structure of aligned silicon nanowire arrays fabricated via silver–assisted chemical etching
JP2011056638A (ja) マイクロ・ナノ突起構造体及びその製造方法
Li et al. Orientation of silicon nanowires grown from nickel-coated silicon wafers
Li et al. Synthesis and characterization of silicon nanowires on mesophase carbon microbead substrates by chemical vapor deposition
Tu et al. Synthesis and photoluminescence properties of the ZnO@ SnO 2 core–shell nanorod arrays
KR101052614B1 (ko) 수직성장 탄소나노튜브의 제조 방법
Ghafouri et al. The effect of substrate distance to evaporation source on morphology of ZnO: In nanorods fabricated by means of a vapor transfer route and the study of their optical and electrical properties
KR101783427B1 (ko) GaN 상에 자발 형성된 금 나노입자의 성장제어방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160219

R150 Certificate of patent or registration of utility model

Ref document number: 5890613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees