JP2007136661A - 金属ナノドットを含むナノワイヤ及びその製造方法 - Google Patents

金属ナノドットを含むナノワイヤ及びその製造方法 Download PDF

Info

Publication number
JP2007136661A
JP2007136661A JP2006298163A JP2006298163A JP2007136661A JP 2007136661 A JP2007136661 A JP 2007136661A JP 2006298163 A JP2006298163 A JP 2006298163A JP 2006298163 A JP2006298163 A JP 2006298163A JP 2007136661 A JP2007136661 A JP 2007136661A
Authority
JP
Japan
Prior art keywords
nanowire
substrate
metal
nanodots
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006298163A
Other languages
English (en)
Inventor
Eun-Kyung Lee
銀 京 李
Byoung Lyong Choi
秉 龍 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007136661A publication Critical patent/JP2007136661A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0673Nanowires or nanotubes oriented parallel to a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0676Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/762Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Silicon Compounds (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】ワイヤの内部に金属ナノドットを均一に整列させることができ、ナノドットの大きさ及び間隔を調節することにより、多様な物性を持つナノワイヤおよびその製造方法を提供する。
【解決手段】均一に整列された複数の金属ナノドット210と、前記複数の金属ナノドットが結合しているコア部とを含んでいる。
【選択図】図2

Description

本発明は、金属ナノドットを含むナノワイヤ及びその製造方法に係り、より詳しくは、均一に整列された複数の金属ナノドットと、前記金属ナノドットが結合しているコア部とを含む新しい構造のナノワイヤ及びその製造方法に関する。
ナノワイヤは、直径がナノメートル(1nm=10−9m)領域を有し、長さが直径に比べて一層大きい数百ナノメートル、マイクロメートル(1μm=10−6m)、またはさらに大きいミリメトール(1mm=10−3m)単位を有する線形材料である。このようなナノワイヤの物性は、それらが有する直径と長さに依存する。
現在、ナノ粒子(nano particle)の製造方法と物性についての研究が盛んである。しかしながら、ナノワイヤの製造方法についての研究はあまり行われていないのが実情である。従来の代表的なナノワイヤの製造方法としては、例えば、テンプレート(template)を用いる方法、CVD(chemical vapor deposition)法、及びレーザアブレーション(Laser Ablation)法などが挙げられる。
この中でも、テンプレートを用いる方法は、数ナノメートル〜数百ナノメートル単位の空隙を作り、この空隙をナノワイヤの枠として用いるものである。例えば、アルミニウム電極を酸化させて表面をアルミニウム酸化物にし、この酸化物に電気化学的エッチングによって多孔性ナノ空隙を作る。これを金属イオンを含む溶液に浸漬し、電気をかけると、金属イオンが空隙を介してアルミニウム電極上に積もり、前記空隙が金属イオンで充填される。その後、適切な方法で前記酸化物を除去すると、金属ナノワイヤのみが残る。
ところが、前述した方法は、実験室的な方法であって、工程が非常に複雑で、ナノワイヤの製造に長時間要し、量産には適しないという問題点がある。また、ナノワイヤの直径と長さとが前記空隙の大きさ及び深さに依存し、現在の技術では、数ナノメートル単位の大きさと数百マイクロメートル〜数ミリメートルの深さを有する空隙を作ることは殆ど不可能であるので、数ナノメートルの直径を有しつつ、長い長さを有するナノワイヤを作ることは非常に難しいという欠点がある。
CVD法は、所望の物質を含む気体状態の原料ガスが反応器内に注入されると、熱やプラズマなどからエネルギーを受けて分解されるが、この際、所望の物質が基板上に到達してナノ単位のチューブまたはワイヤを形成させる方法である。前記CVD法は、反応室の圧力によってLPCVD(低圧化学気相蒸着)、APCVD(常圧化学気相蒸着)、HPCVD(高圧化学気相蒸着)に区分され、プラズマを用いて比較的低温でもナノチューブなどを形成させることを可能にするPECVD(Plasma Enhanced Chemical Vapor Deposition)などもある。
このCVD法を概略的に説明すると、炭素ナノチューブの場合、例えばメタンなどの炭化水素ガスを原料ガスとし、ガラス基板上に遷移金属、例えばニッケル、コバルト、鉄などをナノ単位の粒子状に分散させた後、ナノチューブまたはナノワイヤを形成させる。したがって、炭素ナノチューブの成長の前に、遷移金属薄膜を形成する工程が別途に必要である。ここで使用される遷移金属は、2つの役割を果たす。一つは、原料ガスを分解させる触媒の役割を果たし、もう一つは、ナノチューブまたはナノワイヤの生成母核としての役割を果たす。実際、ナノ物質の合成ではウェーハ上にナノ物質が合成されて成長する。
レーザアブレーション(laser ablation)法は、単層炭素ナノチューブと半導体ナノワイヤとを合成するための方法であって、他の方法に比べて相当高い純度のナノ物質を得ることができる上、精製し易いという利点がある。レーザアブレーション法によれば、まず、石英管の内側に、遷移金属とナノ物質の合成のための基本バルク物質とを一定の割合で混ぜて作った試片を装着し、外部からレーザを用いて前記試片を気化させてナノチューブまたはナノワイヤを合成する。バッファ気体としては、通常、アルゴンを使用するが、合成されたナノチューブまたはナノワイヤは、前記バッファ気体と共に移動し、冷却した収集機に張り付くか収集機の近くに張り付く。
前述したような従来の技術によって製造されたナノワイヤは、FET(Field Effect Transistor)などの電子素子、センサ、光検出素子(photodetector)などへの技術分野に応用することが可能である。また、内部に金属ナノドットが整列している構造を有する場合、金属ナノドットの光学的カップリングを応用して導波管(waveguide)として利用したり、バイオ分野の細胞診断の際に微弱光検出器として応用したりすることができる。また、金属−シリコン−金属構造を用いたメタルベーストランジスタ(metal base transistor)などに応用が可能であり、新しい機能が付加された素子も実現することができる。
これと関連し、金属ナノドットを有するナノワイヤを製造する方法として、図1に示したように、成長したナノワイヤの表面に金原子を蒸着させ、金原子がナノワイヤの内部に吸い込まれるようにする技術が公知になっている(非特許文献1参照)。
ところが、このような従来の技術では、金(Au)原子が全て内部に入り込まれるのではないうえ、金原子の表面付着位置が制御できないためランダムであって、ナノワイヤの内部に均一に整列させることができず、金粒子の大きさ制御が難しいという問題点がある。
J.Phys.Chem.B2002,106,6980−6984
そこで、本発明は上記のような問題点に鑑みて成されたもので、均一に整列された複数の金属ナノドットと、前記複数の金属ナノドットがそれぞれ結合しているコア部とを含むナノワイヤを提供することを目的とする。
本発明の他の目的は、前記のナノワイヤを製造する方法を提供することを目的とする。
上記目的を達成するために、本発明の一観点によれば、均一に整列された複数の金属ナノドットと、前記複数の金属ナノドットがそれぞれ結合しているコア部とを含む、ナノワイヤを提供する。
上記目的を達成するために、本発明の他の観点によれば、(a)基板上に金属触媒をコーティングする段階と、(b)前記コーティングされた基板を反応炉に入れ、気体を注入しながら、当該基板上の金属がナノワイヤの成長の際に内部に含まれ得るように力を加えて加熱する段階と、(c)前記基板から拡散したワイヤソースでナノワイヤを形成させる段階とを含む、ナノワイヤの製造方法を提供する。
本発明に係るナノワイヤによれば、ナノドットアレイをワイヤの中央に整列させることができ、ナノドットの大きさ及び間隔を調節することにより、多様な物性を持つナノワイヤを製造することができる。この結果、FET(Field Effect Transistor)などの電子素子、センサ、光検出素子(photodetector)、発光ダイオード(LED:Light Emitting Diode)、レーザダイオード(LD:Laser Diode)など様々な技術分野に効果的に適用することができる。具体的には、電子の移動特性を利用すると、トランジスタまたは単電子トランジスタ(Single Electro Transistor)として応用することができ、光学特性を開発すると、表面プラスモンポラリトン(surface plasmon polariton)特性を用いた光波伝送路またはナノ分析器、癌の診断などに使用される極微細信号感知センサとして応用することができる。
以下、添付した図面を参照しながら、本発明に係るナノワイヤの一実施形態について詳細に説明する。
本発明に係るナノワイヤは、均一に整列された複数の金属ナノドットと、前記複数の金属ナノドットが結合しているコア部(core portion)とを含むことを特徴とする。
本発明に係るナノワイヤにおける金属ナノドットは、金属ナノドットが前記ナノワイヤの内部に分布している。図2は本発明の一実施形態に係るナノワイヤの構造を示す概略図である。図2を参照すると、金属ナノドット(Au金属ナノドット)210が、ナノワイヤ(Si/SiOナノワイヤ)200の中央部に一列に整列されている。
すなわち、本発明に係るナノワイヤは、シリコンとシリカとの混合物、またはシリカから形成することができるが、具体的には、コア部にシリコン(Si)が存在し、これを取り囲むシース(sheath)にシリカ(SiO)が存在し、ナノワイヤの中央部に金属ナノドットが整列された構造か、或いは、全体的にシリカ(SiO)から構成され、ナノワイヤの中央部に金属ナノドットが整列された構造を有することができる。ナノワイヤの表面側のシリカは、製造工程中または大気中の酸素によってシリコンが酸化して生成される。
従来のナノワイヤは、図5に示すように、金属原子がランダムに存在するため、金属とシリコンとの分離が制御された形態ではないのでその応用する技術に限界があるが、本発明に係るナノワイヤは、ナノドットアレイがナノワイヤの中央部に整列されているため、電子素子または光特性を用いた素子の実現が容易である。
本発明のナノワイヤは、複数の金属ナノドットが前記ナノワイヤのコア部に結合している。本発明の一実施形態によれば、前記コア部は、結晶性シリコン(crystalline silicon)から製造することができる。
本発明のナノワイヤの中央に整列された複数の金属ナノドットとしては、例えばナノワイヤの成長に触媒として使用することができる金属が挙げられる。具体的には、Au、Ni、Fe、Ag、Pd、及びPd/Niなどからなる群から選択することができる。
このような本発明に係るナノワイヤの長さは10nm以上を有し、工程時間に応じて様々な大きさにすることができる。ナノワイヤの直径は、ナノワイヤとしての特性を示す500nm以下の直径にすることができる。ワイヤの中央に整列された金属ナノドットの直径も特別な制限はなく、ナノワイヤの直径と同じまたは小さい直径を有する。金属ナノドットは、約10nm〜1μmの間隔で配列することができる。
次に、本発明に係るナノワイヤの製造方法について詳細に説明する。
一般に、シリコンナノワイヤを成長させる方法としては、VLS(vapor−liquid−solid)及びSLS(solid−liquid−solid)を例示することができる。この中でも、本発明はSLS法を使用することを特徴とする。
具体的に、VLSは、図3に示すように、高温の反応炉の内部で運送される蒸気相シリコン含有種が、金、コバルト、ニッケルなどの溶融触媒の表面上で凝縮して結晶化することにより、シリコンナノワイヤに成長する方法である。
これに対し、SLSは、図4に示すように、別途の蒸気相シリコンを供給せず、固体基板(例えば、シリコン基板)から拡散したシリコンが溶融触媒の表面上で凝縮して結晶化することにより、ナノワイヤに成長する方法である。
本発明は、特徴的にSLS法を使用することにより、複数の金属ナノドットがナノワイヤの内部に均一に整列された構造を有するナノワイヤを製造することができる。これを各段階別に詳細に説明すると、次の通りである。
(a)基板上に金属触媒をコーティング(coating)する段階
本発明に係るナノワイヤの製造方法は、まず、基板上に金属触媒、例えばAu金属触媒を基板にコートティングすることにより行われる。この際、不純物を除去するために、一般的な方法によって基板を予め洗浄することができる。
本発明に係るナノワイヤの製造方法は、SLS法を用いるので、別途のナノワイヤのソースを提供せず、固体相の基板自体がナノワイヤのソースとして作用する。
したがって、ナノワイヤのソース(以下、「ワイヤソース」とも称する)として作用することが可能な基板であればいずれでも使用することができ、具体的に、シリコン基板の以外にも、ガラスまたはプラスチック上にシリコンをコーティングした基板を使用することができる。
また、前記シリコン基板上にコートティングされる金属触媒は、ワイヤを成長させることが可能な金属触媒であればいずれでも使用することができる。具体的に、Au、Ni、Fe、Ag、Pd、Pd/Ni、またはNiを例として挙げることができるが、これらに限定されるものではない。
本発明において、前記金属触媒はナノ粒子または薄膜の形状に基板にコーティングすることができ、前記基板上にコーティングされる金属触媒のコートティング層の厚さは50nm以下であることが好ましい。
前記金属触媒を基板にコーティングする方法としては、本発明の目的を阻害しない限り特に制限されず、当該技術分野で一般的に用いられるコーティング方法、例えば、CVD法、スパッタリング(sputtering)法、e−ビーム蒸着(e−beam evaporation)法、真空蒸着法、スピンコーティング(spin coating)法、ディッピング(dipping)法で行われる。
本発明のナノワイヤの直径は、金属触媒の直径によって異なるので、金属触媒の直径を調節することにより制御することができる。
(b)金属触媒がコーティングされたコーティング基板を反応炉に入れ、気体を注入しながら、基板上の金属がナノワイヤ成長の際に内部に含まれ得るように力を加えて加熱する段階
金属触媒がコートティングした基板を反応炉に入れ、例えば窒素やアルゴンなどの気体を注入しながら、基板上の金属がナノワイヤの成長の際に内部に含まれ得るように力を加え、約1000℃で数分〜数時間加熱する。
本発明において、ワイヤが成長する原理は、シリコンが金属触媒と共に液状に存在していて、析出されるときに金属が共に巻き込まれる原理であるが、重力以外にも、例えば電場(electric field)または機械力(mechanical force)を加えてナノドットの間隔を制御することにより、多様な物性を持つワイヤを製造することができる。
具体的に、本発明に用いられる気体は、例えばAr、N、He、Hが挙げられるが、これらに限定されるものではない。また、前記気体は、具体的に100sccm程度で注入することができるが、工程に応じて変更できる。
前記加熱する工程での圧力は760torr以下とすることが好ましく、加熱温度は800〜1200℃、加熱時間は数分〜数時間とする。同様に、前記圧力、前記加熱温度、前記加熱時間は、その工程に応じて適宜変更することができる。
(c)基板から拡散したワイヤソースでナノワイヤを形成させる段階
従来用いられてきたVLS法は気相の別途のワイヤソースを供給するが、本発明では、SLS法を用いるので、基板から拡散したワイヤソースがワイヤに成長する。
この際、金属ナノドットは、ナノワイヤが成長するとき、共にドットの形でナノワイヤの内部に存在するので、その個数は初期のシリコン基板上にコーティングされた金属触媒の量に依存する。
前記ナノワイヤの成長の長さは、加熱温度及び加熱時間を調節することにより制御することができ、自然冷却させ、或いは窒素などの気体を数リットルずつ冷却させて700℃程度に降温することにより、ナノワイヤの成長を終了させることができる。
以下、実施例によって本発明をより詳細に説明する。ところが、下記の実施例は本発明を説明するためのもので、本発明を制限するものではない。
(1)シリコンナノワイヤの製造
P型にドープされたシリコン基板から有機洗浄とフッ酸とを用いて自然酸化膜を除去した後、触媒として日本ペイント社の金ナノ粒子(Au nanoparticle)を30nmの厚さにスピンコートした。
その後、ナノワイヤの成長のために反応炉に基板を仕込み、ナノワイヤが成長する面を下向きにした。分当たり10〜15℃で加熱し、気体としてArを100sccm程度に注入しながら圧力を500torrで一定とした。反応炉における工程の温度が1000℃に到達させ、30分間維持させてナノワイヤと金属ナノドットとが成長するようにした。
次に、700℃程度にゆっくり自然冷却させてナノワイヤの成長を終了させた。
その後、収得したナノワイヤの電子顕微鏡写真(TEM)及びEDS(Energy Dispersive Spectroscopy)をそれぞれFEI社のTecnai G2機器を用いて測定した。その結果を図6〜図9に示す。
図6を参照すると、シリコンまたはシリカナノワイヤの内部に金属ナノドットが整列されていることを確認することができ、図7を参照すると、金属ナノドットの成分が金であることを確認することができる。
また、図8を参照すると、ナノドットがナノワイヤコア部の結晶質シリコンと連結されていることを確認することができ、図9を参照すると、図8のシリコンコア部とナノドットなどの位置別成分を確認することができる。
以上、具体的な実施例を挙げて本発明を詳細に説明したが、本発明はこれらの実施例に限定されず、本発明の技術的思想の範囲内において、本発明の属する技術分野の当業者によって種々の変形が可能であることは勿論である。
本発明は、ナノワイヤに関する技術分野に有用である。
従来の技術によってナノワイヤに金属ナノドットが入り込む原理を説明する工程概略図である。 本発明の一実施形態に係るナノワイヤの構造を示す概略図である。 VLS(vapor−liquid−solid)法によるナノワイヤの製作工程を示す工程概略図である。 SLS(solid−liquid−solid)法によるナノワイヤの製作工程を示す工程概略図である。 従来の技術によって金属ナノドットがナノワイヤの表面または内部に含まれたことを示す電子顕微鏡(TEM)写真である。 本発明の一実施形態に係るナノワイヤの電子顕微鏡(TEM)写真である。 本発明の一実施形態に係るナノワイヤに対するEDS(Energy Dispersive Spectroscopy)分析データである。 ナノドットがナノワイヤコア部の結晶質シリコンと連結されている状態を撮影したTEM写真である。 図8のシリコンコア部とナノドットなどの位置別成分分析EDSによる分析結果である。
符号の説明
200 ナノワイヤ、
210 金属ドット。

Claims (17)

  1. 均一に整列された複数の金属ナノドットと、
    前記複数の金属ナノドットがそれぞれ結合しているコア部と、
    を含むことを特徴とするナノワイヤ。
  2. 前記複数の金属ナノドットがナノワイヤの中央軸に沿って一列に整列されることを特徴とする請求項1に記載のナノワイヤ。
  3. 前記コア部が結晶性シリコンを含むことを特徴とする請求項1に記載のナノワイヤ。
  4. 前記複数の金属ナノドットは、Au、Ni、Fe、Ag、Pd、及びPd/Niからなる群から選択されることを特徴とする、請求項1に記載のナノワイヤ。
  5. 前記ナノワイヤは、シリコンとシリカとの混合物を含むことを特徴とする請求項1に記載のナノワイヤ。
  6. 前記ナノワイヤは、シリカを含むことを特徴とする請求項1に記載のナノワイヤ。
  7. 前記複数の金属ナノドットの間隔は、10nm〜1μmであることを特徴とする請求項1に記載のナノワイヤ。
  8. (a)基板上に金属触媒をコーティングする段階と、
    (b)前記コーティングされた基板を反応炉に入れ、気体を注入しながら、当該基板上の金属がナノワイヤの成長の際に内部に含まれるように力を加えて加熱する段階と、
    (c)前記基板から拡散したワイヤソースでナノワイヤを形成させる段階と、
    を含むことを特徴とする、ナノワイヤの製造方法。
  9. 前記(a)段階の基板は、ガラス上またはプラスチック上にシリコンをコーティングした基板、またはシリコン基板であることを特徴とする請求項8に記載のナノワイヤの製造方法。
  10. 前記(a)段階の金属触媒は、Au、Ni、Fe、Ag、Pd、Pd/Ni、及びNiよりなる群から選択されることを特徴とする請求項8に記載の方法。
  11. 前記(a)段階の金属触媒は、ナノ粒子の形態、または薄膜の形態で前記基板上にコーティングされることを特徴とする請求項8に記載のナノワイヤの製造方法。
  12. 前記(a)段階における前記基板上に金属触媒をコーティングの方法は、CVD法、スパッタリング(sputtering)法、e−ビーム蒸着(e−beam evaporation)法、真空蒸着法、スピンコーティング(spin coating)法、及びディッピング(dipping)法からなる群から選択された方法で行われることを特徴とする請求項8に記載のナノワイヤの製造方法。
  13. 前記(a)段階における前記基板上の金属触媒のコーティング層の厚さは、50nm以下であることを特徴とする請求項8に記載の方法。
  14. 前記(b)段階における前記気体は、Ar、N、He、及びHからなる群から選択されることを特徴とする請求項8に記載のナノワイヤの製造方法。
  15. 前記(b)段階における前記加熱温度は、800〜1200℃であることを特徴とする請求項8に記載のナノワイヤの製造方法。
  16. 前記(b)段階における前記反応炉の圧力は、760torr以下であることを特徴とする請求項8に記載のナノワイヤの製造方法。
  17. 前記(b)段階で加えられる力は、重力、電場、または機械力であることを特徴とする請求項8に記載のナノワイヤの製造方法。
JP2006298163A 2005-11-07 2006-11-01 金属ナノドットを含むナノワイヤ及びその製造方法 Withdrawn JP2007136661A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050106040 2005-11-07
KR1020060004919A KR100741243B1 (ko) 2005-11-07 2006-01-17 금속 나노닷들을 포함하는 나노 와이어 및 그의 제조방법

Publications (1)

Publication Number Publication Date
JP2007136661A true JP2007136661A (ja) 2007-06-07

Family

ID=38041471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006298163A Withdrawn JP2007136661A (ja) 2005-11-07 2006-11-01 金属ナノドットを含むナノワイヤ及びその製造方法

Country Status (3)

Country Link
US (1) US7354871B2 (ja)
JP (1) JP2007136661A (ja)
KR (1) KR100741243B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010037184A (ja) * 2008-08-05 2010-02-18 Samsung Electronics Co Ltd シリコンリッチ酸化物を含むナノワイヤーおよびその製造方法
JP2010089249A (ja) * 2008-10-07 2010-04-22 Samsung Electronics Co Ltd 分枝状ナノワイヤーおよびその製造方法
KR101618188B1 (ko) 2009-12-07 2016-05-09 삼성전자 주식회사 반도체 소자의 제조 방법 및 이의 방법으로 제조된 반도체 소자
JP2016521233A (ja) * 2013-03-13 2016-07-21 マサチューセッツ インスティテュート オブ テクノロジー 正確な寸法制御を備えた動的繊維内粒子の製造

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2095100B1 (en) 2006-11-22 2016-09-21 President and Fellows of Harvard College Method of operating a nanowire field effect transistor sensor
KR100785525B1 (ko) 2007-01-30 2007-12-12 고려대학교 산학협력단 산화아연 나노와이어의 표면에 황화아연 양자점이 분포되어있는 형태의 발광 나노와이어 이종구조 및 이의 제조방법
US8603246B2 (en) 2008-01-30 2013-12-10 Palo Alto Research Center Incorporated Growth reactor systems and methods for low-temperature synthesis of nanowires
US8129710B2 (en) * 2008-04-24 2012-03-06 Hans Cho Plasmon enhanced nanowire light emitting diode
SE533090C2 (sv) * 2008-07-09 2010-06-22 Qunano Ab Nanostrukturerad ljusdiod
KR101457562B1 (ko) * 2008-07-11 2014-11-04 삼성전자주식회사 실리콘 나노닷 함유 실리카 나노 와이어 및 그의 제조방법
WO2010051598A1 (en) * 2008-11-10 2010-05-14 The Australian National University A process for producing silica nanowires
US8389387B2 (en) * 2009-01-06 2013-03-05 Brookhaven Science Associates, Llc Segmented nanowires displaying locally controllable properties
WO2011038228A1 (en) 2009-09-24 2011-03-31 President And Fellows Of Harvard College Bent nanowires and related probing of species
US8698122B2 (en) 2010-04-02 2014-04-15 Samsung Electronics Co., Ltd. Silicon nanowire comprising high density metal nanoclusters and method of preparing the same
KR101706353B1 (ko) 2010-04-02 2017-02-14 삼성전자주식회사 고밀도 금속 나노클러스터 함유 실리콘 나노와이어 및 그의 제조방법
WO2012170630A2 (en) * 2011-06-10 2012-12-13 President And Fellows Of Harvard College Nanoscale wires, nanoscale wire fet devices, and nanotube-electronic hybrid devices for sensing and other applications
KR101346327B1 (ko) * 2011-10-27 2013-12-31 인하대학교 산학협력단 귀금속을 포함하는 인듐 주석 산화물 나노와이어의 제조방법 및 이에 의해 제조된 인듐 주석 산화물 나노와이어
KR101348728B1 (ko) * 2012-04-03 2014-01-10 인하대학교 산학협력단 나노와이어 내부에 귀금속을 불연속적으로 포함하는 산화갈륨 나노와이어의 제조방법 및 이에 의해 제조되는 산화갈륨 나노와이어
CN103302288A (zh) * 2013-06-06 2013-09-18 南开大学 一种绒毛状的Fe@α-Fe2O3核/壳结构纳米线及其制备方法
CN104512859A (zh) * 2013-10-08 2015-04-15 天津三兴宏高科技有限公司 多通道高效生物传感器的制作集成方法
US9966431B2 (en) 2016-03-23 2018-05-08 Globalfoundries Inc. Nanowire-based vertical memory cell array having a back plate and nanowire seeds contacting a bit line

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2442985C (en) * 2001-03-30 2016-05-31 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US20040144970A1 (en) 2002-10-07 2004-07-29 Dunwei Wang Nanowires
JP3747440B2 (ja) 2003-03-10 2006-02-22 独立行政法人科学技術振興機構 金属ナノワイヤーの製造方法
KR20070011550A (ko) * 2004-04-30 2007-01-24 나노시스, 인크. 나노와이어 성장 및 획득 시스템 및 방법
KR100682933B1 (ko) * 2005-02-16 2007-02-15 삼성전자주식회사 질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법
US7883927B2 (en) * 2005-08-31 2011-02-08 Micron Technology, Inc. Method and apparatus to sort nanotubes

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010037184A (ja) * 2008-08-05 2010-02-18 Samsung Electronics Co Ltd シリコンリッチ酸化物を含むナノワイヤーおよびその製造方法
JP2010089249A (ja) * 2008-10-07 2010-04-22 Samsung Electronics Co Ltd 分枝状ナノワイヤーおよびその製造方法
KR101618188B1 (ko) 2009-12-07 2016-05-09 삼성전자 주식회사 반도체 소자의 제조 방법 및 이의 방법으로 제조된 반도체 소자
JP2016521233A (ja) * 2013-03-13 2016-07-21 マサチューセッツ インスティテュート オブ テクノロジー 正確な寸法制御を備えた動的繊維内粒子の製造
US10406723B2 (en) 2013-03-13 2019-09-10 University Of Central Florida Research Foundation Dynamic in-fiber particle production with precise dimensional control

Also Published As

Publication number Publication date
US7354871B2 (en) 2008-04-08
KR100741243B1 (ko) 2007-07-19
KR20070049035A (ko) 2007-05-10
US20070111493A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
JP2007136661A (ja) 金属ナノドットを含むナノワイヤ及びその製造方法
US9108850B2 (en) Preparing nanoparticles and carbon nanotubes
KR101102098B1 (ko) 가지형 나노 와이어의 제조방법
JP5329800B2 (ja) 触媒ナノ粒子の制御および選択的な形成
JP5600246B2 (ja) シリコンリッチ酸化物を含むナノワイヤーおよびその製造方法
US8115189B2 (en) Silica nanowire comprising silicon nanodots and method of preparing the same
US20070235841A1 (en) Silicon nanowire structure and method for making same
EP2175053A2 (en) Branched nanowire and method for fabrication of the same
US7850938B2 (en) Silicon particles, silicon particle superlattice and method for producing the same
Salhi et al. Nanowires: a new pathway to nanotechnology-based applications
KR100753114B1 (ko) 실리카 분말의 열적 반응을 이용한 실리콘계 세라믹나노와이어의 제조방법
KR20120005683A (ko) 브랜치드 나노와이어의 제조방법
JP2007216369A (ja) シリコンナノ結晶材料の製造方法及び該製造方法で製造されたシリコンナノ結晶材料
Sangpour et al. ZnO nanowires from nanopillars: Influence of growth time
US20100300728A1 (en) Nanowires using a carbon nanotube template
JP4471617B2 (ja) Pd金属内包カーボンナノチューブの製造方法
Li et al. Silica Particle‐Mediated Growth of Single Crystal Graphene Ribbons on Cu (111) Foil
KR101139914B1 (ko) Ni 박막이 증착된 Si-과잉산화막을 이용한 실리카 나노선의 제조 방법
Bhandari Synthesis and Applications of One and Two-Dimensional Boron Nitride Based Nanomaterials
Liu et al. Concentration gradient induced morphology evolution of silica nanostructure growth on photoresist-derived carbon micropatterns
Tringe et al. Templated control of Au nanospheres in silica nanowires
Gao Fabrication and characterization of boron nanowires and nanotubes
Wu et al. Growth of GeO2 nanowires by thermal annealing
Christensen Localized synthesis, assembly and application of carbon nanotubes
Winter Improvement and Investigation of Silicon Nanowire" Grow-In-Place" Approach

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090107

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090522