KR100682933B1 - 질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법 - Google Patents

질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법 Download PDF

Info

Publication number
KR100682933B1
KR100682933B1 KR1020050012917A KR20050012917A KR100682933B1 KR 100682933 B1 KR100682933 B1 KR 100682933B1 KR 1020050012917 A KR1020050012917 A KR 1020050012917A KR 20050012917 A KR20050012917 A KR 20050012917A KR 100682933 B1 KR100682933 B1 KR 100682933B1
Authority
KR
South Korea
Prior art keywords
silicon
nanowires
nanowire
skin
silicon nitride
Prior art date
Application number
KR1020050012917A
Other languages
English (en)
Other versions
KR20060091652A (ko
Inventor
이은경
최병룡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050012917A priority Critical patent/KR100682933B1/ko
Priority to US11/349,250 priority patent/US20060182966A1/en
Priority to JP2006032977A priority patent/JP2006225258A/ja
Publication of KR20060091652A publication Critical patent/KR20060091652A/ko
Application granted granted Critical
Publication of KR100682933B1 publication Critical patent/KR100682933B1/ko
Priority to US12/421,662 priority patent/US20090197416A1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • C30B11/08Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
    • C30B11/12Vaporous components, e.g. vapour-liquid-solid-growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/29Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2913Rod, strand, filament or fiber
    • Y10T428/2933Coated or with bond, impregnation or core

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Silicon Compounds (AREA)
  • Led Devices (AREA)

Abstract

질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법을 개시한다. 개시된 실리콘 나노선은, 실리콘(silicon)으로 이루어진 코어부; 및 상기 코어부를 둘러싸고 질화실리콘(silicon nitride)으로 이루어진 표피부;를 포함한다. 또한, 개시된 실리콘 나노선의 제조방법은, 실리콘 나노선의 표피에 형성된 산화실리콘을 제거하고 질화실리콘(silicon nitride) 표피를 형성하는 단계를 포함한다.
실리콘, 나노선, 질화실리콘, 산화실리콘, 열 질화법

Description

질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법{Silicon nano wire having silicon-nitride shell and manufacturing method thereof}
도1a는 VLS 메카니즘에 의해 형성된 실리콘 나노선을 도시한다.
도1b는 SLS 메카니즘에 의해 형성된 실리콘 나노선을 도시한다.
도2a는 결정질 실리콘 양자점(quantum dot) 들이 이산화실리콘(SiO2) 매트릭스 내에 분포된 구조를 도시한다.
도2b는 비정질 실리콘 양자점 들이 질화실리콘(SiNX) 매트릭스 내에 분포된 구조를 도시한다.
도3은 산화실리콘 표피를 갖는 종래의 실리콘 나노선을 보인다.
도4는 본 발명에 따른 질화실리콘 표피를 갖는 실리콘 나노선을 도시한다.
도5a 내지 도5c는 본 발명에 따른 실리콘 나노선의 제조 공정을 개략적으로 도시한 공정도이다.
도6a 내지 도6d는 SLS 메카니즘에 의해 실리콘 나노선을 성장시키는 과정을 도시한 공정도이다.
도7은 상기 도6a 내지 도6d의 과정을 통해 성장한 실리콘 나노선을 보여준다.
도8은 열 질화에 의해 형성된 질화실리콘 표피를 도시한다.
20... 실리콘 코어 30... 산화실리콘 표피
42... 실리콘-니켈 합금 50... 질화실리콘 표피
100... 실리콘 나노선
101... 산화실리콘 표피가 제거된 실리콘 나노선
150... 질화실리콘 표피가 형성된 실리콘 나노선
200... 실리콘 기판
본 발명은 실리콘 나노선에 관한 것으로, 보다 상세하게는 질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법에 관한 것이다.
1991년 탄소나노튜브의 구조에 대하여 보고(S. Iijima. Nature(London) 1991, 354, 65)된 이래로, 적어도 한 차원이 100nm 이하인 나노구조를 합성하고 이용하는 방법에 대한 연구가 활발히 진행되고 있다. 단일성분 반도체(Si, Ge, B), Ⅲ-Ⅴ족 화합물 반도체(GaN, GaAs, GaP, InP, InAs), Ⅱ-Ⅵ족 화합물 반도체(ZnS, ZnSe, CdS, CdSe), 그리고 산화물(ZnO, MgO, SiO2) 등의 무기재료로부터 나노구조를 얻는 데 성공했다.
이들 물질 중 실리콘을 기본으로 하는 나노구조는 실리콘을 기초로한 마이크 로 전자공학의 연장선상에서 많은 연구자들의 관심 대상이다. 이에 관하여 순수 실리콘으로 이루어진 나노선의 벌크 합성방법도 보고된 바 있는데, 여기에는 Laser ablation에 의한 합성방법(D.P.Yu et al.,Solid State Commun. 105,(1998)403.)과 고온 evaporation에 의한 합성방법(D.P.Yu et al.,Apll.Phys.Lett.72(1998)3458.) 등이 있다. 이들 두 방법은 공통적으로 VLS(Vapor-Liquid-Solid) 메카니즘에 의해 실리콘 나노선을 성장시킨다. 이 외에, 금(Au)을 촉매로 하고 사염화규소(SiCl4) 등의 실란계 가스를 실리콘 소스로 하여 VLS 메카니즘에 의해 실리콘 나노선을 성장시키기도 한다.
도1a는 VLS 메카니즘에 의해 형성된 실리콘 나노선을 도시한다. 증기상태의 실리콘이 촉매금속(40)과 실리콘 기판(200)의 계면으로 공급되어 실리콘 나노선(100)이 형성되고, 그 표면에 자연 산화물(native oxide)층이 형성된다. 그 결과, 실리콘 코어부(20)와 산화실리콘 표피(30)를 갖는 구조의 실리콘 나노선이 제공된다.
이와 달리, 니켈(Ni) 또는 철(Fe) 등을 촉매로 하여 별도의 실리콘 소스 없이 실리콘 기판으로부터 SLS(Solid-Lquid-Solid) 메카니즘에 의해 실리콘 나노선을 성장시키기도 한다. 도1b는 SLS 메카니즘에 의해 형성된 실리콘 나노선을 도시한다. 촉매금속(42) 상면에 실리콘 나노선(100)이 형성되고, 상기 도1a에서와 마찬가지로, 그 표면에 자연 산화물(native oxide)층이 형성되어 실리콘 코어부(20)와 산화실리콘 표피(30)를 갖는 구조의 실리콘 나노선이 제공된다.
이러한 실리콘 나노선은 응용기술의 발전에 따라 다양한 분야에 채용될 수 있을 것이며, 일본특허공보 제h10-326,888호 등에서 실리콘 나노선을 발광소자에 이용하는 방법이 제시되고 있다. 실리콘 나노구조를 이용한 발광소자는 양자 크기 효과(quantum confinement effect)를 이용한다. 즉 0차원 입자 또는 1차원 선의 크기가 작아질 수록 밴드 갭(band gap)이 커져서 짧은 파장의 빛이 방출되는 현상을 이용하는 것이다.
실리콘 나노구조를 이용한 발광소자의 예로는, 도2a에 도시된 바와 같이 결정질 실리콘 양자점(quantum dot) 들이 이산화실리콘(SiO2) 매트릭스 내에 분포된 것과, 최근의 것으로서 도2b에 도시된 바와 같이 비정질 실리콘 양자점 들이 질화실리콘(SiNX) 매트릭스 내에 분포된 것을 들 수 있다.
전자의 구조는 결정질 실리콘의 특성상 발광효율(luminescence efficiency)이 1% 이하로 낮고, 전류의 주입이 어려워 광발광(photo luminescence) 방식만으로 사용이 제한된다. 이에 비해 후자의 구조는 비정질 실리콘 양자점의 특성상 결정질에 비해 발광 효율이 우수하고, 전류의 주입이 가능하여 전자발광(electro luminescence) 방식의 사용이 가능하다는 장점이 있다. 그런데, 이들을 이용해서 다양한 파장의 빛을 내는 발광소자를 얻기 위해서는 전·후자 모두 실리콘 양자점의 크기를 원하는대로 제어할 수 있어야 하는데, 그 제어방법은 여전히 과제로 남아 있다. 저차원 나노구조로서 그 크기의 제어가 용이한 나노구조가 요구된다.
본 발명은 저차원 나노구조로서, 그 크기의 제어가 용이하고, 그 발광 특성이 우수한 실리콘 나노선의 구조 및 그 제조방법을 제공하는 데 그 목적이 있다.
본 발명에 따르면, 질화실리콘 표피를 갖는 실리콘 나노선은,
실리콘(silicon)으로 이루어진 코어부; 및
상기 코어부를 둘러싸고 질화실리콘(silicon nitride)으로 이루어진 표피부;를 포함한다.
여기서, 상기 코어(core)부를 이루는 실리콘은 비정질 또는 결정질 일 수 있다. 다만 상대적으로 큰 밴드 갭(band gap)을 얻기 위해서는 비정질 실리콘이 바람직하다. 상기 상기 표피부를 이루는 질화실리콘은 Si3N4일 수 있다.
질화실리콘 표피를 갖는 실리콘 나노선의 제조방법은,
산화실리콘(silicon oxide) 표피를 갖는 실리콘 나노선을 마련하는 단계;
상기 실리콘 나노선으로부터 코어부만 남기고 상기 산화실리콘 표피를 제거하는 단계; 및
질화실리콘(silicon nitride) 표피를 형성하는 단계;를 포함한다.
여기서, 상기 산화실리콘 표피는 주로 자연 산화에 의해 형성된 것을 의미한다. 산소가 제거된 반응기와 같이, 비 산화 분위기에서 모든 단계가 진행되는 경우는 실리콘 나노선 성장 후 곧바로 질화실리콘 표피를 형성할 수도 있다.
상기 질화실리콘 표피를 형성하는 단계는 열 질화(thermal nitridation)법을 따르는 것이 바람직하나, 반드시 이에 한정되는 것은 아니다. 다만, 실리콘 나노선의 유효 지름을 제어하기 위해서는 실리콘이 중심 방향으로 질화되어 상기 코어부의 지름이 점차 줄어들도록 질화실리콘을 형성하는 것이 바람직하다.
이하, 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도3은 산화실리콘 표피를 갖는 종래의 실리콘 나노선을 보인다. 결정질 실리콘으로 된 코어부와 산화실리콘(SiOX) 표피부로 이루어진 구조로서, 상기 표피부는 주로 자연 산화에 의해 형성되고, 열 산화(thermal oxidation)법에 의해 형성될 수도 있다. 실리콘 나노선 표면에서의 산화실리콘 형성은 반지름 방향 뿐만아니라 중심 방향으로도 진행되기 때문에 상기 산화실리콘 표피부가 성장함에 따라 코어부의 지름이 작아진다. 그런데 이러한 현상은 매우 빠른 속도로 일어나므로 산화실리콘 표피를 이용하여 실리콘 나노선의 지름을 제어하는 데에는 한계가 있다.
또한, 상기 코어부와 표피부의 계면에는 비교적 많은 결함(defect)이 존재한다. 상기 도3에 도시된 구조의 실리콘 나노선을 발광소자에 채용할 경우, 광학적 손실이 커서 발광효율이 떨어지게 된다.
도4는 본 발명에 따른 질화실리콘 표피를 갖는 실리콘 나노선을 도시한다. 본 발명에 따른 실리콘 나노선은, 선형 구조의 중심을 이루는 실리콘 코어부(20)와 상기 코어부(50)를 둘러싸는 질화실리콘 표피부(50)를 포함한다. 상기 코어부(20)과 표피부(50)를 포함한 지름은 수 내지 수십 나노미터이고, 상기 코어부(20)의 지 름 및 상기 표피부(50)의 두께는 필요에 따라 달라질 수 있다.
상기 코어부(20)는 비정질 또는 결정질 실리콘으로 이루어진다. 벌크 상태일 때 비정질 실리콘의 밴드 갭(band gap)은 1.6eV로서 결정질 실리콘의 밴드 갭, 1.1eV보다 크다. 실리콘 나노선의 유효 지름, 즉 상기 코어부(20)의 지름이 작아질 수록 양자 크기 효과(quantum confinement effect)에 의해 밴드 갭은 커지게 되며, 이때에도 비정질 실리콘의 밴드 갭이 결정질 실리콘의 밴드 갭보다 큰 경향은 그대로 유지된다. 따라서 본 발명의 실리콘 나노선이 발광소자에 채용되는 경우, 상기 코어부(20)가 비정질 실리콘으로 이루어지면 더 짧은 파장의 발광에 유리하다. 또한 전류의 주입에도 유리하다.
상기 실리콘 코어부(20)와 질화실리콘 표피부(50) 사이의 계면은 전술한 실리콘-산화실리콘 계면에 비해 상대적으로 적은 결함(defect)을 갖는다. 따라서 본 발명에 따른 실리콘 나노선은 발광소자에 채용될 경우, 광학적 손실이 적고, 발광효율이 우수한 장점을 갖는다. 또한 본 발명에 따른 구조는 캐리어(carrier) 주입 시 터널링 장벽(tunneling barrier)이 낮아 소자 구현 가능성이 큰 장점을 갖는다.
도5a 내지 도5c는 본 발명에 따른 실리콘 나노선의 제조 공정을 개략적으로 도시한 공정도이다. 먼저, 도5a에 도시된 바와 같이 실리콘 기판(200) 상에 실리콘 나노선(100)을 형성한다. 상기 실리콘 나노선(100)은 특별히 비 산화 분위기에서 형성된 경우를 제외하고는, 실리콘 코어부(20)와 산화실리콘 표피부(30)로 이루어진 구조를 갖는다. 여기서 상기 산화실리콘 표피부(30)는 실리콘 나노선(100)의 성장 과정 중에 또는 그 후에 형성된 자연 산화막일 수도 있고, 열 산화 등에 의한 산화막일 수도 있다.
결정질 또는 비정질의 실리콘 나노선(100)을 성장시키는 방법은 본 발명이 속한 기술 분야에서 통상적으로 사용되는 방법을 따르며, VLS 메카니즘에 의한 것과 SLS 메카니즘에 의한 것을 비롯하여 및 알려진 모든 방법을 채용할 수 있다. 이로써 산화실리콘 표피(30)를 갖는 실리콘 나노선(100)이 마련된다.
다음으로, 상기 실리콘 나노선(100)으로부터 상기 산화실리콘 표피부(30)를 제거한다. 산화실리콘(SiOX)은 습식 식각 또는 건식 식각을 통해 용이하게 제거될 수 있다. 습식 식각(wet etching)의 경우 HF를 포함하는 용액에 담궈 제거하며, 구체적으로는 BOE(Buffered Oxide Etchant)라 불리는, HF와 NH4F를 1:6 또는 1:7 정도로 섞은 용액을 사용하고, 이 경우 22~30℃에서 대략 800~1000Å/min의 식각율을 나타낸다. 보다 조심스러운 식각을 위해서는 HF:NH4F = 1:10 정도인 용액을 사용하기도 하고, 식각율을 더 줄이기 위해 물을 섞을 수도 있다. 건식 식각(dry etching)의 경우 플라즈마 식각 등의 방법을 이용할 수 있으며, 식각의 균일성 등에 이점이 있을 수 있다. 이렇게 산화실리콘이 제거되면 순수한 실리콘 코어부(20)만 남은 실리콘 나노선(101)이 마련된다.
다음으로는, 도5c에 도시된 바와 같이, 질화실리콘 표피(50)를 성장시킨다. 질화실리콘(silicon nitride) 표피(50)는 열 질화(thermal nitridation), 증착 등 다양한 방법에 의해 성장될 수 있다. 다만, 실리콘 코어부(20)의 지름을 제어하고자 하는 경우에는 상기 질화실리콘 표피(50) 영역이 반지름 중심 방향으로 천천히 확장되도록 성장시키는 방법이 바람직하다. 일 예로서 본 실시예는 암모니아(NH3) 가스를 이용한 열 질화법을 이용하여 질화실리콘 표피(50)를 성장시킨다.
열 질화법은 NH3, N2, N, N+ 와 N2+이온, NO, 또는 플라즈마 등 다양한 질소 소스와 열을 이용하여 실리콘 표면을 질화시키는 방법을 말한다. 본 실시예는 암모니아 가스를 이용한 열 질화법을 채용하고 있으며, 그 방법 및 효과에 관하여는 다수의 논문들을 통해 이미 알려진 바 있다. 예를들면, R.Heckingbottom, R.Wood의 Surf. Sci. 36 (1973) 594, A. Glachant의 Surf. Sci. 168 (1986) 672, R. Wolkow의 Phys. Rev. Lett. 60 (1988) 1049, Ph.Avouris의 J. Phys. Chem. 94 (1990) 2246, 및 M. Yoshimura의 J. Vac. Sci. Technol. B 14 (1996) 1048 등이 그것이다.
좀더 구체적인 예로서, 실리콘 나노선 표면의 질화는 다음과 같은 화학 반응에 의해 이루어질 수 있다.
3Si(s) + 4NH3(g) --> Si3N4(s) + 6H2(g)
이러한 반응에 의한 질화실리콘 표피(50)는 열 산화에 의한 산화실리콘 표피에 비해 그 성장률이 매우 느려 실리콘 코어(20)의 지름 제어가 매우 용이하다. 질화실리콘 표피(50)가 실리콘 나노선의 중심을 향해 성장하면서 코어부(20)의 지름을 천천히 감소시켜 원하는 지름의 실리콘 코어(20)를 갖는 실리콘 나노선(150)을 제공할 수 있다.
도6a 내지 도6d는 SLS 메카니즘에 의해 실리콘 나노선을 성장시키는 과정을 도시한 공정도이다. 본 발명에 따른 산화실리콘 표피가 형성된 실리콘 나노선을 마련하기 위해서는 전술한 바와 같이 다양한 방법이 채용될 수 있으며, 여기서는 그 예로서, SLS 메카니즘에 의해 비정질 실리콘 나노선을 성장시키는 방법을 설명한다.
먼저, 도6a에 도시된 바와 같이, 실리콘 기판(200) 상면에 촉매금속인 니켈 박막을 형성한다. 촉매금속으로는 니켈(Ni), 철(Fe), 금(Au) 등의 전이금속이 사용되는데, 이하, 본 실시예에서는 니켈을 예로들어 설명한다. 니켈 외에 다른 전이금속 촉매가 사용될 수 있음은 물론이다. 다음으로는 상기 기판에 열을 가한다. 소정 온도에 도달하면 도6b에 도시된 바와 같이, 입자 즉, 미세 방울(42)이 형성되는데 이는 니켈과 실리콘의 공융합금(eutectic alloy)이다. 다음으로, 도6c 내지 도6d에 도시된 바와 같이, 고온의 반응로 내에서 실리콘 나노선(100)을 성장시킨다.
기판(200) 상에서 실리콘 나노선의 밀도를 제어하기 위해서는 어닐링(annealing) 등의 열처리를 통해 상기 촉매금속 입자의 크기를 조절할 수 있다. 다만, 이러한 촉매금속 입자의 조절은, 별도의 열처리 과정에 의하지 않고, 촉매금속 박막의 두께를 조절하여 형성한 후 상기 기판(200)을 가열하는 과정에서 연속적으로 이루어질 수도 있다.
상기 기판(200) 표면의 온도가 900℃ 이상, 좀더 구체적으로는 대략 930℃에 이르면 실리콘 니켈 공융합금의 미세 방울(42)이 형성된다. 니켈-실리콘 합금의 공융점(eutectic point)은 대략 993℃이고, 입자가 매우 작아지면 공융 온도는 그보다 낮아지는 경향이 있기 때문이다. 소정 시간동안 930℃ 내지 993℃ 정도의 온도 를 유지하면 상기 미세 방울(42)과 기판(200)의 경계면에서 많은 수의 실리콘 원자가 고체 상태인 기판에서 액체 상태인 미세 방울(42)로 확산된다. 또한, 상기 미세 방울(42)의 반대쪽 경계면에서는 용융액이 과포화(supersaturated) 상태에 이르게 되어 그 표면으로부터 실리콘 나노선이 성장된다. 이때, 아르곤(Ar), 질소(N2) 등 비활성의 캐리어 가스를 이용하여 상기 미세 방울(42) 표면을 과냉각(overcooling)시키면 비정질의 실리콘 나노선을 얻을 수 있다. 비정질 실리콘을 이용하여 결정질 실리콘보다 큰 밴드 갭을 갖는 발광 소자를 제공할 수 있음은 전술한 바와 같다. 물론, C 또는 WO3 등의 보조물질을 추가하는 경우에는 결정질 실리콘 나노선을 얻을 수도 있다.
도7은 상기 도6a 내지 도6d의 과정을 통해 성장한 실리콘 나노선을 보여준다. 이렇게 성장된 실리콘 나노선의 표면에는 상기 성장 과정 중에 또는 성장 후에 산화막이 형성된다. 산소와의 접촉에 의해 산화실리콘 표피가 형성되는 것으로 이같은 산화는 고온에서 더욱 촉진될 수 있다. 따라서, 특별히 비 산화 분위기에서 실리콘 나노선의 성장시키는 단계 및 질화실리콘 표피를 형성하는 단계가 진행되는 경우를 제외하고는, 그 사이에 산화실리콘 표피를 제거하는 단계가 필요하다.
도8은 열 질화에 의해 성장된 질화실리콘 표피를 도시한다. 상기 도8에 도시된 바와 같이, 질화실리콘 표피(50)의 성장은 실리콘 나노선의 반지름 중심 방향 및 바깥쪽 방향으로 동시에 진행된다. 즉, 상기 질화실리콘 표피(50)가 성장할수록 실리콘 코어부(20)의 지름(d)이 작아진다. 더구나, 열 질화에 의한 질화실리콘의 성장 속도는 열 산화에 의한 산화실리콘의 성장 속도에 비해 느리므로 상기 실리콘 코어부(20)의 지름(d) 크기 제어가 매우 용이하다. 이는 양자 크기 효과를 이용하여 다양한 파장을 발광할 수 있는 실리콘 나노선의 제조가 가능함을 의미한다. 상기 실리콘 코어부(20)가 비정질 실리콘으로 형성된 경우 전자발광(EL)도 가능할 것이다.
또한, 상기 실리콘 코어부(20)와 질화실리콘 표피(50) 사이의 계면(25)은 실리콘 코어와 산화실리콘 표피 사이의 계면에 비해 결함(defect)이 적다. 따라서, 본 발명에 따른 질화실리콘 표피가 형성된 실리콘 나노선을 발광 소자에 적용할 경우 상대적으로 높은 발광 효율을 얻을 수 있고, 기타 광학적 손실을 줄일 수 있다.
이상에서 본 발명에 따른 바람직한 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
상기한 발명의 구성에 의하여 본 발명은, 저차원 나노구조로서, 그 크기의 제어가 용이하고, 그 발광 특성이 우수한 실리콘 나노선의 구조 및 그 제조방법을 제공한다.
본 발명에 따르면, 질화실리콘 표피를 갖는 실리콘 나노선을 제공한다. 열 질화 과정을 통해 표피의 두께를 용이하게 제어함으로써 필요한 지름의 실리콘 코어를 갖는 실리콘 나노선을 제공할 수 있다. 또한 실리콘과 질화실리콘 사이의 계 면에 결함(defect)이 적은 특성을 이용하여 종래의 실리콘 나노선 보다 우수한 발광 특성을 갖는 실리콘 나노선을 제공하는 효과가 있다.
또한, 코어부를 비정질 실리콘으로 형성하여 그 코어부가 결정질 실리콘으로 형성된 나노선에 비해 지름 대비 큰 밴드 갭을 갖는 실리콘 나노선을 제공하는 효과가 있다.

Claims (22)

  1. 실리콘(silicon)으로 이루어진 코어부; 및
    상기 코어부를 둘러싸고 질화실리콘(silicon nitride)으로 이루어진 표피부;를 포함하는 질화실리콘 표피를 갖는 실리콘 나노선.
  2. 제 1항에 있어서,
    상기 코어부는 비정질 실리콘으로 이루어진 것을 특징으로 하는 실리콘 나노선.
  3. 제 1항에 있어서,
    상기 코어부는 결정질 실리콘으로 이루어진 것을 특징으로 하는 실리콘 나노선.
  4. 비정질 실리콘으로 이루어지고, 선상으로 형성된 코어부; 및
    상기 코어부를 둘러싸고, 질화실리콘으로 이루어진 표피부;를 포함하는 질화실리콘 표피를 갖는 비정질 실리콘 나노선.
  5. 제 4항에 있어서,
    상기 질화실리콘 표피는 Si3N4로 이루어진 것을 특징으로 하는 비정질 실리콘 나노선.
  6. 산화실리콘(silicon oxide) 표피를 갖는 실리콘 나노선을 마련하는 단계;
    상기 실리콘 나노선으로부터 코어부만 남기고 상기 산화실리콘 표피를 제거하는 단계; 및
    질화실리콘(silicon nitride) 표피를 형성하는 단계;를 포함하는 질화실리콘 표피를 갖는 실리콘 나노선의 제조방법.
  7. 제 6항에 있어서,
    습식 에칭에 의해 상기 산화실리콘 표피를 제거하는 것을 특징으로 하는 실리콘 나노선의 제조방법.
  8. 제 6항에 있어서,
    건식 에칭에 의해 상기 산화실리콘 표피를 제거하는 것을 특징으로 하는 실 리콘 나노선의 제조방법.
  9. 제 6항에 있어서,
    열 질화(thermal nitridation)법으로 질화실리콘 표피를 형성하는 것을 특징으로 하는 실리콘 나노선의 제조방법.
  10. 제 6항에 있어서,
    증기(Vapor)-액체(Liquid)-고체(Solid) 메카니즘에 의한 성장법으로 산화실리콘 표피를 갖는 실리콘 나노선을 마련하는 것을 특징으로 하는 실리콘 나노선의 제조방법.
  11. 제 6항에 있어서,
    고체(Solid)-액체(Liquid)-고체(Solid) 메카니즘에 의한 성장법으로 산화실리콘 표피를 갖는 실리콘 나노선을 마련하는 것을 특징으로 하는 실리콘 나노선의 제조방법.
  12. 제 11항에 있어서,
    상기 고체-액체-고체(SLS) 메카니즘에 의한 성장법은,
    실리콘 기판 상면에 수 내지 수십 나노미터 크기의 촉매금속 입자를 형성하는 단계; 및
    상기 실리콘 기판을 가열하여 상기 촉매금속 입자가 실리콘과 공융 합금(eutectic alloy) 상태를 유지하도록 하면서 상기 실리콘 기판 상에 실리콘 나노선을 성장시키는 단계;를 포함하는 것을 특징으로 하는 실리콘 나노선의 제조방법.
  13. 제 12항에 있어서,
    상기 촉매금속 입자를 형성하는 단계는,
    실리콘 기판 상면에 촉매금속 박막을 형성하는 단계; 및
    상기 실리콘 기판을 열처리하여 상기 촉매금속을 입자화하는 단계;를 포함하는 것을 특징으로 하는 실리콘 나노선의 제조방법.
  14. 제 12항 또는 제13항에 있어서,
    상기 촉매금속은 전이금속인 것을 특징으로 하는 실리콘 나노선의 제조방법.
  15. 제 6항에 있어서,
    상기 질화실리콘 표피를 형성하는 단계는,
    질화실리콘 표피를 상기 실리콘 나노선의 중심 방향으로 성장시켜 코어부의 지름이 작아지도록 하는 것을 특징으로 하는 실리콘 나노선의 제조방법.
  16. 제 6항에 있어서,
    상기 질화실리콘 표피를 형성하는 단계는,
    소정 시간동안 상기 실리콘 나노선을 고온으로 가열하며 그 주위에 암모니아(NH3) 가스를 공급하는 것을 특징으로 하는 실리콘 나노선의 제조방법.
  17. 산화실리콘 표피를 갖는 비정질 실리콘 나노선을 마련하는 단계;
    상기 비정질 실리콘 나노선으로부터 코어부만 남기고 상기 산화실리콘 표피를 제거하는 단계; 및
    열 질화법을 이용하여 질화실리콘 표피를 형성하는 단계;를 포함하는 질화실리콘 표피를 갖는 비정질 실리콘 나노선의 제조방법.
  18. 제 17항에 있어서,
    비정질 실리콘 나노선을 마련하는 단계는,
    실리콘 기판 상면에 전이금속 박막을 형성하는 단계;
    상기 실리콘 기판을 열처리하여 상기 전이금속을 수 내지 수십 나노미터 크기로 입자화하는 단계; 및
    상기 실리콘 기판을 가열하여 상기 전이금속 입자가 실리콘과 공융 합금(eutectic alloy) 상태를 유지하도록 하면서 상기 실리콘 기판 상에 비정질 실리콘 나노선을 성장시키는 단계;를 포함하는 것을 특징으로 하는 비정질 실리콘 나노선의 제조방법.
  19. 제 18항에 있어서,
    비정질 실리콘 나노선을 성장시키는 단계에서 상기 실리콘 기판은 대략 900℃ 내지 993℃로 가열되는 것을 특징으로 하는 비정질 실리콘 나노선의 제조방법.
  20. 제 17항에 있어서,
    상기 질화실리콘 표피를 형성하는 단계는,
    질화실리콘 표피를 상기 비정질 실리콘 나노선의 중심 방향으로 성장시켜 코어부의 지름이 작아지도록 하는 것을 특징으로 하는 비정질 실리콘 나노선의 제조방법.
  21. 제 17항에 있어서,
    상기 질화실리콘 표피를 형성하는 단계는,
    소정 시간동안 상기 비정질 실리콘 나노선을 고온으로 가열하며 그 주위에 암모니아(NH3) 가스를 공급하는 것을 특징으로 하는 비정질 실리콘 나노선의 제조방법.
  22. 비 산화 분위기에서 실리콘 나노선을 성장시키는 단계; 및
    비 산화 분위기에서 상기 실리콘 나노선의 표피에 열 질화법을 이용하여 질화실리콘을 성장시키는 단계;를 포함하는 실리콘 나노선의 제조방법.
KR1020050012917A 2005-02-16 2005-02-16 질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법 KR100682933B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050012917A KR100682933B1 (ko) 2005-02-16 2005-02-16 질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법
US11/349,250 US20060182966A1 (en) 2005-02-16 2006-02-08 Silicon nano wire having a silicon-nitride shell and method of manufacturing the same
JP2006032977A JP2006225258A (ja) 2005-02-16 2006-02-09 シリコンナノワイヤおよびその製造方法
US12/421,662 US20090197416A1 (en) 2005-02-16 2009-04-10 Silicon nano wire having a silicon-nitride shell and mthod of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050012917A KR100682933B1 (ko) 2005-02-16 2005-02-16 질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060091652A KR20060091652A (ko) 2006-08-21
KR100682933B1 true KR100682933B1 (ko) 2007-02-15

Family

ID=36815996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050012917A KR100682933B1 (ko) 2005-02-16 2005-02-16 질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법

Country Status (3)

Country Link
US (2) US20060182966A1 (ko)
JP (1) JP2006225258A (ko)
KR (1) KR100682933B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741243B1 (ko) * 2005-11-07 2007-07-19 삼성전자주식회사 금속 나노닷들을 포함하는 나노 와이어 및 그의 제조방법
WO2007086367A1 (ja) * 2006-01-27 2007-08-02 Konica Minolta Medical & Graphic, Inc. Si/Si3N4型ナノ粒子、該ナノ粒子を用いた生体物質標識剤及び前記ナノ粒子の製造方法
KR101530379B1 (ko) * 2006-03-29 2015-06-22 삼성전자주식회사 다공성 글래스 템플릿을 이용한 실리콘 나노 와이어의제조방법 및 이에 의해 형성된 실리콘 나노 와이어를포함하는 소자
JP2008091566A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 絶縁膜で被覆されたカーボンナノチューブ構造体の製造方法及びその構造体からなる電界効果トランジスタ装置
JP2008166729A (ja) * 2006-12-08 2008-07-17 Canon Anelva Corp 基板加熱処理装置及び半導体製造方法
JP4167718B2 (ja) * 2006-12-13 2008-10-22 松下電器産業株式会社 ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法
US7666763B2 (en) * 2007-05-29 2010-02-23 Canon Anelva Corporation Nanosilicon semiconductor substrate manufacturing method and semiconductor circuit device using nanosilicon semiconductor substrate manufactured by the method
JP4445556B2 (ja) 2008-02-18 2010-04-07 国立大学法人広島大学 発光素子およびその製造方法
US8044382B2 (en) 2008-03-26 2011-10-25 Hiroshima University Light-emitting device and method for manufacturing the same
WO2009118790A1 (ja) * 2008-03-27 2009-10-01 国立大学法人広島大学 発光素子およびその製造方法
JPWO2009122458A1 (ja) * 2008-03-31 2011-07-28 国立大学法人広島大学 量子ドットの製造方法
KR101475524B1 (ko) * 2008-08-05 2014-12-23 삼성전자주식회사 실리콘 풍부산화물을 포함하는 나노와이어 및 그의제조방법
KR101552721B1 (ko) * 2008-10-07 2015-09-14 삼성전자주식회사 가지형 나노와이어 및 그의 제조방법
KR101618188B1 (ko) * 2009-12-07 2016-05-09 삼성전자 주식회사 반도체 소자의 제조 방법 및 이의 방법으로 제조된 반도체 소자
US9061902B2 (en) * 2009-12-18 2015-06-23 The Board Of Trustees Of The Leland Stanford Junior University Crystalline-amorphous nanowires for battery electrodes
KR101706353B1 (ko) * 2010-04-02 2017-02-14 삼성전자주식회사 고밀도 금속 나노클러스터 함유 실리콘 나노와이어 및 그의 제조방법
CN103403871A (zh) * 2010-12-03 2013-11-20 犹他大学研究基金会 量子点和纳米线的合成
US8560712B2 (en) * 2011-05-05 2013-10-15 International Business Machines Corporation Method for detecting and applying different security policies to active client requests running within secure user web sessions
US8774636B2 (en) 2011-12-13 2014-07-08 The Boeing Company Nanowire antenna
US8744272B1 (en) 2011-12-13 2014-06-03 The Boeing Company Scanning optical nanowire antenna
US8687978B2 (en) 2011-12-13 2014-04-01 The Boeing Company Optical nanowire antenna with directional transmission
US9139416B2 (en) * 2012-08-01 2015-09-22 University Of South Carolina Microfluidic devices for the generation of nano-vapor bubbles and their methods of manufacture and use
CN102842662B (zh) * 2012-09-10 2015-07-01 圆融光电科技有限公司 一种纳米柱阵列化合物半导体器件的自组装制备方法
CN102890150B (zh) * 2012-09-20 2016-08-24 上海集成电路研发中心有限公司 一种生物芯片中硅纳米线阵列的制造方法
KR101946010B1 (ko) * 2012-10-23 2019-02-08 삼성전자주식회사 대면적 갈륨 나이트라이드 기판을 포함하는 구조체 및 그 제조방법
US10246768B2 (en) * 2014-04-02 2019-04-02 Technion Research & Development Founda Process for preparation of micron-sized single curved crystals of metals
WO2016063281A1 (en) 2014-10-21 2016-04-28 Ramot At Tel-Aviv University Ltd High-capacity silicon nanowire based anode for lithium-ion batteries
KR101765387B1 (ko) * 2015-06-24 2017-08-23 서강대학교산학협력단 금속 코아 간 초미세 보이드를 가지는 나노 갭 구조체 및 이를 이용한 분자 검출 장치 및 방법, 선택적 에칭을 통한 상기 나노 갭 구조체의 제조 방법
US11370023B2 (en) 2019-01-28 2022-06-28 Global Graphene Group, Inc. Production of metal nanowires directly from metal particles

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US20060079100A1 (en) * 2004-03-15 2006-04-13 Sharp Laboratories Of America, Inc. High density plasma grown silicon nitride

Also Published As

Publication number Publication date
JP2006225258A (ja) 2006-08-31
US20060182966A1 (en) 2006-08-17
KR20060091652A (ko) 2006-08-21
US20090197416A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
KR100682933B1 (ko) 질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법
US6544870B2 (en) Silicon nitride film comprising amorphous silicon quantum dots embedded therein, its fabrication method and light-emitting device using the same
Ozaki et al. Silicon nanowhiskers grown on a hydrogen-terminated silicon {111} surface
KR101138865B1 (ko) 나노 와이어 및 그 제조 방법
Lauhon et al. Semiconductor nanowire heterostructures
Han et al. Controlled growth of gallium nitride single-crystal nanowires using a chemical vapor deposition method
JP2006239857A (ja) シリコンナノワイヤ、シリコンナノワイヤを含む半導体素子及びシリコンナノワイヤの製造方法
KR100785525B1 (ko) 산화아연 나노와이어의 표면에 황화아연 양자점이 분포되어있는 형태의 발광 나노와이어 이종구조 및 이의 제조방법
Shalav et al. ${\bf SiO} _ {\bm x} $ Nanowires Grown via the Active Oxidation of Silicon
JP4790723B2 (ja) 発光素子用シリコン窒化膜及びこれを利用した発光素子、並びに、発光素子用シリコン窒化膜の製造方法
KR101636907B1 (ko) 다공성 나노 구조체 및 그 제조 방법
KR101348728B1 (ko) 나노와이어 내부에 귀금속을 불연속적으로 포함하는 산화갈륨 나노와이어의 제조방법 및 이에 의해 제조되는 산화갈륨 나노와이어
JP4814562B2 (ja) ナノ構造の作製方法
JP3858319B2 (ja) 量子細線の製造方法
JPH11310776A (ja) 発光材料及びその製造方法並びにこれを用いた発光素子
KR100334344B1 (ko) 비정질 실리콘 양자점 미세구조를 포함하는 실리콘 질화물 박막 및 이를 이용한 발광소자
Chen et al. Group III-and group IV-nitride nanorods and nanowires
KR101191466B1 (ko) 나노월을 포함하는 산화아연계 2차원 나노 구조체의 제조 방법 및 이를 이용하여 제조된 산화아연계 2차원 나노 구조체
Chen et al. Coordinated and simultaneous formation of paired Ge quantum dots by thermal oxidation of designer poly-SiGe spacer structures
KR101494764B1 (ko) 질화물 반도체 나노 구조체 및 이의 제조 방법
WO2023037490A1 (ja) ナノワイヤおよびその製造方法
Yu et al. Inorganic nanowires in electronics
Ozaki et al. Growth of silicon nanowires on H-terminated Si {111} surface templates studied by transmission electron microscopy
JP2000077710A (ja) 発光材料およびその製造方法並びにこれを用いた発光素子
Tachibana et al. MOCVD growth of nanometer-scale InGaN self-assembling quantum dots

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee