JP2001273859A

JP2001273859A - 画像表示装置

Info

Publication number: JP2001273859A
Application number: JP2000086631A
Authority: JP
Inventors: Mutsumi Suzuki; 睦三鈴木; Masakazu Sagawa; 雅一佐川; Toshiaki Kusunoki; 敏明楠
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-03-27
Filing date: 2000-03-27
Publication date: 2001-10-05
Anticipated expiration: 2020-03-27
Also published as: JP3606513B2

Abstract

(57)【要約】【課題】製造歩留まりを向上させることができる画像
表示装置を提供する。【解決手段】下部電極と、電子加速層と、上部電極と
を有し、前記上部電極に正極性の電圧を印加した際に、
前記上部電極表面から電子を放出する複数個の電子源素
子と、前記複数個の電子源素子の前記下部電極に駆動電
圧を印加する複数の第１の電極と、前記複数個の電子源
素子の前記上部電極に駆動電圧を印加する複数の第２の
電極とを有する第１の基板を備える画像表示表示装置で
あって、前記表示素子は、複数個の画素を有し、前記複
数個の画素の少なくとも１つは、ｎ（ｎ≧２）個の前記
電子源素子で構成され、かつ、前記ｎ個の電子源素子
は、前記下部電極が抵抗素子を介して前記複数の第１の
電極のいずれかに電気的に接続される構造、および前記
上部電極が抵抗素子を介して前記複数の第２の電極のい
ずれかに電気的に接続される構造の少なくとも一方の構
造を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像表示装置に係
わり、特に、下部電極、電子加速層（絶縁層、または、
半導体層、または、それらの積層膜、あるいは、混合
膜）と、上部電極の３層構造を有し、真空中に電子を放
出する薄膜型電子源を用いた画像表示装置に関する。

【０００２】

【従来の技術】薄膜型電子源とは、上部電極−電子加速
層（絶縁層、または、半導体層、または、それらの積層
膜、あるいは、混合膜）−下部電極の３層薄膜構造を基
本とし、上部電極−下部電極の間に電圧を印加すること
により、電子加速層に高電界を印加し、上部電極の表面
から真空中にホットエレクトロン（電子）を放出させる
ものである。例えば、加速層として絶縁体を用いる薄膜
型電子源、即ち、金属―絶縁体―金属を積層して構成さ
れるＭＩＭ（Metal-Insulator-Metal）型薄膜型電子
源、金属―絶縁体―半導体を積層して構成されるＭＩＳ
（Metal-Insulator-Semiconductor）型薄膜型電子源等
が知られている。代表例として、上部電極−絶縁層−下
部電極の３層構造の薄膜で構成されるＭＩＭ（Metal-In
sulator-Metal）型電子源について説明する。

【０００３】図１７は、薄膜型電子源の代表例であるＭ
ＩＭ型電子源の動作原理を説明するための図である。上
部電極１１と下部電極１３との間に駆動電圧を印加し
て、絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ以上にす
ると、下部電極１３中のフェルミ準位近傍の電子はトン
ネル現象により障壁を透過し、絶縁層１２、上部電極１
１の伝導帯へ注入されホットエレクトロンとなる。これ
らのホットエレクトロンの一部は、絶縁層１２中および
上部電極１１中で、固体との相互作用で散乱を受けエネ
ルギーを失う。この結果、上部電極１１−真空１０界面
に到達した時点では、様々なエネルギーを有したホット
エレクトロンがある。これらのホットエレクトロンのう
ち、上部電極１１の仕事関数φ以上のエネルギーを有す
るものは、真空１０中に放出され、それ以外のものは上
部電極１１に流れ込む。

【０００４】下部電極１３から上部電極１１に流れる電
子による電流をダイオード電流（Ｉｄ）、真空１０中に
放出される電子による電流を放出電流（Ｉｅ）と呼ぶ
と、電子放出効率（Ｉｅ／Ｉｄ）は１／１０³〜１／１
０⁵程度である。なお、ＭＩＭ型薄膜電子源は、例え
ば、特開平９−３２０４５６号公報に記載されている。
ここで、上部電極１１と下部電極１３とを複数本設け、
これら複数本の上部電極１１と下部電極１３と直交させ
て、薄膜型電子源をマトリクス状に形成すると任意の場
所から電子線を発生させることができるので、画像表示
装置の電子源として使用することができる。即ち、各画
素毎に薄膜型電子源素子を配置し、そこからの放出電子
を真空中で加速した後、蛍光体に照射し、照射した部分
の蛍光体を発光させることにより所望の画像を表示する
画像表示装置を構成することができる。薄膜型電子源
は、放出電子ビームの直進性に優れるため高精細の表示
装置を実現できる、表面汚染の影響を受けにくいので扱
いやすい、など画像表示装置用電子放出素子として優れ
た特徴を有している。

【０００５】

【発明が解決しようとする課題】従来の薄膜型電子源を
用いた画像表示装置では、マトリクス状に配置した多数
の薄膜型電子源素子（電子放出部）のうち、１個の薄膜
型電子源素子が製造不良などに起因して短絡状態になる
と、その薄膜型電子源素子が接続されている行あるいは
列上の薄膜型電子源素子の全てから電子が放出されず、
発光しなくなってしまっていた。即ち、薄膜型電子源素
子１個の「点欠陥」が「線欠陥」を引き起こしていた。
以下、前記した点について説明する。図１８は、従来の
薄膜電子源マトリクスの概略構成を示す図である。行電
極（下部電極）３１０と列電極（上部電極）３１１の各
交点に薄膜型電子源素子３０１が形成されている。な
お、図１８では３行×３列の場合を図示しているが、実
際には表示装置を構成する画素、あるいはカラー表示装
置の場合はサブ画素（sub-pixel）の個数だけ薄膜型電
子源素子３０１が配置されている。

【０００６】ここで、各薄膜型電子源素子３０１は、行
電極３１０と列電極３１１と直接結線されている。この
ため、例えば、Ｒ２の行電極３１０と、Ｃ２の列電極３
１１との交点（Ｒ２、Ｃ２）にある薄膜型電子源素子３
０１が製造不良などの原因で短絡した場合、Ｒ２の行電
極３１０と、Ｃ２の列電極３１１とが短絡されるので、
行電極駆動回路４１あるいは列電極駆動回路４２から適
正な電圧を両電極に印加しようとしても電圧がかからな
くなってしまう。それにより、Ｒ２の行電極上の全薄膜
型電子源素子３０１、あるいはＣ２の列電極上の全薄膜
型電子源素子３０１が動作せず、「線欠陥」となってし
まう。このように、１ライン全てが発光しないなどの
「線欠陥」がある場合は、画像表示装置としては使用で
きない。このため、製造歩留まりが下がってしまうとい
う問題点があった。本発明は、前記従来技術の問題点を
解決するためになされたものであり、本発明の目的は、
画像表示装置において、製造歩留まりを向上させること
が可能となる技術を提供することにある。本発明の前記
ならびにその他の目的と新規な特徴は、本明細書の記述
及び添付図面によって明らかにする。

【０００７】

【課題を解決するための手段】図１は、本発明の画像表
示装置の薄膜電子源マトリクスの一例の概略構成を示す
図である。本発明の画像表示装置は、列電極３１１と薄
膜型電子源素子３０１との間に抵抗３０５を挿入した薄
膜電子源マトリクスを備える。なお、以下の説明では、
この抵抗３０５を画素抵抗と呼ぶ。また、カラー画像表
示の場合は、赤、青、緑の各サブ画素（sub-pixel）の
組み合わせで１画素（pixel）を形成するが、ここで定
義した「画素」とはカラー画像表示の場合はサブ画素
（sub-pixel）に相当する。行電極３１０と列電極３１
１とで囲まれた部分が各画素（カラー画像表示の場合は
サブ画素に相当するが、本明細書ではサブ画素も画素と
呼ぶ）に相当する。各画素に薄膜電子源素子３０１が２
個ずつ配置されていることがわかる。

【０００８】この画素抵抗３０５の抵抗値を、列電極駆
動回路４２の出力インピーダンスの１０倍以上に設定し
ておくと、（Ｒ２、Ｃ２）にある２個の薄膜型電子源素
子３０１のうち一方が短絡しても、Ｒ２の行電極３１０
と、Ｃ２の列電極３１１との間の抵抗は駆動回路の出力
インピーダンスより充分高いため、両電極には十分な電
圧が印加され、両電極上の他の薄膜型電子源素子３０１
は正常に動作する。即ち、（Ｒ２、Ｃ２）にあるもう一
方の薄膜電子源素子３０１が正常に動作する。このよう
にして、ある画素の表示が完全に無くなってしまう（い
わゆる「完全点欠陥」）のを防止できる。本発明では、
このようにして、「線欠陥」および「完全点欠陥」の発
生確率を大幅に低減することができる。

【０００９】画素抵抗３０５の抵抗値（Ｒｒ）には次の
ような制限がある。薄膜型電子源素子自体と１画素内の
浮遊容量を足し合わせた容量をＣｅとすると、Ｃｅ・Ｒ
ｒが薄膜型電子源素子３０１に印加する信号電圧の変化
の時定数になる。したがって、画像表示装置として用い
る場合には、（Ｃｅ・Ｒｒ＜１Ｈ）でなければならな
い。ここで、１Ｈは、水平走査期間であり、フィールド
周波数ｆ、実効走査線数Ｎeff（２本同時駆動の場合は
（走査線数÷２））とすると、水平走査期間（１Ｈ）は
下記（１）式で表される。

【数１】１Ｈ＝１／（ｆ・Ｎeff）・・・・・・・・・・・・・・・・（１）例えば、ｆ＝６０Ｈｚ、Ｎeff＝２５６の場合は、１Ｈ
＝６４μｓとなる。

【００１０】本発明の第２の効果は、配線抵抗や駆動回
路の特性バラツキの影響を低減できることである。薄膜
型電子源３０１の両電極（上部電極１１、下部電極１
３）間に印加するダイオード電圧（Ｖｄ）と流れるダイ
オード電流（Ｉｄ）との間には、下記（２）式に示すよ
うな関数関係がある。

【数２】Ｉｄ＝ｆ（Ｖｄ）・・・・・・・・・・・・・・・・・・・（２）一方、行電極３１０と列電極３１１を合わせた配線抵抗
をＲ(line)とし、行電極駆動回路４１の出力インピーダ
ンスをＺout(row)、列電極駆動回路４２の出力インピー
ダンスをＺout(column)とする。行電極駆動回路４１の
出力電圧と列電極駆動回路４２の出力電圧との差、即
ち、外部印加電圧をＶ０とすると、薄膜型電子源素子３
０１の両端に印加されるダイオード電圧（Ｖｄ）は下記
（３）式で表される。

【数３】Ｖｄ＝Ｖ０−Ｉｄ（Ｒ(line)＋Ｚout(row)＋Ｚout(column)）・・・・・・・・・・・・・・・・・・・・（３）

【００１１】したがって、薄膜型電子源素子３０１に流
れるダイオード電流（Ｉｄ）は下記（４）で表される。

【数４】Ｉｄ＝ｆ［Ｖ０−Ｉｄ（Ｒ（line)＋Ｚout(row)＋Ｚout(column)）］・・・・・・・・・・・・・・・・・・・・（４）このため、Ｒ(line)、Ｚout(row)、Ｚout(column)に、
バラツキΔＲ(line)、ΔＺout(row)、ΔＺout(column)
があると、ダイオード電流（Ｉｄ）の電流値も変化す
る。薄膜型電子源素子３０１から真空中に放出される電
流（放出電流）（Ｉｅ）はダイオード電流（Ｉｄ）の電
流値に応じて変化する。したがって、画像表示装置にお
いては、輝度ムラが発生することになる。

【００１２】本発明においては、各薄膜型電子源素子毎
に抵抗３０５を挿入しており、この抵抗値３０５の抵抗
値をＲｒとすると、薄膜型電子源素子３０１の両端に印
加されるダイオード電圧（Ｖｄ）は下記（５）式で表さ
れる。

【数５】Ｖｄ＝Ｖ０−Ｉｄ（Ｒｒ＋Ｒ(line)＋Ｚout(row)＋Ｚout(column)）・・・・・・・・・・・・・・・・・・・・（５）したがって、バラツキΔＲ(line)、ΔＺout(row)、ΔＺ
out(column)よりも、Ｒｒを大きく設定しておくことに
より、これらのバラツキがダイオード電流（Ｉｄ）の電
流値のバラツキを引き起こさなくなり、輝度ムラも発生
しなくなる。

【００１３】次に、画素抵抗３０５の抵抗値バラツキが
放出電流量の変動に与える影響を考える。薄膜型電子源
素子３０１と画素抵抗３０５とを直列接続し、その全体
に外部電圧Ｖ０を印加する場合を想定し、画素抵抗３０
５の抵抗値Ｒのバラツキが薄膜型電子源素子３０１に流
れる電流に与える影響を見積もる。薄膜型電子源素子３
０１のダイオード電流−電圧特性を、Ｉｄ＝ｆ（Ｖ）と
し、画素抵抗３０５の抵抗値がＲ、Ｒ＋ΔＲの時に流れ
る電流を、それぞれＩ、ΔＩとすると、下記（６）式の
関係がある。

【００１４】

【数６】・・・・・・・・・・・・・・・・・・・・（６）したがって、画素抵抗３０５の抵抗値Ｒ＋ΔＲを、薄膜
型電子源素子３０１の（動作領域での）微分抵抗ｒｅよ
り小さくし、α≧１とすれば、前記（６）式は下記
（７）のように変形できる。

【００１５】

【数７】・・・・・・・・・・・・・・・・・・・・（７）これにより、画素抵抗３０５の抵抗バラツキΔＲが表示
画像の均一性に与える影響は小さくなる。言い換える
と、画素抵抗３０５の抵抗値バラツキの許容量が大きく
なり製造しやすくなる。

【００１６】図１９は、従来の薄膜電子源マトリクスの
薄膜型電子源素子構造を示す平面図である。図１９に示
すように、従来の薄膜電子源マトリクスでは、行電極３
１０と列電極３１１とが、実際に空間的に交差する部分
に薄膜型電子源素子３０１を形成していたために、薄膜
型電子源素子３０１のみを行電極３１０あるいは列電極
３１１から切り離すことが困難だった。本発明では、以
下の実施の形態で詳述するように、各画素の電子源構造
を工夫することにより、レーザー・リペアリング技術や
通電加熱焼損を用いて、特定画素中の複数の薄膜型電子
源素子３０１のうち一方を容易に切り離せるようにし
て、これにより、欠陥の発生を低減することができる。
即ち、本発明では、製造段階で薄膜型電子源素子３０１
の短絡不良を見出した場合に、その素子を切り離すこと
によって「線欠陥」および「完全点欠陥」の発生を防ぐ
ことができる。なお、１画素に２個の薄膜電子源を形成
した構成で、一方の薄膜電子源を切り離した場合、定電
圧パルスを印加して駆動した場合は、その画素の発光輝
度は正規の輝度の半分になる。いわゆる「２分の１欠
陥」の状態である。一方、定電流パルスを印加して駆動
した場合は、放出電流量は正規の場合と同じなので、正
規の場合と同じ明るさになる。

【００１７】本願において開示される発明のうち、代表
的なものの概要を簡単に説明すれば、下記の通りであ
る。即ち、本発明は、下部電極と、電子加速層と、上部
電極とを有し、前記上部電極に正極性の電圧を印加した
際に、前記上部電極表面から電子を放出する複数個の電
子源素子と、前記複数個の電子源素子の前記下部電極に
駆動電圧を印加する複数の第１の電極と、前記複数個の
電子源素子の前記上部電極に駆動電圧を印加する複数の
第２の電極とを有する第１の基板を備える画像表示表示
装置であって、前記表示素子は、複数個の画素を有し、
前記複数個の画素の少なくとも１つは、ｎ（ｎ≧２）個
の前記電子源素子で構成され、かつ、前記ｎ個の電子源
素子は、前記下部電極が抵抗素子を介して前記複数の第
１の電極のいずれかに電気的に接続される構造、および
前記上部電極が抵抗素子を介して前記複数の第２の電極
のいずれかに電気的に接続される構造の少なくとも一方
の構造を有することを特徴とする。

【００１８】また、本発明は、下部電極と、電子加速層
と、上部電極とを有し、前記上部電極に正極性の電圧を
印加した際に、前記上部電極表面から電子を放出する複
数個の電子源素子と、前記複数個の電子源素子の前記下
部電極に駆動電圧を印加する複数の第１の電極と、前記
複数個の電子源素子の前記上部電極に駆動電圧を印加す
る複数の第２の電極とを有する第１の基板を備える画像
表示表示装置であって、複数個の画素の少なくとも１つ
は、ｎ（ｎ≧２）個の前記電子源素子で構成され、か
つ、前記ｎ個の電子源素子は、前記下部電極が接続配線
を介して前記複数の第１の電極のいずれかに電気的に接
続される構造、および前記上部電極が接続配線を介して
前記複数の第２の電極のいずれかに電気的に接続される
構造の少なくとも一方の構造を有することを特徴とす
る。

【００１９】また、本発明は、前記第１の電極および第
２の電極の少なくとも１つは、前記１画素に対して複数
本形成されていることを特徴とする。また、本発明は、
前記１画素に対して、複数本形成された前記第１の電
極、あるいは、第２の電極のうちいずれか１本を、駆動
手段から電気的に切断したことを特徴とする。また、本
発明は、前記複数個の画素のすべては、前記ｎ個の電子
源素子で構成され、前記すべての画素に対して、複数本
形成された前記第１の電極、あるいは、第２の電極のう
ちいずれか１本を、駆動手段から電気的に切断したこと
を特徴とする。

【００２０】本発明の好ましい実施の形態では、前記各
第１の電極に駆動電圧を供給する第１の駆動手段と、前
記各第２の電極に駆動電圧を供給する第２の駆動手段と
を備え、前記抵抗素子の抵抗値が、前記第１の駆動手段
の出力インピーダンスあるいは前記第２の駆動手段の出
力インピーダンスのうちの大きい方の値を１０倍した値
よりも大きくされる。本発明の好ましい実施の形態で
は、前記抵抗素子の抵抗値をＲ、前記電子源素子の静電
容量をＣとするとき、前記抵抗素子の抵抗値と、前記電
子源素子の静電容量との積（Ｒ・Ｃ）が、表示する映像
信号の水平走査期間１Ｈより小さくされる。本発明の好
ましい実施の形態では、前記抵抗素子の抵抗値が、前記
電子源素子の動作領域での微分抵抗よりも小さくされ
る。本発明の好ましい実施の形態では、前記抵抗素子
が、その少なくとも一部が、前記第１の電極および前記
第２の電極のいずれとも交差しないように設けられる。
本発明の好ましい実施の形態では、前記抵抗素子が、折
り曲げ部を有し、あるいは、前記抵抗素子が、線幅が他
の部分より狭い部分、あるいは膜厚が他の部分より薄い
部分を有する。

【００２１】本発明の好ましい実施の形態では、前記第
１の電極は、前記各電子源素子の下部電極を兼用し、前
記抵抗素子が接続される電子源素子は、その上部電極が
前記抵抗素子を介して前記第２の電極に接続される。本
発明の好ましい実施の形態では、前記抵抗素子が接続さ
れる電子源素子は、前記上部電極と電気的に接続される
上部電極バスライン下地膜を有し、前記抵抗素子は、前
記上部電極バスライン下地膜と同一の材料を用いて構成
される。本発明の好ましい実施の形態では、前記抵抗素
子は、前記抵抗素子が接続される電子源素子の上部電極
と同一の材料を用いて構成される。本発明の好ましい実
施の形態では、前記抵抗素子が切断され、前記第１の電
極あるいは前記第２の電極と電気的に切り離された電子
源素子を有する。本発明の好ましい実施の形態では、前
記接続配線が、その少なくとも一部が、前記第１の電極
および前記第２の電極のいずれとも交差しないように設
けられる。本発明の好ましい実施の形態では、前記接続
配線が、折り曲げ部を有し、あるいは、前記接続配線
が、線幅が他の部分より狭い部分、あるいは膜厚が他の
部分より薄い部分を有する。本発明の好ましい実施の形
態では、前記接続配線が切断され、前記第１の電極ある
いは前記第２の電極と電気的に切り離された電子源素子
を有する。本発明の好ましい実施の形態では、前記１画
素に対して複数本形成された第１の電極および第２の電
極の少なくとも１つの電極のうち、いずれか１本を電気
的に切断する電気的な切断を、駆動回路内で行う。本発
明の好ましい実施の形態では、前述の電気的な切断を、
製造工程中に行う。本発明の好ましい実施の形態では、
前記電子加速層が、絶縁層、半導体と絶縁体との積層
膜、あるいは、ポーラスシリコンで構成される。

【００２２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。［実施の形態１］本発明の実施の形態１の画像表示装置
は、電子放出電子源である薄膜型電子源マトリクスと蛍
光体との組み合わせによって、各ドットの輝度変調素子
を形成した表示パネル（本発明の表示素子）を用い、当
該表示パネルの行電極及び列電極に駆動回路を接続して
構成される。ここで、表示パネルは、薄膜電子源マトリ
クスが形成された電子源板と蛍光体パターンが形成され
た蛍光表示板とから構成される。図２は、本実施の形態
１の電子源板の薄膜電子源マトリクスの一部の構成を示
す平面図であり、図３は、本実施の形態１の電子源板と
蛍光表示板との位置関係を示す平面図である。また、図
４は、本実施の形態１の画像表示装置の構成を示す要部
断面図であり、同図（ａ）は、図２および図３に示すＡ
−Ｂ切断線に沿う断面図、同図（ｂ）は、図２および図
３に示すＣ−Ｄ切断線に沿う断面図である。但し、図２
および図３において、基板１４の図示は省略している。

【００２３】さらに、図４では、高さ方向の縮尺は任意
である。即ち、下部電極１３や上部電極バスライン３２
などは数μｍ以下の厚さであるが、基板１４と基板１１
０との距離は１〜３ｍｍ程度の長さである。また、以下
の説明では、３行×３列の電子源マトリクスを用いて説
明するが、実際の表示パネルでの行・列数は、数１００
行〜数１０００行、および数千列になることは言うまで
もない。なお、図２において、点線で囲まれた領域３５
は電子放出部（本発明の電子源素子）を示す。電子放出
部３５は絶縁層１２で規定された場所でこの領域内から
電子が真空中に放出される。電子放出部３５は上部電極
１１で覆われるため平面図には現れないので、点線で図
示してある。

【００２４】図５は、本実施の形態の電子源板の製造方
法を説明するための図である。なお、本実施の形態で
は、１画素（カラー画像表示の場合はサブ画素）に、２
つの電子放出部３５が形成されるが、この図５では、１
画素内の１つの電子放出部３５の製造方法についてのみ
図示している。即ち、この図５では、図２および図３に
示す、行電極３１０の一つと列電極３１１の一つとの交
点に形成する一つの薄膜型電子源素子３０１のみを取り
出して描いているが、実際には、図２および図３に示す
ように複数の薄膜型電子源素子３０１がマトリクス状に
配置されている。さらに、図５の右の列は平面図であ
り、左の列は、右の図の中のＡ−Ｂ線に沿う断面図であ
る。以下、図５を用いて、本実施の形態の電子源板の薄
膜電子源マトリクスの製造方法について説明する。ガラ
スなどの絶縁性基板１４上に、下部電極１３用の導電膜
を、例えば、３００ｎｍの膜厚に形成する。下部電極１
３用の材料としては、例えば、アルミニウム（Ａｌ；以
下、Ａｌと称する。）合金を用いることができる。ここ
では、Ａｌ−ネオジム（Ｎｄ；以下、Ｎｄと称する。）
合金を用いた。このＡｌ合金膜の形成には、例えば、ス
パッタリング法や抵抗加熱蒸着法などを用いる。

【００２５】次に、このＡｌ合金膜を、フォトリソグラ
フィによるレジスト形成と、それに続くエッチングとに
よりストライプ状に加工し、図５（ａ）に示すように、
下部電極１３を形成する。ここで用いるレジストはエッ
チングに適したものであればよく、また、エッチングも
ウエットエッチング、ドライエッチングのいずれも可能
である。次に、レジストを塗布して紫外線で露光してパ
ターニングし、図５（ｂ）に示すように、レジストパタ
ーン５０１を形成する。レジストには、例えば、キノン
ジアザイド系のポジ型レジストを用いる。次に、レジス
トパターン５０１を付けたまま、陽極酸化を行い、図５
（ｃ）に示すように、保護絶縁層１５を形成する。本実
施の形態では、この陽極酸化において化成電圧１００Ｖ
程度とし、保護絶縁層１５の膜厚を１４０ｎｍ程度とし
た。レジストパターン５０１をアセトンなどの有機溶媒
で剥離した後、レジストで被覆されていた下部電極表面
を再度陽極酸化して、図５（ｄ）に示すように、絶縁層
１２を形成する。本実施の形態では、この再陽極酸化に
おいて化成電圧を６Ｖに設定し、絶縁層膜厚を８ｎｍと
した。

【００２６】次に、上部電極バスライン下地膜用の導電
膜を形成し、レジストをパターニングしてエッチングを
行い、図５（ｅ）に示すように、上部電極バスライン下
地膜３３を形成する。本実施の形態では、上部電極バス
ライン下地膜の材料としてチタン（Ｔｉ）を用い、膜厚
は２０ｎｍ程度とした。次に、上部電極バスライン用の
導電膜を形成し、レジストをパターニングしてエッチン
グを行い、図５（ｆ）に示すように、上部電極バスライ
ン３２と列電極３３１とを形成する。本実施の形態で
は、上部電極バスライン３２と列電極３３１の材料とし
て、Ａｌ合金を用い、膜厚３００ｎｍ程度とした。な
お、上部電極バスライン３２および列電極３３１の材料
には、金（Ａｕ）などを用いても良い。

【００２７】次に、膜厚１ｎｍのイリジウム（Ｉｒ）、
膜厚２ｎｍの白金（Ｐｔ）、膜厚３ｎｍの金（Ａｕ）
を、この順でスパッタリングにより形成する。レジスト
とエッチングによるパターン化により、Ｉｒ−Ｐｔ−Ａ
ｕの積層膜をパターン化し、図５（ｇ）に示すように、
上部電極１１とする。なお、図５（ｇ）において、点線
で囲まれた領域３５は電子放出部を示す。電子放出部３
５は絶縁層１２で規定された場所でこの領域内から電子
が真空中に放出される。以上のプロセスにより、基板１
４上に薄膜電子源マトリクスが完成する。本実施の形態
の薄膜電子源マトリクスにおいては、絶縁層１２で規定
された領域（電子放出部３５）、即ち、レジストパター
ン５０１で規定した領域から電子が放出される。電子放
出部３５の周辺部には、厚い絶縁膜である保護絶縁層１
５を形成してあるため、上部電極−下部電極間に印加さ
れる電界が下部電極１３の辺または角部に集中しなくな
り、長時間にわたって安定な電子放出特性が得られる。

【００２８】上部電極バスライン下地膜３３には３つの
役割がある。第１の役割は、膜厚の薄いバスライン下地
膜３３を設けることにより、膜厚が１０ｎｍ程度、ある
いはそれ以下の上部電極１１と上部電極バスライン３２
との電気的接触を確実にし、信頼性を向上させることで
ある。実際に、上部電極バスライン下地膜３３を除い
て、上部電極バスライン３２の上に直接上部電極１１を
形成すると、上部電極バスライン３２（膜厚数１００ｎ
ｍ）の段差部分において上部電極１１が断線しやすくな
り、上部電極バスライン３２−上部電極１１間の電気的
接続の信頼性が低下する。

【００２９】第２の役割は、画素抵抗３０５を形成する
ことである。図５（ｇ）に示すように、画素抵抗３０５
は折り曲げられて形成され、この画素抵抗３０５の抵抗
値は、上部電極バスライン３２と列電極３１１との間の
抵抗値として定義される。この抵抗値は、画素抵抗３０
５の材料と、膜厚、画素抵抗３０５の部分の幾何学的形
状で決まる。例えば、本実施の形態のように、上部電極
バスライン下地膜材料にチタン（Ｔｉ）を用い、膜厚を
２０ｎｍとし、長さ／幅比を４０程度にすると、画素抵
抗３０５の抵抗値Ｒｒは１ｋΩ程度になる。また、膜厚
２０ｎｍの窒化チタン（ＴｉＮ）膜を用いる場合は、長
さ／幅比を１０程度として、画素抵抗３０５を１ｋΩ程
度にすればよい。薄膜型電子源素子３０１の動作領域で
の微分抵抗（ｒｅ）は数１０ｋΩなので（ｒｅ／Ｒｒ＞
１）の条件を十分満たす。したがって、前述の理由で、
画素抵抗３０５の抵抗値バラツキが表示画像に与える影
響は小さくなる。また、薄膜型電子源素子３０１の静電
容量Ｃｅは０．１ｎＦ程度なので、Ｃｅ・Ｒｒ＝０．１
μｓ程度であり、Ｃｅ・Ｒｒ＜１Ｈの条件も十分満た
す。ここで、１Ｈとは、１行の信号印加期間で、画像表
示装置の走査線数やリフレッシュレート（フィールド周
期）などにより異なるが、一般的には１Ｈ＝１０〜６４
μｓである。

【００３０】第３の役割は、製造時に短絡不良を起こし
た薄膜型電子源素子３０１を列電極３１１から切り離す
ための「切断箇所」となることである。これは、問題の
薄膜型電子源素子３０１に対応する行電極−列電極間に
電圧を印加して画素抵抗３０５を焼損させて切断しても
良い。あるいは、レーザー・ビームを画素抵抗３０５の
箇所に照射して切断しても良い。この部分は膜厚の薄い
上部電極バスライン下地膜３３で形成されているため、
切断しやすい。また、画素抵抗３０５の下には他の構成
物が配置されていないので、レーザー・ビーム照射によ
り他の部位に影響を与えない。即ち、画素抵抗３０５の
少なくとも一部が、行電極３１０と列電極３１１のいず
れとも交差しない場所にあることが重要である。なお、
製造時に短絡不良を起こした薄膜型電子源素子３０１を
列電極３１１から切り離す場合には、画素抵抗３０５に
代えて、列電極３１１と薄膜型電子源素子３０１とを接
続する接続配線であってもかまわない。

【００３１】図６は、本実施の形態の画素抵抗３０５の
他の形状を示す図である。この図６は、図５の（ｆ）に
対応するものであり、図６（ａ）に示すように、画素抵
抗３０５一部分に細い部分を設けたり、図６（ｂ）のよ
うに一部分に膜厚が薄い部分を設けても良い。このよう
にすると、レーザービーム照射などによる切断時に、よ
り容易に切断できるようになる。以上説明したように、
本実施の形態の利点は、上部電極バスライン３２と上部
電極１１との電気的接続性の信頼性向上のために用いる
上部電極バスライン下地膜３３の形成工程を利用して画
素抵抗３０５を形成していることである。これはバスラ
イン下地膜３３と同一の材料を用いて画素抵抗３０５を
形成していることから可能になる。即ち、図５の製作プ
ロセスからわかるように、従来と同じリソグラフィー回
数で画素抵抗を導入している。したがって、画素抵抗３
０５の導入による製造コストの上昇がない。

【００３２】ただし、本発明はこれに制限されるもので
はなく、バスライン下地膜３３と異なる材料を用いて画
素抵抗３０５を形成してももちろんよい。また、画素抵
抗３０５の抵抗値の製造バラツキを発生させる幾何学的
要因は、画素抵抗３０５の幅と長さであるが、前者
（幅）は画素抵抗３０５を形成する際のフォトマスクで
規定されるのでバラツキが少ない。後者（長さ）は列電
極３１１と上部電極バスライン３２を形成する際のフォ
トマスクで規定されるのでバラツキが少ない。即ち、画
素抵抗３０５をバラツキが少なく形成することが可能で
ある。下部電極１３と基板１４との間には下部電極１３
の膜厚分（３００ｎｍ程度）の段差がある。本実施の形
態では、図２、図４からわかるように、この段差部分に
上部電極バスライン３２（膜厚３００ｎｍ程度）がまた
がるようにして、段差部分での断線が起こらないように
している。

【００３３】本実施の形態の蛍光表示板は、ソーダガラ
ス等の基板１１０に形成されるブラックマトリクス１２
０と、このブラックマトリクス１２０の溝内に形成され
る赤（Ｒ）・緑（Ｇ）・青（Ｂ）の蛍光体（１１４Ａ〜
１１４Ｃ）と、これらの上に形成されるメタルバック膜
１２２とで構成される。以下、本実施の形態の蛍光表示
板の作成方法について説明する。まず、表示装置のコン
トラストを上げる目的で、基板１１０上に、ブラックマ
トリクス１２０を形成する（図４（ｂ）参照）。次に、
赤色蛍光体１１４Ａ、緑色蛍光体１１４Ｂ、青色蛍光体
１１４Ｃを形成する。これら蛍光体のパターン化は、通
常の陰極線管の蛍光面に用いられるのと同様に、フォト
リソグラフィーを用いて行った。蛍光体としては、例え
ば、赤色にＹ₂Ｏ₂Ｓ：Ｅｕ（Ｐ２２−Ｒ）、緑色にＺｎ
Ｓ：Ｃｕ、Ａｌ（Ｐ２２−Ｇ）、青色にＺｎＳ：Ａｇ
（Ｐ２２−Ｂ）を用いた。次いで、ニトロセルロースな
どの膜でフィルミングした後、基板１１０全体にＡｌ
を、膜厚５０〜３００ｎｍ程度蒸着してメタルバック膜
１２２とする。その後、基板１１０を４００℃程度に加
熱してフィルミング膜やポリビニルアルコール（ＰＶ
Ａ）などの有機物を加熱分解する。このようにして、蛍
光表示板が完成する。

【００３４】このように製作した電子源板と、蛍光表示
板とを、スペーサ６０を挟み込んでフリットガラスを用
いて封着する。蛍光表示板に形成された蛍光体（１１４
Ａ〜１１４Ｃ）と、電子源板の薄膜電子源マトリクスと
の位置関係は図３に示したとおりである。なお、図３で
は、蛍光体（１１４Ａ〜１１４Ｃ）やブラックマトリク
ス１２０と基板上構成物との位置関係を示すために、基
板１１０上の構成物は斜線のみで示してある。電子放出
部３５、即ち、絶縁層１２が形成された部分と、蛍光体
（１１４Ａ〜１１４Ｃ）の幅との関係が重要である。本
実施の形態では、薄膜型電子源３０１から放出される電
子ビームは多少空間的に広がることを考慮して、電子放
出部３５の幅は、蛍光体（１１４Ａ〜１１４Ｃ）の幅よ
りも狭く設計している。さらに、図３は、電子放出部３
５と蛍光体（１１４Ａ〜１１４Ｃ）の位置関係を示すた
めの図なので、基板１４上の他の構成物、例えば、上部
電極１１、上部電極バスライン３２、画素抵抗３０５な
どは省略してある。

【００３５】基板１１０−基板１４間の距離は１〜３ｍ
ｍ程度とする。スペーサ６０は表示パネル内部を真空に
したときに、大気圧の外部からの力による表示パネルの
破損を防ぐために挿入する。したがって、基板１４、基
板１１０に厚さ３ｍｍのガラスを用いて、幅４ｃｍ×長
さ９ｃｍ程度以下の表示面積の表示装置を製作する場合
には、基板１１０と基板１４自体の機械強度で大気圧に
耐え得るので、スペーサ６０を挿入する必要はない。ス
ペーサ６０の形状は、例えば、図３のように直方体形状
とする。ここでは、３行毎にスペーサの支柱を設けてい
るが、機械強度が耐える範囲で、支柱の数（配置密度）
を減らしてかまわない。スペーサ６０としては、ガラス
製またはセラミクス製で、板状あるいは柱状の支柱を並
べて配置する。なお、図４（ａ）において、スペーサ６
０が基板１４側に接していないように見えるが、実際に
は基板１４上の列電極３１１に接している。図４（ａ）
では列電極３１１の膜厚分だけ隙間が出来るわけであ
る。

【００３６】封着した表示パネルは、１×１０^-7Ｔｏｒ
ｒ程度の真空に排気して、封止する。表示パネル内の真
空度を高真空に維持するために、封止の直前あるいは直
後に、表示パネル内の所定の位置（図示せず）でゲッタ
ー膜の形成またはゲッター材の活性化を行う。例えば、
バリウム（Ｂａ）を主成分とするゲッター材の場合、高
周波誘導加熱によりゲッター膜を形成できる。このよう
にして、薄膜電子源マトリクスを用いた表示パネルが完
成する。本実施の形態では、基板１１０−基板１４間の
距離は１〜３ｍｍ程度と大きいので、メタルバック膜１
２２に印加する加速電圧を３〜６ＫＶと高電圧にでき、
したがって、前記したように、蛍光体（１１４Ａ〜１１
４Ｃ）には陰極線管（ＣＲＴ）用の蛍光体を使用するこ
とができる。

【００３７】図７は、本実施の形態の表示パネルに、駆
動回路を接続した状態を示す結線図である。行電極３１
０（下部電極１３）は行電極駆動回路４１に接続され、
列電極３１１（上部電極バスライン３２）は列電極駆動
回路４２に接続される。ここで、各駆動回路（４１、４
２）と、電子源板との接続は、例えば、テープキャリア
パッケージを異方性導電膜で圧着したものや、各駆動回
路（４１、４２）を構成する半導体チップを、電子源板
の基板１４上に直接実装するチップオングラス等によっ
て行う。メタルバック膜１２２には、加速電圧源４３か
ら３〜６ＫＶ程度の加速電圧が常時印加される。

【００３８】図８は、図７に示す各駆動回路から出力さ
れる駆動電圧の波形の一例を示すタイミングチャートで
ある。ここで、ｎ番目の行電極３１０をＲｎ，ｍ番目の
列電極３１１をＣｍ，ｎ番目の行電極３１０と、ｍ番目
の列電極３１１との交点のドットを（ｎ，ｍ）で表すこ
とにする。時刻ｔ０ではいずれの電極も電圧ゼロである
ので電子は放出されず、したがって、蛍光体（１１４Ａ
〜１１４Ｃ）は発光しない。時刻ｔ１において、Ｒ１の
行電極３１０に、行電極駆動回路４１から（Ｖ_R1）なる
駆動電圧を、（Ｃ１，Ｃ２）の列電極３１１に、列電極
駆動回路４２から（Ｖ_C1）なる駆動電圧を印加する。ド
ット（１，１）、（１，２）の上部電極１１と下部電極
１３との間には画素抵抗３０５を介して（Ｖ_C1−Ｖ_R1）
なる電圧が印加されるので、（Ｖ_C1−Ｖ_R1）の電圧を電
子放出開始電圧以上に設定しておけば、この２つのドッ
トの薄膜型電子源からは電子が真空中に放出される。本
実施の形態では、Ｖ_R1＝−５Ｖ，Ｖ_C1＝４．５Ｖとし
た。

【００３９】放出された電子は、メタルバック膜１２２
に印加された電圧により加速された後、蛍光体（１１４
Ａ〜１１４Ｃ）に衝突し、蛍光体（１１４Ａ〜１１４
Ｃ）を発光させる。時刻ｔ２において、Ｒ２の行電極３
１０に、行電極駆動回路４１から（Ｖ_R1）なる駆動電圧
を印加し、Ｃ１の列電極３１１、列電極駆動回路４２か
ら（Ｖ_C1）なる電圧を印加すると、同様に、ドット
（２，１）が点灯する。ここで、図８に示す電圧波形の
駆動電圧を、行電極３１０および列電極３１１に印加す
ると、図７の斜線を施したドットのみが点灯する。この
ようにして、列電極３１１に印加する信号を変えること
により、所望の画像または情報を表示することができ
る。

【００４０】ここで、複数個の電子源のうち１個、例え
ば、図２の薄膜電子源素子４６１が不良により電子放出
しない場合を考える。本発明によれば、前述のように他
の薄膜電子源素子は動作をするので、不良の薄膜電子源
素子４６１と対の薄膜電子源素子４６２は、正しく電子
放出をする。したがって、ドット（３，３）は、正常動
作時と比べて１／２の輝度になるが、非発光（完全点欠
陥）にはならない。また、列電極３１１に印加する駆動
電圧（Ｖ_C1）の大きさを画像信号に合わせて適宜変える
ことにより、階調のある画像を表示することができる。
なお、絶縁層１２中に蓄積される電荷を開放するため
に、図８の時刻ｔ４において、全ての行電極３１０に、
行電極駆動回路４１から（Ｖ_R2）なる駆動電圧を印加
し、同時に、全ての列電極に、列電極駆動回路４２から
０Ｖの駆動電圧を印加する。ここで、Ｖ_R2＝５Ｖである
ので、薄膜型電子源３０１には−Ｖ_R2＝−５Ｖの電圧が
印加される。このように、電子放出時とは逆極性の電圧
（反転パルス）を印加することにより薄膜電子源の寿命
特性を向上できる。なお、反転パルスを印加する期間
（図１１のｔ４〜ｔ５，ｔ８〜ｔ９）としては、映像信
号の垂直帰線期間を用いると、映像信号との整合性が良
い。

【００４１】以上説明したように、本実施の形態の画像
表示装置によれば、１画素（または、カラー表示の場合
は１サブ画素）が完全に非点灯になる「完全点欠陥」を
防止できるので、歩留まりを向上させることが可能とな
る。また、本実施の形態の画像表示装置によれば、点欠
陥を防止できるので、歩留まりを向上させることが可能
となる。さらに、本実施の形態の画像表示装置によれ
ば、配線抵抗３０５のバラツキや駆動回路の特性バラツ
キが、輝度や放出電流量の面内バラツキに与える影響を
低減することができるので、製造が容易になり、製造コ
ストを低減することが可能となる。

【００４２】［実施の形態２］図９は、本発明の実施の
形態２の電子源板の薄膜電子源マトリクスの一薄膜型電
子源素子３０１の構成を示す図であり、右側が平面図、
左側がＡ−Ｂ切断線に沿う断面図である。本実施の形態
では、上部電極１１と同一材料を用いて画素抵抗３０５
を形成している。このように、上部電極１１と同一の材
料を用いて画素抵抗３０５を形成することにより、製造
工程が簡略化される。この場合の画素抵抗３０５の抵抗
値は、前記実施の形態１と同様、列電極３１１と上部電
極バスライン３２との間の抵抗値として定義される。こ
の画素構造以外は実施の形態１と同様である。

【００４３】図１０は、本実施の形態の電子源板の薄膜
電子源マトリクスの製造方法を説明するための図であ
る。なお、この図１０は、１画素内の１つの電子放出部
３５の製造方法についてのみ図示している。即ち、図１
０では、図１において行電極３１０の一つと列電極３１
１の一つとの交点に形成される一つの薄膜型電子源素子
３０１のみを取り出して描いている。図１０の右の列
は、平面図であり、左の列は、右の図の中のＡ−Ｂ切断
線に沿う断面図である。図１０の（ｄ）までは、図５
（ｄ）までと同じ方法で形成する。次に、スズ（Ｓｎ）
をドープした酸化インジウム（即ち、ＩＴＯ（Indium T
inOxide）膜をスパッタリングで形成する。ここで、Ｉ
ＴＯ膜の膜厚は１０ｎｍ程度とした。レジストとエッチ
ングによるパターン化によりＩＴＯ膜をパターン化し、
図１０（ｅ）に示すように、上部電極１１を形成する。

【００４４】次に、図１０（ｆ）に示すパターンで、レ
ジスト５０２を形成した後、電解メッキにより上部電極
バスライン３２および列電極３１１を形成する。本実施
の形態では、電解金メッキ液を用い、上部電極１１に
０．１Ａ／ｄｍ²程度の電流を通電をすることにより、
選択的に上部電極１１上に金の膜が成長する。このよう
にして、膜厚４００ｎｍ程度のバスライン３２を形成す
る。本実施の形態では金の電解メッキを用いたが、もち
ろん銅（Ｃｕ）、ニッケル（Ｎｉ）など他の電極材料を
用いても良い。メッキによりバスライン３２を形成した
後、レジスト５０２を剥離することにより、図１０
（ｇ）に示すように、本実施の形態の薄膜電子源マトリ
クスが完成する。

【００４５】本実施の形態の特色は、膜厚の薄い上部電
極１１が膜厚の厚いバスライン３２の下側にあることで
ある。このため、上部電極バスライン下地膜を介さなく
ても、上部電極バスライン３２と上部電極１１との間の
電気的接続が信頼性良く確保できる。また、図１０に示
す製造方法は一例であり、図９に示す構造は、上部電極
バスライン３２と列電極３１１の成膜にメッキを用いな
くても形成可能であることは言うまでもない。基板１１
０上の蛍光体などの形成法、および薄膜型電子源素子３
０１と蛍光体（１１４Ａ〜１１４Ｃ）との位置関係、お
よび駆動回路の結線方法や駆動方法は、先に述べた実施
の形態１と同様である。本実施の形態でも、前記実施の
形態と同様、１画素（または、カラー表示の場合は１サ
ブ画素）が完全に非点灯になる「完全点欠陥」を防止で
き、これにより、点欠陥を防止できるので、歩留まりを
向上させることが可能となる。また、本実施の形態の画
像表示装置によれば、配線抵抗３０５のバラツキや駆動
回路の特性バラツキが、輝度や放出電流量の面内バラツ
キに与える影響を低減することができるので、製造が容
易になり、製造コストを低減することが可能となる。

【００４６】［実施の形態３］図１１は、本発明の実施
の形態３の薄膜電子源マトリクスの概略構成を示す図で
ある。図１１に示すように、本実施の形態では、画素抵
抗３０５を行電極３１０と薄膜型電子源素子３０１の間
に挿入する。より具体的には、薄膜型電子源素子３０１
の下部電極１３と行電極３１０との間に画素抵抗３０５
を挿入する。図１１の画素構成を実現する一例として、
具体的な画素構造を図１２、図１３に示す。図１２は、
本実施の形態の薄膜電子源マトリクスの平面図である。
図１３は、本実施の形態の一薄膜型電子源素子３０１の
要部断面構造を示す断面図であり、同図（ａ）は図１２
のＡ−Ｂ切断線に沿う断面図、同図（ｂ）は図１２のＣ
−Ｄ切断線に沿う断面図である。図１２に示すように、
行電極３１０と下部電極１３との間を画素抵抗３０５で
接続する。画素抵抗３０５は画素抵抗絶縁層３０６で被
覆され、行電極３１０は行電極絶縁層３１５で被覆され
る。薄膜型電子源素子（画素）３０１に対応する部分
に、下部電極１３をＡｌ−Ｎｄ合金などで形成する。後
は、前記実施の形態１で説明した方法と、ほぼ同様の方
法で薄膜型電子源を形成すればよい。

【００４７】図１２から分かるように、本実施の形態で
は、列電極３１１と上部電極バスライン３２とが同一で
ある。このため、隣接する列のピッチを細かく製作する
ことが容易である。ＲＧＢ縦ストライプ型のsub-pixel
構成のカラー表示装置においては、列方向のsub-pixel
ピッチ、即ち、薄膜型電子源素子３０１の配列ピッチ
が、行方向ピッチの１／３になるので、列方向ピッチが
細かくできることは重要であり、これがこの画素構造の
利点である。但し、前記実施の形態１、２と比べて製造
工程が少し複雑になるのが欠点である。基板１１０上の
蛍光体などの形成法、および薄膜型電子源素子３０１と
蛍光体（１１４Ａ〜１１４Ｃ）との位置関係、および駆
動回路の結線方法や駆動方法は、前記実施の形態１と同
様である。

【００４８】本実施の形態でも、前記実施の形態と同
様、１画素（または、カラー表示の場合は１サブ画素）
が完全に非点灯になる「完全点欠陥」を防止でき、これ
により、点欠陥を防止できるので、歩留まりを向上させ
ることが可能となる。また、本実施の形態の画像表示装
置によれば、配線抵抗３０５のバラツキや駆動回路の特
性バラツキが、輝度や放出電流量の面内バラツキに与え
る影響を低減することができるので、製造が容易にな
り、製造コストを低減することが可能となる。なお、前
記説明では、画素抵抗３０５を列電極３１１に接続する
例（図１）と行電極３１０に接続する例（図１１）とを
述べたが、列電極３１１と行電極３１０の両方に画素抵
抗３０５を挿入しても本発明の効果が得られることは言
うまでもない。

【００４９】[実施の形態４]図１４は、本発明の実施の
形態４でのマトリクス構成の概略構成を示す図である。
図１５は本発明の実施の形態４での電子源板の薄膜電子
源マトリクスの一部の構成を示す図である。各画素毎に
２個の電子源素子（３０１Ａ，３０１Ｂ）を設け、か
つ、それぞれの電子源素子を行電極（３１０Ａ，３１０
Ｂ）に接続する。即ち、基板１４上では、画素１行に対
して２本の行電極（３１０Ａ，３１０Ｂ）がある。２本
の行電極は、駆動回路内あるいは回路と基板１４との接
続手段内で結線する。本実施の形態によれば、駆動回路
を接続する前の段階で、電子源素子（３０１Ａ，３０１
Ｂ）のいずれに不良が発生したかを容易に知ることが出
来る。例えば、行電極３１０Ａと列電極３１１の各々
と、また行電極３１０Ｂと列電極３１１の各々との抵抗
を測定すればよい。また、ショート不良が発生した場合
に通電加熱により画素抵抗３０５を切断する場合に、電
子源素子３０１Ａまたは電子源素子３０１Ｂのいずれか
の電子源素子を独立に通電できるので好ましい。また、
不良電子源素子が特定できるので、レーザーリペアなど
の手段で不良電子源素子を切断する場合にも修復が容易
である。このようにして、不良電子源素子部分を修復し
た後、駆動回路に結線する。

【００５０】図１５は、本実施の形態での電子源板での
電子源マトリクスの一部の構成を示すものである。電子
源素子３０１Ａと電子源素子３０１Ｂとが、それぞれ別
の行電極３１０Ａと行電極３１０Ｂとに、抵抗３０５を
介して接続されている。なお、行電極３１０Ａと行電極
３１０Ｂの表面には保護絶縁層１５が形成されており、
図１５ではそのように記してある。本実施の形態の電子
源板および表示装置は、実施の形態１の場合と同様の方
法で形成できる。駆動方法も実施の形態１の場合と同様
である。なお、図１４では、電子源素子（３０１Ａ，３
０１Ｂ）と列電極３１１とを画素抵抗３０５を介して結
線した図を示したが、抵抗の代わりに接続配線を介して
接続しても良い。この場合は、不良電子源素子を見出し
た場合、レーザーリペアなどの手段で切り離す。

【００５１】さらに、本実施の形態では、電子源素子３
０１Ａと電子源素子３０１Ｂとを、それぞれ別の列電極
に、抵抗３０５を介して接続するようにしてもよい。本
実施の形態でも、前記実施の形態と同様、１画素（また
は、カラー表示の場合は１サブ画素）が完全に非点灯に
なる「完全点欠陥」を防止でき、これにより、点欠陥を
防止できるので、歩留まりを向上させることが可能とな
る。また、本実施の形態の画像表示装置によれば、配線
抵抗３０５のバラツキや駆動回路の特性バラツキが、輝
度や放出電流量の面内バラツキに与える影響を低減する
ことができるので、製造が容易になり、製造コストを低
減することが可能となる。

【００５２】[実施の形態５]図１６は、本発明の実施の
形態５のマトリクス構成の概略構成を示す図である。本
実施の形態では、電子源板の構成は実施の形態４と同じ
である。但し、駆動回路内、あるいは駆動回路と基板１
４との接続部分内にスイッチ６０２が形成されている。
スイッチ６０２は、ヒューズのようにいったん切断した
ら切断したままの状態に有るものでも良いし、あるいは
アナログスイッチのように電気的に接続・非接続を切り
替えできるものでもよい。本実施の形態では、スイッチ
６０２により不良電子源素子が接続されてる行電極３１
０を駆動回路から切り離す。行電極（３１０Ａ，３１０
Ｂ）のいずれについても不良電子源素子が無い場合に
は、どちらか一方のスイッチ６０２を切断する。例え
ば、２行２列目の画素内の電子源３０１Ａが不良電子源
素子で有った場合には、図１６のようなスイッチ設定に
すればよい。このようにすると、駆動回路には電子源素
子のみが接続されることになるので、欠陥のない画像を
表示できる。

【００５３】なお、図１６では、行電極（３１０Ａ，３
１０Ｂ）と電子源素子（３０１Ａ，３０１Ｂ）との結線
を画素抵抗３０５を介して行っているが、抵抗の代わり
に接続配線を介して接続しても良い。また、図１６で
は、スイッチ６０２が駆動回路内、あるいは駆動回路と
電子源板との接続部分内にスイッチ６０２が形成されて
いるように記したが、スイッチ６０２を基板１４上に形
成して、そのスイッチを切断しても同様の効果が得られ
ることは言うまでもない。駆動回路内でスイッチ６０２
を形成すると、回路的にスイッチの切替が可能なので、
容易に欠陥修復が行えるという利点がある。本実施の形
態でも、前記実施の形態と同様、１画素（または、カラ
ー表示の場合は１サブ画素）が完全に非点灯になる「完
全点欠陥」を防止でき、これにより、点欠陥を防止でき
るので、歩留まりを向上させることが可能となる。ま
た、本実施の形態の画像表示装置によれば、配線抵抗３
０５のバラツキや駆動回路の特性バラツキが、輝度や放
出電流量の面内バラツキに与える影響を低減することが
できるので、製造が容易になり、製造コストを低減する
ことが可能となる。

【００５４】また、前記各実施の形態では、全ての電子
源素子３０１に画素抵抗３０５を接続した実施の形態に
ついて説明したが、製造歩留まりが極端に下がらない範
囲で、画素抵抗３０５が接続されていない電子源素子３
０１がいくつかあってもよい。さらに、以上の実施の形
態では、１画素に２個の電子源素子３０１を設けた例を
示したが、１画素に３個あるいは４個以上を設けてもよ
いことは言うまでもない。１画素に３個の電子源素子を
設けると、そのうち１個が不良となった場合で、定電圧
駆動の場合でも、正規の輝度の２／３の輝度が得られる
ため、不良電子源素子の影響が一層小さくなる。

【００５５】また、前記各実施の形態では、加速層とし
て絶縁層を用いるＭＩＭ型薄膜電子源素子を用いた例に
ついて説明したが、本発明はこれに限定されるものでは
なく、電極として半導体を用いたＭＯＳ型トンネル電子
源に対しても有効である。あるいは、加速層にポーラス
シリコンを用いる、電極−ポーラスシリコン−電極の構
成とした電子源を用いてもよい。この電子源は、例え
ば、Journal of Vacuum Science and Technololgy、
B、Vol.17、 No.3、 pp.1076〜1079 (1999)に述べられ
ている。以上、本発明者によってなされた発明を、前記
実施の形態に基づき具体的に説明したが、本発明は、前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。

【００５６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。（１）本発明の画像表示装置によれば、１画素、あるい
はカラー表示の場合は１サブ画素が完全に非点灯になる
「完全点欠陥」を防止できるので、歩留まりを向上させ
ることが可能となる。（２）本発明の画像表示装置によれば、点欠陥を防止で
きるので、歩留まりを向上させることが可能となる。

【図面の簡単な説明】

【図１】本発明の画像表示装置の薄膜電子源マトリクス
の一例の概略構成を示す図である。

【図２】本発明の実施の形態１の電子源板の薄膜電子源
マトリクスの一部の構成を示す平面図である。

【図３】本発明の実施の形態１の電子源板と蛍光表示板
との位置関係を示す平面図である。

【図４】本発明の実施の形態１の画像表示装置の構成を
示す要部断面図である。

【図５】本発明の実施の形態１の電子源板の薄膜電子源
マトリクスの製造方法を説明するための図である。

【図６】本発明の実施の形態１の画素抵抗の他の形状を
示す図である。

【図７】本発明の実施の形態１の表示パネルに、駆動回
路を接続した状態を示す結線図である。

【図８】図７に示す各駆動回路から出力される駆動電圧
の波形の一例を示すタイミングチャートである。

【図９】本発明の実施の形態２の電子源板の薄膜電子源
マトリクスの一薄膜型電子源素子の構成を示す図であ
る。

【図１０】本発明の実施の形態２の電子源板の薄膜電子
源マトリクスの製造方法を説明するための図である。

【図１１】本発明の実施の形態３の電子源板の薄膜電子
源マトリクスの概略構成を示す図である。

【図１２】本発明の実施の形態３の電子源板の薄膜電子
源マトリクスの平面図である。

【図１３】本発明の実施の形態３の一薄膜型電子源素子
の要部断面構造を示す断面図である。

【図１４】本発明の実施の形態４の電子源板の薄膜電子
源マトリクスの概略構成を示す図である。

【図１５】本発明の実施の形態４の電子源板の薄膜電子
源マトリクスの一部の構成を示す平面図である。

【図１６】本発明の実施の形態５の電子源板の薄膜電子
源マトリクスの概略構成を示す図である。

【図１７】薄膜電子源の動作原理を説明するための図で
ある。

【図１８】従来の薄膜電子源マトリクスの概略構成を示
す図である。

【図１９】従来の画像表示装置の画素構造を示す平面図
である。

【符号の説明】

１０…空間部、１１…上部電極、１２…絶縁層、１３…
下部電極、１４，１１０…基板、１５…保護絶縁層、３
２…上部電極バスライン、３３…上部電極バスライン下
地膜、３５…電子放出部、４１…行電極駆動回路、４２
…列電極駆動回路、４３…加速電圧源、６０…スペー
サ、１１４Ａ…赤色蛍光体、１１４Ｂ…緑色蛍光体、１
１４Ｃ…青色蛍光体、１２０…ブラックマトリクス、１
２２…メタルバック膜、３０１，３０１Ａ，３０１Ｂ，
４６１，４６２…薄膜型電子源素子、３０５…画素抵
抗、３０６…画素抵抗絶縁層、３１０，３１０Ａ，３１
０Ｂ…行電極、３１１…列電極、３１５…行電極絶縁
層、５０１，５０２…レジスト、６０２…スイッチ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者楠敏明茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内Ｆターム(参考） 5C031 DD17 5C036 EE08 EE14 EE19 EF01 EF06 EF09 EG12 EG46 EH26 5C094 AA03 AA55 BA32 BA84 CA19 CA24 DA03 EB05

Claims

【特許請求の範囲】

【請求項１】下部電極と、電子加速層と、上部電極と
がこの順番に積層された構造を有し、前記上部電極に正
極性の電圧を印加した際に、前記上部電極表面から電子
を放出する複数個の電子源素子と、前記複数個の電子源素子の前記下部電極に駆動電圧を印
加する複数の第１の電極と、前記複数個の電子源素子の前記上部電極に駆動電圧を印
加する複数の第２の電極とを有する第１の基板と、蛍光体を有する第２の基板とを備え、前記第１の基板と
前記第２の基板との間の空間が真空雰囲気とされる表示
素子を備える画像表示表示装置であって、前記表示素子は、複数個の画素を有し、前記複数個の画素の少なくとも１つは、ｎ（ｎ≧２）個
の前記電子源素子で構成され、かつ、前記ｎ個の電子源
素子は、前記下部電極が抵抗素子を介して前記複数の第
１の電極のいずれかに電気的に接続される構造、および
前記上部電極が抵抗素子を介して前記複数の第２の電極
のいずれかに電気的に接続される構造の少なくとも一方
の構造を有することを特徴とする画像表示装置。
【請求項２】下部電極と、電子加速層と、上部電極と
がこの順番に積層された構造を有し、前記上部電極に正
極性の電圧を印加した際に、前記上部電極表面から電子
を放出する複数個の電子源素子と、前記複数個の電子源素子の前記下部電極に駆動電圧を印
加する複数の第１の電極と、前記複数個の電子源素子の前記上部電極に駆動電圧を印
加する複数の第２の電極とを有する第１の基板と、蛍光体を有する第２の基板とを備え、前記第１の基板と
前記第２の基板との間の空間が真空雰囲気とされる表示
素子を備える画像表示表示装置であって、前記表示素子は、複数個の画素を有し、前記複数個の画素の少なくとも１つは、ｎ（ｎ≧２）個
の前記電子源素子で構成され、かつ、前記ｎ個の電子源
素子は、前記下部電極が接続配線を介して前記複数の第
１の電極のいずれかに電気的に接続される構造、および
前記上部電極が接続配線を介して前記複数の第２の電極
のいずれかに電気的に接続される構造の少なくとも一方
の構造を有することを特徴とする画像表示装置。
【請求項３】前記第１の電極および第２の電極の少な
くとも１つは、前記１画素に対して複数本形成されてい
ることを特徴とする請求項１または請求項２に記載の画
像表示装置。
【請求項４】前記１画素に対して、複数本形成された
前記第１の電極、あるいは、第２の電極のうちいずれか
１本を、駆動手段から電気的に切断したことを特徴とす
る請求項３に記載の画像表示装置。
【請求項５】前記複数個の画素のすべては、前記ｎ個
の電子源素子で構成され、前記すべての画素に対して、複数本形成された前記第１
の電極、あるいは、第２の電極のうちいずれか１本を、
駆動手段から電気的に切断したことを特徴とする請求項
３に記載の画像表示装置。