JP2004163705A - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP2004163705A JP2004163705A JP2002330211A JP2002330211A JP2004163705A JP 2004163705 A JP2004163705 A JP 2004163705A JP 2002330211 A JP2002330211 A JP 2002330211A JP 2002330211 A JP2002330211 A JP 2002330211A JP 2004163705 A JP2004163705 A JP 2004163705A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- voltage
- display device
- image display
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】加速電極を抵抗を介して高電圧回路に接続する。
【効果】真空放電の発生を低減する。
【選択図】図1
Description
【発明の属する技術分野】
本発明は、マトリクス状に配置した電子放出素子と蛍光体とを用いて画像を表示する画像表示装置に関する。
【0002】
【従来の技術】
フィールドエミッション・ディスプレイ(以下「FED」という)とは,互いに直交する電極群の交点を画素とし、各画素に電子放出素子を設け,各電子放出素子への印加電圧またはパルス幅を調整することによって放出電子量を調整し,その放出電子を真空中で加速した後,蛍光体に照射し、照射した部分の蛍光体を発光させるものである。電子放出素子として,電界放射型陰極を用いるもの,MIM(Metal−Insulator−Metal)型電子源を用いるもの,カーボンナノチューブ陰極を用いるもの,ダイヤモンド陰極を用いるもの,表面伝導電子放出素子を用いるもの,弾道型面電子源を用いるものなどがある。このように,本明細書においてはフィールドエミッション・ディスプレイ(FED)を広義の意味で用いる。すなわち,電界放出型陰極を用いたもののみではなく,電子放出素子と蛍光体とを組み合わせた電子線励起型平面ディスプレイの総称として用いる。
【0003】
図2に示すように,FEDでは電子放出素子を配置した陰極板601と蛍光体を形成した蛍光板602とを,対向配置した構成である。電子放出素子301から放出した電子が蛍光板に到達し蛍光体を励起・発光させるために,陰極板と蛍光板との間の空間を真空に保つ。外部からの大気圧に耐えるために陰極板と蛍光板との間にスペーサ(支柱)60を挿入する。
【0004】
蛍光板602は加速電極122を有し,加速電極122には3KV〜10KV程度の高電圧を印加する。電子放出素子301から放出された電子はこの高電圧で加速されたのち蛍光体に照射し,蛍光体を励起発光させる。
【0005】
【発明が解決しようとする課題】
前述の通り蛍光面には3KV〜10KVという高電圧が印加されるため,時としてアーク放電やスパーク放電が発生し,画像表示中に意図しない発光が発生して画質を劣化させたり,陰極の駆動回路にアーク放電の放電電流が流れることにより陰極駆動回路を破壊させたりする問題があった。
【0006】
本発明は,蛍光板に印加される高電圧に起因するアーク放電などの意図しない電流の発生を防ぐ方法を提供する。
【0007】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
【0008】
複数個の電子放出素子を有する第1の基板と,蛍光体と加速電極とを有する第2の基板とを有する表示パネルと,前記加速電極への電圧供給手段を有する画像表示装置であって,前記加速電極への印加電圧は3KV以上であり,前記加速電極と前記電圧供給手段との間に抵抗を挿入したことを特徴とする。
【0009】
複数個の電子放出素子を有する第1の基板と,蛍光体と加速電極とを有する第2の基板とを有する表示パネルと,前記加速電極への電圧供給手段を有する画像表示装置であって,前記加速電極への印加電圧は3KV以上であり,前記電圧供給手段は複数の制限電流値を有することを特徴とする。
【0010】
真空中での高電圧電極間で発生するアーク放電,あるいはスパーク放電をここでは総称して真空放電と呼ぶことにする。
【0011】
真空放電のメカニズムを図3を用いて説明する。真空放電のメカニズムは,高電圧電極間の静電容量Cgおよび高電圧発生回路系の静電容量Csとに蓄えられた静電エネルギーが開放されることにより発生することが知られている。そして,真空放電の発生時間(通常5〜50ns程度)に比べて高電圧電極間の電圧変化の時定数が短い場合に真空放電が発生しやすいことがJournal of Applied Physics, vol. 46, No. 9, pp. 3789 〜3799 (1975年) に記載されている。
【0012】
そこで,本発明では,フィールド・エミッション・ディスプレイにおいて,図4に示したように高電圧印加経路に抵抗(抵抗値R)を挿入して時定数R(Cg+Cs)を真空放電の発生時間(通常5〜50ns程度)よりも遅くすることにより真空放電の発生を抑制できることを見出した。
【0013】
また,FEDにおいて,パネル製造後に初めて高電圧を印加する場合,またはFEDに画像を点灯させるために電源を印加する起動時に,真空放電の発生頻度が高いことをわれわれは見出した。これはコンディショニング効果に起因すると考えられる。すなわち,真空放電は電極表面の微小突起や,微粒子の存在が放電を発生しやすくなる。そこでいったん真空放電を発生させると次からは放電がおきにくくなること(コンディショニング効果)が知られている。しかし,FEDの場合,真空放電の発生により陰極素子が破壊されることがあるため,放電発生によるコンディショニング効果を利用することが困難であった。
【0014】
本発明では,パネル製造後に初めて高電圧を印加する場合,またはFEDに画像を点灯させるために電源を印加する起動時に,高電圧回路の出力電流を制限することで,真空放電の電流を制限する。これにより陰極素子に加わる電力が制限されるので,素子破壊を防げる。例えば,典型的な例では高電圧回路の出力電流を10μA以下に制限する。電圧7KVの場合,真空放電が発生しうるエネルギーは高々70mWに制限されるので,陰極素子の破壊には至らない。更に好ましい例では,出力電流を1μA以下に制限し,真空放電が発生しうるエネルギーを高々7mWに制限する。
【0015】
【発明の実施の形態】
以下、本発明に係る画像表示装置を図面に示した幾つかの実施例による発明の実施の形態を参照して更に詳細に説明する。
【0016】
<実施例1>
本発明を用いた第1の実施例を述べる。
【0017】
この実施例では電子放出素子301として薄膜電子源を用いる。さらに具体的にはMIM(Metal−Insulator−Metal, 金属−絶縁体−金属)電子源を用いる。
【0018】
図5は,本実施例で用いる表示パネルの平面図である。図6は図5のA−B間の断面図である。
【0019】
陰極板601,蛍光板602,枠部材603とで囲まれた内部が真空になっている。真空領域には大気圧に抗するためにスペーサ60が配置されている。スペーサ60の形状,個数,配置は任意である。陰極板601上には走査電極310が水平方向に配置され,データ電極311がそれと直交して配置されている。走査電極310とデータ電極311との交点が画素に対応する。ここで画素とは,カラー画像表示装置の場合にはサブ画素に対応するものである。
【0020】
図5では走査電極310の本数が12本しか記載していないが,実際のディスプレイでは数100本から数千本ある。データ電極311についても同様である。
【0021】
走査電極310とデータ電極311との交点には電子放出素子301が配置されている。
【0022】
図7は,図5の中の陰極板601の一部を示した平面図である。真空中に電子を放出する電子放出領域35と上部電極11以外の場所は,ほぼ全て共通電極420で覆われている。スペーサ60の底面は共通電極420に接している。走査電極310と上部電極バスライン32(本実施例ではデータ電極311と兼ねている)は共通電極に覆われて平面図には現れないので,点線で示してある。
【0023】
本実施例では電子放出素子301として薄膜電子源を用いている。走査電極310と上部電極バスライン32とが交差する領域に電子放出領域35(点線で囲んだ領域)があり,この領域から電子が放出される。
【0024】
図8は,本実施例で用いる表示パネルの断面図である。図8(a)は図7のA−B線に沿った断面図,図8(b)は図7のC−D線に沿った断面図である。
【0025】
陰極板601の構成は以下の通りである。
【0026】
ガラスなどの絶縁性の基板14上に,下部電極13,絶縁層12,上部電極11とで構成される薄膜電子源301(本実施例における電子放出素子301)が構成される。上部電極バスライン32は,上部電極バスライン下地膜33を介して上部電極11に電気的に接続されており,上部電極11への給電線として働く。また,本実施例では上部電極バスライン32はデータ電極311として働く。
【0027】
陰極板601上,電子放出素子301がマトリクス状に配置されている領域(陰極配置領域610と呼ぶ)は,層間絶縁膜410で覆われており,その上に共通電極420が形成されている。共通電極420は,共通電極膜A421と共通電極膜B422の積層膜で構成される。
【0028】
共通電極はアース電位に接続されている。スペーサ60は共通電極420に接しており,蛍光板602の加速電極122からスペーサ60を介して流れる電流を流す働きと,スペーサ60に帯電した電荷を流す働きをする。
【0029】
なお,図8では高さ方向の縮尺は任意である。すなわち,下部電極13や上部電極バスライン32などは数μm以下の厚さであるが,基板14と面板110との距離は1〜3mm程度の長さである。
【0030】
陰極板601の作成方法を図9を用いて説明する。図9は基板14上に薄膜電子源を作製するプロセスを示したものである。図9には、図7、図8において走査電極310の一つとデータ電極311の一つとの交点に形成する一つの電子源エレメントのみを取り出して描いている。図9の右の列は平面図であり,図中のA−B線に沿う断面図を図9の左の列に示している。
【0031】
ガラスなどの絶縁性基板14上に,下部電極13用の材料として,Al合金を例えば300nmの膜厚に形成する。ここではAl−Nd合金を用いた。このAl合金膜の形成には,例えば,スパッタリング法や抵抗加熱蒸着法などを用いる。次に,このAl合金膜を,フォトリソグラフィによるレジスト形成と,それに続くエッチングとによりストライプ状に加工し下部電極13を形成する。ここで用いるレジストはエッチングに適したものであればよく,また,エッチングもウエットエッチング,ドライエッチングのいずれも可能である。これが,図9(a)の状態である。
【0032】
次に,レジストを塗布して紫外線で露光してパターニングし,図9(b)のレジストパターン501を形成する。レジストには、例えばキノンジアザイド系のポジ型レジストを用いる。次にレジストパターン501を付けたまま,陽極酸化を行い,保護層15を形成する。この陽極酸化は,本実施例では化成電圧100V程度とし,保護層15の膜厚を140nm程度とした。これが,図9(c)の状態である。
【0033】
レジストパターン501を剥離した後,レジストで被覆されていた下部電極13表面を陽極酸化して絶縁層12を形成する。本実施例では化成電圧を6Vに設定し,絶縁層膜厚を8nmとした。これが,図9(d)の状態である。
【0034】
絶縁層12が形成された領域が電子放出領域35になる。すなわち,保護層15に囲まれた領域が電子放出領域35である。
【0035】
次に,上部電極バスライン下地膜33と上部電極バスライン32を成膜した後,パターン化して上部電極バスライン32を形成する。上部電極バスライン32はデータ電極311の働きもする。これが図9(e)の状態である。本実施例では,上部電極バスライン下地膜33は膜厚10nm程度のタングステン膜,上部電極バスライン32は膜厚300nm程度のAl合金とした。バスライン32の材料にはAuなどを用いても良い。
【0036】
次に,層間絶縁膜410と共通電極膜A421とを成膜する(図9(f))。層間絶縁膜410と共通電極膜A421の材料は,同時にエッチングできる材料の組合せを用いると良い。例えば,層間絶縁膜410としてSi3N4を用い,共通電極膜A421としてタングステンやモリブデン,チタンなどを用いる。
【0037】
次に電子放出領域35およびその周辺の層間絶縁膜をエッチングにより開口する。次いで,エッチングにより上部電極バスライン32も開口する(図9(g))。エッチング条件を適切に設定することにより,層間絶縁膜410の開口よりも上部電極バスライン32の開口の方が大きくなるようにする。このように開口部を「ひさし状」に加工することにより,後の工程で上部電極の電子放出素子間分離が確実になる。
【0038】
図9(h)のパターンで上部電極バスライン下地膜33をエッチングし,絶縁層12を露出させる。最後に,上部電極11をスパッタなどで成膜する。上部電極材料のうち絶縁層12の上に成膜されたものは上部電極12として働く。一方,共通電極膜A421の上に成膜された上部電極材料は共通電極膜B422となる。これは共通電極420として働く。
【0039】
上部電極11には,膜厚10nm程度の導電性膜を用いる。本実施例では,イリジウム(Ir)と白金(Pt)と金(Au)の積層膜を,合計膜厚6nmで成膜した。
【0040】
前述の通り,層間絶縁膜410が「ひさし状」に形成されているため,各電子放出素子の上部電極11は共通電極420とは電気的に切り離される。したがって,上部電極11をエッチングなどによりパターン化する必要がない。このため,エッチング工程での薬剤による表面汚染が無く,電子放出素子301の電子放出特性の劣化が起こらない。
【0041】
上部電極11と上部電極バスライン32との電気的接続は,上部電極バスライン下地膜33を介して接続している。上部電極バスライン下地膜33は膜厚10nm程度と薄いため,薄い上部電極11でも確実に電気的接続が得られる。
【0042】
以上の工程で,図8の構成の陰極板601が得られる。
【0043】
蛍光板602の構成は以下の通りである。
【0044】
ガラスなど透光性の面板110にはブラックマトリクス120が形成され,さらに赤色蛍光体114A,緑色蛍光体114B,青色蛍光体114Cとが形成されている。さらに,加速電極122が形成されている。加速電極122は膜厚70nm〜100nm程度のアルミ膜で形成されており,薄膜電子源301から放出された電子は,加速電極122に印加された加速電圧で加速された後,加速電極122に入射すると,加速電極を透過して蛍光体114に衝突し,蛍光体を発光させる。
【0045】
蛍光板602の作成方法の詳細は,例えば特開2001−83907に記載されている。
【0046】
陰極板601と蛍光板602との間には,スペーサ60が適当な個数配置されている。図5に示したとおり,陰極板601と蛍光板602とは枠部材603をはさんで封着される。さらに,陰極板601と蛍光板602と枠部材603とで囲まれた空間60は真空に排気される。
【0047】
薄膜電子源は下部電極13,絶縁層12,上部電極11の3層で構成される。薄膜電子源の電子放出メカニズムを図10を用いて説明する。図10は薄膜電子源の上部電極と下部電極間に電圧を印加した時のエネルギーバンド図である。上部電極11と下部電極13との間に電圧を印加すると,絶縁層に高電界が印加され,トンネル現象により電子が絶縁層12の中を通過する。この電子は電界により加速されホットエレクトロンとなり,上部電極11に入る。上部電極11中での散乱により一部のホットエレクトロンは散乱され運動エネルギーが減少する。上部電極11の仕事関数よりも大きな運動エネルギーを有する電子は,真空10中に放出される。
【0048】
図1は、このようにして製作した表示パネル100の駆動回路への結線図である。走査電極310は走査電極駆動回路41へ結線し、データ電極311はデータ電極駆動回路42に結線する。加速電極122は抵抗130を経由して加速電極駆動回路43へ結線する。n番目の走査電極310Rnとm番目のデータ電極311Cmの交点のドットを(n, m)で表すことにする。
【0049】
抵抗130の抵抗値は以下のように設定した。例えば,対角寸法51cm(20インチ)の表示装置では表示面積は1240cm2である。加速電極122と陰極との間の距離を2mmに設定した場合,加速電極122と陰極との間の静電容量Cgは約550pFとなる。真空放電の発生時間(20程度)よりも充分長い時定数,例えば500nsとするには,抵抗130は900Ω以上に設定すればよい。本実施例では18KΩに設定した(時定数10μs)。
図11は、各駆動回路の発生電圧の波形を示す。図11には記されていないが、加速電極122には3〜6KV程度の電圧を常時印加する。
時刻t0ではいずれの電極も電圧ゼロであるので電子は放出されず、したがって、蛍光体114は発光しない。
時刻t1において、走査電極310R1にはVR1なる電圧の走査パルス750を、データ電極311C1、C2には+VC1なる電圧のデータパルス751を印加する。ドット(1,1)、(1, 2)の下部電極13と上部電極との間には(VC1−VR1)なる電圧が印加されるので、(VC1−VR1)を電子放出開始電圧以上に設定しておけば、この2つのドットの薄膜電子源からは電子が真空10中に放出される。本実施例ではVR1=−5V,VC1=4.5Vとした。放出された電子は加速電極122に印加された電圧により加速された後、蛍光体114に衝突し、蛍光体114を発光させる。
時刻t2において、走査電極310R2にVR1なる電圧を印加し、データ電極311C1にVC1なる電圧を印加すると、同様にドット(2, 1)が点灯する。このようにして、図11の電圧波形を印加すると、図1の斜線を施したドットのみが点灯する。
このようにして、データ電極311に印加する信号を変えることにより所望の画像または情報を表示することができる。また、データ電極311への印加電圧VC1の大きさを画像信号に合わせて適宜変えることにより、階調のある画像を表示することができる。
【0050】
図11に示したように,時刻t4において全ての走査電極310にVR2なる電圧を印加する。本実施例ではVR2=5Vとした。このとき全てのデータ電極311への印加電圧は0Vなので,薄膜電子源301には−VR2=−5Vの電圧が印加される。このように電子放出時とは逆極性の電圧(反転パルス754)を印加することにより薄膜電子源の寿命特性を向上できる。また,反転パルスを印加する期間(図11のt4〜t5,t8〜t9)としては,映像信号の垂直帰線期間を用いると,映像信号との整合性が良い。
【0051】
図1,図11での説明では,簡単のため3×3ドットの例を用いて説明したが,実際の画像表示装置では走査電極数が数100〜数千本,データ電極数も数100〜数千本ある。
【0052】
抵抗130の値Rを大きくすると真空放電を低減する効果はあるが,Rを大きくしすぎると,抵抗130による電圧降下により表示装置の輝度(明るさ)が減少してしまう。
【0053】
図12は,このように製作した表示パネルにおいて,抵抗130の値Rを変化させた際,その表示パネルの輝度がどのように変化するかを測定した結果である。この表示パネルでは,加速電極122に流れる電流は瞬間値で20μAである。また測定時は,加速電極122には4KVの電圧を印加した。抵抗130を結線しない場合をR=1Ωとした。R=1ΩからR=100MΩの範囲で輝度は実質的に同じである。ただし,Rを500MΩとすると,輝度は減少してしまう。これがRの値を決定する。
<実施例2>
本発明を用いた第2の実施の形態を説明する。本実施例で用いる表示パネルの構造,駆動回路の結線方法,陰極を動作させるための駆動回路波形は第1の実施例と同じである。
【0054】
図13は,表示パネルを製作後,初回に加速電極駆動回路43の出力電圧を印加する際の,加速電極駆動回路43への出力電圧および電流の時間シーケンスを示す図である。加速電極駆動回路43の出力電流を1μA程度に制限した状態で徐々に電圧を印加し,最終印加電圧Vaに達する。最終印加電圧Vaは3KV〜8KV程度である。
【0055】
出力電流を1μAに制限した状態で1時間程度維持した後,最終的な出力電流上限値に設定する。最終的な出力電流上限値は,陰極板からの放出電流密度Jeおよび表示パネルの表示面積Sとの積Je×Sから適正値に設定される。
【0056】
図14は,本実施例による画像表示装置を点灯する,すなわち画像を表示する状態にする際(以下「起動時」と呼ぶ)の,加速電極駆動回路43への出力電圧および電流の時間シーケンスを示す図である。一定期間,加速電極駆動回路43の出力電流を1μA程度に制限した状態で電圧を印加した(「電流制限状態」)後,最終的な出力電流上限値に設定する。電流制限期間の長さは通常,1秒〜10秒で十分な効果が得られる。
【0057】
上記のような加速電極駆動回路43の動作シーケンスを実現する一つの手法は,加速電極駆動回路43に複数個との制限電流値を持たせることである。例として2種の制限電流値Ia1とIa2(Ia1>Ia2)とを有する場合を述べる。例えば対角51cm(20インチ)の画像表示装置の場合,通常の画像表示時に加速電極122に流れる電流は,数mA〜数10mAである。したがって,Ia1=100mAとする。一方,Ia2を例えば1μAに設定する。画像表示装置の起動後,電流制限期間は加速電極駆動回路43の制限電流値をIa2にし,電流制限期間を終了した後,制限電流値をIa1に切り替える。このようにして,上述の動作が実現できる。
【0058】
以上の実施例では,電子放出素子301として薄膜電子源を用いた場合を記したが,本発明が電子放出素子としてその他の電子源を用いた場合も有効であることは言うまでもない。
【0059】
【発明の効果】
以上のように,本発明によれば,アーク放電やスパーク放電などの真空放電の発生を大幅に低減することが出来る。
【図面の簡単な説明】
【図1】本発明に係る画像表示装置の結線方法を説明するための図。
【図2】フィールドエミッション・ディスプレイの断面を示す模式図。
【図3】真空放電の発生機構を説明するための示す模式図。
【図4】真空放電の防止方法を説明するための図。
【図5】本発明に係る画像表示装置の第1の実施例の表示パネルの構造を説明するための平面図。
【図6】本発明に係る画像表示装置の第1の実施例の表示パネルの構造を説明するための断面図。
【図7】本発明に係る画像表示装置の第1の実施例の陰極板の一部を示す平面図。
【図8】本発明に係る画像表示装置の第1の実施例の陰極板の一部を示す断面図。
【図9】本発明に係る画像表示装置の第1の実施例の陰極板の作成プロセスを説明するための図。
【図10】本発明に係る画像表示装置の第1の実施例の電子放出素子の電子放出機構を説明するための図。
【図11】本発明に係る画像表示装置の第1の実施例の駆動方法を示す図。
【図12】抵抗の値を変化させたときの表示パネルの輝度を測定した結果を示す図。
【図13】表示パネルを製作後,初回に加速電極に電圧を印加する手順を示す図。
【図14】画像表示装置の起動直後に,加速電極に電圧を印加する手順を示す図。
【符号の説明】
11・・・上部電極,12…絶縁層、13…下部電極、14…基板、32・・・上部電極バスライン,41…走査駆動回路、42…データ駆動回路、43…加速電極駆動回路、60・・・スペーサ,100・・・表示パネル,110…面板、114…蛍光体、120…ブラックマトリクス、122…加速電極、130・・・抵抗,301…電子放出素子,310・・・走査電極,311・・・データ電極,601・・・陰極板,602・・・蛍光板,603・・・枠部材,750・・・走査パルス,751・・・データパルス,754・・・反転パルス。
Claims (7)
- 複数個の電子放出素子を有する第1の基板と,蛍光体と加速電極とを有する第2の基板とを有する表示パネルと,前記加速電極への電圧供給手段を有する画像表示装置であって,前記加速電極への印加電圧は3KV以上であり,前記加速電極と前記電圧供給手段との間に抵抗を挿入したことを特徴とする画像表示装置。
- 前記第1の基板上の全ての電極と,前記加速電極との間の静電容量をCgとし,前記抵抗をRとすると,R×Cg積が500ナノ秒よりも大きくなるように抵抗値Rを設定することを特徴とする請求項1記載の画像表示装置。
- 複数個の電子放出素子を有する第1の基板と,蛍光体と加速電極とを有する第2の基板とを有する表示パネルと,前記加速電極への電圧供給手段を有する画像表示装置であって,前記加速電極への印加電圧は3KV以上であり,前記電圧供給手段は複数の制限電流値を有することを特徴とする画像表示装置。
- 画像表示装置の起動後,制限電流期間の期間は,前記電圧供給手段の制限電流値を前記複数の制限電流値のうち最大値ではない値に設定することを特徴とする請求項3記載の画像表示装置。
- 前記制限電流期間は10秒以下であることを特徴とする請求項4記載の画像表示装置。
- 前記複数の制限電流値のうち少なくとも一つは10マイクロ・アンペア以下であることを特徴とする請求項3記載の画像表示装置。
- 前記抵抗は10KΩ以上であることを特徴とする請求項1記載の画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002330211A JP2004163705A (ja) | 2002-11-14 | 2002-11-14 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002330211A JP2004163705A (ja) | 2002-11-14 | 2002-11-14 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004163705A true JP2004163705A (ja) | 2004-06-10 |
JP2004163705A5 JP2004163705A5 (ja) | 2005-12-22 |
Family
ID=32807959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002330211A Pending JP2004163705A (ja) | 2002-11-14 | 2002-11-14 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004163705A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006209991A (ja) * | 2005-01-25 | 2006-08-10 | Canon Inc | 電子線装置 |
-
2002
- 2002-11-14 JP JP2002330211A patent/JP2004163705A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006209991A (ja) * | 2005-01-25 | 2006-08-10 | Canon Inc | 電子線装置 |
JP4522275B2 (ja) * | 2005-01-25 | 2010-08-11 | キヤノン株式会社 | 電子線装置及びそれを用いた表示パネル |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3727894B2 (ja) | 電界放出型電子源 | |
JP3878365B2 (ja) | 画像表示装置および画像表示装置の製造方法 | |
JPH08505259A (ja) | フラットな電界放出カソードを用いたトライオード構造のフラットパネルディスプレイ | |
JP2001043817A (ja) | 電界放出表示装置 | |
JP2001297723A (ja) | ディスプレイ | |
US20080309592A1 (en) | Electron source and image-display apparatus | |
JP4848779B2 (ja) | 画像表示装置 | |
JP3460707B2 (ja) | 電子放出装置及びその駆動方法 | |
JP2004163705A (ja) | 画像表示装置 | |
JP4211323B2 (ja) | 画像表示装置およびその駆動方法 | |
KR20070028000A (ko) | 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스 | |
JP2009009819A (ja) | 画像表示装置 | |
JP3158923B2 (ja) | 表示装置 | |
JP3606513B2 (ja) | 画像表示装置 | |
JP3964600B2 (ja) | 電界放出型表示装置 | |
JP4899574B2 (ja) | 画像表示装置 | |
JP3899741B2 (ja) | 画像表示装置の駆動方法 | |
US7005807B1 (en) | Negative voltage driving of a carbon nanotube field emissive display | |
JP2004087158A (ja) | 表示装置 | |
US8933864B1 (en) | Passive matrix phosphor based cold cathode display | |
JP2795184B2 (ja) | 表示装置 | |
JP2008076588A (ja) | 画像表示装置 | |
JP2001167720A (ja) | 平面ディスプレイ | |
JP3719604B2 (ja) | 電子放出源およびディスプレイ装置 | |
KR100739148B1 (ko) | 표면 전도형 전자방출 표시소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051108 |
|
A621 | Written request for application examination |
Effective date: 20051108 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD01 | Notification of change of attorney |
Effective date: 20060420 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090217 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |