JP2003303831A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003303831A JP2003303831A JP2002105383A JP2002105383A JP2003303831A JP 2003303831 A JP2003303831 A JP 2003303831A JP 2002105383 A JP2002105383 A JP 2002105383A JP 2002105383 A JP2002105383 A JP 2002105383A JP 2003303831 A JP2003303831 A JP 2003303831A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gettering
- semiconductor layer
- channel
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 良質な結晶性を示す半導体領域を用いて薄膜
トランジスタを作製し、良好な特性を有する半導体装置
を提供する。 【解決手段】 本発明の半導体装置は、チャネル形成領
域、ソース領域、およびドレイン領域を含む結晶質領域
を備えた半導体層と、チャネル形成領域の導電性を制御
するゲート電極１２０５ａと、ゲート電極１２０５ａ〜
１２０５ｄと半導体層との間に設けられたゲート絶縁膜
とを有する薄膜トランジスタを備えている。上記の半導
体層は、希ガス元素がドープされたゲッタリング領域１
２０３ａ〜１２０３ｄ、１２０４ａ〜１２０４ｄを含ん
でいる。
トランジスタを作製し、良好な特性を有する半導体装置
を提供する。 【解決手段】 本発明の半導体装置は、チャネル形成領
域、ソース領域、およびドレイン領域を含む結晶質領域
を備えた半導体層と、チャネル形成領域の導電性を制御
するゲート電極１２０５ａと、ゲート電極１２０５ａ〜
１２０５ｄと半導体層との間に設けられたゲート絶縁膜
とを有する薄膜トランジスタを備えている。上記の半導
体層は、希ガス元素がドープされたゲッタリング領域１
２０３ａ〜１２０３ｄ、１２０４ａ〜１２０４ｄを含ん
でいる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（Thin Film Transistor: ＴＦＴ）を備えた半導体装置
およびその製造方法に関する。更に詳しく言えば、非晶
質半導体膜を結晶化することによって作製した結晶性領
域をチャネル形成領域等として有する薄膜トランジスタ
を備えた半導体装置およびその製造方法に関する。本発
明は、特に、アクティブマトリクス型の液晶表示装置や
有機ＥＬ表示装置、密着型イメージセンサー、三次元Ｉ
Ｃなどに好適に利用される。
（Thin Film Transistor: ＴＦＴ）を備えた半導体装置
およびその製造方法に関する。更に詳しく言えば、非晶
質半導体膜を結晶化することによって作製した結晶性領
域をチャネル形成領域等として有する薄膜トランジスタ
を備えた半導体装置およびその製造方法に関する。本発
明は、特に、アクティブマトリクス型の液晶表示装置や
有機ＥＬ表示装置、密着型イメージセンサー、三次元Ｉ
Ｃなどに好適に利用される。
【０００２】
【従来の技術】近年、大型で高解像度の液晶表示装置や
有機ＥＬ表示装置、高速で高解像度の密着型イメージセ
ンサー、三次元ＩＣなどへの実現に向けて、ガラス等の
絶縁基板上や、絶縁膜上に高性能な半導体素子を形成す
る試みがなされている。特に、同一基板上に画素部と駆
動回路が設けられた液晶表示装置はパーソナルコンピュ
ータ（ＰＣ）向けのモニターとしてだけでなく、一般家
庭の中に進出し始めている。例えば、ＣＲＴ（Cathode-
ray Tube）の代わりにテレビジョンとして液晶ディスプ
レイが、また、娯楽として映画を観たりゲームをしたり
するためのフロントプロジェクタが、一般家庭に導入さ
れるようになり、液晶表示装置の市場規模はかなりの勢
いで大きくなってきている。更に、ガラス基板上にメモ
リ回路やクロック発生回路等のロジック回路を内蔵した
システムオンパネルの開発もさかんに進められている。
有機ＥＬ表示装置、高速で高解像度の密着型イメージセ
ンサー、三次元ＩＣなどへの実現に向けて、ガラス等の
絶縁基板上や、絶縁膜上に高性能な半導体素子を形成す
る試みがなされている。特に、同一基板上に画素部と駆
動回路が設けられた液晶表示装置はパーソナルコンピュ
ータ（ＰＣ）向けのモニターとしてだけでなく、一般家
庭の中に進出し始めている。例えば、ＣＲＴ（Cathode-
ray Tube）の代わりにテレビジョンとして液晶ディスプ
レイが、また、娯楽として映画を観たりゲームをしたり
するためのフロントプロジェクタが、一般家庭に導入さ
れるようになり、液晶表示装置の市場規模はかなりの勢
いで大きくなってきている。更に、ガラス基板上にメモ
リ回路やクロック発生回路等のロジック回路を内蔵した
システムオンパネルの開発もさかんに進められている。
【０００３】高解像度な画像表示を行うために画素に書
き込む情報量が増え、更にその情報は短時間で書き込ま
れなければ、高精細な表示のための膨大な情報量を有す
る画像を動画表示したりすることは不可能である。そこ
で、駆動回路に用いられるＴＦＴには、高速動作が求め
られている。高速動作を可能にするためには、高い電界
効果移動度を得られる良質な結晶性を有する結晶質半導
体膜を用いてＴＦＴを実現することが求められている。
き込む情報量が増え、更にその情報は短時間で書き込ま
れなければ、高精細な表示のための膨大な情報量を有す
る画像を動画表示したりすることは不可能である。そこ
で、駆動回路に用いられるＴＦＴには、高速動作が求め
られている。高速動作を可能にするためには、高い電界
効果移動度を得られる良質な結晶性を有する結晶質半導
体膜を用いてＴＦＴを実現することが求められている。
【０００４】ガラス基板上に良好な結晶質半導体膜を得
る方法として、本発明者らは、非晶質半導体膜に結晶化
を促進する作用を有する金属元素を添加した後、加熱処
理を施すことにより、従来より低温・短時間の加熱処理
で、結晶の配向性が揃った良好な半導体膜が得られる技
術を開発している。
る方法として、本発明者らは、非晶質半導体膜に結晶化
を促進する作用を有する金属元素を添加した後、加熱処
理を施すことにより、従来より低温・短時間の加熱処理
で、結晶の配向性が揃った良好な半導体膜が得られる技
術を開発している。
【０００５】しかし、触媒元素を用いて得られた結晶質
ケイ素膜をそのまま半導体層として用いて作製されたＴ
ＦＴには、オフ電流が突発的に増加してしまうという問
題がある。触媒元素が半導体膜中で不規則に偏析するこ
と、特に結晶粒界においてこの偏析が顕著に確認され、
この触媒元素の偏析が、電流の逃げ道（リークパス）と
なり、これが原因でオフ電流の突発的な増加を引き起こ
しているのではないかと考えられる。そこで、結晶質ケ
イ素膜の作製工程の後、触媒元素を半導体膜中から移動
させて、半導体膜中の触媒元素濃度を低減させる必要が
ある。以後、この触媒元素を取り除く工程をゲッタリン
グ工程と称する。
ケイ素膜をそのまま半導体層として用いて作製されたＴ
ＦＴには、オフ電流が突発的に増加してしまうという問
題がある。触媒元素が半導体膜中で不規則に偏析するこ
と、特に結晶粒界においてこの偏析が顕著に確認され、
この触媒元素の偏析が、電流の逃げ道（リークパス）と
なり、これが原因でオフ電流の突発的な増加を引き起こ
しているのではないかと考えられる。そこで、結晶質ケ
イ素膜の作製工程の後、触媒元素を半導体膜中から移動
させて、半導体膜中の触媒元素濃度を低減させる必要が
ある。以後、この触媒元素を取り除く工程をゲッタリン
グ工程と称する。
【０００６】このゲッタリング工程に関しては、様々な
方法が提案されている。特開平１０−２７０３６３号公
報では、触媒元素によって結晶化されたケイ素に対し
て、その一部にリンなど５族Ｂ（リン等）の元素を選択
的に導入し、加熱処理を行うことで、５族Ｂの元素が導
入された領域に触媒元素を移動（ゲッタリング）させる
技術が開示されている。この技術によれば、５族Ｂ元素
が導入された領域以外の領域（すなわち触媒元素がゲッ
タリングによって低濃度化した領域）を使用して半導体
装置の活性領域が形成されている。
方法が提案されている。特開平１０−２７０３６３号公
報では、触媒元素によって結晶化されたケイ素に対し
て、その一部にリンなど５族Ｂ（リン等）の元素を選択
的に導入し、加熱処理を行うことで、５族Ｂの元素が導
入された領域に触媒元素を移動（ゲッタリング）させる
技術が開示されている。この技術によれば、５族Ｂ元素
が導入された領域以外の領域（すなわち触媒元素がゲッ
タリングによって低濃度化した領域）を使用して半導体
装置の活性領域が形成されている。
【０００７】また、特開平１１−４０４９９号公報は、
５族Ｂ元素が選択的に導入された領域に対してレーザ光
などの強光照射を行い、その後に加熱処理を行うこと
で、より触媒元素をゲッタリングする効果を高める技術
が開示している。
５族Ｂ元素が選択的に導入された領域に対してレーザ光
などの強光照射を行い、その後に加熱処理を行うこと
で、より触媒元素をゲッタリングする効果を高める技術
が開示している。
【０００８】更に、特開平１１−５４７６０号公報は、
５族Ｂ元素に加えて３族Ｂ元素（ボロン等）も導入する
ことにより、触媒元素に対するゲッタリング効果を高め
る技術を開示している。
５族Ｂ元素に加えて３族Ｂ元素（ボロン等）も導入する
ことにより、触媒元素に対するゲッタリング効果を高め
る技術を開示している。
【０００９】
【発明が解決しようとする課題】従来のゲッタリング工
程における第１の問題点は、ゲッタリングのための工程
付加によってプロセスが複雑化し、製造コストが上昇す
ることにある。この問題の解決策として、ＴＦＴ活性領
域中から触媒元素を全て取り除くのではなく、ＴＦＴ活
性領域のソース領域またはドレイン領域となる領域に触
媒元素を移動させ、チャネル領域から触媒元素を取り除
く方法が考えられた。
程における第１の問題点は、ゲッタリングのための工程
付加によってプロセスが複雑化し、製造コストが上昇す
ることにある。この問題の解決策として、ＴＦＴ活性領
域中から触媒元素を全て取り除くのではなく、ＴＦＴ活
性領域のソース領域またはドレイン領域となる領域に触
媒元素を移動させ、チャネル領域から触媒元素を取り除
く方法が考えられた。
【００１０】この方法では、触媒元素を集める領域（本
明細書において「ゲッタリング領域」と称する。）とし
て、ソース領域またはドレイン領域となる領域を用い
る。このため、触媒元素を移動させる作用を有する周期
表第５族Ｂに属する元素（代表的には、リン、ヒ素等：
ｎ型を付与する不純物元素でもある）をソース・ドレイ
ン領域に高濃度に添加し、加熱処理を施している。この
加熱処理によって、触媒元素はソース・ドレイン領域に
移動し、チャネル形成領域に含まれる触媒元素濃度が低
減する。このとき、特開平１１−５４７６０号公報に教
示されているように、周期表３族Ｂに属する不純物元素
（代表的には、ボロン、アルミニウム等：ｐ型を付与す
る不純物元素でもある）をソース・ドレイン領域に高濃
度に添加することで、より高いゲッタリング効果が期待
できる。
明細書において「ゲッタリング領域」と称する。）とし
て、ソース領域またはドレイン領域となる領域を用い
る。このため、触媒元素を移動させる作用を有する周期
表第５族Ｂに属する元素（代表的には、リン、ヒ素等：
ｎ型を付与する不純物元素でもある）をソース・ドレイ
ン領域に高濃度に添加し、加熱処理を施している。この
加熱処理によって、触媒元素はソース・ドレイン領域に
移動し、チャネル形成領域に含まれる触媒元素濃度が低
減する。このとき、特開平１１−５４７６０号公報に教
示されているように、周期表３族Ｂに属する不純物元素
（代表的には、ボロン、アルミニウム等：ｐ型を付与す
る不純物元素でもある）をソース・ドレイン領域に高濃
度に添加することで、より高いゲッタリング効果が期待
できる。
【００１１】しかし、ソース領域またはドレイン領域を
ゲッタリング領域として使用する場合、ｎチャネル型Ｔ
ＦＴにおいては、ｎ型を付与する５族Ｂに属する元素
（リン等）が単独でゲッタリング元素として作用する
が、ｐチャネル型ＴＦＴにおいては、ｐ型を付与する３
族Ｂに属する元素（ボロン等）のみではゲッタリング元
素として作用しない。このため、ｐチャネル型ＴＦＴの
ソース領域またはドレイン領域にもゲッタリング元素と
してｎ型を付与する５族Ｂに属する元素（リン等）を添
加する必要がある。すなわち、ｐチャネル型ＴＦＴにお
いては、触媒元素に対するゲッタリング処理のために高
濃度にｎ型を付与する不純物元素が添加された領域をｐ
型に反転させる（カウンタードープという）必要があっ
た。そして、ｐチャネル型ＴＦＴの半導体層において、
ｎ型をｐ型に反転させるためには、ｎ型不純物元素の
１．５〜３倍のｐ型不純物元素を添加しなければならな
い。したがって、ゲッタリング効果を上げるためにｎ型
を付与する５族Ｂに属する元素（リン等）の添加量を上
げると、ｐ型を付与する３族Ｂに属する元素（ボロン
等）の添加量も非常識なレベルに上げる必要があり、ド
ーピング装置の処理能力を大きく圧迫し、到底量産可能
なプロセスではなかった。
ゲッタリング領域として使用する場合、ｎチャネル型Ｔ
ＦＴにおいては、ｎ型を付与する５族Ｂに属する元素
（リン等）が単独でゲッタリング元素として作用する
が、ｐチャネル型ＴＦＴにおいては、ｐ型を付与する３
族Ｂに属する元素（ボロン等）のみではゲッタリング元
素として作用しない。このため、ｐチャネル型ＴＦＴの
ソース領域またはドレイン領域にもゲッタリング元素と
してｎ型を付与する５族Ｂに属する元素（リン等）を添
加する必要がある。すなわち、ｐチャネル型ＴＦＴにお
いては、触媒元素に対するゲッタリング処理のために高
濃度にｎ型を付与する不純物元素が添加された領域をｐ
型に反転させる（カウンタードープという）必要があっ
た。そして、ｐチャネル型ＴＦＴの半導体層において、
ｎ型をｐ型に反転させるためには、ｎ型不純物元素の
１．５〜３倍のｐ型不純物元素を添加しなければならな
い。したがって、ゲッタリング効果を上げるためにｎ型
を付与する５族Ｂに属する元素（リン等）の添加量を上
げると、ｐ型を付与する３族Ｂに属する元素（ボロン
等）の添加量も非常識なレベルに上げる必要があり、ド
ーピング装置の処理能力を大きく圧迫し、到底量産可能
なプロセスではなかった。
【００１２】更には、ゲッタリング効果としては、ｎ型
を付与する５族Ｂに属する元素（リン等）に加えてｐ型
を付与する３族Ｂに属する元素（ボロン等）も添加した
方が高まるため、ｎチャネル型ＴＦＴとｐチャネル型Ｔ
ＦＴとではゲッタリング能力が均一でないという問題も
あった。ゲッタリング能力に差があると、半導体膜中に
含まれている触媒元素がゲッタリング領域に移動する効
率がｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで異な
るため、素子特性にバラツキが生じてしまう原因の１つ
となってしまっていた。
を付与する５族Ｂに属する元素（リン等）に加えてｐ型
を付与する３族Ｂに属する元素（ボロン等）も添加した
方が高まるため、ｎチャネル型ＴＦＴとｐチャネル型Ｔ
ＦＴとではゲッタリング能力が均一でないという問題も
あった。ゲッタリング能力に差があると、半導体膜中に
含まれている触媒元素がゲッタリング領域に移動する効
率がｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで異な
るため、素子特性にバラツキが生じてしまう原因の１つ
となってしまっていた。
【００１３】また、ｎ型を付与する５族Ｂに属する元素
（リン等）のみによってゲッタリングを行うｎチャネル
型ＴＦＴではゲッタリング効果が十分ではなく、ＴＦＴ
チャネル領域における触媒元素の残留量はまだ十分には
低減できていない。本発明者らが、実際に特開平１０−
２７０３６３号公報や特開平１１−４０４９９号公報に
記載されている方法を用いて実験を行い、ＴＦＴ素子を
試作したところ、それぞれ若干の効果の違いは見られる
が、数％程度の確率でＴＦＴオフ時のリーク電流が非常
に大きい不良ＴＦＴが出現した。そして、その不良ＴＦ
Ｔにおける原因を解析すると、チャネル領域とドレイン
領域との接合部に、触媒元素によるシリサイドが存在し
ていることが確認された。よって、前記公報の技術で
は、十分に触媒元素をゲッタリングできておらず、高性
能なＴＦＴ素子は一部確率的に作製できても、不良率が
高く、また信頼性も悪く、量産できるような技術ではな
かった。
（リン等）のみによってゲッタリングを行うｎチャネル
型ＴＦＴではゲッタリング効果が十分ではなく、ＴＦＴ
チャネル領域における触媒元素の残留量はまだ十分には
低減できていない。本発明者らが、実際に特開平１０−
２７０３６３号公報や特開平１１−４０４９９号公報に
記載されている方法を用いて実験を行い、ＴＦＴ素子を
試作したところ、それぞれ若干の効果の違いは見られる
が、数％程度の確率でＴＦＴオフ時のリーク電流が非常
に大きい不良ＴＦＴが出現した。そして、その不良ＴＦ
Ｔにおける原因を解析すると、チャネル領域とドレイン
領域との接合部に、触媒元素によるシリサイドが存在し
ていることが確認された。よって、前記公報の技術で
は、十分に触媒元素をゲッタリングできておらず、高性
能なＴＦＴ素子は一部確率的に作製できても、不良率が
高く、また信頼性も悪く、量産できるような技術ではな
かった。
【００１４】これに対して、特開平１１−５４７６０号
公報に記載されている技術のように、ｎチャネル型ＴＦ
Ｔにも、５族Ｂに属する不純物元素および族Ｂに属する
不純物元素の両方を添加することで、よりゲッタリング
効果を高めることはできる。しかし、この場合、ｎチャ
ネル型ＴＦＴにおいては、ｎ型不純物元素をｐ型不純物
元素より高い濃度で添加しなければならない。一方、ｐ
チャネル型ＴＦＴにおいては、逆にｐ型不純物元素をｎ
型不純物元素より高い濃度で添加しなければならない。
したがって、製造工程が非常に複雑化する。加えて、導
電型の異なる半導体層におけるゲッタリング領域で添加
される不純物の濃度が異なるため、ゲッタリング効率が
ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで異なると
いう問題は解決することができない。
公報に記載されている技術のように、ｎチャネル型ＴＦ
Ｔにも、５族Ｂに属する不純物元素および族Ｂに属する
不純物元素の両方を添加することで、よりゲッタリング
効果を高めることはできる。しかし、この場合、ｎチャ
ネル型ＴＦＴにおいては、ｎ型不純物元素をｐ型不純物
元素より高い濃度で添加しなければならない。一方、ｐ
チャネル型ＴＦＴにおいては、逆にｐ型不純物元素をｎ
型不純物元素より高い濃度で添加しなければならない。
したがって、製造工程が非常に複雑化する。加えて、導
電型の異なる半導体層におけるゲッタリング領域で添加
される不純物の濃度が異なるため、ゲッタリング効率が
ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで異なると
いう問題は解決することができない。
【００１５】更に、ＴＦＴオフ動作時にリーク電流が増
大するという現象は、チャネル領域とドレイン領域との
接合部に存在する触媒元素の偏析によって主に生じるこ
とが判明している。したがって、ソース領域およびドレ
イン領域をゲッタリング領域として利用すると、チャネ
ル領域とソース・ドレイン領域の接合部は、ゲッタリン
グ領域と非ゲッタリング領域との境界でもあるため、触
媒元素によるＴＦＴオフ動作時のリーク電流増大を抑え
ることは難しい。
大するという現象は、チャネル領域とドレイン領域との
接合部に存在する触媒元素の偏析によって主に生じるこ
とが判明している。したがって、ソース領域およびドレ
イン領域をゲッタリング領域として利用すると、チャネ
ル領域とソース・ドレイン領域の接合部は、ゲッタリン
グ領域と非ゲッタリング領域との境界でもあるため、触
媒元素によるＴＦＴオフ動作時のリーク電流増大を抑え
ることは難しい。
【００１６】本発明は上記の問題を鑑みてなされたもの
であり、本発明の主たる目的は、良質な結晶性半導体領
域を用いて薄膜トランジスタを作製し、良好な特性を有
する半導体装置を提供することにある。
であり、本発明の主たる目的は、良質な結晶性半導体領
域を用いて薄膜トランジスタを作製し、良好な特性を有
する半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】本発明の半導体装置は、
チャネル形成領域、ソース領域、およびドレイン領域を
含む結晶質領域を備えた半導体層と、前記チャネル形成
領域の導電性を制御するゲート電極と、前記ゲート電極
と前記半導体層との間に設けられたゲート絶縁膜とを有
する薄膜トランジスタを備えた半導体装置であって、前
記半導体層は、希ガス元素がドープされたゲッタリング
領域を含んでいる。
チャネル形成領域、ソース領域、およびドレイン領域を
含む結晶質領域を備えた半導体層と、前記チャネル形成
領域の導電性を制御するゲート電極と、前記ゲート電極
と前記半導体層との間に設けられたゲート絶縁膜とを有
する薄膜トランジスタを備えた半導体装置であって、前
記半導体層は、希ガス元素がドープされたゲッタリング
領域を含んでいる。
【００１８】好ましい実施形態において、前記ゲッタリ
ング領域における希ガス元素の濃度は、前記チャネル形
成領域、前記ソース領域、および前記ドレイン領域にお
ける希ガス元素の濃度よりも高い。
ング領域における希ガス元素の濃度は、前記チャネル形
成領域、前記ソース領域、および前記ドレイン領域にお
ける希ガス元素の濃度よりも高い。
【００１９】好ましい実施形態において、前記ゲッタリ
ング領域は、前記半導体層内において、前記結晶性領域
の外側に形成されている。
ング領域は、前記半導体層内において、前記結晶性領域
の外側に形成されている。
【００２０】好ましい実施形態において、前記ゲッタリ
ング領域は、前記チャネル形成領域と隣接していない。
ング領域は、前記チャネル形成領域と隣接していない。
【００２１】好ましい実施形態において、前記ゲッタリ
ング領域は、各薄膜トランジスタを電気的に接続する配
線が前記半導体層と接触する部分より外側に位置してい
る。
ング領域は、各薄膜トランジスタを電気的に接続する配
線が前記半導体層と接触する部分より外側に位置してい
る。
【００２２】好ましい実施形態において、前記ゲッタリ
ング領域は、前記半導体層の外縁部に形成されており、
各薄膜トランジスタを電気的に接続する配線が前記半導
体層と接触する部分は、前記ゲッタリング領域の一部を
含んだ領域および前記結晶性領域を含む領域である。
ング領域は、前記半導体層の外縁部に形成されており、
各薄膜トランジスタを電気的に接続する配線が前記半導
体層と接触する部分は、前記ゲッタリング領域の一部を
含んだ領域および前記結晶性領域を含む領域である。
【００２３】好ましい実施形態において、前記ゲッタリ
ング領域は、前記半導体層の外縁部に形成されており、
各薄膜トランジスタを電気的に接続する配線が前記半導
体層と接触する部分は、前記結晶性領域内である。
ング領域は、前記半導体層の外縁部に形成されており、
各薄膜トランジスタを電気的に接続する配線が前記半導
体層と接触する部分は、前記結晶性領域内である。
【００２４】好ましい実施形態において、前記半導体層
の１つに対して複数の薄膜トランジスタが割り当てられ
ており、前記複数の薄膜トランジスタによって前記ソー
ス領域またはドレイン領域が共有され、前記ゲッタリン
グ領域は、前記複数の薄膜トランジスタによって共有さ
れた前記ソース領域またはドレイン領域に隣接する位置
に形成されている。
の１つに対して複数の薄膜トランジスタが割り当てられ
ており、前記複数の薄膜トランジスタによって前記ソー
ス領域またはドレイン領域が共有され、前記ゲッタリン
グ領域は、前記複数の薄膜トランジスタによって共有さ
れた前記ソース領域またはドレイン領域に隣接する位置
に形成されている。
【００２５】好ましい実施形態において、前記ゲッタリ
ング領域は、前記半導体層の外縁部および前記ソース領
域または前記ドレイン領域に挟まれた領域に形成されて
おり、各薄膜トランジスタを電気的に接続する配線が前
記半導体層と接触する部分は、は、前記ゲッタリング領
域の一部を含んだ領域および前記結晶性領域を含む領域
である。
ング領域は、前記半導体層の外縁部および前記ソース領
域または前記ドレイン領域に挟まれた領域に形成されて
おり、各薄膜トランジスタを電気的に接続する配線が前
記半導体層と接触する部分は、は、前記ゲッタリング領
域の一部を含んだ領域および前記結晶性領域を含む領域
である。
【００２６】好ましい実施形態において、前記ゲッタリ
ング領域は、前記半導体層の外縁部および前記ソース領
域または前記ドレイン領域に挟まれた領域に形成されて
おり、各薄膜トランジスタを電気的に接続する配線が前
記半導体層と接触する部分は、前記結晶性領域内であ
る。
ング領域は、前記半導体層の外縁部および前記ソース領
域または前記ドレイン領域に挟まれた領域に形成されて
おり、各薄膜トランジスタを電気的に接続する配線が前
記半導体層と接触する部分は、前記結晶性領域内であ
る。
【００２７】好ましい実施形態において、チャネル形成
領域、ソース領域、およびドレイン領域を含む結晶質領
域を備えた半導体層と、前記チャネル形成領域の導電性
を制御するゲート電極と、前記ゲート電極と前記半導体
層との間に設けられたゲート絶縁膜とを有するｎチャネ
ル型薄膜トランジスタ、および、チャネル形成領域、ソ
ース領域、およびドレイン領域を含む結晶質領域を備え
た半導体層と、前記チャネル形成領域の導電性を制御す
るゲート電極と、前記ゲート電極と前記半導体層との間
に設けられたゲート絶縁膜とを有するｐチャネル型薄膜
トランジスタを備えた半導体装置であって、前記各半導
体層は、希ガス元素がドープされたゲッタリング領域を
含んでいる。
領域、ソース領域、およびドレイン領域を含む結晶質領
域を備えた半導体層と、前記チャネル形成領域の導電性
を制御するゲート電極と、前記ゲート電極と前記半導体
層との間に設けられたゲート絶縁膜とを有するｎチャネ
ル型薄膜トランジスタ、および、チャネル形成領域、ソ
ース領域、およびドレイン領域を含む結晶質領域を備え
た半導体層と、前記チャネル形成領域の導電性を制御す
るゲート電極と、前記ゲート電極と前記半導体層との間
に設けられたゲート絶縁膜とを有するｐチャネル型薄膜
トランジスタを備えた半導体装置であって、前記各半導
体層は、希ガス元素がドープされたゲッタリング領域を
含んでいる。
【００２８】好ましい実施形態において、前記ゲッタリ
ング領域における希ガス元素の濃度は、前記チャネル形
成領域、前記ソース領域、および前記ドレイン領域にお
ける希ガス元素の濃度よりも高い。
ング領域における希ガス元素の濃度は、前記チャネル形
成領域、前記ソース領域、および前記ドレイン領域にお
ける希ガス元素の濃度よりも高い。
【００２９】好ましい実施形態において、前記ゲッタリ
ング領域は、前記各半導体層内において、前記結晶性領
域の外側に形成されている。
ング領域は、前記各半導体層内において、前記結晶性領
域の外側に形成されている。
【００３０】好ましい実施形態において、前記ｎチャネ
ル型ＴＦＴにおける前記活性領域の幅Ｗに対する前記ゲ
ッタリング領域の面積Ｓの比Ｓ／Ｗが、前記ｐチャネル
型ＴＦＴにおける前記活性領域の幅Ｗに対する前記ゲッ
タリング領域の面積Ｓの比Ｓ／Ｗと概略等しい。
ル型ＴＦＴにおける前記活性領域の幅Ｗに対する前記ゲ
ッタリング領域の面積Ｓの比Ｓ／Ｗが、前記ｐチャネル
型ＴＦＴにおける前記活性領域の幅Ｗに対する前記ゲッ
タリング領域の面積Ｓの比Ｓ／Ｗと概略等しい。
【００３１】好ましい実施形態において、前記ｎチャネ
ル型ＴＦＴにおける前記ソース領域またはドレイン領域
とチャネル部との接合部から前記ゲッタリング領域まで
の距離Ｌが、前記ｐチャネル型ＴＦＴにおける前記ソー
ス領域またはドレイン領域とチャネル部との接合部から
前記ゲッタリング領域までの距離Ｌと概略等しい。
ル型ＴＦＴにおける前記ソース領域またはドレイン領域
とチャネル部との接合部から前記ゲッタリング領域まで
の距離Ｌが、前記ｐチャネル型ＴＦＴにおける前記ソー
ス領域またはドレイン領域とチャネル部との接合部から
前記ゲッタリング領域までの距離Ｌと概略等しい。
【００３２】好ましい実施形態において、前記半導体層
は、結晶質ケイ素から形成されている。
は、結晶質ケイ素から形成されている。
【００３３】好ましい実施形態において、前記ゲッタリ
ング領域には、Ａｒ、Ｋｒ、およびＸｅからなる群から
選択された少なくとも１種類の希ガス元素がドープされ
ている。
ング領域には、Ａｒ、Ｋｒ、およびＸｅからなる群から
選択された少なくとも１種類の希ガス元素がドープされ
ている。
【００３４】好ましい実施形態において、前記ゲッタリ
ング領域には、１×１０19〜３×１０21ａｔｏｍｓ／ｃ
ｍ3の濃度の希ガス元素がドープされている。
ング領域には、１×１０19〜３×１０21ａｔｏｍｓ／ｃ
ｍ3の濃度の希ガス元素がドープされている。
【００３５】好ましい実施形態において、前記チャネル
形成領域の希ガス元素濃度は、１×１０19ａｔｏｍｓ／
ｃｍ3以下である。
形成領域の希ガス元素濃度は、１×１０19ａｔｏｍｓ／
ｃｍ3以下である。
【００３６】好ましい実施形態において、前記ゲッタリ
ング領域には、非晶質ケイ素膜の結晶化を促進する触媒
元素として、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、お
よびＣｕからなる群から選択された少なくとも１種の元
素が存在している。
ング領域には、非晶質ケイ素膜の結晶化を促進する触媒
元素として、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、お
よびＣｕからなる群から選択された少なくとも１種の元
素が存在している。
【００３７】好ましい実施形態において、前記ゲッタリ
ング領域には、非晶質ケイ素膜の結晶化を促進する触媒
元素が１×１０19ａｔｏｍｓ／ｃｍ3以上の濃度で存在
している。
ング領域には、非晶質ケイ素膜の結晶化を促進する触媒
元素が１×１０19ａｔｏｍｓ／ｃｍ3以上の濃度で存在
している。
【００３８】好ましい実施形態において、前記ゲート電
極は、Ｗ、Ｔａ、Ｔｉ、およびＭｏからなる群から選択
された少なくとも１種の材料から形成されている。
極は、Ｗ、Ｔａ、Ｔｉ、およびＭｏからなる群から選択
された少なくとも１種の材料から形成されている。
【００３９】本発明による半導体装置の製造方法は、結
晶化を促進する触媒元素が少なくとも一部に添加された
非晶質半導体膜を用意する工程と、前記非晶質半導体膜
に対して第１の加熱処理を行うことにより、前記非晶質
半導体膜の少なくとも一部を結晶化し、結晶質領域を含
む半導体膜を得る工程と、前記半導体膜をパターニング
することにより、それぞれが結晶質領域を備えた複数の
島状半導体層を形成する工程と、前記島状半導体層の一
部に選択的に希ガス元素を添加し、ゲッタリング領域を
形成する工程と、第２の加熱処理を行うことにより、前
記島状半導体層中の前期触媒元素の少なくとも一部を前
記ゲッタリング領域に移動させる工程とを包含する。
晶化を促進する触媒元素が少なくとも一部に添加された
非晶質半導体膜を用意する工程と、前記非晶質半導体膜
に対して第１の加熱処理を行うことにより、前記非晶質
半導体膜の少なくとも一部を結晶化し、結晶質領域を含
む半導体膜を得る工程と、前記半導体膜をパターニング
することにより、それぞれが結晶質領域を備えた複数の
島状半導体層を形成する工程と、前記島状半導体層の一
部に選択的に希ガス元素を添加し、ゲッタリング領域を
形成する工程と、第２の加熱処理を行うことにより、前
記島状半導体層中の前期触媒元素の少なくとも一部を前
記ゲッタリング領域に移動させる工程とを包含する。
【００４０】好ましい実施形態において、前記第２の加
熱処理を行う前に、前記島状半導体層の選択された部分
にｎ型不純物および／またはｐ型不純物をドープする工
程を更に包含する。
熱処理を行う前に、前記島状半導体層の選択された部分
にｎ型不純物および／またはｐ型不純物をドープする工
程を更に包含する。
【００４１】好ましい実施形態において、前記島状半導
体層上にゲート絶縁膜を形成する工程と、前記ゲート絶
縁膜上にゲート電極を形成する工程と、前記島状半導体
層のうち前記ゲート電極に覆われていない領域に対して
ｎ型不純物および／またはｐ型不純物をドープする工程
とを包含する。
体層上にゲート絶縁膜を形成する工程と、前記ゲート絶
縁膜上にゲート電極を形成する工程と、前記島状半導体
層のうち前記ゲート電極に覆われていない領域に対して
ｎ型不純物および／またはｐ型不純物をドープする工程
とを包含する。
【００４２】好ましい実施形態において、前記非晶質半
導体膜を用意する工程は、開口部を有するマスクを前記
非晶質半導体膜上に形成する工程と、前記開口部を通し
て前記触媒元素を前記非晶質半導体膜の選択された領域
に添加する工程とを含んである。
導体膜を用意する工程は、開口部を有するマスクを前記
非晶質半導体膜上に形成する工程と、前記開口部を通し
て前記触媒元素を前記非晶質半導体膜の選択された領域
に添加する工程とを含んである。
【００４３】好ましい実施形態において、前記ゲッタリ
ング領域は、薄膜トランジスタのソース領域またはドレ
イン領域と隣接し、チャネル領域とは隣接しないように
位置に形成する。
ング領域は、薄膜トランジスタのソース領域またはドレ
イン領域と隣接し、チャネル領域とは隣接しないように
位置に形成する。
【００４４】好ましい実施形態において、前記ゲッタリ
ング領域は、電子または正孔が移動する領域以外の領域
に形成する。
ング領域は、電子または正孔が移動する領域以外の領域
に形成する。
【００４５】好ましい実施形態において、前記ゲッタリ
ング領域は、前記島状半導体層と配線とを電気的に接続
するためのコンタクト領域の中心よりも前記島状半導体
層の外縁に近い位置に形成される。
ング領域は、前記島状半導体層と配線とを電気的に接続
するためのコンタクト領域の中心よりも前記島状半導体
層の外縁に近い位置に形成される。
【００４６】好ましい実施形態において、前記ゲッタリ
ング領域は、前記コンタクト領域と部分的にオーバラッ
プしている。
ング領域は、前記コンタクト領域と部分的にオーバラッ
プしている。
【００４７】好ましい実施形態において、前記ゲッタリ
ング領域における前記希ガス元素の濃度を１×１０19〜
３×１０21ａｔｏｍｓ／ｃｍ3の範囲内に調節する。
ング領域における前記希ガス元素の濃度を１×１０19〜
３×１０21ａｔｏｍｓ／ｃｍ3の範囲内に調節する。
【００４８】好ましい実施形態において、前記希ガス元
素は、Ａｒ、Ｋｒ、およびＸｅからなる群から選択され
た少なくとも１種の元素である。
素は、Ａｒ、Ｋｒ、およびＸｅからなる群から選択され
た少なくとも１種の元素である。
【００４９】好ましい実施形態において、前記第１の加
熱処理の後、前記半導体膜にレーザ光を照射する工程を
更に包含する。
熱処理の後、前記半導体膜にレーザ光を照射する工程を
更に包含する。
【００５０】好ましい実施形態において、前記第２の加
熱処理により、前記島状半導体層にドープされた前記不
純物の活性化を行う。
熱処理により、前記島状半導体層にドープされた前記不
純物の活性化を行う。
【００５１】好ましい実施形態において、前記触媒元素
は、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、およびＣｕ
からなる群から選択された少なくとも１種の元素であ
る。
は、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、およびＣｕ
からなる群から選択された少なくとも１種の元素であ
る。
【００５２】本発明の電子機器は、上記いずれかの半導
体装置を備えていることを特徴とする。
体装置を備えていることを特徴とする。
【００５３】好ましい実施形態においては、前記半導体
装置を用いて表示動作が実行される表示部を備えてい
る。
装置を用いて表示動作が実行される表示部を備えてい
る。
【００５４】
【発明の実施の形態】本発明者らは、前記５族Ｂ元素に
変わる新たなゲッタリング元素として、希ガス元素を見
出した。希ガス元素は、触媒元素に対してゲッタリング
効率が５族Ｂ元素よりも高く、半導体膜中でも不活性で
ある。しかしながら、ｎ型やｐ型の低抵抗な半導体膜中
に添加すると、その抵抗値を大きく悪化させることがわ
かった。すなわち、ＴＦＴ活性領域のソース領域および
ドレイン領域をゲッタリング領域としてチャネル領域の
触媒元素をゲッタリングする場合、ソース領域およびド
レイン領域に希ガス元素を添加すると、抵抗増大の問題
が発生する。また、このようなソース領域およびドレイ
ン領域をそのままゲッタリング領域として利用すると、
チャネル領域とソース・ドレイン領域の接合部はゲッタ
リング領域と非ゲッタリング領域との境界でもあり、チ
ャネル領域とドレイン領域との接合部に存在する触媒元
素の偏析を取り除くことができない。
変わる新たなゲッタリング元素として、希ガス元素を見
出した。希ガス元素は、触媒元素に対してゲッタリング
効率が５族Ｂ元素よりも高く、半導体膜中でも不活性で
ある。しかしながら、ｎ型やｐ型の低抵抗な半導体膜中
に添加すると、その抵抗値を大きく悪化させることがわ
かった。すなわち、ＴＦＴ活性領域のソース領域および
ドレイン領域をゲッタリング領域としてチャネル領域の
触媒元素をゲッタリングする場合、ソース領域およびド
レイン領域に希ガス元素を添加すると、抵抗増大の問題
が発生する。また、このようなソース領域およびドレイ
ン領域をそのままゲッタリング領域として利用すると、
チャネル領域とソース・ドレイン領域の接合部はゲッタ
リング領域と非ゲッタリング領域との境界でもあり、チ
ャネル領域とドレイン領域との接合部に存在する触媒元
素の偏析を取り除くことができない。
【００５５】本発明では、ＴＦＴの活性領域として機能
する半導体層中に、ソース領域およびドレイン領域とは
別に、ゲッタリング領域を有しており、そのゲッタリン
グ領域は、ＴＦＴのキャリア（電子または正孔）の移動
を妨げないように、キャリアが移動する領域以外の領域
に形成されている。
する半導体層中に、ソース領域およびドレイン領域とは
別に、ゲッタリング領域を有しており、そのゲッタリン
グ領域は、ＴＦＴのキャリア（電子または正孔）の移動
を妨げないように、キャリアが移動する領域以外の領域
に形成されている。
【００５６】ゲッタリング領域が希ガス元素を含有する
ことにより、高いゲッタリング効率を実現できる。ゲッ
タリング効率を確保するためには、ゲッタリング領域に
おける希ガス元素の濃度が、チャネル領域およびソース
・ドレイン領域における希ガス元素の濃度よりも高くな
るようにする必要がある。
ことにより、高いゲッタリング効率を実現できる。ゲッ
タリング効率を確保するためには、ゲッタリング領域に
おける希ガス元素の濃度が、チャネル領域およびソース
・ドレイン領域における希ガス元素の濃度よりも高くな
るようにする必要がある。
【００５７】ソース・ドレイン領域とゲッタリング領域
とを別の位置に設けたことにより、ソース・ドレイン領
域にドープすべきｎ型不純物やｐ型不純物の添加量を最
適に設定することができる。その結果、プロセスマージ
ンが拡がると共に、ドーピング装置のスループットを大
きく向上することができる。また、ソース・ドレイン領
域の抵抗を低くし、ＴＦＴのオン特性を向上することが
できる。
とを別の位置に設けたことにより、ソース・ドレイン領
域にドープすべきｎ型不純物やｐ型不純物の添加量を最
適に設定することができる。その結果、プロセスマージ
ンが拡がると共に、ドーピング装置のスループットを大
きく向上することができる。また、ソース・ドレイン領
域の抵抗を低くし、ＴＦＴのオン特性を向上することが
できる。
【００５８】ソース・ドレイン領域の外側にゲッタリン
グ領域を設けることにより、ソース・ドレイン領域にお
ける触媒元素濃度も充分に低下するため、チャネル領域
とソース・ドレイン領域との接合部に残存する触媒元素
がリークパスを作る可能性もほとんどなくなる。その結
果、希ガス元素による高いゲッタリング効率と合わせ
て、ＴＦＴ特性上問題となっているオフ動作時のリーク
電流の増大を略完全に抑えることができ、更には高い信
頼性も同時に確保することができる。
グ領域を設けることにより、ソース・ドレイン領域にお
ける触媒元素濃度も充分に低下するため、チャネル領域
とソース・ドレイン領域との接合部に残存する触媒元素
がリークパスを作る可能性もほとんどなくなる。その結
果、希ガス元素による高いゲッタリング効率と合わせ
て、ＴＦＴ特性上問題となっているオフ動作時のリーク
電流の増大を略完全に抑えることができ、更には高い信
頼性も同時に確保することができる。
【００５９】このように本発明によれば、触媒元素の偏
析によるリーク電流の発生を抑制することができ、特に
画素部のスイッチング素子として用いる場合に良好な特
性を有するＴＦＴを実現することができる。
析によるリーク電流の発生を抑制することができ、特に
画素部のスイッチング素子として用いる場合に良好な特
性を有するＴＦＴを実現することができる。
【００６０】触媒元素を用いて結晶化を行った半導体膜
は良好な結晶性を示すため、本発明による半導体装置の
ＴＦＴは、高い電界効果移動度を必要とする駆動回路の
素子として用いる場合にも良好な特性を発揮することが
できる。
は良好な結晶性を示すため、本発明による半導体装置の
ＴＦＴは、高い電界効果移動度を必要とする駆動回路の
素子として用いる場合にも良好な特性を発揮することが
できる。
【００６１】従来技術によって作製したＴＦＴでは、３
％程度の確率で見られたＴＦＴオフ時のリーク電流の異
常な増大現象が、本発明による半導体装置によれば全く
見られなかった。
％程度の確率で見られたＴＦＴオフ時のリーク電流の異
常な増大現象が、本発明による半導体装置によれば全く
見られなかった。
【００６２】本発明の半導体装置を用い作製した液晶表
示装置では、従来法で頻発していた線状の表示むら（ド
ライバー部のサンプリングＴＦＴ起因）や、オフ時のリ
ーク電流による画素欠陥も全く無く、表示品位を大きく
向上する。しかも、良品率を高め、簡便な製造工程で実
現できる。
示装置では、従来法で頻発していた線状の表示むら（ド
ライバー部のサンプリングＴＦＴ起因）や、オフ時のリ
ーク電流による画素欠陥も全く無く、表示品位を大きく
向上する。しかも、良品率を高め、簡便な製造工程で実
現できる。
【００６３】ゲッタリング領域をチャネル形成領域とは
隣接しないように形成することにより、前述のように、
チャネル領域とソース・ドレイン領域との接合部からの
ゲッタリングも充分に達成することができる。そのた
め、接合部における触媒元素の偏析残留に起因して生じ
やすいＴＦＴオフ動作時のリーク電流の増大を略完全に
抑えることができる。
隣接しないように形成することにより、前述のように、
チャネル領域とソース・ドレイン領域との接合部からの
ゲッタリングも充分に達成することができる。そのた
め、接合部における触媒元素の偏析残留に起因して生じ
やすいＴＦＴオフ動作時のリーク電流の増大を略完全に
抑えることができる。
【００６４】各ＴＦＴを電気的に接続する配線が接続さ
れる領域（コンタクト領域）よりも半導体層の外縁部に
近い位置にゲッタリング領域を形成すると、ＴＦＴのキ
ャリア（電子または正孔）のパスを妨げない効率的な配
置が実現でき、極力大きな面積のゲッタリング領域が実
現可能である。
れる領域（コンタクト領域）よりも半導体層の外縁部に
近い位置にゲッタリング領域を形成すると、ＴＦＴのキ
ャリア（電子または正孔）のパスを妨げない効率的な配
置が実現でき、極力大きな面積のゲッタリング領域が実
現可能である。
【００６５】半導体層の外縁部にゲッタリング領域を形
成し、上記コンタクト領域とゲッタリング領域とを部分
的にオーバラップさせたとしても、ゲッタリング領域に
邪魔されないキャリアパスを確保することができるた
め、ゲッタリング領域の比較的高い抵抗がＴＦＴのオン
電流を大きく低下させることない。
成し、上記コンタクト領域とゲッタリング領域とを部分
的にオーバラップさせたとしても、ゲッタリング領域に
邪魔されないキャリアパスを確保することができるた
め、ゲッタリング領域の比較的高い抵抗がＴＦＴのオン
電流を大きく低下させることない。
【００６６】ゲッタリング領域を避けてコンタクト領域
を配置すれば、最も安定してＴＦＴのキャリアパスを確
保することができ、高いオン電流を得ることができる。
を配置すれば、最も安定してＴＦＴのキャリアパスを確
保することができ、高いオン電流を得ることができる。
【００６７】複数のＴＦＴを同一基板上に配置し、クロ
ックドインバーターやラッチ回路などの各種回路を形成
する場合、レイアウト面積の効率的利用のためには、１
つの半導体層（活性領域）を用いて複数のＴＦＴを形成
することが好ましい。その場合、隣接するＴＦＴによっ
て共有される部分にゲッタリング領域を設けることがで
きる。この場合においても、ゲッタリング領域は、ＴＦ
Ｔのキャリアが移動する領域以外に形成されることが好
ましい。例えば、半導体層の外縁部、およびソース・レ
イン領域に挟まれた領域にゲッタリング領域を配置する
ことができる。
ックドインバーターやラッチ回路などの各種回路を形成
する場合、レイアウト面積の効率的利用のためには、１
つの半導体層（活性領域）を用いて複数のＴＦＴを形成
することが好ましい。その場合、隣接するＴＦＴによっ
て共有される部分にゲッタリング領域を設けることがで
きる。この場合においても、ゲッタリング領域は、ＴＦ
Ｔのキャリアが移動する領域以外に形成されることが好
ましい。例えば、半導体層の外縁部、およびソース・レ
イン領域に挟まれた領域にゲッタリング領域を配置する
ことができる。
【００６８】このような場合、コンタクト領域は、ゲッ
タリング領域以外の領域に配置されることが好ましい
が、ＴＦＴのキャリアパスを確保できれば、コンタクト
領域とゲッタリング領域とが部分的にオーバラップして
もよい。
タリング領域以外の領域に配置されることが好ましい
が、ＴＦＴのキャリアパスを確保できれば、コンタクト
領域とゲッタリング領域とが部分的にオーバラップして
もよい。
【００６９】同一基板上ｎチャネル型ＴＦＴおよびｐチ
ャネル型ＴＦＴを形成する場合にも本発明を適用でき
る。ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとが同濃
度の希ガス元素をゲッタリング元素として含有すれば、
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴは略同等
のゲッタリング能力をもつことになり、ｎチャネル型Ｔ
ＦＴとｐチャネル型ＴＦＴにおいてゲッタリング効率を
揃えることができる。
ャネル型ＴＦＴを形成する場合にも本発明を適用でき
る。ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとが同濃
度の希ガス元素をゲッタリング元素として含有すれば、
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴは略同等
のゲッタリング能力をもつことになり、ｎチャネル型Ｔ
ＦＴとｐチャネル型ＴＦＴにおいてゲッタリング効率を
揃えることができる。
【００７０】その結果、ｎチャネル型ＴＦＴおよびｐチ
ャネル型ＴＦＴの各々において残留する触媒元素の濃度
が略同等となり、触媒元素の残留濃度に起因する素子特
性のバラツキを低減することができる。更に、チャネル
形成領域や、チャネル形成領域とソース・ドレイン領域
との接合部において触媒元素の濃度を充分に低減するこ
とができる。
ャネル型ＴＦＴの各々において残留する触媒元素の濃度
が略同等となり、触媒元素の残留濃度に起因する素子特
性のバラツキを低減することができる。更に、チャネル
形成領域や、チャネル形成領域とソース・ドレイン領域
との接合部において触媒元素の濃度を充分に低減するこ
とができる。
【００７１】対をなすｎチャネル型ＴＦＴおよびｐチャ
ネル型ＴＦＴにおいては、活性領域の幅Ｗに対するゲッ
タリング領域の面積Ｓの比Ｓ／Ｗを、ｎチャネル型ＴＦ
Ｔとｐチャネル型ＴＦＴとで概等しく設定することが好
ましい。また、ソース・ドレイン領域とチャネル部との
間に形成される接合部からゲッタリング領域までの距離
Ｌを、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで概
同一することが好ましい。
ネル型ＴＦＴにおいては、活性領域の幅Ｗに対するゲッ
タリング領域の面積Ｓの比Ｓ／Ｗを、ｎチャネル型ＴＦ
Ｔとｐチャネル型ＴＦＴとで概等しく設定することが好
ましい。また、ソース・ドレイン領域とチャネル部との
間に形成される接合部からゲッタリング領域までの距離
Ｌを、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで概
同一することが好ましい。
【００７２】ＴＦＴのチャネル領域に存在する触媒元素
に対するゲッタリング効果は、ゲッタリング領域のゲッ
タリング効率が最も支配的である。しかし、その他の要
因として、ＴＦＴチャネル領域の幅に対するゲッタリン
グ領域の面積の比率や、ＴＦＴチャネル領域からゲッタ
リング領域までの距離Ｌもゲッタリング効果に重要な影
響を与えるパラメータである。
に対するゲッタリング効果は、ゲッタリング領域のゲッ
タリング効率が最も支配的である。しかし、その他の要
因として、ＴＦＴチャネル領域の幅に対するゲッタリン
グ領域の面積の比率や、ＴＦＴチャネル領域からゲッタ
リング領域までの距離Ｌもゲッタリング効果に重要な影
響を与えるパラメータである。
【００７３】ゲッタリング領域の面積Ｓが大きくなるほ
ど、ゲッタリング能力は増し、Ｓ／Ｗによってチャネル
領域のゲッタリング効率が決定される。触媒元素をゲッ
タリング移動させるのに必要なゲッタリング距離（＝
「距離Ｌ」）は、チャネル領域に対するゲッタリング効
率に大きく影響する。
ど、ゲッタリング能力は増し、Ｓ／Ｗによってチャネル
領域のゲッタリング効率が決定される。触媒元素をゲッ
タリング移動させるのに必要なゲッタリング距離（＝
「距離Ｌ」）は、チャネル領域に対するゲッタリング効
率に大きく影響する。
【００７４】本発明では、ｎチャネル型ＴＦＴとｐチャ
ネル型ＴＦＴとでＳ／ＷおよびＬを概略同一となるよう
に設計し、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴに
おいてゲッタリング効率をより完全に揃えることによ
り、ｎチャネル型ＴＦＴｐチャネル型ＴＦＴ共に残留す
る触媒元素濃度が略同等となるため、触媒元素の残留濃
度に起因する素子特性のバラツキを低減することができ
る。
ネル型ＴＦＴとでＳ／ＷおよびＬを概略同一となるよう
に設計し、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴに
おいてゲッタリング効率をより完全に揃えることによ
り、ｎチャネル型ＴＦＴｐチャネル型ＴＦＴ共に残留す
る触媒元素濃度が略同等となるため、触媒元素の残留濃
度に起因する素子特性のバラツキを低減することができ
る。
【００７５】本発明では、ＴＦＴの活性領域（半導体
層）は、好ましくは、結晶性を有する結晶質ケイ素膜か
ら形成される。結晶質ケイ素膜を活性領域とすること
で、安定したＴＦＴ特性が得られ、ＴＦＴにおけるオン
特性とオフ特性とのバランスに優れる。製造工程も容易
で、非常に扱いやすい材料でもある。結晶質ケイ素膜以
外に本発明に適用可能な材質は、微結晶ケイ素膜や結晶
質ゲルマニウム膜などがある。
層）は、好ましくは、結晶性を有する結晶質ケイ素膜か
ら形成される。結晶質ケイ素膜を活性領域とすること
で、安定したＴＦＴ特性が得られ、ＴＦＴにおけるオン
特性とオフ特性とのバランスに優れる。製造工程も容易
で、非常に扱いやすい材料でもある。結晶質ケイ素膜以
外に本発明に適用可能な材質は、微結晶ケイ素膜や結晶
質ゲルマニウム膜などがある。
【００７６】次に、本発明の製造方法に関して述べる。
【００７７】本発明では、結晶化を促進する触媒元素が
少なくとも一部に添加された非晶質半導体膜を用意する
工程と、非晶質半導体膜に対して第１の加熱処理を行う
ことにより、非晶質半導体膜の少なくとも一部を結晶化
し、結晶質領域を含む半導体膜を得る工程と、半導体膜
をパターニングすることにより、それぞれが結晶質領域
を備えた複数の島状半導体層を形成する工程と、島状半
導体層の一部に選択的に希ガス元素を添加し、ゲッタリ
ング領域を形成する工程と、第２の加熱処理を行うこと
により、島状半導体層中の前期触媒元素の少なくとも一
部を前記ゲッタリング領域に移動させる工程とを行う。
少なくとも一部に添加された非晶質半導体膜を用意する
工程と、非晶質半導体膜に対して第１の加熱処理を行う
ことにより、非晶質半導体膜の少なくとも一部を結晶化
し、結晶質領域を含む半導体膜を得る工程と、半導体膜
をパターニングすることにより、それぞれが結晶質領域
を備えた複数の島状半導体層を形成する工程と、島状半
導体層の一部に選択的に希ガス元素を添加し、ゲッタリ
ング領域を形成する工程と、第２の加熱処理を行うこと
により、島状半導体層中の前期触媒元素の少なくとも一
部を前記ゲッタリング領域に移動させる工程とを行う。
【００７８】第２の加熱処理を行う前に、島状半導体層
の選択された部分に対して、ソース・ドレイン領域形成
などのために、ｎ型を付与する不純物元素（ｎ型不純物
元素）および／またはｐ型を付与する不純物元素（ｐ型
不純物元素）をドープする工程を行ってもよい。
の選択された部分に対して、ソース・ドレイン領域形成
などのために、ｎ型を付与する不純物元素（ｎ型不純物
元素）および／またはｐ型を付与する不純物元素（ｐ型
不純物元素）をドープする工程を行ってもよい。
【００７９】触媒元素を非晶質半導体膜に導入する際、
まず開口部を有するマスクを非晶質半導体膜上に形成
し、このマスク開口部を通して、非晶質半導体膜の選択
された領域に触媒元素を添加してもよい。その後の第１
の加熱処理により、触媒元素が選択的に添加された領域
から、その周辺部へと横方向に結晶成長させ、結晶質半
導体膜を形成することができる。これにより、結晶成長
方向が略一方向にそろった良好な結晶質半導体膜を得る
ことができ、ＴＦＴの電流駆動能力をより高めることが
可能である。
まず開口部を有するマスクを非晶質半導体膜上に形成
し、このマスク開口部を通して、非晶質半導体膜の選択
された領域に触媒元素を添加してもよい。その後の第１
の加熱処理により、触媒元素が選択的に添加された領域
から、その周辺部へと横方向に結晶成長させ、結晶質半
導体膜を形成することができる。これにより、結晶成長
方向が略一方向にそろった良好な結晶質半導体膜を得る
ことができ、ＴＦＴの電流駆動能力をより高めることが
可能である。
【００８０】ゲッタリング領域は、ソース領域またはド
レイン領域と隣接しており、ＴＦＴの活性領域における
チャネル領域とは隣接しないように形成することが好ま
しい。また、ゲッタリング領域は、電子または正孔が移
動する領域以外に形成することが好ましい。
レイン領域と隣接しており、ＴＦＴの活性領域における
チャネル領域とは隣接しないように形成することが好ま
しい。また、ゲッタリング領域は、電子または正孔が移
動する領域以外に形成することが好ましい。
【００８１】ゲッタリング領域に、Ａｒ、Ｋｒ、Ｘｅか
ら選ばれた１種または複数種類の希ガス元素が含まれて
いると、そこで大きな格子間歪みが生じ、そこをゲッタ
リングサイトとして触媒元素のゲッタリング作用が強力
に働く。特開平１０−２７０３６３号公報や特開平１１
−４０４９９号公報で利用されている５族Ｂ元素（リン
等）は、半導体膜中での触媒元素の固溶度を上げること
で、ゲッタリング領域として作用させるが、本発明にお
ける希ガス元素は、これとは全く異なる作用で、より強
力なゲッタリング作用をもつ。Ａｒ、Ｋｒ、Ｘｅから選
ばれた１種または複数種類の希ガス元素であれば、本発
明に十分なゲッタリング効果が得られるが、特にこれら
の希ガス元素の中で最も効果が高いのはＡｒであり、Ａ
ｒを用いた時に最も大きな効果を得ることができる。
ら選ばれた１種または複数種類の希ガス元素が含まれて
いると、そこで大きな格子間歪みが生じ、そこをゲッタ
リングサイトとして触媒元素のゲッタリング作用が強力
に働く。特開平１０−２７０３６３号公報や特開平１１
−４０４９９号公報で利用されている５族Ｂ元素（リン
等）は、半導体膜中での触媒元素の固溶度を上げること
で、ゲッタリング領域として作用させるが、本発明にお
ける希ガス元素は、これとは全く異なる作用で、より強
力なゲッタリング作用をもつ。Ａｒ、Ｋｒ、Ｘｅから選
ばれた１種または複数種類の希ガス元素であれば、本発
明に十分なゲッタリング効果が得られるが、特にこれら
の希ガス元素の中で最も効果が高いのはＡｒであり、Ａ
ｒを用いた時に最も大きな効果を得ることができる。
【００８２】活性領域のゲッタリング領域に添加される
希ガス元素の濃度は、１×１０19〜３×１０21ａｔｏｍ
ｓ／ｃｍ3とすることが好ましい。希ガス元素のゲッタ
リング領域中での濃度をこのような範囲内とすることに
より、本発明のゲッタリング効果が好適に得られる。一
方、希ガス元素のゲッタリング領域中での濃度が１×１
０19ａｔｏｍｓ／ｃｍ3より少なければ、触媒元素に対
するゲッタリング作用が見られなくなる。また、この濃
度が３×１０21ａｔｏｍｓ／ｃｍ3より大きい場合は、
ゲッタリング効果は飽和状態となると共に、ゲッタリン
グ領域の膜質がポーラスになり、その領域での半導体層
の剥がれなどの問題が生じる。
希ガス元素の濃度は、１×１０19〜３×１０21ａｔｏｍ
ｓ／ｃｍ3とすることが好ましい。希ガス元素のゲッタ
リング領域中での濃度をこのような範囲内とすることに
より、本発明のゲッタリング効果が好適に得られる。一
方、希ガス元素のゲッタリング領域中での濃度が１×１
０19ａｔｏｍｓ／ｃｍ3より少なければ、触媒元素に対
するゲッタリング作用が見られなくなる。また、この濃
度が３×１０21ａｔｏｍｓ／ｃｍ3より大きい場合は、
ゲッタリング効果は飽和状態となると共に、ゲッタリン
グ領域の膜質がポーラスになり、その領域での半導体層
の剥がれなどの問題が生じる。
【００８３】ゲッタリング領域に添加された希ガス元素
は、半導体装置の作製後までその領域に滞まり、他の領
域に移動することはない。
は、半導体装置の作製後までその領域に滞まり、他の領
域に移動することはない。
【００８４】チャネル形成領域の希ガス元素濃度は、１
×１０19ａｔｏｍｓ／ｃｍ3以下であることが好まし
い。チャネル領域に、強制的に希ガス元素を添加する必
要はないが、もとの半導体膜成膜の際に微量の希ガス元
素が含まれる可能性もある。本発明による効果を得るた
めには、ゲッタリング領域に比べ非ゲッタリング領域の
希ガス元素濃度が低い状態であることが好ましい。チャ
ネル領域の濃度は、１×１０19ａｔｏｍｓ／ｃｍ3以下
であることが好ましい。
×１０19ａｔｏｍｓ／ｃｍ3以下であることが好まし
い。チャネル領域に、強制的に希ガス元素を添加する必
要はないが、もとの半導体膜成膜の際に微量の希ガス元
素が含まれる可能性もある。本発明による効果を得るた
めには、ゲッタリング領域に比べ非ゲッタリング領域の
希ガス元素濃度が低い状態であることが好ましい。チャ
ネル領域の濃度は、１×１０19ａｔｏｍｓ／ｃｍ3以下
であることが好ましい。
【００８５】触媒元素として、Ｎｉ、Ｃｏ、Ｓｎ、Ｐ
ｂ、Ｐｄ、Ｆｅ、Ｃｕから選ばれた１種または複数種の
元素を用いることができる。これらの元素であれば、微
量で結晶化助長の効果がある。特にＮｉを用いた場合に
最も顕著な効果を得ることができる。この理由について
は、次のようなモデルが考えられる。触媒元素は単独で
は作用せず、ケイ素膜と結合しシリサイド化することで
結晶成長に作用する。そのときの結晶構造が、非晶質ケ
イ素膜結晶化時に１種の鋳型のように作用し、非晶質ケ
イ素膜の結晶化を促すといったモデルである。Ｎｉは２
つのＳｉとＮｉＳｉ2のシリサイドを形成する。ＮｉＳ
ｉ2は螢石型の結晶構造を示し、その結晶構造は、単結
晶ケイ素のダイヤモンド構造と非常に類似したものであ
る。しかも、ＮｉＳｉ2はその格子定数が５．４０６Å
であり、結晶シリコンのダイヤモンド構造での格子定数
５．４３０Åに非常に近い値をもつ。よって、ＮｉＳｉ
2は、非晶質ケイ素膜を結晶化させるための鋳型として
は最高のものであり、本発明における触媒元素として
は、特にＮｉを用いるのが最も望ましい。
ｂ、Ｐｄ、Ｆｅ、Ｃｕから選ばれた１種または複数種の
元素を用いることができる。これらの元素であれば、微
量で結晶化助長の効果がある。特にＮｉを用いた場合に
最も顕著な効果を得ることができる。この理由について
は、次のようなモデルが考えられる。触媒元素は単独で
は作用せず、ケイ素膜と結合しシリサイド化することで
結晶成長に作用する。そのときの結晶構造が、非晶質ケ
イ素膜結晶化時に１種の鋳型のように作用し、非晶質ケ
イ素膜の結晶化を促すといったモデルである。Ｎｉは２
つのＳｉとＮｉＳｉ2のシリサイドを形成する。ＮｉＳ
ｉ2は螢石型の結晶構造を示し、その結晶構造は、単結
晶ケイ素のダイヤモンド構造と非常に類似したものであ
る。しかも、ＮｉＳｉ2はその格子定数が５．４０６Å
であり、結晶シリコンのダイヤモンド構造での格子定数
５．４３０Åに非常に近い値をもつ。よって、ＮｉＳｉ
2は、非晶質ケイ素膜を結晶化させるための鋳型として
は最高のものであり、本発明における触媒元素として
は、特にＮｉを用いるのが最も望ましい。
【００８６】このような触媒元素を用いて本発明の半導
体装置を作製した場合、最終的な半導体装置内のゲッタ
リング領域には、非晶質ケイ素膜の結晶化を促進する触
媒元素として添加した上記の触媒元素が存在することに
なる。触媒元素の濃度は、ゲッタリング領域において、
１×１０19ａｔｏｍｓ／ｃｍ3以上であるが、チャネル
領域中の触媒元素濃度は、１×１０15〜１×１０17ａｔ
ｏｍｓ／ｃｍ3程度の範囲内にまで低減される。このよ
うに、ゲッタリング領域の触媒元素濃度は、チャネル領
域における触媒元素濃度に比べて２〜４桁も上昇してい
る。
体装置を作製した場合、最終的な半導体装置内のゲッタ
リング領域には、非晶質ケイ素膜の結晶化を促進する触
媒元素として添加した上記の触媒元素が存在することに
なる。触媒元素の濃度は、ゲッタリング領域において、
１×１０19ａｔｏｍｓ／ｃｍ3以上であるが、チャネル
領域中の触媒元素濃度は、１×１０15〜１×１０17ａｔ
ｏｍｓ／ｃｍ3程度の範囲内にまで低減される。このよ
うに、ゲッタリング領域の触媒元素濃度は、チャネル領
域における触媒元素濃度に比べて２〜４桁も上昇してい
る。
【００８７】上記の触媒元素を用いた結晶化を行った
後、そのようにして得られた結晶質半導体膜に対して、
更にレーザ光を照射することが好ましい。レーザ光の照
射により、結晶質部分と非晶質と部分の融点の相違から
結晶粒界部や微小な残留非晶質領域（未結晶化領域）が
集中的に処理される。
後、そのようにして得られた結晶質半導体膜に対して、
更にレーザ光を照射することが好ましい。レーザ光の照
射により、結晶質部分と非晶質と部分の融点の相違から
結晶粒界部や微小な残留非晶質領域（未結晶化領域）が
集中的に処理される。
【００８８】触媒元素を導入し、結晶化した結晶質ケイ
素膜は、柱状結晶で形成されており、その内部は単結晶
状態であるため、レーザ光の照射により結晶粒界部が処
理されると、基板全面にわたって単結晶状態に近い良質
の結晶質ケイ素膜が得られ、結晶性が大きく改善され
る。この結果、ＴＦＴのオン特性は大きく向上し、電流
駆動能力が向上した半導体装置を実現できる。
素膜は、柱状結晶で形成されており、その内部は単結晶
状態であるため、レーザ光の照射により結晶粒界部が処
理されると、基板全面にわたって単結晶状態に近い良質
の結晶質ケイ素膜が得られ、結晶性が大きく改善され
る。この結果、ＴＦＴのオン特性は大きく向上し、電流
駆動能力が向上した半導体装置を実現できる。
【００８９】ゲッタリングのために行う加熱熱処理を利
用して、活性領域に添加されたｎ型不純物元素またはｐ
型不純物元素の活性化も同時に行うことが好ましい。こ
の加熱処理により、ゲッタリングと活性化とを同時に行
えば、工程数が短縮される結果、製造プロセスが簡略化
でき、製造コストが削減できる。
用して、活性領域に添加されたｎ型不純物元素またはｐ
型不純物元素の活性化も同時に行うことが好ましい。こ
の加熱処理により、ゲッタリングと活性化とを同時に行
えば、工程数が短縮される結果、製造プロセスが簡略化
でき、製造コストが削減できる。
【００９０】ゲッタリングのための加熱処理をゲート電
極形成後に行う場合、ＴＦＴのゲート電極は、Ｗ、Ｔ
ａ、Ｔｉ、Ｍｏから選ばれた材料、またはこれらの材料
の組み合わせから形成することが好ましい。ゲッタリン
グのため加熱処理には、５００℃以上の温度が必要であ
るため、耐熱性の観点から高融点金属であることが望ま
しい。
極形成後に行う場合、ＴＦＴのゲート電極は、Ｗ、Ｔ
ａ、Ｔｉ、Ｍｏから選ばれた材料、またはこれらの材料
の組み合わせから形成することが好ましい。ゲッタリン
グのため加熱処理には、５００℃以上の温度が必要であ
るため、耐熱性の観点から高融点金属であることが望ま
しい。
【００９１】なお、触媒元素がゲッタリング領域に移動
する効率は、例えば、次のような方法で観察することが
できる。
する効率は、例えば、次のような方法で観察することが
できる。
【００９２】ゲッタリング領域に添加された元素の影響
により、触媒元素（ニッケル）がゲッタリング領域に移
動するとき、触媒元素は、チャネル形成領域からゲッタ
リング領域に移動する過程でＳｉと結合してＮｉＳｉx
（ニッケルシリサイド）になると考えられている。この
ニッケルシリサイドは、酸化シリコン膜をフッ化水素ア
ンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモ
ニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラ
ケミファ社製、商品名ＬＡＬ５００）によって除去し、
体積比がＨＦ（濃度５０％）：Ｈ2Ｏ2（濃度３３％）：
Ｈ2Ｏ＝４５：７２：４５００で混合された薬液（ＦＰ
Ｍ液）に４０分間基板を浸しておくことにより、ＮｉＳ
ｉxを選択的に除去することができる。
により、触媒元素（ニッケル）がゲッタリング領域に移
動するとき、触媒元素は、チャネル形成領域からゲッタ
リング領域に移動する過程でＳｉと結合してＮｉＳｉx
（ニッケルシリサイド）になると考えられている。この
ニッケルシリサイドは、酸化シリコン膜をフッ化水素ア
ンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモ
ニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラ
ケミファ社製、商品名ＬＡＬ５００）によって除去し、
体積比がＨＦ（濃度５０％）：Ｈ2Ｏ2（濃度３３％）：
Ｈ2Ｏ＝４５：７２：４５００で混合された薬液（ＦＰ
Ｍ液）に４０分間基板を浸しておくことにより、ＮｉＳ
ｉxを選択的に除去することができる。
【００９３】ＮｉＳｉxが除去された後が孔となり、Ｎ
ｉＳｉxが除去された後の孔を光学顕微鏡の透過モード
で黒点として観察する。そして、観察された黒点の数が
多ければ、触媒元素（ニッケル）をゲッタリング領域に
たくさん移動させることができた、すなわち、ゲッタリ
ング効率がよいという評価をすることができる。
ｉＳｉxが除去された後の孔を光学顕微鏡の透過モード
で黒点として観察する。そして、観察された黒点の数が
多ければ、触媒元素（ニッケル）をゲッタリング領域に
たくさん移動させることができた、すなわち、ゲッタリ
ング効率がよいという評価をすることができる。
【００９４】（実施形態）図１を参照しながら、本発明
の実施形態を説明する。
の実施形態を説明する。
【００９５】本実施形態では、ｎチャネル型ＴＦＴをガ
ラス基板上に作製する。図１（Ａ）から（Ｇ）は、ｎチ
ャネル型ＴＦＴの作製工程を示す断面図であり、（Ａ）
から（Ｇ）の順序にしたがって工程が進行する。図１で
は、単一のＴＦＴを示しているが、実際には同一基板上
に多数のＴＦＴが同時に形成される。
ラス基板上に作製する。図１（Ａ）から（Ｇ）は、ｎチ
ャネル型ＴＦＴの作製工程を示す断面図であり、（Ａ）
から（Ｇ）の順序にしたがって工程が進行する。図１で
は、単一のＴＦＴを示しているが、実際には同一基板上
に多数のＴＦＴが同時に形成される。
【００９６】まず、図１（Ａ）を参照する。
【００９７】ガラス基板１１上に、膜厚５０〜３００ｎ
ｍの酸化ケイ素または窒化ケイ素膜からなる下地絶縁膜
１２を形成する。この下地絶縁膜は、ガラス基板からの
不純物の拡散を防ぐために設けられる。この後、下地絶
縁膜１２上に膜厚２０〜８０ｎｍの真性（Ｉ型）の非晶
質ケイ素膜（ａ−Ｓｉ膜）１３を堆積する。
ｍの酸化ケイ素または窒化ケイ素膜からなる下地絶縁膜
１２を形成する。この下地絶縁膜は、ガラス基板からの
不純物の拡散を防ぐために設けられる。この後、下地絶
縁膜１２上に膜厚２０〜８０ｎｍの真性（Ｉ型）の非晶
質ケイ素膜（ａ−Ｓｉ膜）１３を堆積する。
【００９８】次に、結晶化のため、ａ−Ｓｉ膜１３に触
媒元素を添加した後、加熱処理を行う。具体的には、ま
ず、ａ−Ｓｉ膜１３に対して重量換算で例えば１０ｐｐ
ｍの触媒元素（本実施例ではニッケル）を含む水溶液
（酢酸ニッケル水溶液）をスピンコート法で塗布して、
触媒元素含有層１４を形成する。ここで使用可能な触媒
元素は、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃ
ｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、ルテニウム（Ｒ
ｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミ
ウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅
（Ｃｕ）、および金（Ａｕ）からなる群から選択された
一種または複数種の元素である。添加する触媒元素の量
は極微量であり、ａ−Ｓｉ膜１３の表面における触媒元
素濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法によっ
て管理される。本実施形態では、ａ−Ｓｉ膜１３の表面
における触媒元素濃度が７×１０12ａｔｏｍｓ／ｃｍ2
程度に調節される。
媒元素を添加した後、加熱処理を行う。具体的には、ま
ず、ａ−Ｓｉ膜１３に対して重量換算で例えば１０ｐｐ
ｍの触媒元素（本実施例ではニッケル）を含む水溶液
（酢酸ニッケル水溶液）をスピンコート法で塗布して、
触媒元素含有層１４を形成する。ここで使用可能な触媒
元素は、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃ
ｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、ルテニウム（Ｒ
ｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミ
ウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅
（Ｃｕ）、および金（Ａｕ）からなる群から選択された
一種または複数種の元素である。添加する触媒元素の量
は極微量であり、ａ−Ｓｉ膜１３の表面における触媒元
素濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法によっ
て管理される。本実施形態では、ａ−Ｓｉ膜１３の表面
における触媒元素濃度が７×１０12ａｔｏｍｓ／ｃｍ2
程度に調節される。
【００９９】なお、本実施形態ではスピンコート法でニ
ッケルを添加する方法を用いたが、触媒元素から形成さ
れた薄膜（本実施例の場合はニッケル膜）を蒸着法やス
パッタ法などによってａ−Ｓｉ膜１３上に堆積してもよ
い。
ッケルを添加する方法を用いたが、触媒元素から形成さ
れた薄膜（本実施例の場合はニッケル膜）を蒸着法やス
パッタ法などによってａ−Ｓｉ膜１３上に堆積してもよ
い。
【０１００】次に、上記の処理を施した基板に対して不
活性雰囲気（例えば窒素雰囲気）中で加熱する。この加
熱処理は、５５０〜６００℃で３０分〜４時間程度（例
えば５８０℃にて１時間）行うことが好ましい。この加
熱処理において、ａ−Ｓｉ膜１３の表面に添加されたニ
ッケル１４がａ−Ｓｉ膜１３中に拡散すると共に、シリ
サイド化が起こり、生成されたシリサイドを核としてａ
−Ｓｉ膜１３の結晶化が進行する。その結果、ａ−Ｓｉ
膜１３は結晶化され、結晶質ケイ素膜１３ａとなる。な
お、ここでは炉を用いた加熱処理により結晶化を行った
が、ランプ等を熱源として用いるＲＴＡ（Rapid Therma
l Annealing）装置で結晶化を行ってもよい。
活性雰囲気（例えば窒素雰囲気）中で加熱する。この加
熱処理は、５５０〜６００℃で３０分〜４時間程度（例
えば５８０℃にて１時間）行うことが好ましい。この加
熱処理において、ａ−Ｓｉ膜１３の表面に添加されたニ
ッケル１４がａ−Ｓｉ膜１３中に拡散すると共に、シリ
サイド化が起こり、生成されたシリサイドを核としてａ
−Ｓｉ膜１３の結晶化が進行する。その結果、ａ−Ｓｉ
膜１３は結晶化され、結晶質ケイ素膜１３ａとなる。な
お、ここでは炉を用いた加熱処理により結晶化を行った
が、ランプ等を熱源として用いるＲＴＡ（Rapid Therma
l Annealing）装置で結晶化を行ってもよい。
【０１０１】次に、図１（Ｂ）に示すように、結晶質ケ
イ素膜１３ａにレーザ光１５を照射することにより、結
晶質ケイ素膜１３ａの結晶性を向上させた結晶質ケイ素
膜１４ｂを形成する。レーザ光としては、ＸｅＣｌエキ
シマレーザ（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）
やＫｒＦエキシマレーザ（波長２４８ｎｍ）を用いるこ
とができる。レーザ光のビームサイズは、基板１１の表
面において長尺形状となるように成型されており、長尺
方向に対して垂直方向に順次走査を行うことで、基板全
面の再結晶化を行うことが好ましい。このとき、ビーム
の一部が重なるようにして走査することにより、結晶質
ケイ素膜１３ａの任意の一点において、複数回のレーザ
照射が行われ、均一性の向上が図れる。このようにし
て、固相結晶化により得られた結晶性ケイ素膜１３ａ
は、レーザ照射による溶融固化過程により結晶欠陥が低
減され、より高品質な結晶性ケイ素膜１３ｂとなる。
イ素膜１３ａにレーザ光１５を照射することにより、結
晶質ケイ素膜１３ａの結晶性を向上させた結晶質ケイ素
膜１４ｂを形成する。レーザ光としては、ＸｅＣｌエキ
シマレーザ（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）
やＫｒＦエキシマレーザ（波長２４８ｎｍ）を用いるこ
とができる。レーザ光のビームサイズは、基板１１の表
面において長尺形状となるように成型されており、長尺
方向に対して垂直方向に順次走査を行うことで、基板全
面の再結晶化を行うことが好ましい。このとき、ビーム
の一部が重なるようにして走査することにより、結晶質
ケイ素膜１３ａの任意の一点において、複数回のレーザ
照射が行われ、均一性の向上が図れる。このようにし
て、固相結晶化により得られた結晶性ケイ素膜１３ａ
は、レーザ照射による溶融固化過程により結晶欠陥が低
減され、より高品質な結晶性ケイ素膜１３ｂとなる。
【０１０２】その後、結晶質ケイ素膜１３ｂの不要な部
分を除去して素子間分離を行う。この工程により、図１
（Ｃ）に示すように、後にＴＦＴの活性領域（ソース・
ドレイン領域、チャネル領域）となる島状の結晶質ケイ
素膜１６が形成される。本明細書における個々の「活性
領域」とは、ソース・ドレイン領域、チャネル形成領
域、およびゲッタリング領域を含む個々の島状半導体層
を指すものとする。本発明では、１つの活性領域を用い
て１つ以上の薄膜トランジスタが形成される。
分を除去して素子間分離を行う。この工程により、図１
（Ｃ）に示すように、後にＴＦＴの活性領域（ソース・
ドレイン領域、チャネル領域）となる島状の結晶質ケイ
素膜１６が形成される。本明細書における個々の「活性
領域」とは、ソース・ドレイン領域、チャネル形成領
域、およびゲッタリング領域を含む個々の島状半導体層
を指すものとする。本発明では、１つの活性領域を用い
て１つ以上の薄膜トランジスタが形成される。
【０１０３】次に、これらの島状の結晶質ケイ素膜１６
を覆うゲート絶縁膜１７を形成する。ゲート絶縁膜１７
としては、厚さ２０〜１５０ｎｍの酸化ケイ素膜が好ま
しく、本実施形態では１００ｎｍの酸化ケイ素膜を用い
る。
を覆うゲート絶縁膜１７を形成する。ゲート絶縁膜１７
としては、厚さ２０〜１５０ｎｍの酸化ケイ素膜が好ま
しく、本実施形態では１００ｎｍの酸化ケイ素膜を用い
る。
【０１０４】ゲート絶縁膜１７上に導電膜をスパッタ法
またはＣＶＤ法などを用いて堆積した後、この導電膜を
パターニングすることにより、ゲート電極１８を形成す
る。導電膜としては、高融点金属のＷ、Ｔａ、Ｔｉ、Ｍ
ｏ、または、これらの合金材料のいずれかを用いればよ
い。導電膜の厚さは、３００〜６００ｎｍが望ましい。
本実施形態では、膜厚４５０ｎｍの窒素が微量に添加さ
れたＴａからゲート電極１８を形成する。
またはＣＶＤ法などを用いて堆積した後、この導電膜を
パターニングすることにより、ゲート電極１８を形成す
る。導電膜としては、高融点金属のＷ、Ｔａ、Ｔｉ、Ｍ
ｏ、または、これらの合金材料のいずれかを用いればよ
い。導電膜の厚さは、３００〜６００ｎｍが望ましい。
本実施形態では、膜厚４５０ｎｍの窒素が微量に添加さ
れたＴａからゲート電極１８を形成する。
【０１０５】次いで、図１（Ｄ）に示すように、ゲート
電極１８を覆うように、ゲート絶縁膜１７上にレジスト
からなるマスク１９を形成する。このマスク１９は島状
半導体の全てを覆わず、ＴＦＴの活性領域１６の一部
（外縁部）が露出する。この状態で、基板１１の上方か
ら希ガス元素（本実施形態ではＡｒ）２０を基板１１の
全面に対してイオンドーピングする。この工程により、
ＴＦＴ活性領域１６の露出領域２１に希ガス元素２０が
注入され、ゲッタリング領域２１が形成される。マスク
１９によって覆われている領域には、希ガス元素はドー
ピングされない。希ガス元素としては、Ａｒ、Ｋｒ、Ｘ
ｅから選ばれた１種または複数種類の希ガス元素を用い
ることができる。ドーピング条件は、ゲッタリング領域
２１中の希ガス元素濃度が１×１０19〜３×１０21ａｔ
ｏｍｓ／ｃｍ3となるように調節される。
電極１８を覆うように、ゲート絶縁膜１７上にレジスト
からなるマスク１９を形成する。このマスク１９は島状
半導体の全てを覆わず、ＴＦＴの活性領域１６の一部
（外縁部）が露出する。この状態で、基板１１の上方か
ら希ガス元素（本実施形態ではＡｒ）２０を基板１１の
全面に対してイオンドーピングする。この工程により、
ＴＦＴ活性領域１６の露出領域２１に希ガス元素２０が
注入され、ゲッタリング領域２１が形成される。マスク
１９によって覆われている領域には、希ガス元素はドー
ピングされない。希ガス元素としては、Ａｒ、Ｋｒ、Ｘ
ｅから選ばれた１種または複数種類の希ガス元素を用い
ることができる。ドーピング条件は、ゲッタリング領域
２１中の希ガス元素濃度が１×１０19〜３×１０21ａｔ
ｏｍｓ／ｃｍ3となるように調節される。
【０１０６】マスク１９を除去した後、図１（Ｅ）に示
すようにゲート電極１８をマスクとして、イオンドーピ
ング法でｎ型不純物（リン）２２を活性領域１６に高濃
度に注入する。この工程により、ＴＦＴ活性領域１６に
おいて、ゲート電極１８に覆われていない領域２４には
高濃度のリン２２が注入される。このリン２２が注入さ
れた領域のうち、ゲッタリング領域２１以外の部分が、
最終的にＴＦＴのソース・ドレイン領域となる。また、
ゲート電極１８でマスクされ、リン２２が注入されなか
った領域２３は、最終的にはＴＦＴのチャネル領域とな
る。 次に、不活性雰囲気（例えば窒素雰囲気）にて熱
処理を行うことにより、図１（Ｆ）に示すように、ゲッ
タリングを行う。具体的には、ソース・ドレイン領域２
４の外側に形成されたゲッタリング領域２１において、
高濃度にドーピングされているアルゴン２０が、チャネ
ル領域２３およびソース・ドレイン領域２４に存在して
いるニッケルを、チャネル領域からソース・ドレイン領
域、そしてゲッタリング領域２１へと、矢印２５のよう
な方向へ移動させる。よって、ＴＦＴ活性領域のチャネ
ル形成領域やチャネル形成領域とソース領域またはドレ
イン領域との接合部において残留している触媒元素をゲ
ッタリングでき、触媒元素の偏析によるリーク電流の発
生を抑制することができる。
すようにゲート電極１８をマスクとして、イオンドーピ
ング法でｎ型不純物（リン）２２を活性領域１６に高濃
度に注入する。この工程により、ＴＦＴ活性領域１６に
おいて、ゲート電極１８に覆われていない領域２４には
高濃度のリン２２が注入される。このリン２２が注入さ
れた領域のうち、ゲッタリング領域２１以外の部分が、
最終的にＴＦＴのソース・ドレイン領域となる。また、
ゲート電極１８でマスクされ、リン２２が注入されなか
った領域２３は、最終的にはＴＦＴのチャネル領域とな
る。 次に、不活性雰囲気（例えば窒素雰囲気）にて熱
処理を行うことにより、図１（Ｆ）に示すように、ゲッ
タリングを行う。具体的には、ソース・ドレイン領域２
４の外側に形成されたゲッタリング領域２１において、
高濃度にドーピングされているアルゴン２０が、チャネ
ル領域２３およびソース・ドレイン領域２４に存在して
いるニッケルを、チャネル領域からソース・ドレイン領
域、そしてゲッタリング領域２１へと、矢印２５のよう
な方向へ移動させる。よって、ＴＦＴ活性領域のチャネ
ル形成領域やチャネル形成領域とソース領域またはドレ
イン領域との接合部において残留している触媒元素をゲ
ッタリングでき、触媒元素の偏析によるリーク電流の発
生を抑制することができる。
【０１０７】このように、本発明の実施形態では、活性
領域１６内にゲッタリング領域２１が存在し、しかも、
そのゲッタリング領域２１がソース領域およびドレイン
領域以外の部分に設けられる。ゲッタリング領域２１
は、チャネル領域とソース・ドレイン領域との間に位置
するｐｎ接合部からは離れているため、結晶化を促進す
る不純物がｐｎ接合部に残存してリーク原因となる問題
を解決することができる。
領域１６内にゲッタリング領域２１が存在し、しかも、
そのゲッタリング領域２１がソース領域およびドレイン
領域以外の部分に設けられる。ゲッタリング領域２１
は、チャネル領域とソース・ドレイン領域との間に位置
するｐｎ接合部からは離れているため、結晶化を促進す
る不純物がｐｎ接合部に残存してリーク原因となる問題
を解決することができる。
【０１０８】また、ゲッタリング領域が、ソース・ドレ
イン間の電流パス上に存在しないため、希ガス元素の導
入によってゲッタリング領域の電気抵抗が増加しても、
ソース領域またはドレイン領域の電気抵抗が上昇すると
いう問題は生じない。
イン間の電流パス上に存在しないため、希ガス元素の導
入によってゲッタリング領域の電気抵抗が増加しても、
ソース領域またはドレイン領域の電気抵抗が上昇すると
いう問題は生じない。
【０１０９】なお、上記の加熱処理工程により、ゲッタ
リング領域には触媒元素が移動してくるため、ゲッタリ
ング領域における触媒元素は１×１０19／ｃｍ3以上の
濃度となる。
リング領域には触媒元素が移動してくるため、ゲッタリ
ング領域における触媒元素は１×１０19／ｃｍ3以上の
濃度となる。
【０１１０】この加熱処理としては、４５０〜６００℃
の範囲で３０分から８時間行うことが望ましい。ＲＴＡ
によっても同様の処理が可能である。なお、この加熱処
理工程で、ソース・ドレイン領域２４にドーピングされ
たｎ型不純物（リン）２２の活性化も同時に行われ、ソ
ース・ドレイン領域２４シート抵抗値は、２ｋΩ／□以
下まで低抵抗化される。
の範囲で３０分から８時間行うことが望ましい。ＲＴＡ
によっても同様の処理が可能である。なお、この加熱処
理工程で、ソース・ドレイン領域２４にドーピングされ
たｎ型不純物（リン）２２の活性化も同時に行われ、ソ
ース・ドレイン領域２４シート抵抗値は、２ｋΩ／□以
下まで低抵抗化される。
【０１１１】続いて、図１（Ｇ）に示すように、酸化ケ
イ素膜または窒化ケイ素膜を層間絶縁膜２６として形成
した後、コンタクトホールを形成する。次に、金属材料
の堆積およびパターニングにより、ＴＦＴの電極・配線
２７を層間絶縁膜２６上に形成する。
イ素膜または窒化ケイ素膜を層間絶縁膜２６として形成
した後、コンタクトホールを形成する。次に、金属材料
の堆積およびパターニングにより、ＴＦＴの電極・配線
２７を層間絶縁膜２６上に形成する。
【０１１２】最後に１気圧の水素雰囲気で３５０℃、１
時間のアニールを行い、図１（Ｇ）に示すＴＦＴ２８を
完成させる。更に必要に応じて、ＴＦＴ２８を保護する
目的で、ＴＦＴ２８上に窒化ケイ素膜などからなる保護
膜を設けてもよい。このようにして、薄膜トランジスタ
を備えた半導体装置を得ることがてきる。
時間のアニールを行い、図１（Ｇ）に示すＴＦＴ２８を
完成させる。更に必要に応じて、ＴＦＴ２８を保護する
目的で、ＴＦＴ２８上に窒化ケイ素膜などからなる保護
膜を設けてもよい。このようにして、薄膜トランジスタ
を備えた半導体装置を得ることがてきる。
【０１１３】本実施形態の半導体装置は、ゲート電極が
半導体層の上に形成されるトップゲート型であるが、本
発明はこれに限定されず、ゲート電極が半導体層の下方
に位置するボトムゲート型、あるいは、その他の型のト
ランジスタに適用することも可能である。
半導体層の上に形成されるトップゲート型であるが、本
発明はこれに限定されず、ゲート電極が半導体層の下方
に位置するボトムゲート型、あるいは、その他の型のト
ランジスタに適用することも可能である。
【０１１４】また、本実施形態では、半導体としてケイ
素を用いているが、本発明はこれに限定されない。他の
タイプの半導体材料を用いても良い。また、半導体層の
下地はガラス基板に限定されず、プラスチック基板、あ
るいは平板ではない絶縁物、または、層間絶縁膜が堆積
された半導体基板などであってもよい。
素を用いているが、本発明はこれに限定されない。他の
タイプの半導体材料を用いても良い。また、半導体層の
下地はガラス基板に限定されず、プラスチック基板、あ
るいは平板ではない絶縁物、または、層間絶縁膜が堆積
された半導体基板などであってもよい。
【０１１５】なお、本明細書における「半導体装置」と
は、個々のＴＦＴだけを指すものではなく、半導体の性
質を利用する構造を備えた装置、例えばアクティブマト
リクス基板や３次元ＬＳＩなどを広く含むものとする。
は、個々のＴＦＴだけを指すものではなく、半導体の性
質を利用する構造を備えた装置、例えばアクティブマト
リクス基板や３次元ＬＳＩなどを広く含むものとする。
【０１１６】（実施例１）本発明の第１の実施例を説明
する。
する。
【０１１７】本実施例では、アクティブマトリクス型の
液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を
形成するｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴ
を相補型に構成したＣＭＯＳ構造の回路をガラス基板上
に作製する工程について、説明を行う。
液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を
形成するｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴ
を相補型に構成したＣＭＯＳ構造の回路をガラス基板上
に作製する工程について、説明を行う。
【０１１８】図２および図３は、本実施例で説明するＴ
ＦＴの作製工程を示す断面図であり、図２（Ａ）から
（Ｅ）、図３（Ａ）から（Ｄ）の順にしたがって工程が
順次進行する。
ＦＴの作製工程を示す断面図であり、図２（Ａ）から
（Ｅ）、図３（Ａ）から（Ｄ）の順にしたがって工程が
順次進行する。
【０１１９】まず、図２（Ａ）を参照する。基板１０１
としては、低アルカリガラス基板や石英基板を用いるこ
とができるが、本実施例では低アルカリガラス基板を用
いた。この場合、ガラス歪み点よりも１０〜２０℃程度
低い温度であらかじめ熱処理しておいても良い。基板１
０１のＴＦＴを形成する表面には、基板１０１からの不
純物拡散を防ぐために、酸化ケイ素膜、窒化ケイ素膜ま
たは酸化窒化ケイ素膜などの下地膜を形成する。本実施
例では、例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、
Ｎ2Ｏの材料ガスから作製される酸化窒化ケイ素膜を、
下層の第１下地膜１０２として成膜し、その上に同様に
プラズマＣＶＤ法によりＳｉＨ4、Ｎ2Ｏを材料ガスとし
て第２の下地膜１０３を積層形成した。このときの第１
下地膜１０２の酸化窒化ケイ素膜の膜厚は２５〜２００
ｎｍ（例えば１００ｎｍ）とし、第２下地膜１０３の酸
化窒化ケイ素膜の膜厚としては２５〜３００ｎｍ（例え
ば１００ｎｍ）とした。本実施例では２層の下地膜を使
用したが、例えば酸化ケイ素膜の単層を用いてもよい。
としては、低アルカリガラス基板や石英基板を用いるこ
とができるが、本実施例では低アルカリガラス基板を用
いた。この場合、ガラス歪み点よりも１０〜２０℃程度
低い温度であらかじめ熱処理しておいても良い。基板１
０１のＴＦＴを形成する表面には、基板１０１からの不
純物拡散を防ぐために、酸化ケイ素膜、窒化ケイ素膜ま
たは酸化窒化ケイ素膜などの下地膜を形成する。本実施
例では、例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、
Ｎ2Ｏの材料ガスから作製される酸化窒化ケイ素膜を、
下層の第１下地膜１０２として成膜し、その上に同様に
プラズマＣＶＤ法によりＳｉＨ4、Ｎ2Ｏを材料ガスとし
て第２の下地膜１０３を積層形成した。このときの第１
下地膜１０２の酸化窒化ケイ素膜の膜厚は２５〜２００
ｎｍ（例えば１００ｎｍ）とし、第２下地膜１０３の酸
化窒化ケイ素膜の膜厚としては２５〜３００ｎｍ（例え
ば１００ｎｍ）とした。本実施例では２層の下地膜を使
用したが、例えば酸化ケイ素膜の単層を用いてもよい。
【０１２０】次に、２０〜１５０ｎｍ（好ましくは３０
〜８０ｎｍ）の厚さで非晶質構造を有するケイ素膜（ａ
−Ｓｉ膜）１０４を、プラズマＣＶＤ法やスパッタ法な
どの公知の方法で形成する。本実施例では、プラズマＣ
ＶＤ法で非晶質ケイ素膜を５０ｎｍの厚さに形成した。
また、下地膜１０２、１０３と非晶質ケイ素膜１０４と
は同じ成膜法で形成することが可能であるので、両者を
連続形成しても良い。下地膜を形成した後、一旦大気雰
囲気に晒さないことでその表面の汚染を防ぐことが可能
となり、作製するＴＦＴの特性バラツキやしきい値電圧
の変動を低減させることができる。
〜８０ｎｍ）の厚さで非晶質構造を有するケイ素膜（ａ
−Ｓｉ膜）１０４を、プラズマＣＶＤ法やスパッタ法な
どの公知の方法で形成する。本実施例では、プラズマＣ
ＶＤ法で非晶質ケイ素膜を５０ｎｍの厚さに形成した。
また、下地膜１０２、１０３と非晶質ケイ素膜１０４と
は同じ成膜法で形成することが可能であるので、両者を
連続形成しても良い。下地膜を形成した後、一旦大気雰
囲気に晒さないことでその表面の汚染を防ぐことが可能
となり、作製するＴＦＴの特性バラツキやしきい値電圧
の変動を低減させることができる。
【０１２１】次に、ａ−Ｓｉ膜１０４の表面上に触媒元
素（本実施例ではニッケル）１０５の微量添加を行う。
ニッケル１０５の微量添加は、ニッケルの溶液をａ−Ｓ
ｉ膜１０４上に保持し、スピナーにより溶液を基板１０
１上に均一に延ばし乾燥させることによって行った。本
実施例では、溶質としては酢酸ニッケルを用い、溶媒と
しては水を用い、溶液中のニッケル濃度は１０ｐｐｍと
なるようにした。
素（本実施例ではニッケル）１０５の微量添加を行う。
ニッケル１０５の微量添加は、ニッケルの溶液をａ−Ｓ
ｉ膜１０４上に保持し、スピナーにより溶液を基板１０
１上に均一に延ばし乾燥させることによって行った。本
実施例では、溶質としては酢酸ニッケルを用い、溶媒と
しては水を用い、溶液中のニッケル濃度は１０ｐｐｍと
なるようにした。
【０１２２】図２（Ａ）の状態におけるａ−Ｓｉ膜１０
４表面上のニッケル濃度を全反射蛍光Ｘ線分析（ＴＲＸ
ＲＦ）法により測定すると、７×１０12ａｔｏｍｓ／ｃ
ｍ2程度であった。触媒元素をａ−Ｓｉ膜１０４に添加
する方法としては、触媒元素を含有する溶液を塗布する
方法以外に、プラズマドーピング法、蒸着法、またはス
パッタ法等の気相法などを利用することもできる。溶液
を用いる方法は、触媒元素の添加量の制御が容易であ
り、ごく微量な添加を行うのも容易である。
４表面上のニッケル濃度を全反射蛍光Ｘ線分析（ＴＲＸ
ＲＦ）法により測定すると、７×１０12ａｔｏｍｓ／ｃ
ｍ2程度であった。触媒元素をａ−Ｓｉ膜１０４に添加
する方法としては、触媒元素を含有する溶液を塗布する
方法以外に、プラズマドーピング法、蒸着法、またはス
パッタ法等の気相法などを利用することもできる。溶液
を用いる方法は、触媒元素の添加量の制御が容易であ
り、ごく微量な添加を行うのも容易である。
【０１２３】次に、不活性雰囲気（例えば窒素雰囲気）
中に加熱処理を行う。このときの加熱処理としては、５
２０〜６００℃で１〜８時間のアニール処理を行う。本
実施例では、５８０℃にて１時間の加熱処理を行った。
この加熱処理において、ａ−Ｓｉ膜１０４の表面に添加
されたニッケル１０５がａ−Ｓｉ膜１０４中に拡散する
と共に、シリサイド化が起こり、シリサイドを核として
ａ−Ｓｉ膜１０４の結晶化が進行する。その結果、図２
（Ｂ）に示すように、ａ−Ｓｉ膜１０４は結晶化され、
結晶質ケイ素膜１０６となる。
中に加熱処理を行う。このときの加熱処理としては、５
２０〜６００℃で１〜８時間のアニール処理を行う。本
実施例では、５８０℃にて１時間の加熱処理を行った。
この加熱処理において、ａ−Ｓｉ膜１０４の表面に添加
されたニッケル１０５がａ−Ｓｉ膜１０４中に拡散する
と共に、シリサイド化が起こり、シリサイドを核として
ａ−Ｓｉ膜１０４の結晶化が進行する。その結果、図２
（Ｂ）に示すように、ａ−Ｓｉ膜１０４は結晶化され、
結晶質ケイ素膜１０６となる。
【０１２４】次に、図２（Ｃ）に示すように、レーザ光
１０７を照射することにより、結晶質ケイ素膜１０６を
溶融再結晶化し、その結晶性を向上させる。このときの
レーザ光としては、ＸｅＣｌエキシマレーザ（波長３０
８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レーザ光の
照射条件は、エネルギー密度２５０〜５００ｍＪ／ｃｍ
2（例えば４００ｍＪ／ｃｍ2）で照射した。ビームサイ
ズは、基板１０１表面で１５０ｍｍ×１ｍｍの長尺形状
となるように成型されており、長尺方向に対して垂直方
向に０．０５ｍｍのステップ幅で順次走査を行った。す
なわち、結晶質ケイ素膜１０６の任意の一点において、
合計２０回のレーザ照射が行われることになる。このよ
うにして、固相結晶化により得られた結晶質ケイ素膜１
０６は、レーザ照射による溶融固化過程により結晶欠陥
が低減され、より高品質な結晶性ケイ素膜１０８とな
る。この時使用できるレーザとしては、パルス発振型ま
たは連続発光型のＫｒＦエキシマレーザ、ＸｅＣｌエキ
シマレーザ、ＹＡＧレーザまたはＹＶＯ4レーザを用い
ることができる。結晶化の条件は、実施者が適宜選択す
ればよい。
１０７を照射することにより、結晶質ケイ素膜１０６を
溶融再結晶化し、その結晶性を向上させる。このときの
レーザ光としては、ＸｅＣｌエキシマレーザ（波長３０
８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レーザ光の
照射条件は、エネルギー密度２５０〜５００ｍＪ／ｃｍ
2（例えば４００ｍＪ／ｃｍ2）で照射した。ビームサイ
ズは、基板１０１表面で１５０ｍｍ×１ｍｍの長尺形状
となるように成型されており、長尺方向に対して垂直方
向に０．０５ｍｍのステップ幅で順次走査を行った。す
なわち、結晶質ケイ素膜１０６の任意の一点において、
合計２０回のレーザ照射が行われることになる。このよ
うにして、固相結晶化により得られた結晶質ケイ素膜１
０６は、レーザ照射による溶融固化過程により結晶欠陥
が低減され、より高品質な結晶性ケイ素膜１０８とな
る。この時使用できるレーザとしては、パルス発振型ま
たは連続発光型のＫｒＦエキシマレーザ、ＸｅＣｌエキ
シマレーザ、ＹＡＧレーザまたはＹＶＯ4レーザを用い
ることができる。結晶化の条件は、実施者が適宜選択す
ればよい。
【０１２５】その後、結晶質ケイ素膜１０８の不要な部
分を除去して素子間分離を行う。この工程により、図２
（Ｄ）に示すように、ｎチャネル型ＴＦＴが形成される
活性領域となる島状結晶質ケイ素膜１０９ｎ、および、
ｐチャネル型ＴＦＴが形成される活性領域となる島状結
晶質ケイ素膜１０９ｐが形成される。
分を除去して素子間分離を行う。この工程により、図２
（Ｄ）に示すように、ｎチャネル型ＴＦＴが形成される
活性領域となる島状結晶質ケイ素膜１０９ｎ、および、
ｐチャネル型ＴＦＴが形成される活性領域となる島状結
晶質ケイ素膜１０９ｐが形成される。
【０１２６】ここで、トランジスタのしきい値電圧を制
御する目的で、ｎチャネル型ＴＦＴおよびｐチャネル型
ＴＦＴの活性領域の全面に対して、１×１０16〜５×１
０17／ｃｍ3程度の濃度となるようにｐ型不純物元素と
してボロンを添加してもよい。ボロンの添加はイオンド
ープ法によって行ってもよいし、非晶質シリコン膜を堆
積するときに同時に添加しておくこともできる。
御する目的で、ｎチャネル型ＴＦＴおよびｐチャネル型
ＴＦＴの活性領域の全面に対して、１×１０16〜５×１
０17／ｃｍ3程度の濃度となるようにｐ型不純物元素と
してボロンを添加してもよい。ボロンの添加はイオンド
ープ法によって行ってもよいし、非晶質シリコン膜を堆
積するときに同時に添加しておくこともできる。
【０１２７】次に、上記の活性領域となる結晶質ケイ素
膜１０９ｎおよび１０９ｐを覆うように厚さ２０〜１５
０ｎｍ（本実施例では厚さ１００ｎｍ）の酸化ケイ素膜
をゲート絶縁膜１１０として形成する。酸化ケイ素膜の
形成には、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔ
ｈｏ Ｓｉｌｉｃａｔｅ）を原料として用い、酸素とと
もにＲＦプラズマＣＶＤ法で分解・堆積した。堆積時の
基板温度は１５０〜６００℃（好ましくは３００〜４５
０℃）であった、成膜後、ゲート絶縁膜１１０のバルク
特性、および結晶性ケイ素膜とゲート絶縁膜との間の界
面特性を向上するために、不活性ガス雰囲気下で５００
〜６００℃で１〜４時間のアニールを行ってもよい。ゲ
ート絶縁膜１１０には、他のシリコンを含む絶縁膜を単
層または積層構造として用いても良い。
膜１０９ｎおよび１０９ｐを覆うように厚さ２０〜１５
０ｎｍ（本実施例では厚さ１００ｎｍ）の酸化ケイ素膜
をゲート絶縁膜１１０として形成する。酸化ケイ素膜の
形成には、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔ
ｈｏ Ｓｉｌｉｃａｔｅ）を原料として用い、酸素とと
もにＲＦプラズマＣＶＤ法で分解・堆積した。堆積時の
基板温度は１５０〜６００℃（好ましくは３００〜４５
０℃）であった、成膜後、ゲート絶縁膜１１０のバルク
特性、および結晶性ケイ素膜とゲート絶縁膜との間の界
面特性を向上するために、不活性ガス雰囲気下で５００
〜６００℃で１〜４時間のアニールを行ってもよい。ゲ
ート絶縁膜１１０には、他のシリコンを含む絶縁膜を単
層または積層構造として用いても良い。
【０１２８】次に、図２（Ｄ）に示すように、スパッタ
リング法によって高融点メタルを堆積した後、これをパ
ターニング形成して、ゲート電極１１１ｎと１１１ｐを
形成する。高融点メタルとしては、タンタル（Ｔａ）ま
たはタングステン（Ｗ）、モリブデン（Ｍｏ）チタン
（Ｔｉ）から選ばれた元素、または前記元素を主成分と
する合金か、前記元素を組み合わせた合金膜（代表的に
はＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良
く、導電層（Ａ）１０７は窒化タンタル（ＴａＮ）、窒
化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒
化モリブデン（ＭｏＮ）を用いる。また、その他の代替
材料として、タングステンシリサイド、チタンシリサイ
ド、モリブデンシリサイドを適用しても良い。本実施例
では、タングステン（Ｗ）を用い、厚さが３００〜６０
０ｎｍ、例えば４５０ｎｍとした。このとき、低抵抗化
を図るために含有する不純物濃度を低減させると良く、
酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以
下の比抵抗値を実現することができた。
リング法によって高融点メタルを堆積した後、これをパ
ターニング形成して、ゲート電極１１１ｎと１１１ｐを
形成する。高融点メタルとしては、タンタル（Ｔａ）ま
たはタングステン（Ｗ）、モリブデン（Ｍｏ）チタン
（Ｔｉ）から選ばれた元素、または前記元素を主成分と
する合金か、前記元素を組み合わせた合金膜（代表的に
はＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良
く、導電層（Ａ）１０７は窒化タンタル（ＴａＮ）、窒
化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒
化モリブデン（ＭｏＮ）を用いる。また、その他の代替
材料として、タングステンシリサイド、チタンシリサイ
ド、モリブデンシリサイドを適用しても良い。本実施例
では、タングステン（Ｗ）を用い、厚さが３００〜６０
０ｎｍ、例えば４５０ｎｍとした。このとき、低抵抗化
を図るために含有する不純物濃度を低減させると良く、
酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以
下の比抵抗値を実現することができた。
【０１２９】次に、イオンドーピング法によって、ゲー
ト電極１１１ｎと１１１ｐをマスクとして活性領域に低
濃度の不純物（リン）１１２を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ3）を用い、加速電圧を
６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０
12〜１×１０14ｃｍ-2、例えば２×１０13ｃｍ-2とす
る。この工程により島状のケイ素膜１０９ｎと１０９ｐ
において、ゲート電極１１１ｎと１１１ｐに覆われてい
ない領域は低濃度のリン１１２が注入された領域１１４
ｎと１１４ｐとなり、ゲート電極１１１ｎ、１１１ｐに
マスクされ不純物１１２が注入されない領域は、後にｎ
チャネル型ＴＦＴとｐチャネル型ＴＦＴのチャネル領域
１１３ｎと１１３ｐとなる。この状態が図２（Ｄ）に相
当する。
ト電極１１１ｎと１１１ｐをマスクとして活性領域に低
濃度の不純物（リン）１１２を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ3）を用い、加速電圧を
６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０
12〜１×１０14ｃｍ-2、例えば２×１０13ｃｍ-2とす
る。この工程により島状のケイ素膜１０９ｎと１０９ｐ
において、ゲート電極１１１ｎと１１１ｐに覆われてい
ない領域は低濃度のリン１１２が注入された領域１１４
ｎと１１４ｐとなり、ゲート電極１１１ｎ、１１１ｐに
マスクされ不純物１１２が注入されない領域は、後にｎ
チャネル型ＴＦＴとｐチャネル型ＴＦＴのチャネル領域
１１３ｎと１１３ｐとなる。この状態が図２（Ｄ）に相
当する。
【０１３０】次いで、図２（Ｅ）に示すように、後のｎ
チャネル型ＴＦＴのゲート電極１１１ｎを一回り大きく
覆うようにフォトレジストによるドーピングマスク１１
５を設け、後のｐチャネル型ＴＦＴの活性領域１０９ｐ
を覆うようにフォトレジストによるドーピングマスク１
１６を設ける。その後、イオンドーピング法によって、
レジストマスク１１５と１１６をマスクとして活性領域
に不純物（リン）１１７を注入する。ドーピングガスと
して、フォスフィン（ＰＨ3）を用い、加速電圧を６０
〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０15〜
１×１０16ｃｍ -2、例えば５×１０15ｃｍ-2とする。こ
の工程により、高濃度に不純物（リン）１１７が注入さ
れた領域１１９は、後にｎチャネル型ＴＦＴのソース・
ドレイン領域となる。そして、活性領域１０９ｎにおい
て、レジストマスク１１５に覆われ、高濃度のリン１１
７がドーピングされなかった領域は、低濃度にリンが注
入された領域１１４ｎとして残り、ＬＤＤ（Ｌｉｇｈｔ
ｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１１８を形成す
る。このように、ＬＤＤ領域１１８を形成することで、
チャネル領域とソース・ドレイン領域との接合部におけ
る電界集中を緩和でき、ＴＦＴオフ動作時のリーク電流
を低減できると共に、ホットキャリアによる劣化を抑え
ることができＴＦＴの信頼性を向上できる。後のｐチャ
ネル型ＴＦＴの活性領域１０９ｐにおいては、マスク１
１６で全面が覆われているため、高濃度のリン１１７は
ドーピングされない。
チャネル型ＴＦＴのゲート電極１１１ｎを一回り大きく
覆うようにフォトレジストによるドーピングマスク１１
５を設け、後のｐチャネル型ＴＦＴの活性領域１０９ｐ
を覆うようにフォトレジストによるドーピングマスク１
１６を設ける。その後、イオンドーピング法によって、
レジストマスク１１５と１１６をマスクとして活性領域
に不純物（リン）１１７を注入する。ドーピングガスと
して、フォスフィン（ＰＨ3）を用い、加速電圧を６０
〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０15〜
１×１０16ｃｍ -2、例えば５×１０15ｃｍ-2とする。こ
の工程により、高濃度に不純物（リン）１１７が注入さ
れた領域１１９は、後にｎチャネル型ＴＦＴのソース・
ドレイン領域となる。そして、活性領域１０９ｎにおい
て、レジストマスク１１５に覆われ、高濃度のリン１１
７がドーピングされなかった領域は、低濃度にリンが注
入された領域１１４ｎとして残り、ＬＤＤ（Ｌｉｇｈｔ
ｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１１８を形成す
る。このように、ＬＤＤ領域１１８を形成することで、
チャネル領域とソース・ドレイン領域との接合部におけ
る電界集中を緩和でき、ＴＦＴオフ動作時のリーク電流
を低減できると共に、ホットキャリアによる劣化を抑え
ることができＴＦＴの信頼性を向上できる。後のｐチャ
ネル型ＴＦＴの活性領域１０９ｐにおいては、マスク１
１６で全面が覆われているため、高濃度のリン１１７は
ドーピングされない。
【０１３１】次に、レジストマスク１１５、１１６を除
去した後、図３（Ａ）に示すように、ｎチャネル型ＴＦ
Ｔの活性領域１０９ｎを覆うようにレジストマスク１２
０を設ける。この状態で、レジストマスク１２０、およ
び、ｐチャネル型ＴＦＴのゲート電極１１１ｐをドーピ
ングマスクとして、イオンドーピング法により、ｐチャ
ネル型ＴＦＴの活性領域１０９ｐにｐ型不純物（ホウ
素）１２１を注入する。このとき、ドーピングガスとし
てジボラン（Ｂ2Ｈ6）を用い、加速電圧を４０ｋＶ〜８
０ｋＶ、例えば６５ｋＶとし、ドーズ量は１×１０15〜
１×１０16ｃｍ-2、例えば５×１０15ｃｍ-2とする。こ
の工程により、ホウ素１２１が高濃度に注入された領域
１２２は、ｐチャネル型ＴＦＴのソース・ドレイン領域
となり、ゲート電極１１１ｐにマスクされ不純物が注入
されない領域は、ｐチャネル型ＴＦＴのチャネル領域１
１３ｐとなる。この工程において、ｎチャネル型ＴＦＴ
の活性領域１０９ｎは、マスク１２０で全面覆われてい
るため、ホウ素１２１はドーピングされない。
去した後、図３（Ａ）に示すように、ｎチャネル型ＴＦ
Ｔの活性領域１０９ｎを覆うようにレジストマスク１２
０を設ける。この状態で、レジストマスク１２０、およ
び、ｐチャネル型ＴＦＴのゲート電極１１１ｐをドーピ
ングマスクとして、イオンドーピング法により、ｐチャ
ネル型ＴＦＴの活性領域１０９ｐにｐ型不純物（ホウ
素）１２１を注入する。このとき、ドーピングガスとし
てジボラン（Ｂ2Ｈ6）を用い、加速電圧を４０ｋＶ〜８
０ｋＶ、例えば６５ｋＶとし、ドーズ量は１×１０15〜
１×１０16ｃｍ-2、例えば５×１０15ｃｍ-2とする。こ
の工程により、ホウ素１２１が高濃度に注入された領域
１２２は、ｐチャネル型ＴＦＴのソース・ドレイン領域
となり、ゲート電極１１１ｐにマスクされ不純物が注入
されない領域は、ｐチャネル型ＴＦＴのチャネル領域１
１３ｐとなる。この工程において、ｎチャネル型ＴＦＴ
の活性領域１０９ｎは、マスク１２０で全面覆われてい
るため、ホウ素１２１はドーピングされない。
【０１３２】ｎ型不純物およびｐ型不純物のドーピング
に際しては、このようにドーピングが不要な領域をフォ
トレジストで覆うことにより、それぞれの元素を選択的
にドーピングを行する。その結果、ｎ型の高濃度不純物
領域１１９とｐ型の不純物領域１２２とが形成され、図
３に示すようにｎチャネル型ＴＦＴとｐチャネル型ＴＦ
Ｔとを形成することができる。なお、本実施形態におい
て、ｎ型不純物元素のドーピングの後にｐ型不純物元素
のドーピングを行ったがが、ドーピングの順序は、これ
に限定されない。
に際しては、このようにドーピングが不要な領域をフォ
トレジストで覆うことにより、それぞれの元素を選択的
にドーピングを行する。その結果、ｎ型の高濃度不純物
領域１１９とｐ型の不純物領域１２２とが形成され、図
３に示すようにｎチャネル型ＴＦＴとｐチャネル型ＴＦ
Ｔとを形成することができる。なお、本実施形態におい
て、ｎ型不純物元素のドーピングの後にｐ型不純物元素
のドーピングを行ったがが、ドーピングの順序は、これ
に限定されない。
【０１３３】次いで、レジストマスク１２０を除去した
後、図３（Ｂ）に示すように、ｎチャネル型ＴＦＴのゲ
ート電極１１１ｎおよびｐチャネル型ＴＦＴのゲート電
極１１１ｐを覆うように、レジストマスク１２２を形成
する。このレジストマスク１２２は、ｎチャネル型ＴＦ
Ｔの活性領域１０９ｎおよびｐチャネル型ＴＦＴの活性
領域１０９ｐの一部（外縁部）を覆わず、露出させる。
後、図３（Ｂ）に示すように、ｎチャネル型ＴＦＴのゲ
ート電極１１１ｎおよびｐチャネル型ＴＦＴのゲート電
極１１１ｐを覆うように、レジストマスク１２２を形成
する。このレジストマスク１２２は、ｎチャネル型ＴＦ
Ｔの活性領域１０９ｎおよびｐチャネル型ＴＦＴの活性
領域１０９ｐの一部（外縁部）を覆わず、露出させる。
【０１３４】この状態で、図３（Ｂ）に示すように、基
板の上方から、希ガス元素（本実施例ではＡｒ）１２３
を基板全面に対してイオンドーピングする。この工程に
より、ＴＦＴ活性領域の露出領域に対して希ガス元素１
２３が注入され、ｎチャネル型ＴＦＴの活性領域１０９
ｎおよびｐチャネル型ＴＦＴの活性領域１０９ｐの外縁
部に、ゲッタリング領域１２４が形成される。
板の上方から、希ガス元素（本実施例ではＡｒ）１２３
を基板全面に対してイオンドーピングする。この工程に
より、ＴＦＴ活性領域の露出領域に対して希ガス元素１
２３が注入され、ｎチャネル型ＴＦＴの活性領域１０９
ｎおよびｐチャネル型ＴＦＴの活性領域１０９ｐの外縁
部に、ゲッタリング領域１２４が形成される。
【０１３５】ドープする希ガス元素としては、Ａｒ、Ｋ
ｒ、およびＸｅからなる群から選択された任意の１種ま
たは複数種類の希ガス元素を用いることができる。活性
領域のうちレジストマスク１９によって覆われている領
域には、希ガス元素はドーピングされない。
ｒ、およびＸｅからなる群から選択された任意の１種ま
たは複数種類の希ガス元素を用いることができる。活性
領域のうちレジストマスク１９によって覆われている領
域には、希ガス元素はドーピングされない。
【０１３６】本実施形態では、ドーピングガスとして１
００％のＡｒを用い、加速電圧を６０〜９０ｋＶ、例え
ば８０ｋＶとし、ドーズ量としては１×１０15〜１×１
０16ｃｍ-2、例えば３×１０15ｃｍ-2の条件を採用し
た。この条件によると、ゲッタリング領域１２４中の希
ガス元素の濃度は、１×１０19〜３×１０21ａｔｏｍｓ
／ｃｍ3となる。
００％のＡｒを用い、加速電圧を６０〜９０ｋＶ、例え
ば８０ｋＶとし、ドーズ量としては１×１０15〜１×１
０16ｃｍ-2、例えば３×１０15ｃｍ-2の条件を採用し
た。この条件によると、ゲッタリング領域１２４中の希
ガス元素の濃度は、１×１０19〜３×１０21ａｔｏｍｓ
／ｃｍ3となる。
【０１３７】本実施形態では、ＴＦＴのチャネル幅Ｗに
対するゲッタリング領域１２４の面積Ｓの比率（Ｗ／
Ｓ）が約１となるようレイアウトを設計している。通
常、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとでは、
電流駆動能力が異なる。本実施例の場合、ｎチャネル型
ＴＦＴの電流駆動力はｐチャネル型ＴＦＴのそれに比べ
て２倍以上大きい。したがって、ｎチャネル型ＴＦＴと
ｐチャネル型ＴＦＴとで同程度の電流を流すには、ｐチ
ャネル型ＴＦＴのチャネル幅を大きく設定する必要があ
る。例えば、ｎチャネル型ＴＦＴの活性領域１０９ｎに
おけるチャネル領域幅Ｗが２０μｍであるとすると、ｐ
チャネル型ＴＦＴの活性領域１０９ｐにおけるチャネル
幅Ｗは４０μｍに設定される。この場合、それぞれの活
性領域におけるゲッタリング領域１２４の面積は、ｎチ
ャネル型ＴＦＴに対してｐチャネル型ＴＦＴが概略２倍
となるように設定される。このようにすることで、ｎチ
ャネル型ＴＦＴおよびｐチャネル型ＴＦＴの活性領域に
おいて、ゲッタリングの効率を等しくすることができ
る。
対するゲッタリング領域１２４の面積Ｓの比率（Ｗ／
Ｓ）が約１となるようレイアウトを設計している。通
常、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとでは、
電流駆動能力が異なる。本実施例の場合、ｎチャネル型
ＴＦＴの電流駆動力はｐチャネル型ＴＦＴのそれに比べ
て２倍以上大きい。したがって、ｎチャネル型ＴＦＴと
ｐチャネル型ＴＦＴとで同程度の電流を流すには、ｐチ
ャネル型ＴＦＴのチャネル幅を大きく設定する必要があ
る。例えば、ｎチャネル型ＴＦＴの活性領域１０９ｎに
おけるチャネル領域幅Ｗが２０μｍであるとすると、ｐ
チャネル型ＴＦＴの活性領域１０９ｐにおけるチャネル
幅Ｗは４０μｍに設定される。この場合、それぞれの活
性領域におけるゲッタリング領域１２４の面積は、ｎチ
ャネル型ＴＦＴに対してｐチャネル型ＴＦＴが概略２倍
となるように設定される。このようにすることで、ｎチ
ャネル型ＴＦＴおよびｐチャネル型ＴＦＴの活性領域に
おいて、ゲッタリングの効率を等しくすることができ
る。
【０１３８】次に、レジストマスク１２２を除去した
後、不活性雰囲気（例えば窒素雰囲気）中において熱処
理を行う。本実施例では、窒素雰囲気中にて５００℃か
ら６００℃で３０分から８時間、より好ましくは５３０
〜５８０℃の温度で３０分〜２時間の熱処理工程を行
う。この熱処理工程により、図３（Ｃ）に示すように、
ゲッタリングが進行する。すなわち、ｎチャネル型ＴＦ
Ｔの活性領域１０９ｎにおいては、ソース・ドレイン領
域の外側に形成されたゲッタリング領域１２４に高濃度
にドーピングされているアルゴン１２３が、チャネル領
域１１３ｎ、ＬＤＤ領域１１８およびソース・ドレイン
領域１１９に存在しているニッケルを、チャネル領域か
らＬＤＤ領域、さらにソース・ドレイン領域、最終的に
はゲッタリング領域１２４へと、矢印１２５で示される
方向に移動させる。また、ｐチャネル型ＴＦＴの活性領
域１０９ｐにおいては、ソース・ドレイン領域の外側に
形成されたゲッタリング領域１２４に高濃度にドーピン
グされているアルゴン１２３が、チャネル領域１１３
ｐ、ソース・ドレイン領域１２２に存在しているニッケ
ルを、チャネル領域からソース・ドレイン領域、そして
ゲッタリング領域１２４へと、同様に矢印１２５で示さ
れる方向に移動させる。
後、不活性雰囲気（例えば窒素雰囲気）中において熱処
理を行う。本実施例では、窒素雰囲気中にて５００℃か
ら６００℃で３０分から８時間、より好ましくは５３０
〜５８０℃の温度で３０分〜２時間の熱処理工程を行
う。この熱処理工程により、図３（Ｃ）に示すように、
ゲッタリングが進行する。すなわち、ｎチャネル型ＴＦ
Ｔの活性領域１０９ｎにおいては、ソース・ドレイン領
域の外側に形成されたゲッタリング領域１２４に高濃度
にドーピングされているアルゴン１２３が、チャネル領
域１１３ｎ、ＬＤＤ領域１１８およびソース・ドレイン
領域１１９に存在しているニッケルを、チャネル領域か
らＬＤＤ領域、さらにソース・ドレイン領域、最終的に
はゲッタリング領域１２４へと、矢印１２５で示される
方向に移動させる。また、ｐチャネル型ＴＦＴの活性領
域１０９ｐにおいては、ソース・ドレイン領域の外側に
形成されたゲッタリング領域１２４に高濃度にドーピン
グされているアルゴン１２３が、チャネル領域１１３
ｐ、ソース・ドレイン領域１２２に存在しているニッケ
ルを、チャネル領域からソース・ドレイン領域、そして
ゲッタリング領域１２４へと、同様に矢印１２５で示さ
れる方向に移動させる。
【０１３９】上記の熱処理工程により、ゲッタリング領
域１２４にはニッケルが移動してくるため、ゲッタリン
グ領域１２４におけるニッケル濃度は、１×１０19／ｃ
ｍ3以上と上昇する。
域１２４にはニッケルが移動してくるため、ゲッタリン
グ領域１２４におけるニッケル濃度は、１×１０19／ｃ
ｍ3以上と上昇する。
【０１４０】このようにして本実施例では、ＴＦＴ活性
領域のチャネル形成領域や、チャネル形成領域とソース
・ドレイン領域との接合部、またＬＤＤ領域との接合部
において残留している触媒元素をゲッタリングできるた
め、触媒元素の偏析によるリーク電流の発生を抑制する
ことができる。
領域のチャネル形成領域や、チャネル形成領域とソース
・ドレイン領域との接合部、またＬＤＤ領域との接合部
において残留している触媒元素をゲッタリングできるた
め、触媒元素の偏析によるリーク電流の発生を抑制する
ことができる。
【０１４１】上記の熱処理工程によれば、ｎチャネル型
ＴＦＴのソース・ドレイン領域１１９およびＬＤＤ領域
１１８にドーピングされたｎ型不純物（リン）１１７
と、ｐチャネル型ＴＦＴのソース・ドレイン領域１２２
にドーピングされたｐ型不純物（リン）１２１の活性化
も同時に行われる。その結果、ｎチャネル型ＴＦＴのソ
ース・ドレイン領域１１９のシート抵抗値は４００〜７
００Ω／□程度となり、ＬＤＤ領域１１８のシート抵抗
値は３０〜６０ｋΩ／□となる。また、ｐチャネル型Ｔ
ＦＴのソース・ドレイン領域１２２のシート抵抗値は１
〜１．５ｋΩ／□程度になる。
ＴＦＴのソース・ドレイン領域１１９およびＬＤＤ領域
１１８にドーピングされたｎ型不純物（リン）１１７
と、ｐチャネル型ＴＦＴのソース・ドレイン領域１２２
にドーピングされたｐ型不純物（リン）１２１の活性化
も同時に行われる。その結果、ｎチャネル型ＴＦＴのソ
ース・ドレイン領域１１９のシート抵抗値は４００〜７
００Ω／□程度となり、ＬＤＤ領域１１８のシート抵抗
値は３０〜６０ｋΩ／□となる。また、ｐチャネル型Ｔ
ＦＴのソース・ドレイン領域１２２のシート抵抗値は１
〜１．５ｋΩ／□程度になる。
【０１４２】本実施例では、ｎチャネル型ＴＦＴおよび
ｐチャネル型ＴＦＴの活性領域において、ソース領域ま
たはドレイン領域とは別の領域にゲッタリング領域を形
成するため、希ガス元素の導入によってＴＦＴ活性領域
の一部で電気抵抗が徐称してもトランジスタ特性に影響
することはない。
ｐチャネル型ＴＦＴの活性領域において、ソース領域ま
たはドレイン領域とは別の領域にゲッタリング領域を形
成するため、希ガス元素の導入によってＴＦＴ活性領域
の一部で電気抵抗が徐称してもトランジスタ特性に影響
することはない。
【０１４３】上記の熱処理工程は、ＲＴＡ（Rapid Ther
mal Annealing）を用いて行っても良い。
mal Annealing）を用いて行っても良い。
【０１４４】次いで、図３（Ｄ）に示すように、ｎチャ
ネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆う無機層間
絶縁膜を形成する。層間絶縁膜としては、窒化ケイ素
膜、酸化ケイ素膜、または窒化酸化ケイ素膜を４００〜
１５００ｎｍ（代表的には６００〜１０００ｎｍ）の厚
さで形成することが好ましい。本実施例では、膜厚２０
０ｎｍの窒化ケイ素膜１２６と膜厚７００ｎｍの酸化ケ
イ素膜１２７とを積層形成し、２層構造とした。これら
の膜の形成は、プラズマＣＶＤ法を用いて堆積した。窒
化ケイ素膜の堆積は、ＳｉＨ4とＮＨ3を原料ガスとして
行い、酸化ケイ素膜の堆積は、ＴＥＯＳとＯ2を原料と
して行った。これらの２層は連続的に形成した。
ネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆う無機層間
絶縁膜を形成する。層間絶縁膜としては、窒化ケイ素
膜、酸化ケイ素膜、または窒化酸化ケイ素膜を４００〜
１５００ｎｍ（代表的には６００〜１０００ｎｍ）の厚
さで形成することが好ましい。本実施例では、膜厚２０
０ｎｍの窒化ケイ素膜１２６と膜厚７００ｎｍの酸化ケ
イ素膜１２７とを積層形成し、２層構造とした。これら
の膜の形成は、プラズマＣＶＤ法を用いて堆積した。窒
化ケイ素膜の堆積は、ＳｉＨ4とＮＨ3を原料ガスとして
行い、酸化ケイ素膜の堆積は、ＴＥＯＳとＯ2を原料と
して行った。これらの２層は連続的に形成した。
【０１４５】無機層間絶縁膜としては、上記の例に限定
されるものではなく、他のシリコンを含む絶縁膜、その
他の膜を単層または積層して堆積してもよい。
されるものではなく、他のシリコンを含む絶縁膜、その
他の膜を単層または積層して堆積してもよい。
【０１４６】次に、３００〜５００℃で１〜１２時間の
熱処理を行い、半導体層を水素化する。この工程は、活
性領域／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦ
Ｔ特性を劣化させる不対結合手（ダングリングボンド）
を終端化し、不活性化するために行う。本実施例では、
水素を約３％含む窒素雰囲気下で４１０℃、１時間の熱
処理を行った。層間絶縁膜（特に窒化ケイ素膜１２６）
に含まれる水素の量が十分である場合には、窒素雰囲気
で熱処理を行っても効果が得られる。水素化の他の手段
としては、プラズマ水素化（プラズマにより励起された
水素を用いる）を行ってもよい。
熱処理を行い、半導体層を水素化する。この工程は、活
性領域／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦ
Ｔ特性を劣化させる不対結合手（ダングリングボンド）
を終端化し、不活性化するために行う。本実施例では、
水素を約３％含む窒素雰囲気下で４１０℃、１時間の熱
処理を行った。層間絶縁膜（特に窒化ケイ素膜１２６）
に含まれる水素の量が十分である場合には、窒素雰囲気
で熱処理を行っても効果が得られる。水素化の他の手段
としては、プラズマ水素化（プラズマにより励起された
水素を用いる）を行ってもよい。
【０１４７】上記の層間絶縁膜にコンタクトホールを形
成した後、金属材料（例えば窒化チタンとアルミニウム
の二層膜）によってＴＦＴの電極・配線１２８を形成す
る。窒化チタン膜は、アルミニウムが半導体層に拡散す
るのを防止する目的のバリア膜として設けられる。そし
て最後に、３５０℃、１時間のアニールを行い、図３
（Ｄ）に示すｎチャネル型ＴＦＴ２０１とｐチャネル型
ＴＦＴ２０２とを完成させる。更に必要に応じて、ゲー
ト電極１１１ｎおよび１１１ｐの上にもコンタクトホー
ルを設けて、配線１２８によって必要な電極間を接続す
る。また、ＴＦＴを保護する目的で、それぞれのＴＦＴ
上に窒化ケイ素膜などからなる保護膜を設けてもよい。
成した後、金属材料（例えば窒化チタンとアルミニウム
の二層膜）によってＴＦＴの電極・配線１２８を形成す
る。窒化チタン膜は、アルミニウムが半導体層に拡散す
るのを防止する目的のバリア膜として設けられる。そし
て最後に、３５０℃、１時間のアニールを行い、図３
（Ｄ）に示すｎチャネル型ＴＦＴ２０１とｐチャネル型
ＴＦＴ２０２とを完成させる。更に必要に応じて、ゲー
ト電極１１１ｎおよび１１１ｐの上にもコンタクトホー
ルを設けて、配線１２８によって必要な電極間を接続す
る。また、ＴＦＴを保護する目的で、それぞれのＴＦＴ
上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０１４８】以上の実施例にしたがって作製したそれぞ
れのＴＦＴの電界効果移動度は、ｎチャネル型ＴＦＴで
２５０〜３００ｃｍ2／Ｖｓ、ｐチャネル型ＴＦＴで１
２０〜１５０ｃｍ2／Ｖｓと高く、閾値電圧はＮ型ＴＦ
Ｔで１Ｖ程度、Ｐ型ＴＦＴで−１．５Ｖ程度と非常に良
好な特性を示す。しかも、従来例で頻繁に見られたＴＦ
Ｔオフ動作時のリーク電流の異常な増大が全く無く、繰
り返し測定やバイアスや温度ストレスによる耐久性試験
を行っても、ほとんど特性劣化は見られなかった。ま
た、本実施例で作製したｎチャネル型ＴＦＴとｐチャネ
ル型ＴＦＴとを相補的に構成したＣＭＯＳ構造回路で、
インバーターチェーンやリングオシレーター等の回路を
形成した場合、従来のものと比べて非常に信頼性が高
く、安定した回路特性を示した。
れのＴＦＴの電界効果移動度は、ｎチャネル型ＴＦＴで
２５０〜３００ｃｍ2／Ｖｓ、ｐチャネル型ＴＦＴで１
２０〜１５０ｃｍ2／Ｖｓと高く、閾値電圧はＮ型ＴＦ
Ｔで１Ｖ程度、Ｐ型ＴＦＴで−１．５Ｖ程度と非常に良
好な特性を示す。しかも、従来例で頻繁に見られたＴＦ
Ｔオフ動作時のリーク電流の異常な増大が全く無く、繰
り返し測定やバイアスや温度ストレスによる耐久性試験
を行っても、ほとんど特性劣化は見られなかった。ま
た、本実施例で作製したｎチャネル型ＴＦＴとｐチャネ
ル型ＴＦＴとを相補的に構成したＣＭＯＳ構造回路で、
インバーターチェーンやリングオシレーター等の回路を
形成した場合、従来のものと比べて非常に信頼性が高
く、安定した回路特性を示した。
【０１４９】（実施例２）本実施例では、実施例１で作
製したｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ
２０２とを利用して、液晶表示用のドライバー内蔵型ア
クティブマトリクス基板を作製する工程を以下に説明す
る。
製したｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ
２０２とを利用して、液晶表示用のドライバー内蔵型ア
クティブマトリクス基板を作製する工程を以下に説明す
る。
【０１５０】図４を参照する。
【０１５１】まず、実施例１について説明した方法を用
いて、駆動回路２０５を構成するｎチャネル型ＴＦＴ２
０１およぴｐチャネル型ＴＦＴ２０２を作製する。この
とき、同一基板上の画素部２０６に画素ＴＦＴ２０３お
よび保持容量２０４を同時に形成する。なお、本明細書
では、図４に示す構成を有する基板を「アクティブマト
リクス基板」と呼ぶこととする。
いて、駆動回路２０５を構成するｎチャネル型ＴＦＴ２
０１およぴｐチャネル型ＴＦＴ２０２を作製する。この
とき、同一基板上の画素部２０６に画素ＴＦＴ２０３お
よび保持容量２０４を同時に形成する。なお、本明細書
では、図４に示す構成を有する基板を「アクティブマト
リクス基板」と呼ぶこととする。
【０１５２】駆動回路２０５のｎチャネル型ＴＦＴ２０
１は、活性領域１０９ｎにチャネル形成領域１１３ｎ、
ソース領域・ドレイン領域１１９、ＬＤＤ領域１１８、
およびゲッタリング領域１２４を有している。ｎチャネ
ル型ＴＦＴ２０１は、更に、活性領域１０９ｎ上に形成
されたゲート絶縁膜１１０と、ゲート絶縁膜１１０上に
形成されたゲート電極１１１ｎとを有しており、ソース
・ドレイン領域１１９に接続された配線１２８を介し
て、他のＴＦＴに接続されている。
１は、活性領域１０９ｎにチャネル形成領域１１３ｎ、
ソース領域・ドレイン領域１１９、ＬＤＤ領域１１８、
およびゲッタリング領域１２４を有している。ｎチャネ
ル型ＴＦＴ２０１は、更に、活性領域１０９ｎ上に形成
されたゲート絶縁膜１１０と、ゲート絶縁膜１１０上に
形成されたゲート電極１１１ｎとを有しており、ソース
・ドレイン領域１１９に接続された配線１２８を介し
て、他のＴＦＴに接続されている。
【０１５３】駆動回路のｐチャネル型ＴＦＴ２０２は、
活性領域１０９ｐにチャネル形成領域１１３ｐ、ソース
領域・ドレイン領域１２２、およびゲッタリング領域１
２４を有している。ｐチャネル型ＴＦＴ２０２は、更
に、活性領域１０９ｐ上に形成されたゲート絶縁膜１１
０と、ゲート絶縁膜１１０上に形成されたゲート電極１
１１ｐとを有しており、ソース・ドレイン領域１２２に
接続された配線１２８を介して、他のＴＦＴに接続され
ている。
活性領域１０９ｐにチャネル形成領域１１３ｐ、ソース
領域・ドレイン領域１２２、およびゲッタリング領域１
２４を有している。ｐチャネル型ＴＦＴ２０２は、更
に、活性領域１０９ｐ上に形成されたゲート絶縁膜１１
０と、ゲート絶縁膜１１０上に形成されたゲート電極１
１１ｐとを有しており、ソース・ドレイン領域１２２に
接続された配線１２８を介して、他のＴＦＴに接続され
ている。
【０１５４】図４では、駆動回路２０５を構成するＴＦ
Ｔとして、２つのＴＦＴのみを記載しているが、実際に
は、駆動回路２０５を構成する他のＴＦＴが同一基板上
に多数形成されている。
Ｔとして、２つのＴＦＴのみを記載しているが、実際に
は、駆動回路２０５を構成する他のＴＦＴが同一基板上
に多数形成されている。
【０１５５】画素部２０６の画素ＴＦＴ２０３は、駆動
回路２０５のｎチャネル型ＴＦＴ２０１を作製する工程
と全く同一の工程で作製されている。画素ＴＦＴ２０３
は、活性領域１０９ｇにチャネル形成領域１１３ｇ、ソ
ース領域・ドレイン領域１１９、ＬＤＤ領域１１８、お
よびゲッタリング領域１２４を有している。ゲート絶縁
膜１１０上には、２本のゲート電極１１１ｇを直列に配
置したダブルゲート構造が形成される。このダブルゲー
ト構造は、オフ動作時のリーク電流を抑える機能を有し
ている。このリーク電流を更に抑制するためには、ＬＤ
Ｄ領域の長さも最適化され、駆動回路部のｎチャネル型
ＴＦＴ２０１のＬＤＤ領域より長くなるように形成され
ていることが望ましい。ＬＤＤ領域１１８の位置は、レ
ジストマスクによって規定されるため、レジストマスク
のレイアウトを調節することにより、任意のＴＦＴに対
して、ＬＤＤ領域の長さを任意の値に設計できる。
回路２０５のｎチャネル型ＴＦＴ２０１を作製する工程
と全く同一の工程で作製されている。画素ＴＦＴ２０３
は、活性領域１０９ｇにチャネル形成領域１１３ｇ、ソ
ース領域・ドレイン領域１１９、ＬＤＤ領域１１８、お
よびゲッタリング領域１２４を有している。ゲート絶縁
膜１１０上には、２本のゲート電極１１１ｇを直列に配
置したダブルゲート構造が形成される。このダブルゲー
ト構造は、オフ動作時のリーク電流を抑える機能を有し
ている。このリーク電流を更に抑制するためには、ＬＤ
Ｄ領域の長さも最適化され、駆動回路部のｎチャネル型
ＴＦＴ２０１のＬＤＤ領域より長くなるように形成され
ていることが望ましい。ＬＤＤ領域１１８の位置は、レ
ジストマスクによって規定されるため、レジストマスク
のレイアウトを調節することにより、任意のＴＦＴに対
して、ＬＤＤ領域の長さを任意の値に設計できる。
【０１５６】本実施例の画素ＴＦＴ２０４は、上述のよ
うに、ダブルゲート構造を有しているが、画素ＴＦＴ２
０４はシングルゲート構造を有するものであっても良い
し、複数のゲート電極を設けたマルチゲート構造を有す
るものであっても良い。
うに、ダブルゲート構造を有しているが、画素ＴＦＴ２
０４はシングルゲート構造を有するものであっても良い
し、複数のゲート電極を設けたマルチゲート構造を有す
るものであっても良い。
【０１５７】保持容量部２０４は、ゲート絶縁膜１１０
と同じ材料から生成された絶縁膜を容量として、下部電
極はｎ型不純物元素が一部に添加された領域１１９を有
する半導体層１０９ｃから形成され、上部電極はゲート
電極１１１と同材料の電極１１１ｃで形成されている。
これらの電極の形成は、全てｎチャネル型ＴＦＴの作製
工程と同時に行われる。
と同じ材料から生成された絶縁膜を容量として、下部電
極はｎ型不純物元素が一部に添加された領域１１９を有
する半導体層１０９ｃから形成され、上部電極はゲート
電極１１１と同材料の電極１１１ｃで形成されている。
これらの電極の形成は、全てｎチャネル型ＴＦＴの作製
工程と同時に行われる。
【０１５８】窒化ケイ素膜１２６と酸化ケイ素膜１２７
の２層構造の層間絶縁膜上には、透明導電膜を８０〜１
２０ｎｍの厚さで形成し、パターニングすることによっ
て画素電極１２９を形成される。透明導電膜には、一般
的に使用されるＩＴＯの他、酸化インジウム酸化亜鉛合
金（Ｉｎ2Ｏ3−ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した
材料であり、更に可視光の透過率や導電率を高めるため
にガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇ
ａ）等を適用することもできる。
の２層構造の層間絶縁膜上には、透明導電膜を８０〜１
２０ｎｍの厚さで形成し、パターニングすることによっ
て画素電極１２９を形成される。透明導電膜には、一般
的に使用されるＩＴＯの他、酸化インジウム酸化亜鉛合
金（Ｉｎ2Ｏ3−ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した
材料であり、更に可視光の透過率や導電率を高めるため
にガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇ
ａ）等を適用することもできる。
【０１５９】画素部２０６においては、ソース・ドレイ
ン領域１１９と電気的に接続する電極・配線１３０、１
３１が形成される。電極１３１は、画素電極１２９と接
続され、電極１３０は、ソースバスラインと接続され
る。電極１３０には、ソースバスラインを介してビデオ
信号が供給され、ゲートバスライン１１１ｇのゲート信
号に基づいて画素電極１２９に必要な電荷が書き込まれ
る。
ン領域１１９と電気的に接続する電極・配線１３０、１
３１が形成される。電極１３１は、画素電極１２９と接
続され、電極１３０は、ソースバスラインと接続され
る。電極１３０には、ソースバスラインを介してビデオ
信号が供給され、ゲートバスライン１１１ｇのゲート信
号に基づいて画素電極１２９に必要な電荷が書き込まれ
る。
【０１６０】保持容量部２０４においては、画素電極１
２９は、配線１３２により、保持容量を形成する一方の
電極として機能する半導体層１０９ｃのｎ型不純物添加
領域１１９と電気的に接続される。なお、これらの電極
は、駆動回路部のｎチャネル型ＴＦＴ２０１、ｐチャネ
ル型ＴＦＴ２０２の配線１２８の形成工程で、同材料に
より同時に形成される。
２９は、配線１３２により、保持容量を形成する一方の
電極として機能する半導体層１０９ｃのｎ型不純物添加
領域１１９と電気的に接続される。なお、これらの電極
は、駆動回路部のｎチャネル型ＴＦＴ２０１、ｐチャネ
ル型ＴＦＴ２０２の配線１２８の形成工程で、同材料に
より同時に形成される。
【０１６１】なお、本実施例では画素電極１２９とし
て、透明導電膜を用いた例を示したが、反射性を有する
導電性材料を用いて画素電極を形成すれば、反射型の表
示装置を作製することができる。その場合、電極を作製
する工程で画素電極を同時に形成でき、その画素電極の
材料としては、ＡｌまたはＡｇを主成分とする膜、また
はそれらの積層膜等の反射性が優れた材料を用いること
が望ましい。
て、透明導電膜を用いた例を示したが、反射性を有する
導電性材料を用いて画素電極を形成すれば、反射型の表
示装置を作製することができる。その場合、電極を作製
する工程で画素電極を同時に形成でき、その画素電極の
材料としては、ＡｌまたはＡｇを主成分とする膜、また
はそれらの積層膜等の反射性が優れた材料を用いること
が望ましい。
【０１６２】以上の工程により作製されたアクティブマ
トリクス基板の上面図を図５に示す。図５のＡ−Ａ’線
は、図４のＡ−Ａ’線に対応し、画素ＴＦＴの活性領域
１０９ｇ、ゲート電極１１１ｇ、および配線１３０を横
切っている。同様に、図５のＢ−Ｂ’線は、図４のＢ−
Ｂ’線に対応し、半導体層１０９ｃ、画素電極１２９、
および配線１３１を横切っている。
トリクス基板の上面図を図５に示す。図５のＡ−Ａ’線
は、図４のＡ−Ａ’線に対応し、画素ＴＦＴの活性領域
１０９ｇ、ゲート電極１１１ｇ、および配線１３０を横
切っている。同様に、図５のＢ−Ｂ’線は、図４のＢ−
Ｂ’線に対応し、半導体層１０９ｃ、画素電極１２９、
および配線１３１を横切っている。
【０１６３】このように本実施例では、画素ＴＦＴおよ
び駆動回路が要求する仕様に応じて各回路を構成するＴ
ＦＴの構造を最適化し、半導体装置の動作性能と信頼性
を向上させることが可能である。更にゲート電極を耐熱
性を有する導電性材料で形成することにより、触媒元素
のゲッタリング効率を高め工程簡略ができると共に、Ｌ
ＤＤ領域やソース領域およびドレイン領域の活性化を容
易に行える。また、配線を低抵抗材料で形成することに
より、配線抵抗を十分低減できる。したがって、画素部
（画面サイズ）が１０インチクラス以上の表示装置に適
用することもできる。
び駆動回路が要求する仕様に応じて各回路を構成するＴ
ＦＴの構造を最適化し、半導体装置の動作性能と信頼性
を向上させることが可能である。更にゲート電極を耐熱
性を有する導電性材料で形成することにより、触媒元素
のゲッタリング効率を高め工程簡略ができると共に、Ｌ
ＤＤ領域やソース領域およびドレイン領域の活性化を容
易に行える。また、配線を低抵抗材料で形成することに
より、配線抵抗を十分低減できる。したがって、画素部
（画面サイズ）が１０インチクラス以上の表示装置に適
用することもできる。
【０１６４】（実施例３）本実施例では、実施例２のア
クティブマトリクス基板から、アクティブマトリクス型
液晶表示装置（液晶表示パネルともいう）を作製する。
クティブマトリクス基板から、アクティブマトリクス型
液晶表示装置（液晶表示パネルともいう）を作製する。
【０１６５】図６を参照する。
【０１６６】まず、図４に示すアクティブマトリクス基
板を用意する。このアクティブマトリクス基板上でアク
リル樹脂膜等の有機樹脂膜をパターニングすることによ
り、後に設ける対向基板とアクティブマトリクス基板と
の間隔を保持するための柱状スペーサ１８１を所定の位
置に形成する。なお、この柱状スペーサに代えて、球状
のスペーサを基板全面に散布してもよい。この後、配向
膜１８０を形成し、配向膜１８０のラビング処理を行
う。
板を用意する。このアクティブマトリクス基板上でアク
リル樹脂膜等の有機樹脂膜をパターニングすることによ
り、後に設ける対向基板とアクティブマトリクス基板と
の間隔を保持するための柱状スペーサ１８１を所定の位
置に形成する。なお、この柱状スペーサに代えて、球状
のスペーサを基板全面に散布してもよい。この後、配向
膜１８０を形成し、配向膜１８０のラビング処理を行
う。
【０１６７】次に、対向基板１８２を用意する。対向基
板１８２には、着色層１８３、１８４、および平坦化膜
１８５を形成する。赤色の着色層１８３と青色の着色層
１８４とを一部重ねて、第２遮光部を形成する。なお、
図６では図示しないが、赤色の着色層と緑色の着色層と
を一部重ねて第１遮光部を形成する。対向電極１８６を
画素部に形成した後、対向基板の全面に配向膜１８７を
形成し、ラビング処理を施す。
板１８２には、着色層１８３、１８４、および平坦化膜
１８５を形成する。赤色の着色層１８３と青色の着色層
１８４とを一部重ねて、第２遮光部を形成する。なお、
図６では図示しないが、赤色の着色層と緑色の着色層と
を一部重ねて第１遮光部を形成する。対向電極１８６を
画素部に形成した後、対向基板の全面に配向膜１８７を
形成し、ラビング処理を施す。
【０１６８】次に、画素部２０６および駆動回路２０５
が形成されたアクティブマトリクス基板と、対向基板と
をシール材１８８で貼り合わせる。シール材１８８には
フィラーが混入されていて、このフィラーと柱状スペー
サによって均一な間隔を持って２枚の基板が貼り合わせ
られる。その後、両基板の間に液晶材料１８９を注入
し、封止剤（図示せず）によって完全に封止する。液晶
材料１８９には公知の液晶材料を用いれば良い。
が形成されたアクティブマトリクス基板と、対向基板と
をシール材１８８で貼り合わせる。シール材１８８には
フィラーが混入されていて、このフィラーと柱状スペー
サによって均一な間隔を持って２枚の基板が貼り合わせ
られる。その後、両基板の間に液晶材料１８９を注入
し、封止剤（図示せず）によって完全に封止する。液晶
材料１８９には公知の液晶材料を用いれば良い。
【０１６９】このようにして図６に示すアクティブマト
リクス型液晶表示装置が完成する。必要があれば、アク
ティブマトリクス基板または対向基板を所定の形状に分
断する。更に、公知の技術を用いて偏光板等を適宜設け
た後、ＦＰＣ（フレキシブルプリント配線板：Flexible
Printed Circuit）を貼りつける。
リクス型液晶表示装置が完成する。必要があれば、アク
ティブマトリクス基板または対向基板を所定の形状に分
断する。更に、公知の技術を用いて偏光板等を適宜設け
た後、ＦＰＣ（フレキシブルプリント配線板：Flexible
Printed Circuit）を貼りつける。
【０１７０】次に、図７を参照しながら、上記の方法で
作製した液晶表示パネルの構成を説明する。図７におい
て、図６と対応する部分には同じ符号を用いる。
作製した液晶表示パネルの構成を説明する。図７におい
て、図６と対応する部分には同じ符号を用いる。
【０１７１】図７（Ａ）は、アクティブマトリクス基板
と、カラーフィルタなどが設けられた対向基板１８２と
がシール材１８８を介して貼り合わされた状態の液晶表
示パネルの上面を示している。図７（Ａ）には、画素部
２０６、駆動回路２０５ａ、２０５ｂ、ＦＰＣを貼り付
ける外部入力端子２１０、外部入力端子と各回路の入力
部までを接続する接続配線２１１などが図示されてい
る。
と、カラーフィルタなどが設けられた対向基板１８２と
がシール材１８８を介して貼り合わされた状態の液晶表
示パネルの上面を示している。図７（Ａ）には、画素部
２０６、駆動回路２０５ａ、２０５ｂ、ＦＰＣを貼り付
ける外部入力端子２１０、外部入力端子と各回路の入力
部までを接続する接続配線２１１などが図示されてい
る。
【０１７２】図７（Ｂ）は、図７（Ａ）に示す外部入力
端子２１０のｅ−ｅ'線断面を示している。外部入力端
子２１０には、ベースフィルム２１３と配線２１４とか
ら形成されたＦＰＣが異方性導電性樹脂２１５によって
貼り合わさせられ、さらに補強板で機械的強度が高めら
れている。配線２１７は、画素電極１４０を形成するた
めに堆積した導電膜をパターニングすることによって形
成されたものである。導電性粒子２１６の外径は、配線
２１７のピッチよりも小さいので、接着剤２１５中に分
散する量を適当なものとすると隣接する配線と短絡する
ことなく対応するＦＰＣ側の配線と電気的な接続を形成
することができる。
端子２１０のｅ−ｅ'線断面を示している。外部入力端
子２１０には、ベースフィルム２１３と配線２１４とか
ら形成されたＦＰＣが異方性導電性樹脂２１５によって
貼り合わさせられ、さらに補強板で機械的強度が高めら
れている。配線２１７は、画素電極１４０を形成するた
めに堆積した導電膜をパターニングすることによって形
成されたものである。導電性粒子２１６の外径は、配線
２１７のピッチよりも小さいので、接着剤２１５中に分
散する量を適当なものとすると隣接する配線と短絡する
ことなく対応するＦＰＣ側の配線と電気的な接続を形成
することができる。
【０１７３】本実施例の液晶表示パネルは、各種電子機
器の表示部として用いることができる。本実施例の液晶
表示装置を実際に点灯評価したところ、従来の液晶表示
装置に比べて表示むらが明らかに少なく、ＴＦＴリーク
による画素欠陥も極めて少なく、コントラスト比の高い
高表示品位の液晶パネルが得られた。
器の表示部として用いることができる。本実施例の液晶
表示装置を実際に点灯評価したところ、従来の液晶表示
装置に比べて表示むらが明らかに少なく、ＴＦＴリーク
による画素欠陥も極めて少なく、コントラスト比の高い
高表示品位の液晶パネルが得られた。
【０１７４】（実施例４）図８を参照しながら本実施例
の半導体装置を説明する。図８は、ソース側駆動回路９
０、画素部９１、およびゲート側駆動回路９２を備えた
半導体装置のアナログ駆動用回路構成を示している。本
明細書中において、「駆動回路」とは、ソース側処理回
路およびゲート側駆動回路を含めた回路を広く総称する
ものとする。
の半導体装置を説明する。図８は、ソース側駆動回路９
０、画素部９１、およびゲート側駆動回路９２を備えた
半導体装置のアナログ駆動用回路構成を示している。本
明細書中において、「駆動回路」とは、ソース側処理回
路およびゲート側駆動回路を含めた回路を広く総称する
ものとする。
【０１７５】本実施例のソース側駆動回路９０は、シフ
トレジスタ９０ａ、バッファ９０ｂ、およびサンプリン
グ回路（トランスファゲート）９０ｃを有している。ま
た、ゲート側駆動回路９２は、シフトレジスタ９２ａ、
レベルシフタ９２ｂ、およびバッファ９２ｃを備えてい
る。必要に応じて、サンプリング回路とシフトレジスタ
との間にレベルシフタ回路を設けてもよい。
トレジスタ９０ａ、バッファ９０ｂ、およびサンプリン
グ回路（トランスファゲート）９０ｃを有している。ま
た、ゲート側駆動回路９２は、シフトレジスタ９２ａ、
レベルシフタ９２ｂ、およびバッファ９２ｃを備えてい
る。必要に応じて、サンプリング回路とシフトレジスタ
との間にレベルシフタ回路を設けてもよい。
【０１７６】画素部９１は、行および列からなるマトリ
クス状に配列された複数の画素から構成されており、各
画素が前述した構成のＴＦＴ素子を含んでいる。なお、
図示してはいないが、画素部９１を挟んでゲート側駆動
回路９２の反対側に更にゲート側駆動回路を設けても良
い。
クス状に配列された複数の画素から構成されており、各
画素が前述した構成のＴＦＴ素子を含んでいる。なお、
図示してはいないが、画素部９１を挟んでゲート側駆動
回路９２の反対側に更にゲート側駆動回路を設けても良
い。
【０１７７】アナログ駆動に代えてデジタル駆動を行う
場合は、図９に示すように、サンプリング回路の代わり
にラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃを設ければ
よい。ソース側駆動回路９３は、シフトレジスタ９３
ａ、ラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃ、Ｄ／Ａ
コンバータ９３ｄ、バッファ９３ｅを設けている。ま
た、ゲート側駆動回路９５は、シフトレジスタ９５ａ、
レベルシフタ９５ｂ、バッファ９５ｃを設けている。ま
た、必要であればラッチ（Ｂ）９３ｃとＤ／Ａコンバー
タ９３ｄとの間にレベルシフタ回路を設けてもよい。
場合は、図９に示すように、サンプリング回路の代わり
にラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃを設ければ
よい。ソース側駆動回路９３は、シフトレジスタ９３
ａ、ラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃ、Ｄ／Ａ
コンバータ９３ｄ、バッファ９３ｅを設けている。ま
た、ゲート側駆動回路９５は、シフトレジスタ９５ａ、
レベルシフタ９５ｂ、バッファ９５ｃを設けている。ま
た、必要であればラッチ（Ｂ）９３ｃとＤ／Ａコンバー
タ９３ｄとの間にレベルシフタ回路を設けてもよい。
【０１７８】上記の各構成は、実施例１および実施例２
について説明した製造方法に従って作製され得る。図８
および図９では、画素部および駆動回路の配置構成のみ
を示しているが、表示パネルの基板上にメモリやマイク
ロプロセッサを形成してもよい。メモリやマイクロプロ
セッサを構成するＴＦＴも、駆動回路や画素部のＴＦＴ
を作製する工程を利用して作製することができる。
について説明した製造方法に従って作製され得る。図８
および図９では、画素部および駆動回路の配置構成のみ
を示しているが、表示パネルの基板上にメモリやマイク
ロプロセッサを形成してもよい。メモリやマイクロプロ
セッサを構成するＴＦＴも、駆動回路や画素部のＴＦＴ
を作製する工程を利用して作製することができる。
【０１７９】（実施例５）図１０を参照しながら、本実
施例を説明する。
施例を説明する。
【０１８０】本実施例では、実施例１の結晶化方法とは
異なる方法で結晶化を行う。図１０は、本実施例での作
製工程を示す断面図であり、（Ａ）から（Ｄ）にしたが
って作製工程が順次進行する。
異なる方法で結晶化を行う。図１０は、本実施例での作
製工程を示す断面図であり、（Ａ）から（Ｄ）にしたが
って作製工程が順次進行する。
【０１８１】まず、ガラス基板５０上に厚さ３００ｎｍ
の窒化酸化ケイ素膜から形成された下地絶縁膜５１と、
厚さ５０ｎｍの非晶質ケイ素膜５２とをこの順番に堆積
する。この堆積工程は、下地絶縁膜と非晶質半導体膜を
大気に暴露しないで、同一の薄膜堆積装置内で連続的に
形成することが好ましい。
の窒化酸化ケイ素膜から形成された下地絶縁膜５１と、
厚さ５０ｎｍの非晶質ケイ素膜５２とをこの順番に堆積
する。この堆積工程は、下地絶縁膜と非晶質半導体膜を
大気に暴露しないで、同一の薄膜堆積装置内で連続的に
形成することが好ましい。
【０１８２】次に、酸化ケイ素膜から形成されたマスク
絶縁膜５３を２００ｎｍの厚さに形成する。マスク絶縁
膜は、図１０（Ａ）に示すように、半導体膜に触媒元素
を添加するための開口部を有している。
絶縁膜５３を２００ｎｍの厚さに形成する。マスク絶縁
膜は、図１０（Ａ）に示すように、半導体膜に触媒元素
を添加するための開口部を有している。
【０１８３】図１０（Ｂ）に示すように、重量換算で１
０ｐｐｍの触媒元素（本実施例ではニッケル）を含む水
溶液（酢酸ニッケル水溶液）をスピンコート法で塗布し
て、触媒元素層５４を形成する。この時、触媒元素層５
４は、マスク絶縁膜５３の開口部において、選択的に非
晶質ケイ素膜５２に接触して、触媒元素添加領域５５が
形成される。ここで使用可能な触媒元素は、鉄（Ｆ
ｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウ
ム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、
オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐ
ｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一種または
複数の元素である。
０ｐｐｍの触媒元素（本実施例ではニッケル）を含む水
溶液（酢酸ニッケル水溶液）をスピンコート法で塗布し
て、触媒元素層５４を形成する。この時、触媒元素層５
４は、マスク絶縁膜５３の開口部において、選択的に非
晶質ケイ素膜５２に接触して、触媒元素添加領域５５が
形成される。ここで使用可能な触媒元素は、鉄（Ｆ
ｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウ
ム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、
オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐ
ｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一種または
複数の元素である。
【０１８４】本実施例では、スピンコート法でニッケル
を添加しているが、蒸着法やスパッタ法などによって触
媒元素から形成された薄膜（例えばニッケル膜）を非晶
質ケイ素膜５２上に形成してもよい。
を添加しているが、蒸着法やスパッタ法などによって触
媒元素から形成された薄膜（例えばニッケル膜）を非晶
質ケイ素膜５２上に形成してもよい。
【０１８５】次に、５００〜６５０℃（好ましくは５５
０〜６００℃）で６〜１６時間（好ましくは８〜１４時
間）の加熱処理を行う。本実施例では、５７０℃で１４
時間の加熱処理を行う。その結果、図１０（Ｃ）に示す
ように、触媒元素添加領域５５に結晶核が発生し、この
結晶核を起点として概略基板と平行な方向（矢印で示し
た方向）に結晶化が進行し、結晶成長方向が巨視的に揃
った結晶質ケイ素膜５７が形成される。このとき、マス
ク５３上に存在するニッケル５４は、マスク膜５３に阻
まれ、下層のａ−Ｓｉ膜へは到達せず、領域５５におい
て導入されたニッケルのみによりａ−Ｓｉ膜５２の結晶
化が行われる。得られた結晶質シリコン膜に対しては、
図１０（Ｄ）で示すようにレーザ光を照射して結晶性の
改善を行ってもよい。
０〜６００℃）で６〜１６時間（好ましくは８〜１４時
間）の加熱処理を行う。本実施例では、５７０℃で１４
時間の加熱処理を行う。その結果、図１０（Ｃ）に示す
ように、触媒元素添加領域５５に結晶核が発生し、この
結晶核を起点として概略基板と平行な方向（矢印で示し
た方向）に結晶化が進行し、結晶成長方向が巨視的に揃
った結晶質ケイ素膜５７が形成される。このとき、マス
ク５３上に存在するニッケル５４は、マスク膜５３に阻
まれ、下層のａ−Ｓｉ膜へは到達せず、領域５５におい
て導入されたニッケルのみによりａ−Ｓｉ膜５２の結晶
化が行われる。得られた結晶質シリコン膜に対しては、
図１０（Ｄ）で示すようにレーザ光を照射して結晶性の
改善を行ってもよい。
【０１８６】本実施例の結晶化方法は、前述した全ての
結晶化工程に適応することができる。この結晶化方法に
よれば、電流駆動能力を更に工事要させた高性能ＴＦＴ
を形成することができる。
結晶化工程に適応することができる。この結晶化方法に
よれば、電流駆動能力を更に工事要させた高性能ＴＦＴ
を形成することができる。
【０１８７】（実施例６）図１１および図１２を参照し
ながら、半導体層内におけるゲッタリング領域の配置例
を説明する。本実施例の配置例は、前述した各実施例に
おけるｎチャネル型ＴＦＴおよび／またはｐチャネル型
ＴＦＴに適用することができる。なお、ｎチャネル型Ｔ
ＦＴおよびｐチャネル型ＴＦＴの両方を同一基板上に作
製する場合は、ｎチャネル型ＴＦＴの活性領域における
ゲッタリング領域の面積を、ｐチャネル型ＴＦＴの活性
領域におけるゲッタリング領域の面積と概略等しくし、
ゲッタリング領域からチャネル領域までの距離を概略等
しくすることが好ましい。そのようにすることで、ｎチ
ャネル型ＴＦＴとｐチャネル型ＴＦＴとの間で、触媒元
素のゲッタリング効率を揃えることができるからであ
る。
ながら、半導体層内におけるゲッタリング領域の配置例
を説明する。本実施例の配置例は、前述した各実施例に
おけるｎチャネル型ＴＦＴおよび／またはｐチャネル型
ＴＦＴに適用することができる。なお、ｎチャネル型Ｔ
ＦＴおよびｐチャネル型ＴＦＴの両方を同一基板上に作
製する場合は、ｎチャネル型ＴＦＴの活性領域における
ゲッタリング領域の面積を、ｐチャネル型ＴＦＴの活性
領域におけるゲッタリング領域の面積と概略等しくし、
ゲッタリング領域からチャネル領域までの距離を概略等
しくすることが好ましい。そのようにすることで、ｎチ
ャネル型ＴＦＴとｐチャネル型ＴＦＴとの間で、触媒元
素のゲッタリング効率を揃えることができるからであ
る。
【０１８８】ここで、ｎチャネル型ＴＦＴの活性領域に
おけるゲッタリング領域とｐチャネル型ＴＦＴの活性領
域におけるゲッタリング領域との面積を概略等しくする
ということの意味は、それぞれのＴＦＴにおいて、活性
領域（チャネル領域）の幅をＷ、ゲッタリング領域の面
積Ｓとしたとき、活性領域（チャネル領域）の幅Ｗおよ
びゲッタリング領域の面積Ｓの比Ｓ／Ｗがｎチャネル型
ＴＦＴおよびｐチャネル型ＴＦＴにおいて概略等しくす
ることである。
おけるゲッタリング領域とｐチャネル型ＴＦＴの活性領
域におけるゲッタリング領域との面積を概略等しくする
ということの意味は、それぞれのＴＦＴにおいて、活性
領域（チャネル領域）の幅をＷ、ゲッタリング領域の面
積Ｓとしたとき、活性領域（チャネル領域）の幅Ｗおよ
びゲッタリング領域の面積Ｓの比Ｓ／Ｗがｎチャネル型
ＴＦＴおよびｐチャネル型ＴＦＴにおいて概略等しくす
ることである。
【０１８９】以下、本実施例の活性領域に形成されるゲ
ッタリング領域の形状の例を説明する。
ッタリング領域の形状の例を説明する。
【０１９０】図１１（Ａ）は、希ガス元素が高濃度に含
まれたゲッタリング領域１２０３ａ、１２０４ａが、ゲ
ート電極１２０５ａ下部の活性領域に形成されるチャネ
ル形成領域から離れた位置（活性領域の外縁部）に、ゲ
ート電極１２０５ａと平行方向を長辺とする長方形状
で、当該長方形のコーナー部が活性領域のコーナー部に
掛かる様に配置された例を示している。
まれたゲッタリング領域１２０３ａ、１２０４ａが、ゲ
ート電極１２０５ａ下部の活性領域に形成されるチャネ
ル形成領域から離れた位置（活性領域の外縁部）に、ゲ
ート電極１２０５ａと平行方向を長辺とする長方形状
で、当該長方形のコーナー部が活性領域のコーナー部に
掛かる様に配置された例を示している。
【０１９１】図１１（Ｂ）は、ゲッタリング領域１２０
３ｂ、１２０４ｂがゲート電極１２０５ｂ下部の活性領
域に形成されるチャネル形成領域から離れた位置（半活
性領域の外縁部）に、ゲート電極１２０５ｂと垂直方向
を長辺とする長方形状で、当該長方形のコーナー部が活
性領域のコーナー部に掛かる様に配置された例を示して
いる。
３ｂ、１２０４ｂがゲート電極１２０５ｂ下部の活性領
域に形成されるチャネル形成領域から離れた位置（半活
性領域の外縁部）に、ゲート電極１２０５ｂと垂直方向
を長辺とする長方形状で、当該長方形のコーナー部が活
性領域のコーナー部に掛かる様に配置された例を示して
いる。
【０１９２】図１１（Ｃ）は、ゲッタリング領域１２０
３ｃ、１２０４ｃがゲート電極１２０５ｃ下部の活性領
域に形成されるチャネル形成領域から離れた位置に（活
性領域の外縁部）、ゲート電極１２０５ｃと平行方向を
長辺とする長方形と垂直方向を長辺とする長方形を組み
合わせてできた複雑な形状で、当該形状のコーナー部が
活性領域のコーナー部に掛かる様に配置された例を示し
ている。このような配置の場合は、図１１（Ａ）または
図１１（Ｂ）に示す配置例と比較して、ゲッタリング領
域の面積を大きくすることができ、触媒元素に対するゲ
ッタリング効率をより高められる。
３ｃ、１２０４ｃがゲート電極１２０５ｃ下部の活性領
域に形成されるチャネル形成領域から離れた位置に（活
性領域の外縁部）、ゲート電極１２０５ｃと平行方向を
長辺とする長方形と垂直方向を長辺とする長方形を組み
合わせてできた複雑な形状で、当該形状のコーナー部が
活性領域のコーナー部に掛かる様に配置された例を示し
ている。このような配置の場合は、図１１（Ａ）または
図１１（Ｂ）に示す配置例と比較して、ゲッタリング領
域の面積を大きくすることができ、触媒元素に対するゲ
ッタリング効率をより高められる。
【０１９３】上記の何れの配置例に於いても、ゲッタリ
ング領域は、ソース領域またはドレイン領域に形成され
るコンタクト部（各ＴＦＴを電気的に接続する配線が活
性領域と接続される部分を本明細書において、コンタク
ト部という）の間を流れる電流を妨げない位置に配置さ
れている。即ち、図１１（Ａ）のゲッタリング領域１２
０３ａ、１２０４ａは、ソース領域１２０１ａに形成さ
れているコンタクト部１２０６ａとドレイン領域１２０
２ａに形成されているコンタクト部１２０７ａの間を流
れる電流を妨げない位置に配置されている。
ング領域は、ソース領域またはドレイン領域に形成され
るコンタクト部（各ＴＦＴを電気的に接続する配線が活
性領域と接続される部分を本明細書において、コンタク
ト部という）の間を流れる電流を妨げない位置に配置さ
れている。即ち、図１１（Ａ）のゲッタリング領域１２
０３ａ、１２０４ａは、ソース領域１２０１ａに形成さ
れているコンタクト部１２０６ａとドレイン領域１２０
２ａに形成されているコンタクト部１２０７ａの間を流
れる電流を妨げない位置に配置されている。
【０１９４】図１１（Ｂ）のゲッタリング領域１２０３
ｂ、１２０４ｂは、ソース領域１２０１ｂに接続してい
るコンタクト部１２０６ｂとドレイン領域１２０２ｂに
形成されているコンタクト部１２０７ｂの間を流れる電
流を妨げない位置に配置されている。
ｂ、１２０４ｂは、ソース領域１２０１ｂに接続してい
るコンタクト部１２０６ｂとドレイン領域１２０２ｂに
形成されているコンタクト部１２０７ｂの間を流れる電
流を妨げない位置に配置されている。
【０１９５】図１１（Ｃ）のゲッタリング領域１２０３
ｃ、１２０４ｃは、ソース領域１２０１ｃに形成されて
いるコンタクト部１２０６ｃとドレイン領域１２０２ｃ
に形成されているコンタクト部１２０７ｃの間を流れる
電流を妨げない位置に配置されている。
ｃ、１２０４ｃは、ソース領域１２０１ｃに形成されて
いるコンタクト部１２０６ｃとドレイン領域１２０２ｃ
に形成されているコンタクト部１２０７ｃの間を流れる
電流を妨げない位置に配置されている。
【０１９６】図１１（Ｄ）は、図１１（Ｃ）の配置例に
比べ、ゲッタリング領域１２０３ｄ、１２０４ｄのゲッ
タリング効率を拡大するため、ゲッタリング領域１２０
３ｄ、１２０４ｄの面積を更に拡大し、ゲッタリング領
域１２０３ｄがコンタクト部１２０６ｄの一部とオーバ
ラップした配置例を示している。ゲッタリング領域１２
０３ｄ、１２０４ｄがコンタクト部１２０６ｄ、１２０
７ｄの一部とオーバラップしても大きな問題は無いが、
オーバラップ部分の面積が大きくなると、コンタクト抵
抗の増加が無視できなくなるため好ましくない。このた
め、オーバラップ部分の面積は、最大でもコンタクト部
１２０６ｄ、１２０７ｄの面積の半分以下になるように
することが好ましい。なお、コンタクト部１２０６ｄ、
１２０７ｄとゲッタリング領域１２０３ｄ、１２０４ｄ
との間の設計距離は、各々の領域形成に対応するフォト
リソグラフィ工程で使用する露光装置のアライメント精
度を考慮して設定する必要がある。
比べ、ゲッタリング領域１２０３ｄ、１２０４ｄのゲッ
タリング効率を拡大するため、ゲッタリング領域１２０
３ｄ、１２０４ｄの面積を更に拡大し、ゲッタリング領
域１２０３ｄがコンタクト部１２０６ｄの一部とオーバ
ラップした配置例を示している。ゲッタリング領域１２
０３ｄ、１２０４ｄがコンタクト部１２０６ｄ、１２０
７ｄの一部とオーバラップしても大きな問題は無いが、
オーバラップ部分の面積が大きくなると、コンタクト抵
抗の増加が無視できなくなるため好ましくない。このた
め、オーバラップ部分の面積は、最大でもコンタクト部
１２０６ｄ、１２０７ｄの面積の半分以下になるように
することが好ましい。なお、コンタクト部１２０６ｄ、
１２０７ｄとゲッタリング領域１２０３ｄ、１２０４ｄ
との間の設計距離は、各々の領域形成に対応するフォト
リソグラフィ工程で使用する露光装置のアライメント精
度を考慮して設定する必要がある。
【０１９７】ゲッタリング領域１２０４Ｃの位置は、Ｔ
ＦＴのオン動作時にソース領域とドレイン領域との間の
電流を阻害しないかぎり、図１１（Ａ）から（Ｄ）に示
す位置に限定されず、任意に設定され得る。
ＦＴのオン動作時にソース領域とドレイン領域との間の
電流を阻害しないかぎり、図１１（Ａ）から（Ｄ）に示
す位置に限定されず、任意に設定され得る。
【０１９８】次に図１２（Ａ）および（Ｂ）を参照す
る。
る。
【０１９９】図１２（Ａ）は、活性領域を複数のゲート
電極１２０５ｅが横切り、その下部に複数のチャネル形
成領域が形成される。また、複数のゲート電極の間に
は、ソース領域１２０１ｅ（またはドレイン領域１２０
２ｅ）、ゲッタリング領域１２０８ｅ、コンタクト部１
２０９ｅが形成されている。なお、活性領域の外縁部に
は図１１（Ａ）〜（Ｄ）と同様にゲッタリング領域１２
０３ｅ、１２０４ｅが形成され、その内側にソース領域
１２０１ｅまたはドレイン領域１２０２ｅおよびコンタ
クト部１２０６ｅ、１２０７ｅが形成されている。図１
２（Ａ）に示す配置例でも、ゲッタリング領域１２０３
ｅがコンタクト部１２０６ｅの一部とオーバラップして
も良い。ただし、オーバラップ部分の面積が最大でもコ
ンタクト部１２０６ｅ、１２０７ｅの半分以下になる様
に留意する必要がある。
電極１２０５ｅが横切り、その下部に複数のチャネル形
成領域が形成される。また、複数のゲート電極の間に
は、ソース領域１２０１ｅ（またはドレイン領域１２０
２ｅ）、ゲッタリング領域１２０８ｅ、コンタクト部１
２０９ｅが形成されている。なお、活性領域の外縁部に
は図１１（Ａ）〜（Ｄ）と同様にゲッタリング領域１２
０３ｅ、１２０４ｅが形成され、その内側にソース領域
１２０１ｅまたはドレイン領域１２０２ｅおよびコンタ
クト部１２０６ｅ、１２０７ｅが形成されている。図１
２（Ａ）に示す配置例でも、ゲッタリング領域１２０３
ｅがコンタクト部１２０６ｅの一部とオーバラップして
も良い。ただし、オーバラップ部分の面積が最大でもコ
ンタクト部１２０６ｅ、１２０７ｅの半分以下になる様
に留意する必要がある。
【０２００】図１２（Ｂ）も、活性領域を複数のゲート
電極１２０５ｆが横切り、その下部に複数のチャネル形
成領域が形成された配置例を示している。図１２（Ｂ）
のは一例では、３つのＴＦＴが活性領域を共有して、ソ
ース・ドレイン領域が直列に連結されている。この配置
例は、各連結部にはコンタクト部が形成されておらず、
連結部から電気信号を取り出す必要が無い場合に用いら
れる。このような構成のＴＦＴは、クロックトインバー
タやラッチ回路等の回路で実際に使用される。複数のゲ
ート電極の間には、ソース領域１２０１ｆ（またはドレ
イン領域１２０２ｆ）、ゲッタリング領域１２０８ｆ、
が形成されている。
電極１２０５ｆが横切り、その下部に複数のチャネル形
成領域が形成された配置例を示している。図１２（Ｂ）
のは一例では、３つのＴＦＴが活性領域を共有して、ソ
ース・ドレイン領域が直列に連結されている。この配置
例は、各連結部にはコンタクト部が形成されておらず、
連結部から電気信号を取り出す必要が無い場合に用いら
れる。このような構成のＴＦＴは、クロックトインバー
タやラッチ回路等の回路で実際に使用される。複数のゲ
ート電極の間には、ソース領域１２０１ｆ（またはドレ
イン領域１２０２ｆ）、ゲッタリング領域１２０８ｆ、
が形成されている。
【０２０１】なお、活性領域の外縁部には、図１１
（Ａ）〜（Ｄ）と同様にゲッタリング領域１２０３ｆ、
１２０４ｆが形成され、その内側にソース領域１２０１
ｆまたはドレイン領域１２０２ｆおよびコンタクト部１
２０６ｆ、１２０７ｆが形成されている。連結部の領域
においては、ゲッタリング領域１２０８ｆが、コンタク
ト部１２０６ｆからコンタクト部１２０７ｆへと流れる
電流を少なくとも妨げない位置に配置されている。
（Ａ）〜（Ｄ）と同様にゲッタリング領域１２０３ｆ、
１２０４ｆが形成され、その内側にソース領域１２０１
ｆまたはドレイン領域１２０２ｆおよびコンタクト部１
２０６ｆ、１２０７ｆが形成されている。連結部の領域
においては、ゲッタリング領域１２０８ｆが、コンタク
ト部１２０６ｆからコンタクト部１２０７ｆへと流れる
電流を少なくとも妨げない位置に配置されている。
【０２０２】ＴＦＴの活性領域の形状およびサイズは、
そのＴＦＴに要求される電流量によって適宜設計され
る。図１１（Ａ）から（Ｄ）、および図１２（Ａ）は、
ソース・ドレイン領域よりもチャネル領域の幅が狭めら
れ、くさび形状を有する活性領域を示しており、図１２
（Ｂ）は、ソース・ドレイン領域とチャネル領域の幅が
同一となる形状を有する活性領域を示している。活性領
域の形状は任意である。
そのＴＦＴに要求される電流量によって適宜設計され
る。図１１（Ａ）から（Ｄ）、および図１２（Ａ）は、
ソース・ドレイン領域よりもチャネル領域の幅が狭めら
れ、くさび形状を有する活性領域を示しており、図１２
（Ｂ）は、ソース・ドレイン領域とチャネル領域の幅が
同一となる形状を有する活性領域を示している。活性領
域の形状は任意である。
【０２０３】ゲッタリングのための加熱処理により、ゲ
ッタリング領域には触媒元素が移動してくるため、触媒
元素が、１×１０19／ｃｍ3以上の濃度となる。
ッタリング領域には触媒元素が移動してくるため、触媒
元素が、１×１０19／ｃｍ3以上の濃度となる。
【０２０４】（実施例７）前述したように、本発明によ
る半導体装置は、アクティブマトリクス型の表示装置に
好適に用いられる。即ち、本発明は、アクティブマトリ
クス駆動で動作する表示装置を表示部に備えた電子機器
の全てに対して適用することが可能である。本発明を適
用できる電子機器としては、ビデオカメラ、デジタルカ
メラ、プロジェクタ（リア型またはフロント型）、ヘッ
ドマウントディスプレイ（ゴーグル型ディスプレイ）、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。
る半導体装置は、アクティブマトリクス型の表示装置に
好適に用いられる。即ち、本発明は、アクティブマトリ
クス駆動で動作する表示装置を表示部に備えた電子機器
の全てに対して適用することが可能である。本発明を適
用できる電子機器としては、ビデオカメラ、デジタルカ
メラ、プロジェクタ（リア型またはフロント型）、ヘッ
ドマウントディスプレイ（ゴーグル型ディスプレイ）、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。
【０２０５】以下、図１３、図１４及び図１５を参照し
ながら、本発明の半導体装置を備えた電子機器の一例を
説明する。
ながら、本発明の半導体装置を備えた電子機器の一例を
説明する。
【０２０６】まず、図１３を参照する。図１３（Ａ）に
示すパーソナルコンピュータは、本体２００１、画像入
力部２００２、表示部２００３、キーボード２００４を
備えている。
示すパーソナルコンピュータは、本体２００１、画像入
力部２００２、表示部２００３、キーボード２００４を
備えている。
【０２０７】図１３（Ｂ）に示す電子機器は、ビデオカ
メラであり、本体２１０１、表示部２１０２、音声入力
部２１０３、操作スイッチ２１０４、バッテリー２１０
５、受像部２１０６を備えている。
メラであり、本体２１０１、表示部２１０２、音声入力
部２１０３、操作スイッチ２１０４、バッテリー２１０
５、受像部２１０６を備えている。
【０２０８】図１３（Ｃ）に示す電子機器は、モバイル
コンピュータ（モービルコンピュータ）であり、本体２
２０１、カメラ部２２０２、受像部２２０３、操作スイ
ッチ２２０４、および表示部２２０５を備えている。
コンピュータ（モービルコンピュータ）であり、本体２
２０１、カメラ部２２０２、受像部２２０３、操作スイ
ッチ２２０４、および表示部２２０５を備えている。
【０２０９】図１３（Ｄ）に示す電子機器は、ゴーグル
型ディスプレイであり、本体２３０１、表示部２３０
２、アーム部２３０３を備えている。
型ディスプレイであり、本体２３０１、表示部２３０
２、アーム部２３０３を備えている。
【０２１０】図１３（Ｅ）に示す電子機器は、プレーヤ
であり、データまたはプログラムを記録した記録媒体
（以下、記録媒体と呼ぶ）を用いるプレーヤであり、本
体２４０１、表示部２４０２、スピーカ部２４０３、記
録媒体２４０４、操作スイッチ２４０５を備えている。
なお、このプレーヤは、記録媒体としてＤＶＤやＣＤな
どを再生し、屋内外での音楽鑑賞、映画鑑賞、ゲーム、
およびインターネットを可能にする。
であり、データまたはプログラムを記録した記録媒体
（以下、記録媒体と呼ぶ）を用いるプレーヤであり、本
体２４０１、表示部２４０２、スピーカ部２４０３、記
録媒体２４０４、操作スイッチ２４０５を備えている。
なお、このプレーヤは、記録媒体としてＤＶＤやＣＤな
どを再生し、屋内外での音楽鑑賞、映画鑑賞、ゲーム、
およびインターネットを可能にする。
【０２１１】図１３（Ｆ）に示す電子機器は、デジタル
カメラであり、本体２５０１、表示部２５０２、接眼部
２５０３、操作スイッチ２５０４、受像部（図示しな
い）を備えている。
カメラであり、本体２５０１、表示部２５０２、接眼部
２５０３、操作スイッチ２５０４、受像部（図示しな
い）を備えている。
【０２１２】本発明による半導体装置を上記電子機器の
駆動部に適用することにより、触媒元素を用いた良好な
結晶性を有する結晶質ケイ素膜を形成することができ、
更に十分に触媒元素をゲッタリングできるため、ｎチャ
ネル型ＴＦＴとｐチャネル型ＴＦＴとの特性を向上さ
せ、信頼性の高い、安定した回路特性の、良好なＣＭＯ
Ｓ駆動回路を実現することができる。また、オフ動作時
のリーク電流が問題となる画素におけるスイッチングＴ
ＦＴや、アナログスイッチ部のサンプリング回路のＴＦ
Ｔ等でも、触媒元素の偏析によると考えられるリーク電
流の発生を十分に抑制することができる。その結果、表
示ムラのない良好な表示が可能な上記したような電子機
器を実現することができる。
駆動部に適用することにより、触媒元素を用いた良好な
結晶性を有する結晶質ケイ素膜を形成することができ、
更に十分に触媒元素をゲッタリングできるため、ｎチャ
ネル型ＴＦＴとｐチャネル型ＴＦＴとの特性を向上さ
せ、信頼性の高い、安定した回路特性の、良好なＣＭＯ
Ｓ駆動回路を実現することができる。また、オフ動作時
のリーク電流が問題となる画素におけるスイッチングＴ
ＦＴや、アナログスイッチ部のサンプリング回路のＴＦ
Ｔ等でも、触媒元素の偏析によると考えられるリーク電
流の発生を十分に抑制することができる。その結果、表
示ムラのない良好な表示が可能な上記したような電子機
器を実現することができる。
【０２１３】図１４（Ａ）に示す電子機器は、フロント
型プロジェクタであり、投射装置２６０１、スクリーン
２６０２を備えている。
型プロジェクタであり、投射装置２６０１、スクリーン
２６０２を備えている。
【０２１４】図１４（Ｂ）に示す電子機器は、リア型プ
ロジェクタであり、本体２７０１、投射装置２７０２、
ミラー２７０３、スクリーン２７０４を備えている。
ロジェクタであり、本体２７０１、投射装置２７０２、
ミラー２７０３、スクリーン２７０４を備えている。
【０２１５】図１４（Ｃ）は、図１４（Ａ）および図１
４（Ｂ）に示す投射装置２６０１、２７０２の内部構造
の一例を示している。投射装置２６０１、２７０２は、
光源光学系２８０１、ミラー２８０２、２８０４〜２８
０６、ダイクロイックミラー２８０３、プリズム２８０
７、液晶表示装置２８０８、位相差板２８０９、投射光
学系２８１０で構成される。投射光学系２８１０は、投
射レンズを含む光学系で構成される。本実施例は三板式
の例を示したが、特に限定されず、例えば単板式であっ
てもよい。また、図１４（Ｃ）中において矢印で示した
光路に実施者が適宜、光学レンズや、偏光機能を有する
フィルムや、位相差を調節するためのフィルム、ＩＲフ
ィルム等の光学系を設けてもよい。
４（Ｂ）に示す投射装置２６０１、２７０２の内部構造
の一例を示している。投射装置２６０１、２７０２は、
光源光学系２８０１、ミラー２８０２、２８０４〜２８
０６、ダイクロイックミラー２８０３、プリズム２８０
７、液晶表示装置２８０８、位相差板２８０９、投射光
学系２８１０で構成される。投射光学系２８１０は、投
射レンズを含む光学系で構成される。本実施例は三板式
の例を示したが、特に限定されず、例えば単板式であっ
てもよい。また、図１４（Ｃ）中において矢印で示した
光路に実施者が適宜、光学レンズや、偏光機能を有する
フィルムや、位相差を調節するためのフィルム、ＩＲフ
ィルム等の光学系を設けてもよい。
【０２１６】図１４（Ｄ）は、図１４（Ｃ）に示す光源
光学系２８０１の内部構造の一例を示している。本実施
例では、光源光学系２８０１は、リフレクター２８１
１、光源２８１２、レンズアレイ２８１３、２８１４、
偏光変換素子２８１５、集光レンズ２８１６で構成され
る。なお、図１４（Ｄ）に示した光源光学系は一例であ
って特に限定されない。例えば、光源光学系に実施者が
適宜、光学レンズや、偏光機能を有するフィルムや、位
相差を調節するフィルム、ＩＲフィルム等の光学系を設
けてもよい。
光学系２８０１の内部構造の一例を示している。本実施
例では、光源光学系２８０１は、リフレクター２８１
１、光源２８１２、レンズアレイ２８１３、２８１４、
偏光変換素子２８１５、集光レンズ２８１６で構成され
る。なお、図１４（Ｄ）に示した光源光学系は一例であ
って特に限定されない。例えば、光源光学系に実施者が
適宜、光学レンズや、偏光機能を有するフィルムや、位
相差を調節するフィルム、ＩＲフィルム等の光学系を設
けてもよい。
【０２１７】図１４に示したプロジェクタは、透過型の
液晶表示装置を用いて構成されているが、反射型の液晶
表示装置やその他の表示装置を用いても良い。
液晶表示装置を用いて構成されているが、反射型の液晶
表示装置やその他の表示装置を用いても良い。
【０２１８】本発明を上記の電子機器に適応することに
より、触媒元素を用いた良好な結晶性を有する結晶質ケ
イ素膜を形成することができ、触媒元素を充分にゲッタ
リングできるため、画素におけるスイッチングＴＦＴ
や、アナログスイッチ部のサンプリング回路のＴＦＴ等
では、触媒元素の偏析によると考えられるリーク電流の
発生を抑制することができ、表示ムラのない良好な表示
が可能なプロジェクタを実現することができる。また、
表示ムラがないため、光源の制御もしやすくなり、低消
費電力化も実現できるようになる。
より、触媒元素を用いた良好な結晶性を有する結晶質ケ
イ素膜を形成することができ、触媒元素を充分にゲッタ
リングできるため、画素におけるスイッチングＴＦＴ
や、アナログスイッチ部のサンプリング回路のＴＦＴ等
では、触媒元素の偏析によると考えられるリーク電流の
発生を抑制することができ、表示ムラのない良好な表示
が可能なプロジェクタを実現することができる。また、
表示ムラがないため、光源の制御もしやすくなり、低消
費電力化も実現できるようになる。
【０２１９】図１５（Ａ）に示す電子機器は、携帯電話
であり、本発明による半導体装置を用いて作製された表
示用パネル３００１と、種々の操作キーを有する操作用
パネル３００２とを供えている。表示用パネル３００１
と操作用パネル３００２とは、接続部３００３によって
接続されている。接続部３００３における、表示用パネ
ル３００１の表示部３００４が設けられている面と操作
用パネル３００２の操作キー３００６が設けられている
面との角度θは、接続部３００３によって０°から１８
０°程度の範囲内で任意に変えることができる。
であり、本発明による半導体装置を用いて作製された表
示用パネル３００１と、種々の操作キーを有する操作用
パネル３００２とを供えている。表示用パネル３００１
と操作用パネル３００２とは、接続部３００３によって
接続されている。接続部３００３における、表示用パネ
ル３００１の表示部３００４が設けられている面と操作
用パネル３００２の操作キー３００６が設けられている
面との角度θは、接続部３００３によって０°から１８
０°程度の範囲内で任意に変えることができる。
【０２２０】この携帯電話は、音声出力部３００５、操
作キー３００６、電源スイッチ３００７、および音声入
力部３００８を有している。
作キー３００６、電源スイッチ３００７、および音声入
力部３００８を有している。
【０２２１】図１５（Ｂ）に示す電子機器は、携帯書籍
（電子書籍）であり、本体３１０１、表示部３１０２お
よび３１０３、記憶媒体３１０４、操作スイッチ３１０
５、ならびにアンテナ３１０６を備えている。
（電子書籍）であり、本体３１０１、表示部３１０２お
よび３１０３、記憶媒体３１０４、操作スイッチ３１０
５、ならびにアンテナ３１０６を備えている。
【０２２２】図１５（Ｃ）に示す電子機器は、ディスプ
レイ（表示装置）であり、本体３２０１、支持台３２０
２、表示部３２０３を備えている。
レイ（表示装置）であり、本体３２０１、支持台３２０
２、表示部３２０３を備えている。
【０２２３】本発明を上記の電子機器に適用することに
より、触媒元素を用いた良好な結晶性を有する結晶質ケ
イ素膜を形成することができ、更に十分に触媒元素をゲ
ッタリングできるため、ｎチャネル型ＴＦＴとｐチャネ
ル型ＴＦＴとの特性を向上させ、信頼性の高い、安定し
た回路特性の良好なＣＭＯＳ駆動回路を実現することが
できる。また、オフ動作時のリーク電流が問題となる画
素におけるスイッチングＴＦＴや、アナログスイッチ部
のサンプリング回路のＴＦＴ等でも、触媒元素の偏析に
よると考えられるリーク電流の発生を十分に抑制するこ
とができる。その結果、表示ムラのない良好な表示が可
能になる。また表示ムラがない良好な表示であるため、
光源を必要以上に使用する必要がなく無駄な消費電力を
低減することができ、低消費電力化も可能な電子機器
（携帯電話、携帯書籍、ディスプレイ）を実現すること
ができる。
より、触媒元素を用いた良好な結晶性を有する結晶質ケ
イ素膜を形成することができ、更に十分に触媒元素をゲ
ッタリングできるため、ｎチャネル型ＴＦＴとｐチャネ
ル型ＴＦＴとの特性を向上させ、信頼性の高い、安定し
た回路特性の良好なＣＭＯＳ駆動回路を実現することが
できる。また、オフ動作時のリーク電流が問題となる画
素におけるスイッチングＴＦＴや、アナログスイッチ部
のサンプリング回路のＴＦＴ等でも、触媒元素の偏析に
よると考えられるリーク電流の発生を十分に抑制するこ
とができる。その結果、表示ムラのない良好な表示が可
能になる。また表示ムラがない良好な表示であるため、
光源を必要以上に使用する必要がなく無駄な消費電力を
低減することができ、低消費電力化も可能な電子機器
（携帯電話、携帯書籍、ディスプレイ）を実現すること
ができる。
【０２２４】以上のように、本発明の適用範囲は極めて
広く、あらゆる電子機器に適用することが可能である。
広く、あらゆる電子機器に適用することが可能である。
【０２２５】
【発明の効果】本発明によれば、触媒元素を用いて作製
された良好な結晶性を有する結晶質半導体膜の素子領域
における触媒元素、特にチャネル形成領域やチャネル形
成領域とソース・ドレイン領域との接合部に残留する触
媒元素の濃度を十分に低減することが可能になる。
された良好な結晶性を有する結晶質半導体膜の素子領域
における触媒元素、特にチャネル形成領域やチャネル形
成領域とソース・ドレイン領域との接合部に残留する触
媒元素の濃度を十分に低減することが可能になる。
【０２２６】また、ｎチャネル型ＴＦＴとｐチャネル型
ＴＦＴとで触媒元素のゲッタリング効率を揃えることが
できるため、ｎチャネル型ＴＦＴおよびｐチャネル型Ｔ
ＦＴの各々について充分なゲッタリングを実行すること
ができ、良好な結晶質半導体膜を得ることができる。こ
のような半導体膜を用いたＴＦＴを用いれば、リーク電
流の発生を抑制することができ、且つ、信頼性も向上す
ることができ、更に、特性ばらつきも少ない安定した特
性の高性能半導体素子が実現できる。
ＴＦＴとで触媒元素のゲッタリング効率を揃えることが
できるため、ｎチャネル型ＴＦＴおよびｐチャネル型Ｔ
ＦＴの各々について充分なゲッタリングを実行すること
ができ、良好な結晶質半導体膜を得ることができる。こ
のような半導体膜を用いたＴＦＴを用いれば、リーク電
流の発生を抑制することができ、且つ、信頼性も向上す
ることができ、更に、特性ばらつきも少ない安定した特
性の高性能半導体素子が実現できる。
【０２２７】本発明によれば、ゲッタリングのための付
加工程の数を低減することができ、製造工程の簡略化が
図れる。その結果、良品率を大きく向上できると共に、
半導体装置の製造コストを低減することができる。
加工程の数を低減することができ、製造工程の簡略化が
図れる。その結果、良品率を大きく向上できると共に、
半導体装置の製造コストを低減することができる。
【０２２８】本発明によれば、性能に優れたＴＦＴを高
い密度で集積した半導体装置を簡便な製造プロセスで提
供することができる。
い密度で集積した半導体装置を簡便な製造プロセスで提
供することができる。
【０２２９】特に、本発明を液晶表示装置に適用した場
合、アクティブマトリクス基板に要求される画素スイッ
チングＴＦＴのスイッチング特性の向上、周辺駆動回路
部を構成するＴＦＴに要求される高性能化・高集積化を
同時に満足し、同一基板上にアクティブマトリクス部と
周辺駆動回路部を構成するドライバモノリシック型アク
ティブマトリクス基板において、モジュールのコンパク
ト化、高性能化、低コスト化が図れる。
合、アクティブマトリクス基板に要求される画素スイッ
チングＴＦＴのスイッチング特性の向上、周辺駆動回路
部を構成するＴＦＴに要求される高性能化・高集積化を
同時に満足し、同一基板上にアクティブマトリクス部と
周辺駆動回路部を構成するドライバモノリシック型アク
ティブマトリクス基板において、モジュールのコンパク
ト化、高性能化、低コスト化が図れる。
【図１】（Ａ）から（Ｇ）は、本発明の実施形態を示す
工程断面図である。
工程断面図である。
【図２】（Ａ）から（Ｅ）は、本発明の実施例を示す工
程断面図である。
程断面図である。
【図３】（Ａ）から（Ｄ）は、本発明の実施例を示す工
程断面図である。
程断面図である。
【図４】本発明の実施例を示す断面図である。
【図５】本発明の実施例を示す平面図である。
【図６】本発明の実施例を示す断面図である。
【図７】（Ａ）は、本発明の実施例を示す上面図であ
り、（Ｂ）は、その断面図である。
り、（Ｂ）は、その断面図である。
【図８】本発明の実施例を示す平面図である。
【図９】本発明の実施例を示す平面図である。
【図１０】（Ａ）から（Ｄ）は、本発明の実施例を示す
工程断面図である。
工程断面図である。
【図１１】（Ａ）から（Ｄ）は、本発明の実施例を示す
平面図である。
平面図である。
【図１２】（Ａ）および（Ｂ）は、本発明の実施例を示
す平面図である。
す平面図である。
【図１３】（Ａ）から（Ｆ）は、本発明が適用される電
子機器の一例を示す図である。
子機器の一例を示す図である。
【図１４】（Ａ）から（Ｄ）は、本発明が適用される電
子機器の一例を示す図である。
子機器の一例を示す図である。
【図１５】（Ａ）から（Ｃ）は、本発明が適用される電
子機器の一例を示す図である。
子機器の一例を示す図である。
１１ ガラス基板
１２ 窒化ケイ素膜からなる下地絶縁膜
１３ 真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ
膜） １３ａ 結晶質ケイ素膜 １３ｂ 結晶質ケイ素膜 １４ ニッケル １５ レーザ光 １６ 島状の結晶質ケイ素膜 １７ ゲート絶縁膜 １８ ゲート電極 １９ マスク ２０ 希ガス元素 ２１ ゲッタリング領域
膜） １３ａ 結晶質ケイ素膜 １３ｂ 結晶質ケイ素膜 １４ ニッケル １５ レーザ光 １６ 島状の結晶質ケイ素膜 １７ ゲート絶縁膜 １８ ゲート電極 １９ マスク ２０ 希ガス元素 ２１ ゲッタリング領域
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 27/08 ３３１ Ｈ０１Ｌ 29/78 ６２７Ｇ
27/092 27/08 ３２１Ａ
29/786
Ｆターム(参考） 2H092 GA59 JA24 JA28 KA04 KA10
MA27 MA28 NA22 NA24 NA27
NA29 PA01 PA06 RA05
5F048 AA07 AC04 BA16 BB09 BC01
BC05 BC11 BC16 BD01 BD04
BG05
5F052 AA02 AA17 AA24 BA02 BB02
BB07 DA02 DB03 DB07 EA16
FA06 FA19 HA01 JA01 JA04
5F110 AA06 AA16 BB02 BB04 BB10
BB11 CC02 CC03 CC07 DD01
DD02 DD03 DD13 DD14 DD15
DD17 DD25 EE01 EE04 EE05
EE06 EE11 EE28 EE44 EE45
FF02 FF09 FF30 FF36 GG02
GG13 GG25 GG32 GG34 GG35
GG43 GG45 GG51 HJ01 HJ02
HJ04 HJ06 HJ12 HJ23 HL01
HL02 HL03 HL07 HL11 HM15
NN03 NN04 NN22 NN23 NN24
NN35 NN72 NN73 PP01 PP02
PP03 PP04 PP05 PP06 PP10
PP13 PP23 PP29 PP34 QQ09
QQ11 QQ23 QQ24 QQ25 QQ28
Claims (37)
- 【請求項１】 チャネル形成領域、ソース領域、および
ドレイン領域を含む結晶質領域を備えた半導体層と、 前記チャネル形成領域の導電性を制御するゲート電極
と、 前記ゲート電極と前記半導体層との間に設けられたゲー
ト絶縁膜と、を有する薄膜トランジスタを備えた半導体
装置であって、 前記半導体層は、希ガス元素がドープされたゲッタリン
グ領域を含んでいる半導体装置。 - 【請求項２】 前記ゲッタリング領域における希ガス元
素の濃度は、前記チャネル形成領域、前記ソース領域、
および前記ドレイン領域における希ガス元素の濃度より
も高い請求項１に記載の半導体装置。 - 【請求項３】 前記ゲッタリング領域は、前記半導体層
内において、前記結晶性領域の外側に形成されている請
求項１または２に記載の半導体装置。 - 【請求項４】 前記ゲッタリング領域は、前記チャネル
形成領域と隣接していない請求項１から３のいずれかに
記載の半導体装置。 - 【請求項５】 前記ゲッタリング領域は、各薄膜トラン
ジスタを電気的に接続する配線が前記半導体層と接触す
る部分より外側に位置している請求項１から請求項４の
いずれかに記載の半導体装置。 - 【請求項６】 前記ゲッタリング領域は、前記半導体層
の外縁部に形成されており、 各薄膜トランジスタを電気的に接続する配線が前記半導
体層と接触する部分は、前記ゲッタリング領域の一部を
含んだ領域および前記結晶性領域を含む領域である請求
項１から４のいずれかに記載の半導体装置。 - 【請求項７】 前記ゲッタリング領域は、前記半導体層
の外縁部に形成されており、 各薄膜トランジスタを電気的に接続する配線が前記半導
体層と接触する部分は、前記結晶性領域内である請求項
１から４のいずれかに記載の半導体装置。 - 【請求項８】 前記半導体層の１つに対して複数の薄膜
トランジスタが割り当てられており、前記複数の薄膜ト
ランジスタによって前記ソース領域またはドレイン領域
が共有され、 前記ゲッタリング領域は、前記複数の薄膜トランジスタ
によって共有された前記ソース領域またはドレイン領域
に隣接する位置に形成されている請求項１から４のいず
れかに記載の半導体装置。 - 【請求項９】 前記ゲッタリング領域は、前記半導体層
の外縁部および前記ソース領域または前記ドレイン領域
に挟まれた領域に形成されており、 各薄膜トランジスタを電気的に接続する配線が前記半導
体層と接触する部分は、は、前記ゲッタリング領域の一
部を含んだ領域および前記結晶性領域を含む領域である
請求項１から４のいずれかに記載の半導体装置。 - 【請求項１０】 前記ゲッタリング領域は、前記半導体
層の外縁部および前記ソース領域または前記ドレイン領
域に挟まれた領域に形成されており、 各薄膜トランジスタを電気的に接続する配線が前記半導
体層と接触する部分は、前記結晶性領域内である請求項
１から４のいずれかに記載の半導体装置。 - 【請求項１１】 チャネル形成領域、ソース領域、およ
びドレイン領域を含む結晶質領域を備えた半導体層と、 前記チャネル形成領域の導電性を制御するゲート電極
と、 前記ゲート電極と前記半導体層との間に設けられたゲー
ト絶縁膜と、を有するｎチャネル型薄膜トランジスタ、
およびチャネル形成領域、ソース領域、およびドレイン
領域を含む結晶質領域を備えた半導体層と、 前記チャネル形成領域の導電性を制御するゲート電極
と、 前記ゲート電極と前記半導体層との間に設けられたゲー
ト絶縁膜と、を有するｐチャネル型薄膜トランジスタを
備えた半導体装置であって、 前記各半導体層は、希ガス元素がドープされたゲッタリ
ング領域を含んでいる半導体装置。 - 【請求項１２】 前記ゲッタリング領域における希ガス
元素の濃度は、前記チャネル形成領域、前記ソース領
域、および前記ドレイン領域における希ガス元素の濃度
よりも高い請求項１１に記載の半導体装置。 - 【請求項１３】 前記ゲッタリング領域は、前記各半導
体層内において、前記結晶性領域の外側に形成されてい
る請求項１１または１２に記載の半導体装置。 - 【請求項１４】 前記ｎチャネル型ＴＦＴにおける前記
活性領域の幅Ｗに対する前記ゲッタリング領域の面積Ｓ
の比Ｓ／Ｗが、前記ｐチャネル型ＴＦＴにおける前記活
性領域の幅Ｗに対する前記ゲッタリング領域の面積Ｓの
比Ｓ／Ｗと概略等しい請求項１１から１３のいずれかに
記載の半導体装置。 - 【請求項１５】 前記ｎチャネル型ＴＦＴにおける前記
ソース領域またはドレイン領域とチャネル部との接合部
から前記ゲッタリング領域までの距離Ｌが、前記ｐチャ
ネル型ＴＦＴにおける前記ソース領域またはドレイン領
域とチャネル部との接合部から前記ゲッタリング領域ま
での距離Ｌと概略等しい請求項１１から１３のいずれか
に記載の半導体装置。 - 【請求項１６】 前記半導体層は、結晶質ケイ素から形
成されている請求項１から１５のいずれかに記載の半導
体装置。 - 【請求項１７】 前記ゲッタリング領域には、Ａｒ、Ｋ
ｒ、およびＸｅからなる群から選択された少なくとも１
種類の希ガス元素がドープされている請求項１から１６
のいずれかに記載の半導体装置。 - 【請求項１８】 前記ゲッタリング領域には、１×１０
19〜３×１０21ａｔｏｍｓ／ｃｍ3の濃度の希ガス元素
がドープされている請求項１から１６のいずれかに記載
の半導体装置。 - 【請求項１９】 前記チャネル形成領域の希ガス元素濃
度は、１×１０19ａｔｏｍｓ／ｃｍ3以下である請求項
１から１６のいずれかに記載の半導体装置。 - 【請求項２０】 前記ゲッタリング領域には、非晶質ケ
イ素膜の結晶化を促進する触媒元素として、Ｎｉ、Ｃ
ｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、およびＣｕからなる群か
ら選択された少なくとも１種の元素が存在している請求
項１から１６のいずれかに記載の半導体装置。 - 【請求項２１】 前記ゲッタリング領域には、非晶質ケ
イ素膜の結晶化を促進する触媒元素が１×１０19ａｔｏ
ｍｓ／ｃｍ3以上の濃度で存在している請求項１から１
６のいずれかに記載の半導体装置。 - 【請求項２２】 前記ゲート電極は、Ｗ、Ｔａ、Ｔｉ、
およびＭｏからなる群から選択された少なくとも１種の
材料から形成されている請求項１から１６のいずれかに
記載の半導体装置。 - 【請求項２３】 結晶化を促進する触媒元素が少なくと
も一部に添加された非晶質半導体膜を用意する工程と、 前記非晶質半導体膜に対して第１の加熱処理を行うこと
により、前記非晶質半導体膜の少なくとも一部を結晶化
し、結晶質領域を含む半導体膜を得る工程と、 前記半導体膜をパターニングすることにより、それぞれ
が結晶質領域を備えた複数の島状半導体層を形成する工
程と、 前記島状半導体層の一部に選択的に希ガス元素を添加
し、ゲッタリング領域を形成する工程と、 第２の加熱処理を行うことにより、前記島状半導体層中
の前期触媒元素の少なくとも一部を前記ゲッタリング領
域に移動させる工程と、 を包含する半導体装置の製造方法。 - 【請求項２４】 前記第２の加熱処理を行う前に、前記
島状半導体層の選択された部分にｎ型不純物および／ま
たはｐ型不純物をドープする工程を更に包含する請求項
２３に記載の製造方法。 - 【請求項２５】 前記島状半導体層上にゲート絶縁膜を
形成する工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程と、 前記島状半導体層のうち前記ゲート電極に覆われていな
い領域に対してｎ型不純物および／またはｐ型不純物を
ドープする工程と、を包含する請求項２３に記載の製造
方法。 - 【請求項２６】 前記非晶質半導体膜を用意する工程
は、 開口部を有するマスクを前記非晶質半導体膜上に形成す
る工程と、 前記開口部を通して前記触媒元素を前記非晶質半導体膜
の選択された領域に添加する工程とを含んである請求項
２３から２５のいずれかに記載の製造方法。 - 【請求項２７】 前記ゲッタリング領域は、薄膜トラン
ジスタのソース領域またはドレイン領域と隣接し、チャ
ネル領域とは隣接しないように位置に形成する請求項２
３から２６のいずれかに記載の製造方法。 - 【請求項２８】 前記ゲッタリング領域は、電子または
正孔が移動する領域以外の領域に形成する請求項２３か
ら２７のいずれかに記載の製造方法。 - 【請求項２９】 前記ゲッタリング領域は、前記島状半
導体層と配線とを電気的に接続するためのコンタクト領
域の中心よりも前記島状半導体層の外縁に近い位置に形
成される請求項２３から２８のいずれかに記載の製造方
法。 - 【請求項３０】 前記ゲッタリング領域は、前記コンタ
クト領域と部分的にオーバラップしている請求項２９に
記載の製造方法。 - 【請求項３１】 前記ゲッタリング領域における前記希
ガス元素の濃度を１×１０19〜３×１０21ａｔｏｍｓ／
ｃｍ3の範囲内に調節する請求項２３から３０のいずれ
かに記載の製造方法。 - 【請求項３２】 前記希ガス元素は、Ａｒ、Ｋｒ、およ
びＸｅからなる群から選択された少なくとも１種の元素
である請求項２３から３１のいずれかに記載の製造方
法。 - 【請求項３３】 前記第１の加熱処理の後、前記半導体
膜にレーザ光を照射する工程を更に包含する請求項２３
から３２のいずれかに記載の製造方法。 - 【請求項３４】 前記第２の加熱処理により、前記島状
半導体層にドープされた前記不純物の活性化を行う請求
項２４または２５に記載の製造方法。 - 【請求項３５】 前記触媒元素は、Ｎｉ、Ｃｏ、Ｓｎ、
Ｐｂ、Ｐｄ、Ｆｅ、およびＣｕからなる群から選択され
た少なくとも１種の元素である請求項２３から３４のい
ずれかに記載の製造方法。 - 【請求項３６】 請求項１から２２のいずれかに記載の
半導体装置を備えた電子機器。 - 【請求項３７】 前記半導体装置を用いて表示動作が実
行される表示部を備えた請求項３６に記載の電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002105383A JP4115153B2 (ja) | 2002-04-08 | 2002-04-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002105383A JP4115153B2 (ja) | 2002-04-08 | 2002-04-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003303831A true JP2003303831A (ja) | 2003-10-24 |
| JP4115153B2 JP4115153B2 (ja) | 2008-07-09 |
Family
ID=29390111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002105383A Expired - Fee Related JP4115153B2 (ja) | 2002-04-08 | 2002-04-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4115153B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008114599A1 (ja) * | 2007-03-16 | 2008-09-25 | Sharp Kabushiki Kaisha | アクティブマトリクス基板 |
| WO2008114598A1 (ja) * | 2007-03-16 | 2008-09-25 | Sharp Kabushiki Kaisha | アクティブマトリクス基板 |
| KR101002666B1 (ko) * | 2008-07-14 | 2010-12-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR101030027B1 (ko) | 2008-12-18 | 2011-04-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 |
| US8101952B2 (en) | 2008-03-27 | 2012-01-24 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same |
| JP2012182466A (ja) * | 2005-06-10 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8283668B2 (en) | 2007-08-23 | 2012-10-09 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same |
| US8318523B2 (en) | 2008-04-11 | 2012-11-27 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
| US8513669B2 (en) | 2007-08-22 | 2013-08-20 | Samsung Display Co., Ltd. | Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor |
| US8790967B2 (en) | 2007-05-31 | 2014-07-29 | Samsung Display Co., Ltd. | Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same |
| US10607555B2 (en) | 2014-03-11 | 2020-03-31 | Samsung Display Co., Ltd. | Liquid crystal display panel |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101526494B (zh) * | 2009-03-31 | 2012-05-23 | 西安交通大学 | 基于Pt反应电极的气体传感器及温度补偿方法 |
-
2002
- 2002-04-08 JP JP2002105383A patent/JP4115153B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012182466A (ja) * | 2005-06-10 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4814371B2 (ja) * | 2007-03-16 | 2011-11-16 | シャープ株式会社 | アクティブマトリクス基板 |
| WO2008114598A1 (ja) * | 2007-03-16 | 2008-09-25 | Sharp Kabushiki Kaisha | アクティブマトリクス基板 |
| CN101636828B (zh) * | 2007-03-16 | 2011-09-21 | 夏普株式会社 | 有源矩阵基板 |
| WO2008114599A1 (ja) * | 2007-03-16 | 2008-09-25 | Sharp Kabushiki Kaisha | アクティブマトリクス基板 |
| US8860033B2 (en) | 2007-03-16 | 2014-10-14 | Sharp Kabushiki Kaisha | Active matrix substrate |
| US8212251B2 (en) | 2007-03-16 | 2012-07-03 | Sharp Kabushiki Kaisha | Active matrix substrate |
| US8790967B2 (en) | 2007-05-31 | 2014-07-29 | Samsung Display Co., Ltd. | Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same |
| US8513669B2 (en) | 2007-08-22 | 2013-08-20 | Samsung Display Co., Ltd. | Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor |
| US8283668B2 (en) | 2007-08-23 | 2012-10-09 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same |
| US8101952B2 (en) | 2008-03-27 | 2012-01-24 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same |
| US8436360B2 (en) | 2008-03-27 | 2013-05-07 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same |
| US8318523B2 (en) | 2008-04-11 | 2012-11-27 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
| KR101002666B1 (ko) * | 2008-07-14 | 2010-12-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| US8253141B2 (en) | 2008-07-14 | 2012-08-28 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor |
| KR101030027B1 (ko) | 2008-12-18 | 2011-04-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 |
| US8623720B2 (en) | 2008-12-18 | 2014-01-07 | Samsung Display Co., Ltd. | Method of fabricating a thin film transistor from amorphous silicon and organic light emitting diode display device having the thin film transistor |
| US8198634B2 (en) | 2008-12-18 | 2012-06-12 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the thin film transistor |
| US10896649B2 (en) | 2014-03-11 | 2021-01-19 | Samsung Display Co., Ltd. | Liquid crystal display panel |
| US10607555B2 (en) | 2014-03-11 | 2020-03-31 | Samsung Display Co., Ltd. | Liquid crystal display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4115153B2 (ja) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4115158B2 (ja) | 半導体装置およびその製造方法 | |
| US6358766B1 (en) | Method of fabricating a semiconductor device | |
| US9786787B2 (en) | Semiconductor device and fabrication method thereof | |
| JP4115283B2 (ja) | 半導体装置およびその製造方法 | |
| JP3904512B2 (ja) | 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器 | |
| US6777713B2 (en) | Irregular semiconductor film, having ridges of convex portion | |
| US7821008B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20040124419A1 (en) | Semiconductor device and its manufacturing method | |
| US6492681B2 (en) | Semiconductor device | |
| JP4115252B2 (ja) | 半導体膜およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP4115153B2 (ja) | 半導体装置の製造方法 | |
| JP4683696B2 (ja) | 半導体装置の作製方法 | |
| JP4437404B2 (ja) | 半導体装置とその製造方法 | |
| JP2004327677A (ja) | 半導体膜およびその製造方法 | |
| JP4836333B2 (ja) | 半導体装置 | |
| JP4080168B2 (ja) | 半導体装置の作製方法 | |
| JP4514862B2 (ja) | 半導体装置の作製方法 | |
| JP4954365B2 (ja) | 半導体装置の作製方法 | |
| JP5072147B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |