KR102549741B1 - 플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법 - Google Patents

플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법 Download PDF

Info

Publication number
KR102549741B1
KR102549741B1 KR1020210178376A KR20210178376A KR102549741B1 KR 102549741 B1 KR102549741 B1 KR 102549741B1 KR 1020210178376 A KR1020210178376 A KR 1020210178376A KR 20210178376 A KR20210178376 A KR 20210178376A KR 102549741 B1 KR102549741 B1 KR 102549741B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
indium
tin
aqueous solution
Prior art date
Application number
KR1020210178376A
Other languages
English (en)
Other versions
KR20230089732A (ko
Inventor
정종진
채수상
서현정
이승희
김병수
Original Assignee
한남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한남대학교 산학협력단 filed Critical 한남대학교 산학협력단
Priority to KR1020210178376A priority Critical patent/KR102549741B1/ko
Publication of KR20230089732A publication Critical patent/KR20230089732A/ko
Application granted granted Critical
Publication of KR102549741B1 publication Critical patent/KR102549741B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

본 발명은 플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법에 관한 것으로서, 보다 상세하게는 폴리이미드 필름 등의 유연기재 표면에 인듐-주석 수용액을 도포하여 ITO 박막을 형성함으로써, 제조방법이 간단하고 친환경적인 동시에 ITO 박막의 코팅성, 증착효율 및 전기전도도를 향상시킬 수 있는 ITO(Indium tin oxide: 인듐 주석 산화물) 박막의 제조방법에 관한 것이다.

Description

플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법{A method for manufacturing oxide semiconductor thin layer coated on flexible substrate using flash lamp}
본 발명은 플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법에 관한 것으로서, 보다 상세하게는 플라스틱 기판 등의 유연기재 표면에 인듐-주석 수용액을 도포하여 ITO 박막을 형성함으로써, 제조방법이 간단하고 친환경적인 동시에 ITO 박막의 코팅성, 증착효율 및 전기전도도를 향상시킬 수 있는 ITO(Indium tin oxide: 인듐 주석 산화물) 박막의 제조방법에 관한 것이다.
특히, 용액공정의 용매를 증발시킨 후에 플래쉬 램프로 저온 어닐링을 수행함으로써, 유연기판에 손상을 입히지 않으면서 전기전도도를 향상시킬 수 있다.
ITO 박막은 CVD(chemical vapor deposition), 펄스 레이저 증착(pulsed laser deposition), 스프레이 열분해(spray pyrolysis), 직류-라디오파 증착(DC and RF sputtering), 솔-젤(sol-gel) 등의 다양한 방법으로 제조될 수 있다.
이중 솔-젤 방법은 제조에 사용되는 장치가 간단하고, 박막의 화학적 조성을 광범위한 영역에서 제어할 수 있을 뿐 아니라, 또한 향후 잉크젯 프린터를 이용하면 다양한 모양과 크기를 가진 투명 박막으로 손쉽게 제조할 수 있는 장점이 있다.
ITO 박막은 유연소자, 투명전극, 유연기판, 투명 디스플레이, 평면패널 디스플레이, 터치패널, 광전자 소자, 광감지기, 유기발광 다이오드 디바이스 등에 널리 사용되고 있으나, 제조방법이 까다롭고, 고가의 제조장치를 사용해야 하므로, 응용 및 상용화에 많은 제약을 받고 있다.
따라서 쉽고 간단한 방법으로 코팅성, 증착효율, 투과도 및 전기전도도가 향상된 유연소자용 ITO 박막을 제조하는 기술이 필요하다.
한편, ITO 용액을 이용하여 솔-젤(sol-gel) 공정을 도입하는 경우, 용매의 제거, 금속 전구체의 음이온 제거 및 박막의 고체화를 위해서는 반드시 후처리가 필요하다.
그러나 일반적인 열처리의 경우, 플라스틱 기판의 낮은 열적 안정성으로 인해 기판의 손상이 발생하는 문제점과 플라스틱 기판과 ITO 박막 간의 열팽창 계수 차이로 인해 크랙이 형성되는 문제점이 있다.
한국공개특허 제10-2016-0141833호
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 폴리이미드 필름 등과 같은 플라스틱 기반의 유연기재 표면에 인듐-주석 수용액을 도포하여 ITO 박막을 형성함으로써, 제조방법이 간단하고 친환경적인 동시에 코팅성, 증착효율, 투과도 및 전기전도도를 향상시킬 수 있는 ITO(Indium tin oxide: 인듐 주석 산화물) 박막의 제조방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 기판의 열처리 후에 플래쉬 램프로 저온 어닐링을 수행함으로써, 유연기판에 손상을 입히지 않으면서 전기전도도를 향상시킬 수 있어, 유연소자, 유연투명전극, 유연기판, 유연디스플레이 등에 적용될 수 있는 ITO 박막을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 (a) 기재를 세척하는 단계;
(b) 인듐 함유 화합물을 포함하는 수용액을 제조하는 단계;
(c) 주석 함유 화합물을 포함하는 수용액을 제조하는 단계;
(d) 상기 인듐 함유 화합물을 포함하는 수용액 및 주석 함유 화합물을 포함하는 수용액을 혼합하여 혼합용액을 제조하는 단계;
(e) 상기 세척된 기재의 표면을 광산화 처리하는 단계;
(f) 상기 광산화 처리된 기재의 표면에 상기 혼합용액을 코팅하는 단계;
(g) 상기 코팅된 기재를 열처리한 후 냉각하는 단계;
(h) 상기 (f) 단계 및 (g) 단계를 2회 이상 반복하는 단계;
(i) 상기 냉각된 기재를 열처리하는 단계; 및
(j) 상기 열처리된 기재를 플래쉬 램프로 처리하는 단계;를 포함하는 ITO 박막의 제조방법을 제공한다.
본 발명의 일실시예에 있어서, 상기 기재는 폴리이미드 필름인 것을 특징으로 한다.
본 발명의 일실시예에 있어서, 상기 (e) 단계는 1~60분 동안 자외선 조사하여 광산화 처리하는 것을 특징으로 한다.
본 발명의 일실시예에 있어서, 상기 (g) 단계 및 (i) 단계는 10~1,000℃에서 열처리하는 것을 특징으로 한다.
본 발명의 일실시예에 있어서, 상기 (j) 단계는 10~1,000℃에서 처리되는 것을 특징으로 한다.
또한 본 발명은 상기 제조방법으로 제조되는 ITO 박막을 제공한다.
본 발명은 폴리이미드 필름 등의 유연기재 표면에 인듐-주석 수용액을 도포하여 ITO 박막을 형성함으로써, 제조방법이 간단하고 친환경적인 동시에 코팅성, 증착효율, 투과도 및 전기전도도를 향상시킬 수 있는 ITO(Indium tin oxide: 인듐 주석 산화물) 박막의 제조방법을 제공할 수 있다.
또한 본 발명은 기판의 열처리 후에, 플래쉬 램프로 기판이 아닌 ITO 박막에만 국소적인 어닐링을 수행함으로써, 유연기판에 손상을 입히지 않으면서 전기전도도를 향상시킬 수 있어, 유연소자, 유연투명전극, 유연기판, 유연디스플레이 등에 적용될 수 있는 ITO 박막을 제공할 수 있다.
이하 실시예를 바탕으로 본 발명을 상세히 설명한다. 본 발명에 사용된 용어, 실시예 등은 본 발명을 보다 구체적으로 설명하고 통상의 기술자의 이해를 돕기 위하여 예시된 것에 불과할 뿐이며, 본 발명의 권리범위 등이 이에 한정되어 해석되어서는 안 된다.
본 발명에 사용되는 기술 용어 및 과학 용어는 다른 정의가 없다면 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 나타낸다.
본 발명은 (a) 기재를 세척하는 단계;
(b) 인듐 함유 화합물을 포함하는 수용액을 제조하는 단계;
(c) 주석 함유 화합물을 포함하는 수용액을 제조하는 단계;
(d) 상기 인듐 함유 화합물을 포함하는 수용액 및 주석 함유 화합물을 포함하는 수용액을 혼합하여 혼합용액을 제조하는 단계;
(e) 상기 세척된 기재의 표면을 광산화 처리하는 단계;
(f) 상기 광산화 처리된 기재의 표면에 상기 혼합용액을 코팅하는 단계;
(g) 상기 코팅된 기재를 열처리한 후 냉각하는 단계;
(h) 상기 (f) 단계 및 (g) 단계를 2회 이상 반복하는 단계;
(i) 상기 냉각된 기재를 열처리하는 단계; 및
(j) 상기 열처리된 기재를 플래쉬 램프로 처리하는 단계;를 포함하는 ITO 박막의 제조방법에 관한 것이다.
상기 (a) 단계는 기재의 표면에 존재하는 먼지, 오일, 유기 화합물, 오염물 등을 제거하는 단계로서, 기재를 100~1,000℃로 가열하거나 증류수, 탈염수, 알코올, 산성 또는 염기성의 세정액으로 기재를 세척할 수 있다.
상기 기재는 유리; 석영; 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리아미드, 폴리카보네이트, 폴리이미드, 폴리메틸메타크릴레이트, 폴리스티렌 등의 필름 또는 시트; 세라믹; 금속; 금속 산화물 등이 제한 없이 사용될 수 있으며, 폴리이미드 필름이 바람직하다.
상기 (b) 단계는 인듐 함유 화합물을 포함하는 수용액을 제조하는 단계이고, 상기 (c) 단계는 주석 함유 화합물을 포함하는 수용액을 제조하는 단계이며, 상기 (d) 단계는 상기 인듐 함유 화합물을 포함하는 수용액 및 주석 함유 화합물을 포함하는 수용액을 혼합하여 혼합용액을 제조하는 단계이다.
상기 인듐 함유 화합물로는 질산인듐(Indium nitrate; In(NO3)3), 삼염화인듐(Indium(Ⅲ) chloride; InCl3), 불화인듐(Indium fluoride; InF3), 인듐 이소프로폭사이드(Indium isopropoxide; In(OCH(CH3)2)3), 인듐 2-에틸헥사노에이트(In(OOCCH(C2H5)C4H9)3), 인듐 아세틸아세토네이트(In(OCCH3CHCOCH3)3), 인듐 나이트레이트 트리하이드레이트(Indium nitrate trihydrate; In(NO3)3·3H2O), 인듐 아세틸아세토네이트 하이드레이트 등이 사용될 수 있다.
상기 주석 함유 화합물로는 플루오르화 주석(tin(Ⅱ) fluoride; SnF2), 염화제일주석(Tin(Ⅱ) chloride; SnCl2), 염화제이주석(Tin(Ⅳ) Chloride; SnCl4), 디메틸주석디클로라이드(Dimethyltin dichloride; Sn(Cl)2(CH3)2), 디부틸주석디클로라이드(Dibutyltin dichloride; Sn(Cl)2(C4H9)2), 테트라부틸주석(tetrabutyltin; Sn(C4H9)4), 주석 2-에틸헥사노에이트(Sn 2-ethylhexanoate; Sn(OOCCH(C2H5)C4H9)2), 염화제일주석 디하이드레이트(SnCl2·2H2O), 염화제이주석 펜타하이드레이트(SnCl4·5H2O) 등이 사용될 수 있다.
상기 인듐 함유 화합물과 주석 함유 화합물은 화학반응을 통하여 ITO 박막을 형성하는데, 이때 생성되는 음이온은 전자의 이동을 방해하는 불순물로 작용하여 박막의 전기전도도를 저하시키므로, 박막 제조 시 상기 음이온을 제거해야 한다.
상기 인듐 함유 화합물 및 주석 함유 화합물의 중량비는 40~90:10~60 인 것이 바람직하고, 중량비가 상기 수치범위를 만족하는 경우 박막의 코팅성 및 전기전도도가 극대화될 수 있다.
본 발명은 인듐 함유 화합물로 인듐 나이트레이트 트리하이드레이트(Indium nitrate trihydrate; In(NO3)3·3H2O)를 사용하고, 주석 함유 화합물로 플루오르화 주석(tin(Ⅱ) fluoride; SnF2)을 사용하는 경우, 음이온의 제거효율이 높아 제조된 박막의 코팅성 및 전기전도도가 우수하다.
또한 본 발명은 인듐 함유 화합물로 인듐 나이트레이트 트리하이드레이트(Indium nitrate trihydrate; In(NO3)3·3H2O) 및 삼염화인듐(Indium(Ⅲ) chloride; InCl3)을 사용하고, 주석 함유 화합물로 플루오르화 주석(tin(Ⅱ) fluoride; SnF2) 및 염화제이주석 펜타하이드레이트(SnCl4·5H2O)를 사용할 수 있다.
이때 인듐 나이트레이트 트리하이드레이트 및 삼염화인듐의 중량비는 40~90:10~60 인 것이 바람직하고, 중량비가 상기 수치범위를 만족하는 경우 박막의 코팅성 및 전기전도도가 극대화될 수 있다.
또한 플루오르화 주석 및 염화제이주석 펜타하이드레이트의 중량비는 40~90:10~60 인 것이 바람직하고, 중량비가 상기 수치범위를 만족하는 경우 박막의 코팅성 및 전기전도도가 극대화될 수 있다.
용액 제조를 위해 사용되는 용매로 증류수를 사용함으로써 취급이 간단하고 친환경적인 장점을 가진다.
상기 혼합용액은 필터링을 수행하여 혼합용액 내에 포함된 오염물, 불순물 등을 제거할 수 있다.
상기 (e) 단계는 상기 세척된 기재의 표면을 광산화 처리하는 단계로서, 상기 광산화는 기재의 표면에 산화물 형태의 관능기를 도입할 수 있는 방법이라면 제한 없이 실시할 수 있다. 바람직하게는 자외선을 조사하는 것이 좋고, 조사량 및 조사시간은 광산화 정도에 따라 조절이 가능하다.
이때 광산화에 의해 기재의 표면에 도입될 수 있는 관능기로는 하이드록실기, 카르복실기, 에스테르기, 에테르기 등이 있다.
상기 광산화에 의하여 기재의 표면에 형성된 관능기는 ITO와의 결합력을 향상시키고, 기재의 표면조도 및 표면적이 증가하므로, 기재의 표면에 ITO 박막이 안정적으로 형성될 수 있다.
상기 광산화는 1~60분 동안 자외선을 조사하는 것이 바람직하고, 더욱 바람직하게는 2~40분 자외선을 조사하는 것이 좋다.
또한 본 발명은 상기 광산화 처리된 기재의 표면을, 아크릴레이트기 함유 실란 커플링제 및 아크릴산계 모노머의 공중합체로 추가적으로 처리할 수 있다.
상기 공중합체는 기재의 표면에 도입된 관능기와 결합할 수 있으며, 이를 통해 기재의 표면에 다수의 카르복실기를 추가적으로 도입할 수 있다.
상기 아크릴레이트기 함유 실란 커플링제로는 3-메타크릴록시프로필메틸디메톡시실란, 3-메타크릴록시프로필트리메톡시실란, 3-메타크릴록시프로필메틸디에톡시실란, 3-메타크릴록시프로필트리에톡시실란, 3-아크릴록시프로필트리메톡시실란, 메타크릴록시메틸트리에톡시실란, 메타크릴록시메틸트리메톡시실란 등이 있다.
상기 아크릴산계 모노머는 아크릴산, 메타크릴산, 메틸 아크릴산, 에틸 아크릴산, 부틸 아크릴산, 2-에틸 헥실 아크릴산, 데실아크릴산, 메틸 메타크릴산, 에틸 메타크릴산, 부틸 메타크릴산, 2-에틸 헥실 메타크릴산, 데실메타크릴산 등이 있다.
상기 아크릴레이트기 함유 실란 커플링제 및 아크릴산계 모노머의 중량비는 10~50:50~90 인 것이 바람직하다.
상기 아크릴레이트기 함유 실란 커플링제 및 아크릴산계 모노머의 공중합체는 기재 100중량부에 대하여 1~30중량부 사용되는 것이 바람직하다.
또한 본 발명은 상기 광산화 처리된 기재의 표면을, 아크릴레이트기 함유 실란 커플링제 및 2-하이드록시에틸 아크릴레이트(HEA)의 공중합체로 추가적으로 처리할 수 있다.
상기 공중합체는 기재의 표면에 도입된 관능기와 결합할 수 있으며, 이를 통해 기재의 표면에 다수의 하이드록실기를 추가적으로 도입할 수 있다.
상기 아크릴레이트기 함유 실란 커플링제 및 2-하이드록시에틸 아크릴레이트의 중량비는 10~50:50~90 인 것이 바람직하며, 상기 수치범위에서 결합력이 극대화될 수 있다.
상기 공중합체는 기재 100중량부에 대하여 1~30중량부 사용되는 것이 바람직하다.
또한 본 발명은 상기 광산화 처리된 기재의 표면을, 아크릴레이트기 함유 실란 커플링제, 아크릴산계 모노머 및 2-하이드록시에틸 아크릴레이트(HEA)의 공중합체로 추가적으로 처리할 수 있다.
상기 공중합체는 기재의 표면에 도입된 관능기와 결합할 수 있으며, 이를 통해 기재의 표면에 다수의 카르복실기 및 하이드록실기를 추가적으로 도입할 수 있다.
상기 아크릴레이트기 함유 실란 커플링제, 아크릴산계 모노머 및 2-하이드록시에틸 아크릴레이트의 중량비는 1~30:100:10~70 인 것이 바람직하다.
상기 공중합체는 기재 100중량부에 대하여 1~30중량부 사용되는 것이 바람직하다.
상기 (f) 단계는 상기 광산화 처리된 기재의 표면에 상기 혼합용액을 코팅하는 단계이고, 상기 (g) 단계는 상기 코팅된 기재를 열처리한 후 냉각하는 단계이다.
기재의 표면에 상기 혼합용액을 코팅하고 열처리함으로써, 솔-젤 방법에 의하여 ITO 박막이 형성된다. 이때 코팅은 100~10,000rpm에서 5~2,000초 동안 수행될 수 있으며, 상기 열처리는 10~1,000℃ 에서 1~500분 동안 수행하는 것이 바람직하다.
상기 광산화에 의하여 기재의 표면에 형성된 관능기는 ITO와의 결합력을 향상시키고, 기재의 표면조도 및 표면적이 증가하므로, 기재의 표면에 ITO 박막이 안정적으로 형성될 수 있다.
이때 상기 열처리된 기재는 5~60℃에서 냉각될 수 있다.
본 발명은 상기 (f) 단계 및 (g) 단계를 2회 이상 반복할 수 있으며, 바람직하게는 3~8회 반복하는 것이 좋다. 이를 통하여 기재의 표면에 형성된 ITO 박막의 코팅성, 증착효율 및 전기전도도를 향상시킬 수 있다.
상기 (i) 단계는 상기 냉각된 기재를 열처리하는 단계로서, 10~1,000℃에서 1~500분 동안 열처리할 수 있다.
상기 열처리를 통하여 기재의 표면에 ITO 박막이 안정적으로 형성될 수 있다.
상기 (j) 단계는 상기 열처리된 기재를 플래쉬 램프로 처리하는 단계로서, 0.1~200 J/cm2 의 광량을 조사하여 수행될 수 있다.
본 발명은 기판의 열처리 후에 플래쉬 램프로 저온 어닐링을 수행함으로써, 유연기판에 손상을 입히지 않으면서 박막의 전기전도도를 향상시킬 수 있다.
기존에는 박막을 제조하기 위하여 350℃ 이상의 온도에서 열처리를 수행하는데, 고온의 열처리 조건에서는 유연기판의 열팽창 현상 및 기판 자체 열변형에 의한 박막 손상으로 박막에 크랙이 형성될 수 있으므로, 상기 고온의 열처리공정은 적용 범위에 많은 제한이 있다.
본 발명은 고온의 열처리 공정 없이 제조된 박막을 저온에서 플래쉬 램프로 광소결함으로써, 코팅성, 증착효율, 투과도 및 전기전도도이 우수한 박막을 제조할 수 있다.
상기 광소결은 제논 플래쉬 램프를 사용하여 수행될 수 있으며, 이때 광량은 0.1~200 J/cm2 인 것이 바람직하다.
상기 광소결은 질소 분위기, 아르곤 분위기 등의 불활성 분위기 하에서 수행될 수도 있다.
본 발명의 제조방법으로 제조된 ITO 박막은 코팅성, 증착효율, 투과도 및 전기전도도가 우수하여 유연소자, 유연투명전극, 유연기판, 유연디스플레이 등에 적용될 수 있다.
이하 실시예를 통해 본 발명을 상세히 설명한다. 하기 실시예는 본 발명의 실시를 위하여 예시된 것일 뿐, 본 발명의 내용이 하기 실시예에 의하여 한정되는 것은 아니다.
(실시예 1)
폴리이미드 필름을 아세톤, 아소프로필 알코올 및 증류수로 순차적으로 세척하였다.
인듐 나이트레이트 트리하이드레이트(Indium nitrate trihydrate; In(NO3)3·3H2O)를 증류수에 용해시켜 수용액을 제조하고, 플루오르화 주석(tin(Ⅱ) fluoride; SnF2)을 증류수에 용해시켜 수용액을 제조한 후, 상기 2가지 수용액을 혼합하여 혼합용액을 제조하였다. 이때 인듐 나이트레이트 트리하이드레이트 및 플루오르화 주석의 중량비는 60:40 로 조절하였다.
상기 세척된 폴리이미드 필름의 표면에 자외선을 20분 동안 조사하여 광산화 처리를 수행하였다. 이때 자외선 조사는 UV-ozone cleaner(UVO cleaner AH-1700, AHTECH LTS Co. Ltd.)를 사용하여 상온 및 상압에서 수행되었다.
상기 광산화 처리된 폴리이미드 필름의 표면에 상기 혼합용액을 코팅한 후, 200℃에서 20분 동안 열처리한 다음 냉각시켰다.
상기 냉각된 폴리이미드 필름의 표면에 혼합용액을 코팅하고 열처리한 후 냉각시키는 과정을 5회 반복하였다.
상기 냉각된 폴리이미드 필름을 200℃에서 20분 동안 열처리하였다.
상기 열처리된 기재를 제논 플래쉬 램프를 이용하여 상온에서 광소결하여 ITO 박막을 제조하였다.
(실시예 2)
3-메타크릴록시프로필트리메톡시실란 30중량% 및 2-하이드록시에틸 아크릴레이트 70중량%를 공중합하여 공중합체를 제조하였다.
광산화 처리된 폴리이미드 필름의 표면을, 상기 공중합체로 추가적으로 처리한 것을 제외하고는 실시예 1과 동일한 방법으로 ITO 박막을 제조하였다.
(실시예 3)
인듐 나이트레이트 트리하이드레이트 대신에, 인듐 나이트레이트 트리하이드레이트 및 삼염화인듐(Indium(Ⅲ) chloride; InCl3)을 사용하고, 플루오르화 주석 대신에, 플루오르화 주석 및 염화제이주석 펜타하이드레이트(SnCl4·5H2O)를 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 ITO 박막을 제조하였다.
이때 인듐 나이트레이트 트리하이드레이트 및 삼염화인듐의 중량비는 60:40 로 조절하였고, 플루오르화 주석 및 염화제이주석 펜타하이드레이트의 중량비는 60:40 로 조절하였다.
(비교예 1)
상기 제논 플래쉬 램프를 이용하여 광소결하는 단계를 수행하지 않은 것을 제외하고는 실시예 1과 동일한 방법으로 ITO 박막을 제조하였다.
(평가)
(1) 코팅성
실시예 및 비교예에서 제조된 ITO 박막의 광학 현미경 이미지를 육안으로 확인하여 탁월, 우수, 보통, 불량으로 표기하였다.
(2) 전기전도도
실시예 및 비교예에서 제조된 ITO 박막의 전기저항도(sheet resistance)를 측정하였다.
구분 실시예 비교예
1 2 3 1
코팅성 탁월 탁월 탁월 불량
sheet resistance
(kΩ/sq)		 3.6 2.8 2.4 29
상기 표 1에서 볼 수 있는 바와 같이, 본 발명에 따른 실시예 1 내지 3은 코팅성 및 전기전도도가 우수하다.
반면 비교예 1은 코팅성 및 전기전도도가 실시예에 비하여 저하되었다.

Claims (5)

  1. (a) 기재를 세척하는 단계;
    (b) 인듐 함유 화합물을 포함하는 수용액을 제조하는 단계;
    (c) 주석 함유 화합물을 포함하는 수용액을 제조하는 단계;
    (d) 상기 인듐 함유 화합물을 포함하는 수용액 및 주석 함유 화합물을 포함하는 수용액을 혼합하여 혼합용액을 제조하는 단계;
    (e) 상기 세척된 기재의 표면을 광산화 처리하는 단계;
    (f) 상기 광산화 처리된 기재의 표면에 상기 혼합용액을 코팅하는 단계;
    (g) 상기 코팅된 기재를 열처리한 후 냉각하는 단계;
    (h) 상기 (f) 단계 및 (g) 단계를 2회 이상 반복하는 단계;
    (i) 상기 냉각된 기재를 열처리하는 단계; 및
    (j) 상기 열처리된 기재를 플래쉬 램프로 처리하는 단계;를 포함하는 ITO 박막의 제조방법에 있어서,
    상기 (e) 단계는 1~60분 동안 자외선 조사하여 광산화 처리하고,
    상기 (e) 단계 및 (f) 단계 사이에, 상기 광산화 처리된 기재의 표면을, 아크릴레이트기 함유 실란 커플링제 및 2-하이드록시에틸 아크릴레이트(HEA)의 공중합체로 처리하는 단계를 포함하고,
    상기 아크릴레이트기 함유 실란 커플링제 및 2-하이드록시에틸 아크릴레이트의 중량비는 10~50:50~90 이며,
    상기 (g) 단계 및 (i) 단계는 10~1,000℃에서 열처리되는 것을 특징으로 하는 ITO 박막의 제조방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 (j) 단계는 10~1,000℃에서 처리되는 것을 특징으로 하는 ITO 박막의 제조방법.
  5. 삭제
KR1020210178376A 2021-12-14 2021-12-14 플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법 KR102549741B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210178376A KR102549741B1 (ko) 2021-12-14 2021-12-14 플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210178376A KR102549741B1 (ko) 2021-12-14 2021-12-14 플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법

Publications (2)

Publication Number Publication Date
KR20230089732A KR20230089732A (ko) 2023-06-21
KR102549741B1 true KR102549741B1 (ko) 2023-06-29

Family

ID=86946039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210178376A KR102549741B1 (ko) 2021-12-14 2021-12-14 플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법

Country Status (1)

Country Link
KR (1) KR102549741B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294088B1 (ko) 1993-11-05 2001-09-17 야마자끼 순페이 반도체집적회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498187B1 (ko) * 2002-12-06 2005-07-01 주식회사 바이오샘 단일 공정을 통해 ｉｔｏ 유리 표면에 아민기 함유분자층을 형성하는 방법
TWI249043B (en) * 2003-08-11 2006-02-11 Toyo Boseki Near infrared ray absorption film and process for producing it, near infrared ray absorption film roll and process for producing it, and near infrared ray absorption filter
KR101223482B1 (ko) * 2010-08-02 2013-01-17 한국과학기술연구원 표면 개질된 리튬 이차전지용 양극 활물질 및 그 제조방법
CN105331936B (zh) 2014-06-18 2018-05-08 北京北方华创微电子装备有限公司 ITO薄膜的沉积方法及GaN基LED芯片
US20190041550A1 (en) * 2017-08-04 2019-02-07 Vitro Flat Glass Llc Flash Annealing of Transparent Conductive Oxide and Semiconductor Coatings
KR20190132798A (ko) * 2018-05-21 2019-11-29 가천대학교 산학협력단 제논 플래쉬 램프를 이용하는 상온에서 산화물 반도체 제조 방법
KR102378619B1 (ko) * 2020-02-07 2022-03-23 한남대학교 산학협력단 용액공정을 이용한 유연기판 위 인듐-주석 산화물의 코팅방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294088B1 (ko) 1993-11-05 2001-09-17 야마자끼 순페이 반도체집적회로

Also Published As

Publication number Publication date
KR20230089732A (ko) 2023-06-21

Similar Documents

Publication Publication Date Title
KR20050086413A (ko) 발광 디스플레이 디바이스 제조용 물질
CN1596229A (zh) 光活性涂层,涂覆制品,和其制备方法
US20090223079A1 (en) Method for removing moisture from substrate coated with transparent electrode
JP6129246B2 (ja) ＵＶ援用型化学蒸着によるポリマー基板上へのドープＺｎＯ膜の被着
KR102549741B1 (ko) 플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법
GB2428689A (en) Process for preparing transparent conducting metal oxides
KR102164680B1 (ko) Pdms 코팅된 기판을 이용한 인듐-주석 산화물의 솔-젤 기반 증착방법
KR102378619B1 (ko) 용액공정을 이용한 유연기판 위 인듐-주석 산화물의 코팅방법
KR102508119B1 (ko) 인듐 전구체 및 주석 전구체를 사용한 유연기판 위 인듐-주석 산화물의 코팅방법
KR102586061B1 (ko) 폴리이미드 필름의 금속산화물 코팅성 향상을 위한 친수성 표면처리방법
KR102109344B1 (ko) 투명전극 및 그 제조방법
ATE130284T1 (de) Verfahren zur bildung einer schicht aus aluminium- titanoxiden auf glas, das so erhaltene glas mit halbleitenden beschichtungen.
JP7287802B2 (ja) 光透過性導電フィルム
JP2005353505A (ja) 酸化インジウム膜の製造方法
KR102118859B1 (ko) 투명전극 및 그 제조방법
JP2020076153A (ja) 導電性部材の製造方法
JP7378125B2 (ja) 導電性部材
JP2001177127A (ja) 光電変換装置用基板
JP7198096B2 (ja) 透明導電性フィルム
TW202042253A (zh) 透光性導電膜
KR101337967B1 (ko) 굽힘 가공성을 가지는 저저항 고투과율 ｆｔｏ 투명전도막 제조 방법
TW202042255A (zh) 透光性導電膜
TWI480953B (zh) 複合透明氧化物薄膜及其製造方法
JPH0467285B2 (ko)
JPS6290809A (ja) 酸化物透明導電性薄膜の製法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant