KR102635709B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102635709B1
KR102635709B1 KR1020180136245A KR20180136245A KR102635709B1 KR 102635709 B1 KR102635709 B1 KR 102635709B1 KR 1020180136245 A KR1020180136245 A KR 1020180136245A KR 20180136245 A KR20180136245 A KR 20180136245A KR 102635709 B1 KR102635709 B1 KR 102635709B1
Authority
KR
South Korea
Prior art keywords
layer
buffer layer
thickness
polycrystalline silicon
display device
Prior art date
Application number
KR1020180136245A
Other languages
English (en)
Other versions
KR20200053695A (ko
Inventor
서종오
고인철
소병수
이동민
이동성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180136245A priority Critical patent/KR102635709B1/ko
Priority to US16/677,042 priority patent/US11145703B2/en
Priority to CN201911088602.6A priority patent/CN111162094A/zh
Publication of KR20200053695A publication Critical patent/KR20200053695A/ko
Application granted granted Critical
Publication of KR102635709B1 publication Critical patent/KR102635709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 기판, 기판 상에 배치되고, 제1 두께를 가지는 제1 부분 및 제1 두께보다 큰 제2 두께를 가지는 제2 부분을 포함하는 제1 버퍼층, 제1 버퍼층 상에 배치되는 제2 버퍼층, 제2 버퍼층 상에 배치되고, 제1 버퍼층의 제1 부분과 중첩하는 액티브 패턴, 액티브 패턴 상에 배치되는 게이트 전극, 게이트 전극 상에 배치되고 액티브 패턴과 연결되는 소스 전극 및 드레인 전극, 소스 전극 및 드레인 전극 중 어느 하나와 연결되는 제1 전극, 제1 전극 상에 배치되고, 제1 전극의 적어도 일부를 노출하는 개구부를 가지는 화소 정의막, 제1 전극 상의 개구부 내에 배치되는 발광층, 그리고 발광층 상에 배치되는 제2 전극을 포함할 수 있다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 다결정 실리콘 기판, 표시 장치, 및 다결정 실리콘 기판의 제조 방법에 관한 것이다.
액티브 매트릭스형(Active Matrix type, AM) 유기 발광 표시 장치는 각 화소마다 화소 회로를 구비하며, 상기 화소 회로는 실리콘을 이용하는 박막 트랜지스터를 포함할 수 있다. 상기 박막 트랜지스터를 구성하는 실리콘으로는 비정질 실리콘 또는 다결정 실리콘이 사용될 수 있다.
상기 화소 회로에 사용되는 비정질 실리콘 박막 트랜지스터(amorphous silicon TFT: a-Si TFT)는 소스, 드레인 및 채널을 구성하는 액티브층이 비정질 실리콘이기 때문에 1 cm2/Vs 이하의 낮은 전자 이동도를 가질 수 있다 이에 따라, 최근에는 상기 비정질 실리콘 박막 트랜지스터를 다결정 실리콘 박막 트랜지스터(polycrystalline silicon TFT: poly-Si TFT)로 대체하는 추세이다. 상기 다결정 실리콘 박막 트랜지스터는 상기 비정질 실리콘 박막 트랜지스터에 비해 전자 이동도가 크고, 빛의 조사에 대한 안정성이 우수하다. 따라서, 상기 다결정 실리콘 박막 트랜지스터는 AM 유기 발광 표시 장치의 구동 트랜지스터 및/또는 스위칭 트랜지스터의 액티브층으로 사용되기에 적합할 수 있다.
이와 같은 다결정 실리콘은 여러 가지 방법으로 제작할 수 있는데, 이는 크게 다결정 실리콘을 직접 증착하는 방법과, 비정질 실리콘을 증착한 후에 이를 결정화하는 방법으로 구분할 수 있다.
다결정 실리콘을 직접 증착하는 방법에는 화학 기상 증착(chemical vapor deposition: CVD), 스퍼터링(sputtering), 진공 증착(vacuum evaporation) 등의 방법이 있다.
한편, 비정질 실리콘을 증착한 후에 결정화하는 방법에는 고상 결정화(solid phase crystallization: SPC), 엑시머 레이저 결정화(excimer laser crystallization: ELC), 금속 유도 결정화(metal induced crystallization: MIC), 금속 유도 측면 결정화(metal induced lateral crystallization: MILC), 연속 측면 고상화(sequential lateral solidification: SLS) 등의 방법이 있다.
본 발명의 일 목적은 ELA 얼룩이 생성되지 않는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 ELA 얼룩이 생성되는 것을 방지하는 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 기판, 상기 기판 상에 배치되고, 제1 두께를 가지는 제1 부분 및 상기 제1 두께보다 큰 제2 두께를 가지는 제2 부분을 포함하는 제1 버퍼층, 상기 제1 버퍼층 상에 배치되는 제2 버퍼층, 상기 제2 버퍼층 상에 배치되고, 상기 제1 버퍼층의 상기 제1 부분과 중첩하는 액티브 패턴, 상기 액티브 패턴 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되고, 상기 액티브 패턴과 연결되는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 중 어느 하나와 연결되는 제1 전극, 상기 제1 전극 상에 배치되고, 상기 제1 전극의 적어도 일부를 노출하는 개구부를 가지는 화소 정의막, 상기 제1 전극 상의 상기 개구부 내에 배치되는 발광층, 그리고 상기 발광층 상에 배치되는 제2 전극을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 버퍼층은 제3 두께를 가지는 제3 부분 및 상기 제3 두께보다 작은 제4 두께를 가지는 제4 부분을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 버퍼층의 상기 제3 부분은 상기 제1 버퍼층의 상기 제1 부분과 중첩하고, 상기 제2 버퍼층의 상기 제4 부분은 상기 제1 버퍼층의 상기 제2 부분과 중첩할 수 있다.
일 실시예에 있어서, 상기 제1 두께는 상기 제3 두께보다 작을 수 있다.
일 실시예에 있어서, 상기 제2 버퍼층의 상면은 평탄할 수 있다.
일 실시예에 있어서, 상기 다결정 실리콘 패턴은 상기 제1 버퍼층의 상기 제2 부분과 비중첩할 수 있다.
일 실시예에 있어서, 상기 제1 버퍼층은 실리콘 질화물을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 버퍼층은 실리콘 산화물을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 버퍼층의 수소 농도는 상기 제2 버퍼층의 수소 농도보다 클 수 있다.
일 실시예에 있어서, 상기 액티브 패턴은 다결정 실리콘을 포함할 수 있다.
일 실시예에 있어서, 상기 액티브 패턴은 상기 소스 전극 및 상기 드레인 전극에 각각 연결되는 소스 영역 및 드레인 영역, 그리고 상기 소스 영역과 상기 드레인 영역 사이에 배치되는 채널 영역을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 버퍼층은 정렬 마크를 더 포함할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 실시예들에 따른 표시 장치의 제조 방법은 기판 상에 제1 두께를 가지는 제1 부분 및 상기 제1 두께보다 큰 제2 두께를 가지는 제2 부분을 포함하는 제1 버퍼층을 형성하는 단계, 상기 제1 버퍼층 상에 제2 버퍼층을 형성하는 단계, 그리고 상기 제2 버퍼층 상에 상기 제1 버퍼층의 상기 제1 부분과 중첩하는 다결정 실리콘 패턴을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 버퍼층을 형성하는 단계는 상기 기판 상에 실리콘 질화물로 상기 제2 두께를 가지는 제1 무기층을 형성하는 단계 및 상기 제1 무기층의 상기 제1 부분에 대응하는 부분을 부분 식각하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 다결정 실리콘 패턴을 형성하는 단계는 상기 제2 버퍼층 상에 다결정 실리콘층을 형성하는 단계 및 상기 다결정 실리콘층의 상기 제2 부분과 중첩하는 부분을 식각하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 다결정 실리콘층을 형성하는 단계는 상기 제2 버퍼층 상에 비정질 실리콘층을 형성하는 단계 및 상기 비정질 실리콘층을 결정화하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 무기층의 상기 제1 부분에 대응하는 부분을 부분 식각하는 단계는 상기 제1 무기층 상에 제1 포토레지스트층을 형성하는 단계, 상기 제1 포토레지스트층 상에 제1 투광부가 상기 제1 부분에 대응하고 제1 차광부가 상기 제2 부분에 대응하도록 제1 포토 마스크를 배치하는 단계, 상기 제1 포토레지스트층을 노광 및 현상하여 제1 포토레지스트 패턴을 형성하는 단계, 그리고 상기 제1 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 제1 무기층을 부분 식각하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 다결정 실리콘층의 상기 제2 부분과 중첩하는 부분을 식각하는 단계는 상기 다결정 실리콘층 상에 제2 포토레지스트층을 형성하는 단계, 상기 제2 포토레지스트층 상에 제2 투광부가 상기 제2 부분에 대응하고 제2 차광부가 상기 제1 부분에 대응하도록 제2 포토 마스크를 배치하는 단계, 상기 제2 포토레지스트층을 노광 및 현상하여 제2 포토레지스트 패턴을 형성하는 단계, 그리고 상기 제2 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 다결정 실리콘층을 식각하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 버퍼층을 형성하는 단계는 정렬 마크를 형성하는 단계를 더 포함하고, 상기 제2 포토 마스크는 상기 정렬 마크를 이용하여 상기 제1 버퍼층과 정렬될 수 있다.
일 실시예에 있어서, 상기 제2 버퍼층을 형성하는 단계는 상기 제1 버퍼층 상에 실리콘 산화물로 제2 무기층을 형성하는 단계 및 상기 제2 무기층의 상면을 평탄화하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 상대적으로 얇은 두께를 가지는 제1 부분을 포함하는 제1 버퍼층 및 제1 버퍼층의 제1 부분과 중첩하는 액티브 패턴을 포함함으로써, 레이저 결정화 과정에서 제1 버퍼층에서 상부로 확산되는 수소로 인해 액티브 패턴에 ELA 얼룩이 생성되는 것을 방지할 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법에 있어서, 상대적으로 얇은 두께를 가지는 제1 부분을 포함하는 제1 버퍼층 및 비정질 실리콘층을 형성한 후에 비정질 실리콘층을 결정화하고 패터닝하여 제1 버퍼층의 제1 부분과 중첩하는 다결정 실리콘 패턴을 형성함으로써, ELA 얼룩이 생성되지 않는 표시 장치를 제조할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 다결정 실리콘 기판을 나타내는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 다결정 실리콘 기판을 나타내는 단면도이다.
도 3은 도 2의 다결정 실리콘 기판의 다결정 실리콘 패턴을 나타내는 평면도이다.
도 4, 도 5, 도 6a, 도 6b, 도 7, 도 8a, 도 8b, 도 9, 도 10, 도 11, 및 도 12는 본 발명의 일 실시예에 따른 다결정 실리콘 기판의 제조 방법을 나타내는 단면도들이다.
도 13 및 도 14는 본 발명의 다른 실시예에 따른 다결정 실리콘 기판의 제조 방법을 나타내는 단면도들이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 16은 도 15의 표시 장치의 하나의 화소를 나타내는 회로도이다.
도 17은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 다결정 실리콘 기판, 다결정 실리콘 기판의 제조 방법, 및 표시 장치를 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 다결정 실리콘 기판을 설명한다.
도 1은 본 발명의 일 실시예에 따른 다결정 실리콘 기판을 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 다결정 실리콘 기판은 제1 영역(1A) 및 제1 영역(1A)에 인접하는 제2 영역(2A)을 포함할 수 있다. 예를 들면, 제2 영역(2A)은 제1 영역(1A)을 둘러쌀 수 있다. 일 실시예에 있어서, 상기 다결정 실리콘 기판은 표시 장치용 다결정 실리콘 기판일 수 있다. 이 경우, 제1 영역(1A) 및 제2 영역(2A)은 각각 표시 장치의 표시 영역 및 주변 영역에 대응할 수 있다.
도 2는 본 발명의 일 실시예에 따른 다결정 실리콘 기판을 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 다결정 실리콘 기판은 기판(110), 버퍼층(120, 130), 및 다결정 실리콘 패턴(140)을 포함할 수 있다. 일 실시예에 있어서, 상기 다결정 실리콘 기판은 제1 정렬 마크(AM1) 및 제2 정렬 마크(AM2)를 더 포함할 수 있다.
기판(110)은 유리, 석영, 세라믹 등을 포함하는 절연성 기판일 수 있다. 일 실시예에 있어서, 기판(110)은 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리에테르 에테르 케톤(PEEK), 폴리카보네이트(PC), 폴리아릴레이트, 폴리에테르술폰(PES), 폴리이미드(PI) 등과 같은 플라스틱을 포함하는 절연성 플렉서블 기판일 수도 있다.
기판(110) 상에는 버퍼층(120, 130)이 배치될 수 있다. 버퍼층(120, 130)은 기판(110)의 상부에 평탄면을 제공할 수 있다. 또한, 버퍼층(120, 130)은 기판(110)을 통해 기판(110)의 상부로 불순물이 침투하는 것을 방지할 수 있다. 버퍼층(120, 130)은 제1 버퍼층(120) 및 제2 버퍼층(130)을 포함할 수 있다.
제1 버퍼층(120)은 기판(110) 상에 배치될 수 있다. 일 실시예에 있어서, 제1 버퍼층(120)은 실리콘 질화물(SiNx)을 포함할 수 있다.
제1 버퍼층(120)은 상대적으로 높은 수소 농도를 가질 수 있다. 제1 버퍼층(120)에 포함되는 실리콘 질화물은 상대적으로 많은 수소를 함유할 수 있다. 예를 들면, 제1 버퍼층(120)은 약 16% 내지 약 20%의 수소 농도를 가질 수 있다.
제1 버퍼층(120)은 제1 부분(121) 및 제2 부분(122)을 포함할 수 있다. 제1 부분(121)과 제2 부분(122)은 서로 다른 두께들을 가질 수 있다. 제1 부분(121)은 제1 두께(TH1)를 가지고, 제2 부분(122)은 제1 두께(TH1)보다 큰 제2 두께(TH2)를 가질 수 있다. 예를 들면, 제1 두께(TH1)는 약 50 Å 내지 약 200 Å이고, 제2 두께(TH2)는 약 500 Å일 수 있다. 이에 따라, 제1 버퍼층(120)은 단면상 제2 부분(122)이 제1 부분(121)보다 상부로 돌출된 요철 형상을 가질 수 있다.
제1 버퍼층(120)은 제1 정렬 마크(AM1)를 더 포함할 수 있다. 제1 정렬 마크(AM1)는 제2 영역(2A)에 형성될 수 있다. 제1 정렬 마크(AM1)는 다결정 실리콘 패턴(140)을 제1 버퍼층(120)에 정렬시키는 역할을 할 수 있다.
제2 버퍼층(130)은 제1 버퍼층(120) 상에 배치될 수 있다. 일 실시예에 있어서, 제2 버퍼층(130)은 실리콘 산화물(SiOx)을 포함할 수 있다.
제2 버퍼층(130)은 상대적으로 낮은 수소 농도를 가질 수 있다. 제2 버퍼층(130)에 포함되는 실리콘 산화물은 상대적으로 적은 수소를 함유할 수 있다. 이에 따라, 제1 버퍼층(120)의 수소 농도는 제2 버퍼층(130)의 수소 농도보다 클 수 있다.
제2 버퍼층(130)은 제3 부분(131) 및 제4 부분(132)을 포함할 수 있다. 제3 부분(131)과 제4 부분(132)은 서로 다른 두께들을 가질 수 있다. 제3 부분(131)은 제3 두께(TH3)를 가지고, 제4 부분(132)은 제3 두께(TH3)보다 작은 제4 두께(TH4)를 가질 수 있다. 예를 들면, 제3 두께(TH3)는 약 3000 Å이고, 제4 두께(TH4)는 약 2550 Å 내지 약 2700 Å일 수 있다.
제2 버퍼층(130)의 제3 부분(131)은 제1 버퍼층(120)의 제1 부분(121)과 중첩하고, 제2 버퍼층(130)의 제4 부분(132)은 제1 버퍼층(120)의 제2 부분(122)과 중첩할 수 있다. 일 실시예에 있어서, 제1 부분(121)의 제1 두께(TH1)는 제3 부분(131)의 제3 두께(TH3)보다 작을 수 있다.
일 실시예에 있어서, 제2 버퍼층(130)의 상면은 실질적으로 평탄할 수 있다. 이에 따라, 기판(110)의 상면이 평탄한 경우에, 제1 두께(TH1)와 제3 두께(TH3)의 합은 제2 두께(TH2)와 제4 두께(TH4)의 합과 실질적으로 같을 수 있다. 이에 따라, 제2 버퍼층(130)은 단면상 제3 부분(131)이 제4 부분(132)보다 하부로 돌출된 요철 형상을 가질 수 있다.
다결정 실리콘 패턴(140)은 제2 버퍼층(130) 상에 배치될 수 있다. 다결정 실리콘 패턴(140)은 다결정 실리콘을 포함할 수 있다.
다결정 실리콘 패턴(140)은 제1 버퍼층(120)의 제1 부분(121)과 중첩할 수 있다. 또한, 다결정 실리콘 패턴(140)은 제1 버퍼층(120)의 제2 부분(122)과 중첩하지 않을 수 있다. 한편, 제2 버퍼층(130)의 제3 부분(131) 및 제4 부분(132)은 각각 제1 버퍼층(120)의 제1 부분(121) 및 제2 부분(122)이 중첩하므로, 다결정 실리콘 패턴(140)은 제2 버퍼층(130)의 제3 부분(131)과 중첩하고, 제2 버퍼층(130)의 제4 부분(132)과 중첩하지 않을 수 있다.
도 3은 도 2의 다결정 실리콘 기판의 다결정 실리콘 패턴을 나타내는 평면도이다.
도 3을 참조하면, 다결정 실리콘 패턴(140)은 평면상 굴곡되며 연장된 형상을 가질 수 있다. 한편, 다결정 실리콘 패턴(140)이 제1 버퍼층(120)의 제1 부분(121)과 중첩하므로, 제1 부분(121)도 다결정 실리콘 패턴(140)과 실질적으로 동일하게 평면상 굴곡되며 연장된 형상을 가질 수 있다. 나아가, 제2 버퍼층(130)의 제3 부분(131)이 제1 버퍼층(120)의 제1 부분(121)과 중첩하므로, 제3 부분(131)도 다결정 실리콘 패턴(140)과 실질적으로 동일하게 평면상 굴곡되며 연장된 형상을 가질 수 있다.
제2 버퍼층(130)은 제2 정렬 마크(AM2)를 더 포함할 수 있다. 제2 정렬 마크(AM2)는 제2 영역(2A)에 형성될 수 있다. 제2 정렬 마크(AM2)는 제1 정렬 마크(AM1)와 중첩되도록 형성될 수 있다. 이에 따라, 제1 정렬 마크(AM1)와 제2 정렬 마크(AM2)의 중첩 여부를 확인하여 제1 버퍼층(120)과 다결정 실리콘 패턴(140)의 정렬 여부를 판별할 수 있다.
이하, 도 4 내지 도 12를 참조하여 본 발명의 일 실시예에 따른 다결정 실리콘 기판의 제조 방법을 설명한다.
도 4, 도 5, 도 6a, 도 6b, 도 7, 도 8a, 도 8b, 도 9, 도 10, 도 11, 및 도 12는 본 발명의 일 실시예에 따른 다결정 실리콘 기판의 제조 방법을 나타내는 단면도들이다.
도 4를 참조하면, 기판(110) 상에 제1 무기층(120')을 형성할 수 있다. 제1 무기층(120')은 제2 두께(TH2)로 형성될 수 있다. 예를 들면, 제2 두께(TH2)는 약 500 Å일 수 있다. 제1 무기층(120')은 실리콘 질화물로 형성될 수 있다. 예를 들면, 제1 무기층(120')은 저압 화학 기상 증착(LPCVD), 상압 화학 기상 증착(APCVD), 플라즈마 강화 화학 기상 증착(PECVD), 스퍼터링, 진공 증착 등의 방법으로 형성될 수 있다.
도 5, 도 6a, 및 도 6b를 참조하면, 제1 무기층(120')을 부분 식각하여 제1 부분(121) 및 제2 부분(122)을 포함하는 제1 버퍼층(120)을 형성할 수 있다. 제1 부분(121)은 제1 두께(TH1)를 가지고, 제2 부분(122)은 제1 두께(TH1)보다 큰 제2 두께(TH2)를 가질 수 있다. 이에 따라, 제1 버퍼층(120)은 단면상 제2 부분(122)이 제1 부분(121)보다 상부로 돌출된 요철 형상을 가질 수 있다.
먼저, 제1 무기층(120') 상에 제1 포토레지스트층(150)을 형성할 수 있다. 일 실시예에 있어서, 제1 포토레지스트층(150)은 포지티브(positive) 포토레지스트를 포함할 수 있다. 이에 따라, 제1 포토레지스트층(150)은 노광된 부분이 제거되고, 노광되지 않은 부분이 잔류할 수 있다.
그 다음, 제1 포토레지스트층(150) 상에 제1 포토 마스크(160)를 배치할 수 있다. 제1 포토 마스크(160)는 제1 투광부(161) 및 제1 차광부(162)를 포함할 수 있다. 제1 투광부(161)는 광을 투과시키고, 제1 차광부(162)는 광을 차단할 수 있다. 예를 들면, 제1 투광부(161)의 광투과율은 약 100% 이고, 제1 차광부(162)의 광투과율은 약 0%일 수 있다. 제1 포토 마스크(160)는 제1 투광부(161)가 제1 부분(121)에 대응하고, 제1 차광부(162)가 제2 부분(122)에 대응하도록 배치될 수 있다. 제1 투광부(161)는 평면상 굴곡되며 연장된 형상을 가질 수 있다.
그 다음, 제1 포토 마스크(160)를 이용하여 제1 포토레지스트층(150)을 노광 및 현상할 수 있다. 제1 투광부(161)에 의해 광에 노출된 제1 포토레지스트층(150)의 일 부분은 제거되고, 제1 차광부(162)에 의해 광에 노출되지 않은 제1 포토레지스트층(150)의 다른 부분은 잔류하여, 제1 포토레지스트 패턴(150')이 형성될 수 있다.
그 다음, 제1 포토레지스트 패턴(150')을 식각 방지막으로 이용하여 제1 무기층(120')을 부분 식각할 수 있다. 예를 들면, 제1 무기층(120')은 건식 식각법으로 식각될 수 있다.
제1 포토레지스트 패턴(150')에 의해 덮이지 않은 제1 무기층(120')의 일 부분은 부분 식각되어 제1 두께(TH1)만큼 잔류할 수 있다. 다시 말해, 제1 무기층(120')의 상기 일 부분은 제2 두께(TH2)에서 제1 두께(TH1)를 뺀 만큼 식각될 수 있다. 예를 들면, 상기 제1 두께(TH1)는 약 50 Å 내지 약 200 Å일 수 있다. 일 실시예에 있어서, 제1 무기층(120')의 상기 일 부분은 식각 시간을 조절하여 부분 식각될 수 있다. 예를 들면, 제1 무기층(120')이 전부 식각되는 식각 시간을 100이라고 할 때, 식각 시간을 0 보다 크고 100보다 작은 값으로 조절하여 제1 무기층(120')의 상기 일 부분을 부분 식각할 수 있다. 부분 식각된 제1 무기층(120')의 상기 일 부분은 제1 버퍼층(120)의 제1 부분(121)에 상응할 수 있다. 한편, 제1 버퍼층(120)의 제1 부분(121)은 평면상 굴곡되며 연장된 형상을 가질 수 있다.
제1 포토레지스트 패턴(150')에 의해 덮인 제1 무기층(120')의 다른 부분은 식각되지 않고 제2 두께(TH2)만큼 잔류할 수 있다. 식각되지 않은 제1 무기층(120')의 상기 다른 부분은 제1 버퍼층(120)의 제2 부분(122)에 상응할 수 있다.
한편, 제1 버퍼층(120)을 형성하는 과정에서 제1 정렬 마크(AM1)를 형성할 수 있다. 제1 정렬 마크(AM1)는 제1 무기층(120')을 부분 식각하여 제2 영역(2A)에 형성될 수 있다. 제1 정렬 마크(AM1)는 후속 공정에서 다결정 실리콘 패턴(140)을 제1 버퍼층(120)에 정렬시키는 역할을 할 수 있다.
도 7을 참조하면, 제1 버퍼층(120) 상에 제2 무기층(130')을 형성할 수 있다. 제2 무기층(130')은 제3 두께(TH3)로 형성될 수 있다. 예를 들면, 상기 제3 두께(TH3)는 약 3000 Å일 수 있다. 제2 무기층(130')은 제1 버퍼층(120)의 프로파일을 따라 형성될 수 있다. 예를 들면, 상대적으로 두꺼운 제2 부분(122) 상에 형성되는 제2 무기층(130')의 일 부분은 상대적으로 얇은 제1 부분(121) 상에 형성되는 제2 무기층(130')의 다른 부분과 비교하여 상부로 돌출될 수 있다. 이에 따라, 제2 무기층(130')은 제1 버퍼층(120)의 제2 부분(122) 상에 형성되는 돌출부(PP)를 포함할 수 있다.
제2 무기층(130')은 실리콘 산화물로 형성될 수 있다. 예를 들면, 제2 무기층(130')은 저압 화학 기상 증착(LPCVD), 상압 화학 기상 증착(APCVD), 플라즈마 강화 화학 기상 증착(PECVD), 스퍼터링, 진공 증착 등의 방법으로 형성될 수 있다.
도 8a 및 도 8b를 참조하면, 제2 무기층(130')의 상면을 평탄화하여 제3 부분(131) 및 제4 부분(132)을 포함하는 제2 버퍼층(130)을 형성할 수 있다. 이에 따라, 제2 버퍼층(130)은 전체적으로 평탄한 상면을 가질 수 있다. 제3 부분(131)은 제3 두께(TH3)를 가지고, 제4 부분(132)은 제3 두께(TH3)보다 작은 제4 두께(TH4)를 가질 수 있다. 이에 따라, 제2 버퍼층(130)은 단면상 제3 부분(131)이 제4 부분(132)보다 하부로 돌출된 요철 형상을 가질 수 있다.
제2 무기층(130')의 돌출부(PP)를 연마하여 제2 무기층(130')의 상면이 평탄화될 수 있다. 일 실시예에 있어서, 제2 무기층(130')의 상면은 화학 기계적 연마법(chemical mechanical polishing)으로 평탄화될 수 있다. 이 경우, 상대적으로 두꺼운 제2 부분(122) 상에 형성되는 제2 무기층(130')의 일 부분은 제3 두께(TH3)에서 제4 두께(TH4)를 뺀 만큼 연마되고, 상대적으로 얇은 제1 부분(121) 상에 형성되는 제2 무기층(130')의 다른 부분은 연마되지 않을 수 있다. 연마되지 않은 제2 무기층(130')의 상기 다른 부분은 제2 버퍼층(130)의 제3 부분(131)에 상응하고, 연마된 제2 무기층(130')의 상기 일 부분은 제2 버퍼층(130)의 제4 부분(132)에 상응할 수 있다.
도 9를 참조하면, 제2 버퍼층(130) 상에 비정질 실리콘층(140')을 형성할 수 있다. 비정질 실리콘층(140')은 비정질 실리콘으로 형성될 수 있다. 예를 들면, 비정질 실리콘층(140')은 저압 화학 기상 증착(LPCVD), 상압 화학 기상 증착(APCVD), 플라즈마 강화 화학 기상 증착(PECVD), 스퍼터링, 진공 증착 등의 방법으로 형성될 수 있다.
한편, 비정질 실리콘층(140')의 상부가 공기에 노출되는 경우에 비정질 실리콘층(140') 상에는 자연 산화막이 형성될 수 있다. 비정질 실리콘층(140') 상에 상기 자연 산화막이 남아있는 경우, 비정질 실리콘층(140')을 결정화하여 다결정 실리콘층을 형성하는 후속 공정에서 상기 자연 산화막에 의해 상기 다결정 실리콘층의 표면 거칠기가 증가할 수 있다. 이에 따라, 상기 자연 산화막을 제거하기 위하여 오존(O3), 플루오린화 수소산(hydrofluoric acid) 등을 이용하여 비정질 실리콘층(140')을 세정할 수 있다. 또한, 세정 후에 탈이온화수(deionized water, DW)를 이용하여 비정질 실리콘층(140')을 린스할 수 있다.
도 10을 참조하면, 비정질 실리콘층(140')을 결정화하여 다결정 실리콘층(140'')을 형성할 수 있다.
일 실시예에 있어서, 비정질 실리콘층(140')은 엑시머 레이저 어닐링법(excimer laser annealing, ELA)으로 결정화될 수 있다. 다결정 실리콘층(140'')은 비정질 실리콘층(140')에 레이저 빔을 조사하여 형성될 수 있다. 레이저(미도시)는 상기 레이저 빔을 단속적으로 발생시켜 비정질 실리콘층(140')에 조사할 수 있다. 예를 들면, 상기 레이저는 단파장, 고출력 및 고효율의 레이저 빔을 발생시키는 엑시머(excimer) 레이저일 수 있다. 상기 엑시머 레이저는, 예를 들면, 비활성기체, 비활성기체 할로겐화물, 할로겐화 수은, 비활성기체 산화합물 및 다원자 엑시머를 포함할 수 있다. 예를 들면, 상기 비활성기체는 Ar2, Kr2, Xe2 등이고, 상기 비활성기체 할로겐화물은 ArF, ArCl, KrF, KrCl, XeF, XeCl 등이며, 상기 할로겐화 수은은 HgCl, HgBr, HgI 등이고, 상기 비활성 기체 산화합물은 ArO, KrO, XeO 등이며, 상기 다원자 엑시머는 Kr2F, Xe2F 등일 수 있다.
다결정 실리콘층(140'')을 형성하는 과정에서 비정질 실리콘층(140')에 조사되는 레이저 빔의 에너지가 큰 경우에, 레이저 빔이 비정질 실리콘층(140') 하부에 위치하는 버퍼층(120, 130)에 영향을 줄 수 있다. 예를 들면, 버퍼층(120, 130)에 포함된 수소가 다결정 실리콘층(140'')을 형성하는 과정에서 다결정 실리콘층(140'') 방향으로 확산될 수 있고, 상기 수소에 의해 다결정 실리콘층(140'')에 줄 형상의 ELA 얼룩(ES)이 형성될 수 있다. 특히, 상대적으로 높은 수소 농도를 가지는 제1 버퍼층(120)에서 방출된 수소가 상부로 확산되어 다결정 실리콘층(140'')에 ELA 얼룩(ES)을 형성할 수 있다. 한편, 상대적으로 낮은 수소 농도를 가지는 제2 버퍼층(130)은 제1 버퍼층(120)에서 방출된 수소가 다결정 실리콘층(140'')으로 유입되는 것을 방지하는 역할을 할 수 있다.
이에 따라, 상대적으로 두께가 작은 제1 버퍼층(120)의 제1 부분(121) 및 상대적으로 두께가 큰 제2 버퍼층(130)의 제3 부분(131) 상에 형성되는 다결정 실리콘층(140'')의 일 부분에는 ELA 얼룩(ES)이 실질적으로 형성되지 않을 수 있다. 또한, 상대적으로 두께가 큰 제1 버퍼층(120)의 제2 부분(122) 및 상대적으로 두께가 작은 제2 버퍼층(130)의 제4 부분(132) 상에 형성되는 다결정 실리콘층(140'')의 다른 부분에는 ELA 얼룩(ES)이 형성될 수 있다.
도 11 및 도 12를 참조하면, 다결정 실리콘층(140'')을 식각하여 다결정 실리콘 패턴(140)을 형성할 수 있다. 다결정 실리콘 패턴(140)은 제1 버퍼층(120)의 제1 부분(121)과 중첩할 수 있다. 또한, 다결정 실리콘 패턴(140)은 제1 버퍼층(120)의 제2 부분(122)과 중첩하지 않을 수 있다.
먼저, 다결정 실리콘층(140'') 상에 제2 포토레지스트층(170)을 형성할 수 있다. 일 실시예에 있어서, 제2 포토레지스트층(170)은 포지티브(positive) 포토레지스트를 포함할 수 있다. 이에 따라, 제2 포토레지스트층(170)은 노광된 부분이 제거되고, 노광되지 않은 부분이 잔류할 수 있다.
그 다음, 제2 포토레지스트층(170) 상에 제2 포토 마스크(180)를 배치할 수 있다. 제2 포토 마스크(180)는 제2 투광부(181) 및 제2 차광부(182)를 포함할 수 있다. 제2 투광부(181)는 광을 투과시키고, 제2 차광부(182)는 광을 차단할 수 있다. 예를 들면, 제2 투광부(181)의 광투과율은 약 100%이고, 제2 차광부(182)의 광투과율은 약 0%일 수 있다. 제2 포토 마스크(180)는 제2 투광부(181)가 제1 버퍼층(120)의 제2 부분(122)에 대응하고, 제2 차광부(182)가 제1 버퍼층(120)의 제1 부분(121)에 대응하도록 배치될 수 있다. 제2 차광부(182)는 평면상 굴곡되며 연장된 형상을 가질 수 있다.
일 실시예에 있어서, 제2 포토 마스크(180)는 제1 정렬 마크(AM1)를 이용하여 제1 버퍼층(120)과 정렬될 수 있다. 제2 포토 마스크(180)의 정렬 마크를 제1 버퍼층(120)에 형성된 제1 정렬 마크(AM1)와 정렬시킴으로써, 제2 포토 마스크(180)의 제2 투광부(181)가 제1 버퍼층(120)의 제2 부분(122)과 정렬되고, 제2 포토 마스크(180)의 제2 차광부(182)가 제1 버퍼층(120)의 제1 부분(121)과 정렬될 수 있다.
그 다음, 제2 포토 마스크(180)를 이용하여 제2 포토레지스트층(170)을 노광 및 현상할 수 있다. 제2 투광부(181)에 의해 광에 노출된 제2 포토레지스트층(170)의 일 부분은 제거되고, 제2 차광부(182)에 의해 광에 노출되지 않은 제2 포토레지스트층(170)의 다른 부분은 잔류하여, 제2 포토레지스트 패턴(170')이 형성될 수 있다.
그 다음, 제2 포토레지스트 패턴(170')을 식각 방지막으로 이용하여 다결정 실리콘층(140'')을 식각할 수 있다. 예를 들면, 다결정 실리콘층(140'')은 건식 식각법으로 식각될 수 있다.
제2 포토레지스트 패턴(170')에 의해 덮이지 않은 다결정 실리콘층(140'')의 일 부분은 전부 식각되어 제거될 수 있다. 제2 포토레지스트 패턴(170')에 의해 덮인 다결정 실리콘층(140'')의 다른 부분은 식각되지 않고 잔류할 수 있다. 식각되지 않은 다결정 실리콘층(140'')의 상기 다른 부분은 다결정 실리콘 패턴(140)에 상응할 수 있다. 한편, 다결정 실리콘 패턴(140)은 평면상 굴곡되며 연장된 형상을 가질 수 있다.
한편, 다결정 실리콘 패턴(140)을 형성하는 과정에서 제2 정렬 마크(AM2)를 형성할 수 있다. 제2 정렬 마크(AM2)는 다결정 실리콘층(140'')을 식각하여 제2 영역(2A)에 형성될 수 있다. 제2 정렬 마크(AM2)는 제1 정렬 마크(AM1)와 중첩되도록 형성될 수 있다. 이에 따라, 제1 정렬 마크(AM1)와 제2 정렬 마크(AM2)의 중첩 여부를 확인하여 제1 버퍼층(120)과 다결정 실리콘 패턴(140)의 정렬 여부를 판별할 수 있다. 또한, 제2 정렬 마크(AM2)는 후속 공정에서 다른 층들을 다결정 실리콘 패턴(140)에 정렬시키는 역할을 할 수 있다.
상대적으로 두께가 작은 제1 버퍼층(120)의 제1 부분(121) 및 상대적으로 두께가 큰 제2 버퍼층(130)의 제3 부분(131) 상에 형성되는 다결정 실리콘층(140'')의 일 부분에는 ELA 얼룩(ES)이 실질적으로 형성되지 않을 수 있다. 다결정 실리콘층(140'')의 상기 일 부분은 다결정 실리콘 패턴(140)에 상응하므로, 본 발명의 일 실시예에 따른 다결정 실리콘 기판은 ELA 얼룩(ES)이 없는 다결정 실리콘 패턴(140)을 포함할 수 있다. 또한, 상대적으로 두께가 큰 제1 버퍼층(120)의 제2 부분(122) 및 상대적으로 두께가 작은 제2 버퍼층(130)의 제4 부분(132) 상에 형성되는 다결정 실리콘층(140'')의 다른 부분에는 ELA 얼룩(ES)이 형성될 수 있으나, 다결정 실리콘층(140'')의 식각 과정에서 다결정 실리콘층(140'')의 상기 다른 부분은 제거될 수 있다.
이하, 도 4 내지 도 10, 도 13, 및 도 14를 참조하여 본 발명의 다른 실시예에 따른 다결정 실리콘 기판의 제조 방법을 설명한다.
도 4 내지 도 10, 도 13, 및 도 14를 참조하여 설명하는 본 발명의 다른 실시예에 따른 다결정 실리콘 기판의 제조 방법에 있어서, 도 4 내지 도 12를 참조하여 설명한 본 발명의 일 실시예에 따른 다결정 실리콘 기판의 제조 방법과 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 13 및 도 14는 본 발명의 다른 실시예에 따른 다결정 실리콘 기판의 제조 방법을 나타내는 단면도들이다.
도 13 및 도 14를 참조하면, 다결정 실리콘층(140'')을 식각하여 다결정 실리콘 패턴(140)을 형성할 수 있다. 다결정 실리콘 패턴(140)은 제1 버퍼층(120)의 제1 부분(121)과 중첩할 수 있다. 또한, 다결정 실리콘 패턴(140)은 제1 버퍼층(120)의 제2 부분(122)과 중첩하지 않을 수 있다.
먼저, 다결정 실리콘층(140'') 상에 제3 포토레지스트층(190)을 형성할 수 있다. 일 실시예에 있어서, 제3 포토레지스트층(190)은 네거티브(negative) 포토레지스트를 포함할 수 있다. 이에 따라, 제3 포토레지스트층(190)은 노광된 부분이 잔류하고, 노광되지 않은 부분이 제거될 수 있다.
그 다음, 제3 포토레지스트층(190) 상에 제1 버퍼층(120)의 형성 과정에서 사용된 제1 포토 마스크(160)를 배치할 수 있다. 제1 포토 마스크(160)는 제1 투광부(161) 및 제1 차광부(162)를 포함할 수 있다. 제1 포토 마스크(160)는 제1 투광부(161)가 제1 버퍼층(120)의 제1 부분(121)에 대응하고, 제1 차광부(162)가 제1 버퍼층(120)의 제2 부분(122)에 대응하도록 배치될 수 있다.
일 실시예에 있어서, 제1 포토 마스크(160)는 제1 정렬 마크(AM1)를 이용하여 제1 버퍼층(120)과 정렬될 수 있다. 제1 포토 마스크(160)의 정렬 마크를 제1 버퍼층(120)에 형성된 제1 정렬 마크(AM1)와 정렬시킴으로써, 제1 포토 마스크(160)의 제1 투광부(161)가 제1 버퍼층(120)의 제1 부분(121)과 정렬되고, 제1 포토 마스크(160)의 제1 차광부(162)가 제1 버퍼층(120)의 제2 부분(122)과 정렬될 수 있다.
그 다음, 제1 포토 마스크(160)를 이용하여 제3 포토레지스트층(190)을 노광 및 현상할 수 있다. 제1 투광부(161)에 의해 광에 노출된 제3 포토레지스트층(190)의 일 부분은 잔류하고, 제1 차광부(162)에 의해 광에 노출되지 않은 제3 포토레지스트층(190)의 다른 부분은 제거되어, 제3 포토레지스트 패턴(190')이 형성될 수 있다.
그 다음, 제3 포토레지스트 패턴(190')을 식각 방지막으로 이용하여 다결정 실리콘층(140'')을 식각할 수 있다. 예를 들면, 다결정 실리콘층(140'')은 건식 식각법으로 식각될 수 있다.
제3 포토레지스트 패턴(190')에 의해 덮인 다결정 실리콘층(140'')의 일 부분은 식각되지 않고 잔류할 수 있다. 제2 포토레지스트 패턴(170')에 의해 덮이지 않은 다결정 실리콘층(140'')의 다른 부분은 전부 식각되어 제거될 수 있다. 식각되지 않은 다결정 실리콘층(140'')의 상기 일 부분은 다결정 실리콘 패턴(140)에 상응할 수 있다.
이하, 도 15 내지 도 17을 참조하여 본 발명의 일 실시예에 따른 표시 장치를 설명한다.
도 15는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 15를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 영역(DA) 및 표시 영역(DA)에 인접하는 주변 영역(PA)을 포함할 수 있다. 예를 들면, 주변 영역(PA)은 표시 영역(DA)을 둘러쌀 수 있다. 한편, 도 15에 도시된 표시 장치는 도 1에 도시된 다결정 실리콘 기판을 포함할 수 있다. 이 경우, 표시 영역(DA) 및 주변 영역(PA)은 각각 다결정 실리콘 기판의 제1 영역(1A) 및 제2 영역(2A)에 대응할 수 있다.
표시 영역(DA)은 복수의 화소들(PX)을 포함할 수 있다. 표시 영역(DA)은 화소들(PX)로부터 방출된 광들이 조합되어 형성된 영상을 표시할 수 있다. 주변 영역(PA)은 화소들(PX)에 구동 신호들을 전송하기 위한 구동부 등을 포함하는 비표시 영역일 수 있다.
도 16은 도 15의 표시 장치의 하나의 화소를 나타내는 회로도이다.
도 16을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 신호선들(GL, DL, PL) 및 이들에 연결되며 실질적인 행렬(matrix)의 형태로 배열되는 화소들(PX)을 포함할 수 있다.
신호선들(GL, DL, PL)은 게이트 신호(또는 스캔 신호)를 전송하는 게이트선들(GL), 데이터 전압을 전송하는 데이터선들(DL) 및 구동 전압(ELVDD)을 전송하는 구동 전압선들(PL)을 포함할 수 있다. 게이트선들(GL)은 실질적인 행 방향으로 연장될 수 있다. 데이터선들(DL) 및 구동 전압선들(PL)은 게이트선들(GL)과 교차하며 실질적인 열 방향으로 연장될 수 있다. 각 화소(PX)는 구동 트랜지스터(driving transistor)(TR1), 스위칭 트랜지스터(switching transistor)(TR2), 스토리지 커패시터(storage capacitor)(CST) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함할 수 있다.
구동 트랜지스터(TR1)는 제어 단자, 입력 단자 및 출력 단자를 포함할 수 있다. 상기 제어 단자는 스위칭 트랜지스터(TR2)에 연결될 수 있다. 상기 입력 단자는 구동 전압선(PL)에 연결될 수 있다. 상기 출력 단자는 유기 발광 다이오드(OLED)에 연결될 수 있다. 구동 트랜지스터(TR1)는 상기 제어 단자와 상기 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(Id)를 유기 발광 다이오드(OLED)에 전달할 수 있다.
스위칭 트랜지스터(TR2)는 제어 단자, 입력 단자 및 출력 단자를 포함할 수 있다. 상기 제어 단자는 게이트선(GL)에 연결될 수 있다. 상기 입력 단자는 데이터선(DL)에 연결될 수 있다. 상기 출력 단자는 구동 트랜지스터(TR1)에 연결될 수 있다. 스위칭 트랜지스터(TR2)는 게이트선(GL)에 인가되는 게이트 신호에 응답하여 데이터선(DL)에 인가되는 데이터 전압을 구동 트랜지스터(TR1)에 전달할 수 있다.
스토리지 커패시터(CST)는 구동 트랜지스터(TR1)의 상기 제어 단자와 상기 입력 단자 사이에 연결될 수 있다. 스토리지 커패시터(CST)는 구동 트랜지스터(TR1)의 상기 제어 단자에 인가되는 상기 데이터 전압을 충전하고, 스위칭 트랜지스터(TR2)가 턴 오프(turn off)된 후에도 이를 유지할 수 있다.
유기 발광 다이오드(OLED)는 구동 트랜지스터(TR1)의 상기 출력 단자에 연결되는 애노드(anode), 공통 전압(ELVSS)에 연결되는 캐소드(cathode)를 포함할 수 있다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(TR1)의 출력 전류(Id)에 따라 상이한 밝기로 발광함으로써 영상을 표시할 수 있다.
본 발명의 일 실시예에 있어서, 각 화소(PX)는 두 개의 박막 트랜지스터들(TR1, TR2) 및 하나의 커패시터(CST)를 포함할 수 있으나, 본 발명은 이에 한정되지 아니한다. 다른 실시예에 있어서, 각 화소(PX)는 세 개 이상의 박막 트랜지스터들 또는 두 개 이상의 커패시터들을 포함할 수도 있다.
도 17은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 17을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(210), 기판(210) 상에 배치되는 버퍼층(220, 230), 버퍼층(220, 230) 상에 배치되는 박막 트랜지스터(TR1), 및 박막 트랜지스터(TR1) 상에 배치되는 표시 소자를 포함할 수 있다. 일 실시예에 있어서, 상기 표시 장치는 상기 표시 소자로써 유기 발광 다이오드(OLED)를 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 상기 표시 장치는 상기 표시 소자로써 액정 소자, 전기영동 소자, 전기습윤 소자 등을 포함할 수도 있다.
도 17에 도시된 박막 트랜지스터(TR1) 및 유기 발광 다이오드(OLED)는 각각 도 16에 도시된 구동 트랜지스터(TR1) 및 유기 발광 다이오드(OLED)에 상응할 수 있다. 한편, 본 발명의 일 실시예에 따른 표시 장치는 도 2에 도시된 본 발명의 일 실시예에 따른 다결정 실리콘 기판을 포함할 수 있다.
버퍼층(220, 230)은 실리콘 질화물을 포함하는 제1 버퍼층(220) 및 제1 버퍼층(220) 상에 형성되고 실리콘 산화물을 포함하는 제2 버퍼층(230)을 포함할 수 있다. 제1 버퍼층(220)은 제1 두께를 가지는 제1 부분 및 상기 제1 두께보다 큰 제2 두께를 가지는 제2 부분을 포함할 수 있다. 제2 버퍼층(230)은 제3 두께를 가지고, 상기 제1 부분과 중첩하는 제3 부분 및 상기 제3 두께보다 작은 제4 두께를 가지고, 상기 제2 부분과 중첩하는 제4 부분을 포함할 수 있다. 제2 버퍼층(230)의 상면은 실질적으로 평탄할 수 있다.
버퍼층(220, 230) 상에는 박막 트랜지스터(TR1)가 형성될 수 있다. 박막 트랜지스터(TR1)는 순차적으로 적층되는 액티브 패턴(AP), 게이트 절연막(IL1), 게이트 전극(GE), 층간 절연층(IL2), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다. 박막 트랜지스터(TR1)는 게이트 전극(GE)에 인가되는 신호에 기초하여 액티브 패턴(AP)을 통해 전류를 흐르게 하는 스위칭 동작을 수행할 수 있다.
제2 버퍼층(230) 상에는 액티브 패턴(AP)이 형성될 수 있다. 액티브 패턴(AP)은 제1 버퍼층(220)의 상기 제1 부분과 중첩하고, 제1 버퍼층(220)의 상기 제2 부분과 중첩하지 않을 수 있다.
액티브 패턴(AP)은 다결정 실리콘 패턴(도 2의 140)에 부분적으로 이온을 주입하여 형성될 수 있다. 이온 주입 공정을 통해 다결정 실리콘 패턴(140)을 부분적으로 도핑함으로써, 소스 영역(SR), 채널 영역(CR) 및 드레인 영역(DR)을 포함하는 액티브 패턴(AP)이 형성될 수 있다. 상기 이온은 n형 불순물 또는 p형 불순물일 수 있다.
다른 실시예에 있어서, 상기 이온 주입 공정보다 낮은 농도로 불순물을 도핑함으로써, 채널 영역(CR)과 소스 영역(SR) 사이 및 채널 영역(CR)과 드레인 영역(DR) 사이에 각각 저농도 도핑 영역을 형성할 수 있다. 상기 저농도 도핑 영역은 액티브 패턴(AP) 내에서 버퍼로서 작용하여, 박막 트랜지스터(TR1)의 전기적 성질을 개선할 수 있다.
액티브 패턴(AP) 상에는 게이트 절연층(IL1)이 형성될 수 있다. 게이트 절연층(IL1)은 버퍼층(220, 230) 상에 배치되어 액티브 패턴(AP)을 덮을 수 있다. 게이트 절연층(IL1)은 게이트 전극(GE)을 액티브 패턴(AP)으로부터 절연시킬 수 있다. 예를 들면, 게이트 절연층(IL1)은 실리콘 산화물, 실리콘 질화물 등으로 형성될 수 있다.
게이트 절연층(IL1) 상에 게이트 전극(GE)이 형성될 수 있다. 게이트 전극(GE)은 액티브 패턴(AP)과 중첩할 수 있다. 게이트 전극(GE)은 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 또는 이들의 합금을 포함하고, 단일층 또는 서로 다른 금속층들을 포함하는 다층 구조를 가질 수 있다. 예를 들면, 게이트 전극(GE)은 몰리브덴/알루미늄/몰리브덴의 3중층, 구리/티타늄 이중층 등을 포함할 수 있다.
게이트 전극(GE) 상에는 층간 절연층(IL2)이 형성될 수 있다. 층간 절연층(IL2)은 게이트 절연층(IL1) 상에 배치되어 게이트 전극(GE)을 덮을 수 있다. 층간 절연층(IL2)은 소스 전극(SE) 및 드레인 전극(DE)을 게이트 전극(GE)으로부터 절연시킬 수 있다.
층간 절연층(IL2)은 무기 절연층, 유기 절연층 또는 이들의 조합을 포함할 수 있다. 예를 들면, 층간 절연층(IL2)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물 또는 이들의 조합을 포함할 수 있고, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다. 층간 절연층(IL2)이 유기 절연층을 포함하는 경우, 폴리이미드, 폴리아미드, 아크릴 수지, 페놀 수지, 벤조사이클로부텐(BCB) 등을 포함할 수 있다.
층간 절연층(IL2) 상에는 액티브 패턴(AP)의 소스 영역(SR) 및 드레인 영역(DR)과 각각 전기적으로 연결되는 소스 전극(SE) 및 드레인 전극(DE)이 형성될 수 있다. 예를 들면, 소스 전극(SE) 및 드레인 전극(DR)은 각각 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 또는 이들의 합금을 포함하고, 단일층 또는 서로 다른 금속층들을 포함하는 다층 구조를 가질 수 있다. 예를 들면, 소스 전극(SE) 및 드레인 전극(DR)은 각각 몰리브덴/알루미늄/몰리브덴의 3중층, 구리/티타늄 이중층 등을 포함할 수 있다.
소스 전극(SE) 및 드레인 전극(DE) 상에는 평탄화막(또는 보호막)(IL3)이 형성될 수 있다. 평탄화막(IL3)은 층간 절연층(IL2) 상에 배치되어 소스 전극(SE) 및 드레인 전극(DE)을 덮을 수 있다. 평탄화막(IL3)은 유기 절연층, 무기 절연층 또는 이들의 조합을 포함할 수 있다. 예를 들면, 평탄화막(IL3)은 실리콘 질화물 또는 실리콘 산화물의 단일층 또는 다층 구조를 가질 수 있다. 평탄화막(IL3)이 유기 절연층을 포함하는 경우, 폴리이미드, 아크릴 수지, 페놀 수지, 벤조사이클로부텐(BCB), 폴리아미드 등을 포함할 수 있다.
평탄화막(IL3) 상에는 유기 발광 다이오드(OLED)가 형성될 수 있다. 유기 발광 다이오드(OLED)는 순차적으로 적층되는 제1 전극(E1), 발광층(EL), 및 제2 전극(E1)을 포함할 수 있다. 유기 발광 다이오드(OLED)는 박막 트랜지스터(TR1)부터 전달된 구동 전류에 기초하여 발광하여 영상을 표시할 수 있다.
평탄화막(IL3) 상에는 제1 전극(E1)이 형성될 수 있다. 제1 전극(E1)은 소스 전극(SE) 및 드레인 전극(DE) 중 어느 하나와 연결될 수 있다. 예를 들면, 제1 전극(E1)은 드레인 전극(DE)과 연결될 수 있다. 제1 전극(E1)은 상기 표시 장치의 화소 전극일 수 있다. 제1 전극(E1)은 발광 타입에 따라 투과 전극으로 형성되거나 또는 반사 전극으로 형성될 수 있다. 제1 전극(E1)이 상기 투과 전극으로 형성되는 경우에, 제1 전극(E1)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 아연 주석 산화물(ZTO), 인듐 산화물(In2O3), 아연 산화물(ZnO), 주석 산화물(SnO2) 등을 포함할 수 있다. 제1 전극(E1)이 반사 전극으로 형성되는 경우에, 제1 전극(E1)은 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 등을 포함하며, 상기 투과 전극에 사용된 물질과의 적층 구조를 가질 수도 있다.
평탄화막(IL3) 상에는 화소 정의막(PDL)이 형성될 수 있다. 화소 정의막(PDL)은 제1 전극(E1)의 적어도 일부를 노출하는 개구부를 가질 수 있다. 예를 들면, 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다.
제1 전극(E1) 상에는 발광층(EL)이 형성될 수 있다. 발광층(EL)은 화소 정의막(PDL)의 상기 개구부에 의해 노출된 제1 전극(E1)의 상면에 형성될 수 있다.
발광층(EL)은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 예를 들면, 발광층(EL)은 상기 저분자 유기 화합물로서, 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N'-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)aluminum) 등을 포함할 수 있다. 또한, 발광층(EL)은 상기 고분자 유기 화합물로서, 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene) 및 폴리플루오렌(polyfluorene) 등을 포함할 수 있다.
일 실시예에 있어서, 발광층(EL)은 적색광, 녹색광 또는 청색광을 방출할 수 있다. 다른 실시예에 있어서, 발광층(EL)이 백색광을 발출하는 경우에, 발광층(EL)은 적색 발광층, 녹색 발광층 및 청색 발광층을 포함하는 다층 구조를 포함하거나 또는 적색 발광물질, 녹색 발광물질 및 청색 발광물질을 포함하는 단층 구조를 포함할 수 있다.
일 실시예에 있어서, 제1 전극(E1)과 발광층(EL) 사이에 정공 주입층(hole injection layer) 및/또는 정공 수송층(hole transport layer)이 더 형성되거나, 발광층(EL) 상에 전자 수송층(electron transport layer) 및/또는 전자 주입층(electron injection layer)이 더 형성될 수 있다.
발광층(EL) 상에는 제2 전극(E2)이 형성될 수 있다. 제2 전극(E2)은 상기 표시 장치의 공통 전극일 수 있다. 제2 전극(E2)은 상기 표시 장치의 발광 타입에 따라 투과 전극으로 형성되거나 또는 반사 전극으로 형성될 수 있다. 예를 들면, 제2 전극(E2)이 투명 전극으로 형성되는 경우에, 제2 전극(E2)은 리튬(Li), 칼슘(Ca), 리튬 불화물(LiF), 알루미늄(Al), 마그네슘(Mg) 또는 이들의 조합을 포함할 수 있다.
제2 전극(E2) 상에는 박막 봉지층(TFE)이 형성될 수 있다. 박막 봉지층(TFE)은 유기 발광 다이오드(OLED)를 덮어 외기로부터 유기 발광 다이오드(OLED)를 보호할 수 있다. 박막 봉지층(TFE)은 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함할 수 있다. 예를 들면, 박막 봉지층(TFE)은 무기물을 포함하는 제1 봉지층(TFE1), 제1 봉지층(TFE1) 상에 형성되고 유기물을 포함하는 제2 봉지층(TFE2), 및 제2 봉지층(TFE2) 상에 형성되고 무기물을 포함하는 제3 봉지층(TFE3)을 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 다결정 실리콘 기판, 다결정 실리콘 기판의 제조 방법, 및 표시 장치에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
110, 210: 기판 120, 220: 제1 버퍼층
121: 제1 부분 122: 제2 부분
130, 230: 제2 버퍼층 131: 제3 부분
132: 제4 부분 140: 다결정 실리콘 패턴
AP: 액티브 패턴 OLED: 표시 소자
E1: 제1 전극 EL: 발광층
E2: 제2 전극

Claims (20)

  1. 기판;
    상기 기판 상에 배치되고, 제1 두께를 가지는 제1 부분 및 상기 제1 두께보다 큰 제2 두께를 가지는 제2 부분을 포함하는 제1 버퍼층;
    상기 제1 버퍼층 상에 배치되고, 제3 두께를 가지는 제3 부분 및 상기 제3 두께보다 작은 제4 두께를 가지는 제4 부분을 포함하는 제2 버퍼층;
    상기 제2 버퍼층 상에 배치되고, 상기 제1 버퍼층의 상기 제1 부분과 중첩하는 액티브 패턴;
    상기 액티브 패턴 상에 배치되는 게이트 전극;
    상기 게이트 전극 상에 배치되고, 상기 액티브 패턴과 연결되는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 상기 드레인 전극 중 어느 하나와 연결되는 제1 전극;
    상기 제1 전극 상에 배치되고, 상기 제1 전극의 적어도 일부를 노출하는 개구부를 가지는 화소 정의막;
    상기 제1 전극 상의 상기 개구부 내에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 전극을 포함하고,
    상기 제2 버퍼층의 상기 제3 부분은 상기 제1 버퍼층의 상기 제1 부분과 중첩하고,
    상기 제2 버퍼층의 상기 제4 부분은 상기 제1 버퍼층의 상기 제2 부분과 중첩하는, 표시 장치.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 제1 두께는 상기 제3 두께보다 작은, 표시 장치.
  5. 제1 항에 있어서,
    상기 제2 버퍼층의 상면은 평탄한, 표시 장치.
  6. 제1 항에 있어서,
    상기 액티브 패턴은 상기 제1 버퍼층의 상기 제2 부분과 비중첩하는, 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 버퍼층은 실리콘 질화물을 포함하는, 표시 장치.
  8. 제1 항에 있어서,
    상기 제2 버퍼층은 실리콘 산화물을 포함하는, 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 버퍼층의 수소 농도는 상기 제2 버퍼층의 수소 농도보다 큰, 표시 장치.
  10. 제1 항에 있어서,
    상기 액티브 패턴은 다결정 실리콘을 포함하는, 표시 장치.
  11. 제1 항에 있어서,
    상기 액티브 패턴은:
    상기 소스 전극 및 상기 드레인 전극에 각각 연결되는 소스 영역 및 드레인 영역; 및
    상기 소스 영역과 상기 드레인 영역 사이에 배치되는 채널 영역을 포함하는, 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 버퍼층은 정렬 마크를 더 포함하는, 표시 장치.
  13. 기판 상에 제1 두께를 가지는 제1 부분 및 상기 제1 두께보다 큰 제2 두께를 가지는 제2 부분을 포함하는 제1 버퍼층을 형성하는 단계;
    상기 제1 버퍼층 상에 제3 두께를 가지는 제3 부분 및 상기 제3 두께보다 작은 제4 두께를 가지는 제4 부분을 포함하는 제2 버퍼층을 형성하는 단계; 및
    상기 제2 버퍼층 상에 상기 제1 버퍼층의 상기 제1 부분과 중첩하는 다결정 실리콘 패턴을 형성하는 단계를 포함하고,
    상기 제2 버퍼층의 상기 제3 부분은 상기 제1 버퍼층의 상기 제1 부분과 중첩하고,
    상기 제2 버퍼층의 상기 제4 부분은 상기 제1 버퍼층의 상기 제2 부분과 중첩하는, 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 제1 버퍼층을 형성하는 단계는:
    상기 기판 상에 실리콘 질화물로 상기 제2 두께를 가지는 제1 무기층을 형성하는 단계; 및
    상기 제1 무기층의 상기 제1 부분에 대응하는 부분을 부분 식각하는 단계를 포함하는, 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 다결정 실리콘 패턴을 형성하는 단계는:
    상기 제2 버퍼층 상에 다결정 실리콘층을 형성하는 단계; 및
    상기 다결정 실리콘층의 상기 제2 부분과 중첩하는 부분을 식각하는 단계를 포함하는, 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 다결정 실리콘층을 형성하는 단계는:
    상기 제2 버퍼층 상에 비정질 실리콘층을 형성하는 단계; 및
    상기 비정질 실리콘층을 결정화하는 단계를 포함하는, 표시 장치의 제조 방법.
  17. 제15 항에 있어서,
    상기 제1 무기층의 상기 제1 부분에 대응하는 부분을 부분 식각하는 단계는:
    상기 제1 무기층 상에 제1 포토레지스트층을 형성하는 단계;
    상기 제1 포토레지스트층 상에 제1 투광부가 상기 제1 부분에 대응하고 제1 차광부가 상기 제2 부분에 대응하도록 제1 포토 마스크를 배치하는 단계;
    상기 제1 포토레지스트층을 노광 및 현상하여 제1 포토레지스트 패턴을 형성하는 단계; 및
    상기 제1 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 제1 무기층을 부분 식각하는 단계를 포함하는, 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 다결정 실리콘층의 상기 제2 부분과 중첩하는 부분을 식각하는 단계는:
    상기 다결정 실리콘층 상에 제2 포토레지스트층을 형성하는 단계;
    상기 제2 포토레지스트층 상에 제2 투광부가 상기 제2 부분에 대응하고 제2 차광부가 상기 제1 부분에 대응하도록 제2 포토 마스크를 배치하는 단계;
    상기 제2 포토레지스트층을 노광 및 현상하여 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 다결정 실리콘층을 식각하는 단계를 포함하는, 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 버퍼층을 형성하는 단계는 정렬 마크를 형성하는 단계를 더 포함하고,
    상기 제2 포토 마스크는 상기 정렬 마크를 이용하여 상기 제1 버퍼층과 정렬되는, 표시 장치의 제조 방법.
  20. 제13 항에 있어서,
    상기 제2 버퍼층을 형성하는 단계는:
    상기 제1 버퍼층 상에 실리콘 산화물로 제2 무기층을 형성하는 단계; 및
    상기 제2 무기층의 상면을 평탄화하는 단계를 포함하는, 표시 장치의 제조 방법.
KR1020180136245A 2018-11-08 2018-11-08 표시 장치 및 이의 제조 방법 KR102635709B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180136245A KR102635709B1 (ko) 2018-11-08 2018-11-08 표시 장치 및 이의 제조 방법
US16/677,042 US11145703B2 (en) 2018-11-08 2019-11-07 Display device and method of manufacturing the same
CN201911088602.6A CN111162094A (zh) 2018-11-08 2019-11-08 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180136245A KR102635709B1 (ko) 2018-11-08 2018-11-08 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200053695A KR20200053695A (ko) 2020-05-19
KR102635709B1 true KR102635709B1 (ko) 2024-02-15

Family

ID=70552054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180136245A KR102635709B1 (ko) 2018-11-08 2018-11-08 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US11145703B2 (ko)
KR (1) KR102635709B1 (ko)
CN (1) CN111162094A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096489A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치
KR20230073405A (ko) * 2021-11-18 2023-05-26 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543008B1 (ko) * 2003-10-14 2006-01-20 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
KR100601374B1 (ko) * 2004-05-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치
MX2012013996A (es) 2010-06-03 2013-04-11 Univ Columbia Cristalizacion de escaneo de linea de un solo escaneo con el uso de elementos de escaneo superpuestos.
KR101782557B1 (ko) * 2010-10-25 2017-09-28 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101912923B1 (ko) * 2011-12-12 2018-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102352290B1 (ko) * 2014-09-03 2022-01-18 삼성디스플레이 주식회사 플렉서블 표시패널
CN108269944B (zh) * 2016-12-30 2020-07-07 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
US11145703B2 (en) 2021-10-12
CN111162094A (zh) 2020-05-15
US20200152723A1 (en) 2020-05-14
KR20200053695A (ko) 2020-05-19

Similar Documents

Publication Publication Date Title
US11296249B2 (en) Photosensitive device and manufacturing method thereof, detection substrate and array substrate
US11244606B2 (en) Display substrate and manufacturing method thereof, display device
TW508974B (en) Electroluminescent display device
KR101182231B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20130037818A1 (en) Organic light-emitting display device and method of manufacturing the same
CN109326624B (zh) 像素电路、其制造方法及显示装置
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
CN104810382A (zh) Amoled背板的制作方法及其结构
US11164919B2 (en) Method of manufacturing polycrystalline silicon layer, display device, and method of manufacturing display device
KR102661283B1 (ko) 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR20120063928A (ko) 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
KR20130110990A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
US11942481B2 (en) Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device
JP2007052390A (ja) Ａｍｏｌｅｄパネルの製作方法
KR102635709B1 (ko) 표시 장치 및 이의 제조 방법
KR100635065B1 (ko) 유기 전계 발광 표시 장치 및 그 제조방법
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
KR101731970B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
CN107393953B (zh) 低温多晶硅薄膜晶体管及其制作方法、有机发光显示器
KR101850104B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
US20220216285A1 (en) Method of manufacturing display device
US20220199721A1 (en) Method of manufacturing polycrystalline silicon layer, display device, and method of manufacturing display device
US20240049510A1 (en) Display device
KR20100060319A (ko) 표시 기판 및 이의 제조 방법
CN105789319A (zh) 薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant