CN111162094A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN111162094A
CN111162094A CN201911088602.6A CN201911088602A CN111162094A CN 111162094 A CN111162094 A CN 111162094A CN 201911088602 A CN201911088602 A CN 201911088602A CN 111162094 A CN111162094 A CN 111162094A
Authority
CN
China
Prior art keywords
layer
electrode
thickness
display device
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911088602.6A
Other languages
English (en)
Inventor
徐宗吾
高仁哲
苏炳洙
李童敏
李东成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111162094A publication Critical patent/CN111162094A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种显示装置及其制造方法。所述显示装置可以包括：基底；在基底上的第一层，所述第一层包括具有第一厚度的第一部分以及具有大于第一厚度的第二厚度的第二部分；在所述第一层上的第二层；在所述第二层上的有源图案，所述有源图案仅与所述第一层的所述第一部分重叠；在所述有源图案上的栅电极；在所述栅电极上的且连接到所述有源图案的源电极和漏电极；连接到所述源电极和所述漏电极中的一个的第一电极；在所述第一电极上的像素限定层，所述像素限定层具有暴露所述第一电极的至少一部分的开口部分；在所述第一电极上的所述开口部分中的发光层；以及在所述发光层上的第二电极。

Description

显示装置及其制造方法
技术领域
本发明的示例性实施方式一般涉及一种显示装置，更具体地，涉及一种包括多晶硅基底的显示装置及制造该显示装置的方法。
背景技术
有源矩阵(AM)型有机发光显示装置可以在每个像素中包括像素驱动电路并且像素驱动电路可以包括使用硅的薄膜晶体管(TFT)。TFT可以是由非晶硅或多晶硅形成的。
因为具有源极、漏极、以及沟道的有源层是由非晶硅(a-Si)形成的，所以在像素驱动电路中所使用的非晶硅TFT可能具有1平方厘米/伏特每秒(cm2/Vs)或更低的低电子迁移率。因此，非晶硅TFT最近已被多晶硅(poly-Si)TFT取代。与非晶硅TFT相比，多晶硅TFT具有更高的电子迁移率和更安全的光照。因此，多晶硅TFT可以适合用作AM型有机发光显示装置的驱动TFT和/或开关TFT的有源层。
可以根据若干方法来制造多晶硅。通常可以将这些方法分类为多晶硅沉积的方法或者非晶硅沉积并结晶的方法。
多晶硅沉积的方法的示例包括化学气相沉积(CVD)、溅射、真空蒸发等。
非晶硅沉积并结晶的方法的示例包括固相结晶(SPC)、准分子激光结晶(ELC)、金属诱导结晶(MIC)、金属诱导横向结晶(MILC)、顺序横向固化(SLS)等。
在背景技术部分中所公开的上述信息仅用于理解本发明构思的背景，因此，它可能包含不构成现有技术的信息。
发明内容
根据本发明的原理和示例性实施方式所构造的显示装置及其制造方法能够防止在诸如准分子激光退火(ELA)这样的用于在显示器的非晶硅TFT中制作有源图案的高温处理中产生诸如污渍这样的缺陷。例如，通过具有相对薄厚度的第一部分的第一缓冲层以及与第一缓冲层的第一部分重叠的有源图案可防止在激光结晶处理中由从第一缓冲层向上扩散的氢在显示装置的有源图案中产生ELA污渍。
此外，在根据本发明原理的制造显示装置的示例性方法中，在形成包括具有相对薄厚度的第一部分的第一缓冲层和非晶硅层之后，可以使非晶硅层结晶并图案化以形成与第一缓冲层的第一部分重叠的多晶硅图案。因此，可制造没有ELA污渍的显示装置。
本发明构思的附加特征将在下面的描述中阐述，并且部分地将从该描述中显而易见地得知，或者可以通过本发明构思的实施而获知。
根据本发明的一个方面，显示装置包括：基底；设置在所述基底上的第一层，所述第一层包括具有第一厚度的第一部分以及具有大于所述第一厚度的第二厚度的第二部分；设置在所述第一层上的第二层；设置在所述第二层上的有源图案，所述有源图案仅与所述第一层的第一部分重叠；设置在所述有源图案上的栅电极；设置在所述栅电极上的源电极和漏电极，所述源电极和所述漏电极连接到所述有源图案；连接到所述源电极和所述漏电极中的一个的第一电极；设置在所述第一电极上的像素限定层，所述像素限定层具有暴露第一电极的至少一部分的开口部分；设置在所述第一电极上的所述开口部分中发光层；以及设置在所述发光层上的第二电极。
所述第二层可以包括具有第三厚度的第三部分以及具有小于所述第三厚度的第四厚度的第四部分。
所述第二层的所述第三部分可以与所述第一层的所述第一部分重叠，并且所述第二层的所述第四部分可以与所述第一层的所述第二部分重叠。
所述第一厚度可以小于所述第三厚度。
所述第二层的上表面可以基本上平坦化。
所述有源图案可以不与所述第一层的所述第二部分重叠。
所述第一层可以包括缓冲层，所述缓冲层包括氮化硅。
所述第二层可以包括缓冲层，所述缓冲层包括氧化硅。
所述第一层可以具有第一氢浓度并且所述第二层可以具有第二氢浓度，所述第一氢浓度大于所述第二氢浓度。
所述有源图案可以包括多晶硅。
所述有源图案可以包括分别连接到所述源电极和所述漏电极的源极区和漏极区以及设置在所述源极区与所述漏极区之间的沟道区。
所述第一层可以进一步包括对准标记。
根据本发明的另一方面，提供了一种制造显示装置的方法，所述方法包括步骤：在基底上形成包括具有第一厚度的第一部分以及具有大于第一厚度的第二厚度的第二部分的第一层；在所述第一层上形成第二层；以及在所述第二层上形成仅与所述第一层的所述第一部分重叠的多晶硅图案。
形成所述第一层的步骤可以包括步骤：用氮化硅在基底上形成具有第二厚度的第一无机层，并且对与所述第一部分相对应的所述第一无机层的部分进行部分地蚀刻。
形成多晶硅图案的步骤可以包括步骤：在所述第二层上形成多晶硅层，并且对仅与所述第二部分重叠的所述多晶硅层的部分进行蚀刻。
形成多晶硅层的步骤可以包括步骤：在所述第二层上形成非晶硅层并且使所述非晶硅层结晶。
对与所述第一部分相对应的所述第一无机层的部分进行部分蚀刻的步骤可以包括步骤：在所述第一无机层上形成第一光致抗蚀剂层，将第一光掩模放置于所述第一光致抗蚀剂层上以便所述第一光掩模的第一透光部分与所述第一部分相对应并且所述第一光掩模的第一阻光部分与所述第二部分相对应，使所述第一光致抗蚀剂层曝光并显影以形成第一光致抗蚀剂图案，以及使用所述第一光致抗蚀剂图案作为蚀刻阻挡件来对所述第一无机层进行部分蚀刻。
对与所述第二部分重叠的所述多晶硅层的部分进行蚀刻的步骤可以包括步骤：在所述多晶硅层上形成第二光致抗蚀剂层；将第二光掩模放置于所述第二光致抗蚀剂层上以便所述第二光掩模的第二透光部分与所述第二部分相对应并且所述第二光掩模的第二阻光部分与所述第一部分相对应，使所述第二光致抗蚀剂层曝光并显影以形成第二光致抗蚀剂图案，以及使用所述第二光致抗蚀剂图案作为蚀刻阻挡件来对所述多晶硅层进行蚀刻。
形成所述第一层的步骤可以进一步包括步骤：形成对准标记，并且可以使用所述对准标记使所述第二光掩模与所述第一层对准。
形成所述第二层的步骤可以包括步骤：在所述第一层上用氧化硅形成第二无机层，并且使所述第二无机层的上表面平坦化。
应该理解的是前面的一般性描述及以下的详细描述是示例性和说明性的，并且旨在提供对要求保护的本发明的进一步说明。
附图说明
所包括的用以提供对本发明的进一步理解并且被并入和构成本说明书的一部分的附图示出了本发明的示例性实施例并且与说明书一起用于解释本发明构思。
图1是根据本发明原理所构造的多晶硅基底的示例性实施例的平面图。
图2是根据本发明原理所构造的多晶硅基底的示例性实施例的截面图。
图3是图2中的多晶硅基底的多晶硅图案的平面图。
图4、图5、图6A、图7、图8A、图9、图10、图11、图12是用于对根据示例性实施例的制造多晶硅基底的方法进行说明的截面图，并且图6B和图8B是用于对该方法进行说明的平面图。
图13和图14是用于对根据另一示例性实施例的制造多晶硅基底的方法进行说明的截面图。
图15是根据本发明原理所构造的显示装置的示例性实施例的平面图。
图16是用于对图15中的显示装置的一个代表性像素进行说明的等效电路图。
图17是根据本发明原理所构造的显示装置的示例性实施例的截面图。
具体实施方式
在以下描述中，出于说明的目的，阐述了许多具体细节以便提供对本发明的各种示例性实施例或实施方式的透彻理解。如在这里所使用的“实施例”和“实施方式”是可互换的词语，该词语是采用这里所公开的一个或多个发明构思的装置或方法的非限制性示例。然而，显而易见的是，可以在没有这些具体细节的情况下或者利用一个或多个等同设置来实施各种示例性实施例。在其他情况下，以方框图的形式示出了公知的结构和装置以便避免不必要地模糊各个示例性实施例。此外，各个示例性实施例可以是不同的，但不必是排他的。例如，在不脱离本发明构思的情况下，示例性实施例的特定形状、配置、以及特征可以在另一示例性实施例中使用或实现。
除非另有说明，否则所示出的示例性实施例应被理解为提供可以在实际中实现本发明构思的一些方式的不同细节的示例性特征。因此，除非另有说明，否则在不脱离本发明构思的情况下可以对各个实施例的特征、组件、模块、层、薄膜、面板、区域和/或各方面等(下文中单独地或统称为“元件”)进行组合、分离、互换、和/或重新排列。
通常提供在附图中使用交叉影线和/或阴影来阐明相邻元件之间的边界。因此，交叉影线或阴影的存在与否都没有传达或表示对特定材料、材料特性、尺寸、比例、所示元件之间的共性和/或元件的任何其他特征、属性、特性等的任何偏好或要求，除非另有说明。此外，在附图中，为了清楚和/或描述的目的，元件的大小及相对大小可被放大。当可以不同地实现示例性实施例时，可以与所述顺序不同地执行特定过程的顺序。例如，两个连续描述的过程可以基本上同时执行或者以与所述顺序相反的顺序执行。此外，相同附图标记表示相同元件。
当诸如层这样的元件被称为“在”另一元件或层“上”、“连接到”另一元件或层、或“耦接到”另一元件或层时，它可以直接在另一元件或层上、连接到另一元件或层、或者耦接到另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”另一元件或层、或“直接耦接到”另一元件或层时，不存在中间元件或层。为此，术语“连接”可以指具有或不具有中间元件的物理连接、电气连接和/或流体连接。此外，D1轴、D2轴以及D3轴不限于诸如x、y、z轴这样的直角坐标系的三个轴，并且可以在更广泛的意义上解释。例如，D1轴、D2轴以及D3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于本公开的目的，“X、Y、Z中的至少一个”以及“从X、Y、Z所组成的组中所选的至少一个”可以解释为仅X、仅Y、仅Z或者诸如例如XYZ、XYY、YZ以及ZZ这样的X、Y、Z中的两个或多个的任何组合。如这里所使用的，术语“和/或”包括一个或多个相关所列项的任何和所有组合。
尽管在这里可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，可以将下面所讨论的第一元件称为第二元件。
为了描述的目的，可以在这里使用诸如“在……下面”、“下方”、“在……下”、“下部”、“在……上方”、“上部”、“在……上”、“更高”、“侧”(例如，如在“侧壁”中)等这样的空间相对术语，并且由此描述附图中所示的一个元件与另一元件的关系。除了附图中所描绘的取向之外，空间相对术语旨在涵盖设备在使用、操作和/或制造中的不同取向。例如，如果图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件将被定向在其它元件或特征“上方”。因此，示例性术语“下方”可以包括上方和下方的取向。此外，该设备可以以其它方式定向(例如旋转90度或在其他取向上)，并且因此，相应地解释这里所使用的空间相对描述符。
这里所使用的术语是为了描述特定实施例的目的并且不是限制性的。如这里所使用的，单数形式“一”、“一个”、“所述/该”也旨在包括复数形式，除非上下文另有明确说明。此外，当在本说明书中使用时，术语“包括”指定存在所述特征、整体、步骤、操作、元件、组件、和/或它们的组，但不排除存在或增加一个或多个其他特征、整体、步骤、操作、元件、组件、和/或它们的组。还应注意的是如这里所使用的，术语”基本上”、”大约”、以及其他类似术语用作近似的术语而不是程度的术语，并且因此，用于解释本领域普通技术人员将认识到的测量值、计算值、和/或规定值的固有偏差。
在这里参照截面图和/或分解图描述了各个示例性实施例，所述截面图和/或分解图是理想化的示例性实施例和/或中间结构的示意图。因此，可以预计由于例如制造技术和/或公差所导致的图示形状的变化。因此，这里所公开的示例性实施例不应被解释为局限于特定示出的区域的形状，而是包括由例如制造所导致的形状上的偏差。以这种方式，附图中示出的区域本质上可以是示意性的并且这些区域的形状可以不反映装置的区域的实际形状，因此，并非必然是限制性的。
除非另外定义，否则这里所使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。除非在本文中明确定义，诸如在常用词典中定义的那些术语应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且不应该以理想化或过于正式的意义来解释。
在下文中，将参照附图详细地说明根据本发明示例性实施例的多晶硅基底、制造多晶硅基底的方法以及显示装置。
在下文中，将参照图1至图3来描述根据示例性实施例的多晶硅基底。
图1是根据本发明原理构造的多晶硅基底的示例性实施例的平面图。
参照图1，根据示例性实施例的多晶硅基底可以包括第一区域1A以及与第一区域1A相邻的第二区域2A。例如，第二区域2A可以环绕第一区域1A。在示例性实施例中，多晶硅基底可以是显示装置的多晶硅基底。例如，第一区域1A和第二区域2A可以分别与显示装置的显示区域和外围区域相对应。
图2是根据本发明原理所构造的多晶硅基底的示例性实施例的截面图。
参照图2，根据示例性实施例的多晶硅基底可以包括基底110、缓冲层、以及多晶硅图案140。在示例性实施例中，多晶硅基底可以进一步包括第一对准标记AM1和第二对准标记AM2。
基底110可以是包括玻璃、石英、陶瓷等的绝缘基底。在示例性实施例中，基底110可以是包括诸如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚醚酮(PEEK)、聚碳酸酯(PC)、聚芳酯、聚醚砜(PES)、聚酰亚胺(PI)等这样的塑料的绝缘柔性基底。
缓冲层可以设置在基底110上。缓冲层可以在基底110上方提供平坦化表面。缓冲层可以防止杂质通过基底110渗透到基底110上方。缓冲层可以包括第一缓冲层120和第二缓冲层130。
第一缓冲层120可以设置在基底110上。在示例性实施例中，第一缓冲层120可以包括氮化硅(SiNx)。
第一缓冲层120可以具有相对高的氢浓度。包含在第一缓冲层120中的氮化硅可以包含相对大量的氢。例如，第一缓冲层120可以具有大约16％至约20％的氢浓度。
第一缓冲层120可以包括第一部分121和第二部分122。第一部分121和第二部分122可以具有彼此不同的厚度。第一部分121可以具有第一厚度TH1，并且第二部分122可以具有比第一厚度TH1要大的第二厚度TH2。例如，第一厚度TH1可以在大约50埃
Figure BDA0002266190650000081
至大约200埃的范围内，并且第二厚度TH2可以约为500埃。因此，第一缓冲层120可以具有其中第二部分122从第一部分121向上突出这样的凹凸形状。
第一缓冲层120可以进一步包括第一对准标记AM1。第一对准标记AM1可以形成于第二区域2A中。第一对准标记AM1可以用于使多晶硅图案140与第一缓冲层120对准。
第二缓冲层130可以设置在第一缓冲层120上。在示例性实施例中，第二缓冲层130可以包括氧化硅(SiOx)。
第二缓冲层130可以具有相对低的氢浓度。包含在第二缓冲层130中的氧化硅可以包含相对少量的氢。因此，第一缓冲层120的氢浓度可以大于第二缓冲层130的氢浓度。
第二缓冲层130可以包括第三部分131和第四部分132。第三部分131和第四部分132可以具有彼此不同的厚度。第三部分131可以具有第三厚度TH3，并且第四部分132可以具有小于第三厚度TH3的第四厚度TH4。例如，第三厚度TH3可以约为3000埃，并且第四厚度TH4可以在大约2550埃至大约2700埃的范围内。
第二缓冲层130的第三部分131可以与第一缓冲层120的第一部分121重叠，并且第二缓冲层130的第四部分132可以与第一缓冲层120的第二部分122重叠。在一个实施例中，第一部分121的第一厚度TH1可以小于第三部分131的第三厚度TH3。
在示例性实施例中，第二缓冲层130的上表面可以基本上平坦化。当基底110的上表面被平坦化时，第一厚度TH1与第三厚度TH3相加可以基本上等于第二厚度TH2与第四厚度TH4相加。因此，第二缓冲层130可以具有其中第三部分131从第四部分132向下突出这样的凹凸形状。
多晶硅图案140可以设置在第二缓冲层130上。多晶硅图案140可以包括多晶硅。
多晶硅图案140可以与第一缓冲层120的第一部分121重叠。多晶硅图案140可以不与第一缓冲层120的第二部分122重叠。因为第二缓冲层130的第三部分131和第四部分132分别与第一缓冲层120的第一部分121和第二部分122重叠，所以多晶硅图案140可以与第二缓冲层130的第三部分131重叠，并且可以不与第二缓冲层130的第四部分132重叠。
图3是图2中的多晶硅基底的多晶硅图案140的平面图。
参照图3，多晶硅图案140在平面图中可以具有弯曲且细长的形状。因为多晶硅图案140与第一缓冲层120的第一部分121重叠，所以第一部分121在平面图中可以具有与多晶硅图案140基本相同的弯曲且细长的形状。此外，因为第二缓冲层130的第三部分131与第一缓冲层120的第一部分121重叠，所以第三部分131在平面图中可以具有与多晶硅图案140基本相同的弯曲且细长的形状。
再次参照图2，可以在形成多晶硅图案140的过程中形成第二对准标记AM2。例如，可以通过对多晶硅层进行蚀刻在第二区域2A中形成第二对准标记AM2。因此，第二对准标记AM2可以形成于第二区域2A之中。第二对准标记AM2可以形成为与第一对准标记AM1重叠。因此，可以通过检查第一对准标记AM1和第二对准标记AM2是否彼此重叠来确定多晶硅图案140和第一缓冲层120是否对准。
在下文中，将参照图4至图12对根据示例性实施例的制造多晶硅基底的方法进行描述。
图4、图5、图6A、图7、图8A、图9、图10、图11、图12是用于对根据示例性实施例的制造多晶硅基底的方法进行说明的截面图，并且图6B和图8B是平面图。
参照图4，可以在基底110上形成第一无机层120'。第一无机层120'可以形成为具有第二厚度TH2。例如，第二厚度可以约为500埃。第一无机层120'可以是由氮化硅形成的。例如，第一无机层120'可以是通过诸如低压化学气相沉积(LPCVD)、大气压化学气相沉积(APCVD)、等离子体增强化学气相沉积(PECVD)、溅射、真空蒸发等这样的方法形成的。
参照图5、图6A和图6B，可以部分地蚀刻第一无机层120'以形成包括第一部分121和第二部分122的第一缓冲层120。第一部分121可以具有第一厚度TH1，并且第二部分122可以具有大于第一厚度TH1的第二厚度TH2。因此，第一缓冲层120可以具有其中第二部分122从第一部分121向上突出这样的凹凸形状。
首先，可以在第一无机层120'上形成第一光致抗蚀剂层150。在示例性实施例中，第一光致抗蚀剂层150可以包括正性光致抗蚀剂。因此，可以除去第一光致抗蚀剂层150的曝光部分，并且可以保留第一光致抗蚀剂层150的未曝光部分。
然后，可以将第一光掩模160放置于第一光致抗蚀剂层150上。第一光掩模160可以包括第一透光部分161和第一阻光部分162。第一透光部分161可以透射光，并且第一阻光部分162可以阻挡光。例如，第一透光部分161的透光率可以约为100％，并且第一阻光部分162的透光率可以约为0％。可以将第一光掩模160放置为使得第一透光部分161与第一部分121相对应，并且使得第一阻光部分162与第二部分122相对应。第一透光部分161在平面图中可以具有弯曲且细长的形状。
然后，可以使用第一光掩模160使第一光致抗蚀剂层150曝光并显影。可以去除被第一透光部分161曝光的第一光致抗蚀剂层150的一部分，并且可以保留没有被第一阻光部分162曝光的第一光致抗蚀剂层150的另一部分，因此可以形成第一光致抗蚀剂图案150'。
然后，可以使用第一光致抗蚀剂图案150'作为蚀刻阻挡件来部分地蚀刻第一无机层120'。例如，可以通过干式蚀刻来蚀刻第一无机层120'。
可以对第一光致抗蚀剂图案150'未覆盖的第一无机层120'的第一部分进行部分蚀刻，并可以保持第一厚度TH1。换句话说，可以将第一无机层120'的第一部分蚀刻第二厚度TH2减去第一厚度TH1的厚度。例如，第一厚度TH1可以在大约50埃至大约200埃的范围内。在示例性实施例中，可以通过控制蚀刻时间来部分地蚀刻第一无机层120'的第一部分。例如，当用于完全蚀刻第一无机层120'的蚀刻时间是100时，可以通过将蚀刻时间调整为大于0且小于100的值来部分地蚀刻第一无机层120'的第一部分。第一无机层120'的部分蚀刻的第一部分可以与第一缓冲层120的第一部分121相对应。第一缓冲层120的第一部分121在平面图中可以具有弯曲且细长的形状。
第一光致抗蚀剂图案150'所覆盖的第一无机层120'的第二部分可以不进行蚀刻，并且可以保持第二厚度TH2。第一无机层120'的未蚀刻的第二部分可以与第一缓冲层120的第二部分122相对应。
可以在形成第一缓冲层120的过程中形成第一对准标记AM1。可以通过部分地蚀刻第一无机层120'在第二区域2A中形成第一对准标记AM1。第一对准标记AM1可以用于在后续过程中使多晶硅图案140与第一缓冲层120对准。
参照图7，可以在第一缓冲层120上形成第二无机层130'。第二无机层130'可以形成为具有第三厚度TH3。例如，第三厚度TH3可以约为3000埃。可以沿着第一缓冲层120的轮廓形成第二无机层130'。例如，形成在相对厚的第二部分122之上的第二无机层130'的一部分可以相对于形成在相对薄的第一部分121之上的第二无机层130'的另一部分向上突出。因此，第二无机层130'可以包括形成在第一缓冲层120的第二部分122之上的突出部分PP。
第二无机层130'可以由氧化硅形成。例如，第二无机层130'可以通过诸如低压化学气相沉积(LPCVD)、常压化学气相沉积(APCVD)、等离子增强化学气相沉积(PECVD、溅射、真空蒸发等方法形成。
参照图8A和图8B，可以使第二无机层130'的上表面平坦化以形成包括第三部分131和第四部分132的第二缓冲层130。第二缓冲层130可以具有基本平坦化的上表面。第三部分131可以具有第三厚度TH3，并且第四部分132可以具有小于第三厚度TH3的第四厚度TH4。因此，第二缓冲层130可以具有其中第三部分131从第四部分132向下突出的凹凸形状。
可以对第二无机层130'的突出部分PP进行抛光以使第二无机层130'的上表面平坦化。在示例性实施例中，可以通过化学机械抛光来使第二无机层130'的上表面平坦化。例如，可以将形成在相对厚的第二部分122上的第二无机层130'的第一部分抛光第三厚度TH3减去第四厚度TH4的厚度，并且对于形成在相对厚的第二部分122上的第二无机层130'的第二部分可以不进行抛光。第二无机层130'的未抛光的第二部分可以与第二缓冲层130的第三部分131相对应，并且第二无机层130'的已抛光的第一部分可以与第二缓冲层130的第四部分132相对应。
参照图9，可以在第二缓冲层130上形成非晶硅层140'。可以由非晶硅形成非晶硅层140'。例如，可以通过诸如LPCVD、APCVD、PECVD、溅射、真空蒸发等一类的方法形成非晶硅层140'。
当非晶硅层140'的上部曝光于空气时，在非晶硅层140'上可能形成自然氧化物层。当自然氧化物层保留在非晶硅层140'上时，在使非晶硅层140'结晶以形成多晶硅层的后续过程中，多晶硅层的表面粗糙度可能由于自然氧化物层而增大。因此，可以使用臭氧(O3)、氢氟酸等来清洁非晶硅层140'以除去自然氧化物层。另外，可以在清洁之后使用去离子水(DW)冲洗非晶硅层140'。
参照图10，可以使非晶硅层140'结晶以形成多晶硅层140”。
在示例性实施例中，可以通过准分子激光退火(ELA)使非晶硅层140'结晶。可以通过用激光束照射非晶硅层140'来形成多晶硅层140”。激光器可以间歇地产生激光束以照射非晶硅层140'。例如，激光器可以是准分子激光器，该准分子激光器用于以相对高的功率和相对高的效率产生具有相对短的波长的激光束。准分子激光器可以包括例如惰性气体、惰性气体卤化物、卤化汞、惰性气体酸化合物、以及多原子准分子。惰性气体的示例是Ar2、Kr2、以及Xe2。惰性气体卤化物的示例是ArF、ArCl、KrF、KrCl、XeF、以及XeCl。卤化汞的示例是HgCl、HgBr、以及HgI。惰性气体酸化合物的示例是ArO、KrO、以及XeO。多原子准分子的示例是Kr2F和Xe2F。
当在形成多晶硅层140”的过程中照射在非晶硅层140'上的激光束的能量相对大时，激光束可能会影响位于非晶硅层140'下方的缓冲层。例如，在形成多晶硅层140”的过程中，包含在缓冲层中的氢可以扩散到多晶硅层140”之中，并且可以根据氢在多晶硅层140”上形成具有条纹形状的ELA污渍ES。具体地，从具有相对高的氢浓度的第一缓冲层120发出的氢可以向上扩散，由此在多晶硅层140”处形成ELA污渍ES。具有相对低的氢浓度的第二缓冲层130可以用于防止从第一缓冲层120发出的氢流入到多晶硅层140”之中。
因此，在设置于第一缓冲层120的相对薄的第一部分121和第二缓冲层130的相对厚的第三部分131之上的多晶硅层140”的部分可能基本上不会形成ELA污渍ES。在设置于第一缓冲层120的相对厚的第二部分122和第二缓冲层130的相对薄的第四部分132之上的多晶硅层140”的另一部分可能形成ELA污渍ES。
参照图11和图12，可以对多晶硅层140”进行蚀刻以形成多晶硅图案140。多晶硅图案140可以与第一缓冲层120的第一部分121重叠。多晶硅图案140可以不与第一缓冲层120的第二部分122重叠。
首先，可以在多晶硅层140”上形成第二光致抗蚀剂层170。在示例性实施例中，第二光致抗蚀剂层170可以包括正性光致抗蚀剂。因此，可以去除第二光致抗蚀剂层170的曝光部分，并且可以保留第二光致抗蚀剂层170的未曝光部分。
然后，可以将第二光掩模180放置在第二光致抗蚀剂层170上。第二光掩模180可以包括第二透光部分181和第二阻光部分182。第二透光部分181可以透射光，并且第二阻光部分182可以阻挡光。例如，第二透光部分181的透光率可以约为100％，并且第二阻光部分182的透光率可以约为0％。可以将第二光掩模180放置为使得第二透光部分181与第一缓冲层120的第二部分122相对应，并且使得第二阻光部分182与第一缓冲层120的第一部分121相对应。第二阻光部分182在平面图中可以具有弯曲且细长的形状。
在示例性实施例中，可以使用第一对准标记AM1使第二光掩模180与第一缓冲层120对准。第二光掩模180的对准标记可以与形成于第一缓冲层120之中的第一对准标记AM1对准，以便第二光掩模180的第二透光部分181可以与第一缓冲层120的第二部分122对准并且第二光掩模180的第二阻光部分182可以与第一缓冲层120的第一部分121对准。
然后，可以使用第二光掩模180使第二光致抗蚀剂层170曝光并显影。可以去除被第二透光部分181曝光的第二光致抗蚀剂层170的部分，并且可以保留没有被第二阻光部分182曝光的第二光致抗蚀剂层170的另一部分。因此，可以形成第二光致抗蚀剂图案170'。
然后，可以使用第二光致抗蚀剂图案170'作为蚀刻阻挡件来蚀刻多晶硅层140”。例如，可以通过干式蚀刻来蚀刻多晶硅层140”。
可以基本上蚀刻并去除没有被第二光致抗蚀剂图案170'覆盖的多晶硅层140”的第一部分。可以不蚀刻并保留被第二光致抗蚀剂图案170'覆盖的多晶硅层140”的第二部分。多晶硅层140”的未蚀刻的第二部分可以与多晶硅图案140相对应。多晶硅图案140在如图3所示的平面图中可以具有弯曲且细长的形状。
可以在形成多晶硅图案140的过程中形成第二对准标记AM2。可以通过对多晶硅层140”进行蚀刻在第二区域2A中形成第二对准标记AM2。第二对准标记AM2可以形成为与第一对准标记AM1重叠。因此，可以通过检查第一对准标记AM1和第二对准标记AM2是否彼此重叠来确定多晶硅图案140和第一缓冲层120是否对准。第二对准标记AM2可用于在后续过程中使其他层与多晶硅图案140对准。
在设置于第一缓冲层120的相对薄的第一部分121和第二缓冲层130的相对厚的第三部分131之上的多晶硅层140”的第一部分处可能基本上不形成ELA污渍ES。因为多晶硅层140”的第一部分与多晶硅图案140相对应，所以根据所示实施例的多晶硅基底可以包括不具有ELA污渍ES的多晶硅图案140。在设置于第一缓冲层120的相对厚的第二部分122和第二缓冲层130的相对薄的第四部分132之上的多晶硅层140”的第二部分处可能形成ELA污渍ES。然而，在蚀刻多晶硅层140”的过程中可以去除多晶硅层140”的第二部分。
在下文中，将参照图4至图10、图13和图14来描述根据示例性实施例的制造多晶硅基底的方法。
为避免冗余，将不重复对参照图4至图10、图13和图14描述的制造多晶硅基底的方法的元件进行描述，它们与参照图4至图12描述的制造多晶硅基底的方法的那些元件基本上相同或相似。
图13和图14是对根据另一示例性实施例的制造多晶硅基底的方法进行说明的截面图。
参照图13和图14，可以对多晶硅层140”进行蚀刻以形成多晶硅图案140。多晶硅图案140可以与第一缓冲层120的第一部分121重叠。多晶硅图案140可以不与第一缓冲层120的第二部分122重叠。
首先，可以在多晶硅层140”上形成第三光致抗蚀剂层190。在示例性实施例中，第三光致抗蚀剂层190可以包括负性光致抗蚀剂。因此，可以保留第三光致抗蚀剂层190的曝光部分，并且可以去除第三光致抗蚀剂层190的未曝光部分。
然后，可以将在形成第一缓冲层120的过程中使用的第一光掩模160放置于第三光致抗蚀剂层190上。第一光掩模160可以包括第一透光部分161和第一阻光部分162。可以将第一光掩模160放置为使得第一透光部分161与第一缓冲层120的第一部分121相对应，并且使得第一阻光部分162与第一缓冲层120的第二部分122相对应。
在示例性实施例中，可以使用第一对准标记AM1使第一光掩模160与第一缓冲层120对准。可以使第一光掩模160的对准标记与形成于第一缓冲层120中的第一对准标记AM1对准，以便第一光掩模160的第一透光部分161可以与第一缓冲层120的第一部分121对准并且第一光掩模160的第一阻光部分162可以与第一缓冲层120的第二部分122对准。
然后，可以使用第一光掩模160使第三光致抗蚀剂层190曝光并显影。可以保留被第一透光部分161曝光的第三光致抗蚀剂层190的部分，并且可以去除没有被第一阻光部分162曝光的第三光致抗蚀剂层190的另一部分。因此，可以形成第三光致抗蚀剂图案190'。
然后，可以使用第三光致抗蚀剂图案190'作为蚀刻阻挡件来蚀刻多晶硅层140”。例如，可以通过干式蚀刻来蚀刻多晶硅层140”。
可以不蚀刻并保留被第三光致抗蚀剂图案190'覆盖的多晶硅层140”的第一部分。可以基本上蚀刻并去除未被第三光致抗蚀剂图案190'覆盖的多晶硅层140”的第二部分。多晶硅层140”的未蚀刻的第一部分可以与多晶硅图案140相对应。
在下文中，将参考图15至图17对根据示例性实施例的显示装置进行描述。
图15是根据本发明原理所构造的显示装置的示例性实施例的平面图。
参照图15，根据示例性实施例的显示装置可以包括显示区域DA及与显示区域DA相邻的外围区域PA。例如，外围区域PA可以围绕显示区域DA。图15所示的显示装置可以包括图1所示的多晶硅基底。例如，显示区域DA和外围区域PA可以分别与多晶硅基底的第一区域1A和第二区域2A相对应。
显示区域DA可以包括多个像素PX。显示区域DA可以显示通过对从像素PX发射的各个光进行组合而形成的图像。外围区域PA可以是包括用于将驱动信号传输到像素PX的驱动器的非显示区域。
图16是示出图15中的显示装置的一个代表性像素PX的等效电路图。
参照图16，根据示例性实施例的显示装置可以包括信号线以及连接到信号线并排列成基本的矩阵形状的像素PX。
信号线可以包括用于传送栅极信号(或扫描信号)的栅极线GL、用于传送数据电压的数据线DL、以及用于传送驱动电压ELVDD的驱动电压线PL。栅极线GL可以沿着基本的行方向延伸。数据线DL和驱动电压线PL可以与栅极线GL交叉，并且可以沿着基本的列方向延伸。每个像素PX可以包括驱动晶体管TR1、开关晶体管TR2、存储电容器CST、以及有机发光二极管OLED。
驱动晶体管TR1可以包括连接到开关晶体管TR2的控制端、连接到驱动电压线PL的输入端、以及连接到有机发光二极管OLED的输出端。驱动晶体管TR1可以将输出电流Id传输到有机发光二极管OLED，该输出电流Id的幅值根据驱动晶体管TR1的控制端与输出端之间的电压而变化。
开关晶体管TR2可以包括连接到栅极线GL的控制端、连接到数据线DL的输入端、以及连接到驱动晶体管TR1的输出端。开关晶体管TR2可以响应于施加到栅极线GL上的栅极信号将施加到数据线DL的数据电压传输到驱动晶体管TR1。
存储电容器CST可以使驱动晶体管TR1的控制端和输入端相连。存储电容器CST可以存储施加到驱动晶体管TR1的控制端的数据电压，并且可以在开关晶体管TR2截止之后保持数据电压。
有机发光二极管OLED可以包括连接到驱动晶体管TR1的输出端的阳极以及连接到公共电压ELVSS的阴极。有机发光二极管OLED可以根据驱动晶体管TR1的输出电流Id发射具有不同亮度的光，从而显示图像。
在示例性实施例中，每个像素PX可以包括两个薄膜晶体管(例如驱动晶体管TR1和开关晶体管TR2)以及一个电容器CST，然而，示例性实施例不局限于此。例如，在另一示例性实施例中，每个像素PX可以包括三个或更多个薄膜晶体管以及两个或更多个电容器。
图17是根据本发明原理所构造的显示装置的示例性实施例的截面图。
参照图17，根据示例性实施例的显示装置可以包括基底210、设置在基底210上的缓冲层、设置在缓冲层上的薄膜晶体管TR1、以及设置在薄膜晶体管TR1上的显示元件。在示例性实施例中，显示装置可包括有机发光二极管OLED作为显示元件。然而，示例性实施例不局限于此。例如，在其他示例性实施例中，显示装置可以包括液晶元件、电泳元件、电润湿元件等。
图17中所示的薄膜晶体管TR1和有机发光二极管OLED可以分别与图16中所示的驱动晶体管TR1和有机发光二极管OLED相对应。根据所示实施例的显示装置可以包括根据图2所示的示例性实施例的多晶硅基底。
缓冲层可以包括第一缓冲层220和第二缓冲层230，第一缓冲层220包括氮化硅，第二缓冲层230形成在第一缓冲层220上并且包括氧化硅。第一缓冲层220可以包括具有第一厚度的第一部分和具有大于第一厚度的第二厚度的第二部分。第二缓冲层230可以包括具有第三厚度并与第一部分重叠的第三部分，以及具有小于第三厚度的第四厚度并与第二部分重叠的第四部分。第二缓冲层230的上表面可以基本上平坦化。
薄膜晶体管TR1可以形成在缓冲层上。薄膜晶体管TR1可以包括顺序堆叠的有源图案AP、栅极绝缘层IL1、栅电极GE、绝缘中间层IL2、源电极SE以及漏电极DE。薄膜晶体管TR1可以根据施加到栅电极GE上的信号来执行使电流流过有源图案AP的开关操作。
有源图案AP可以形成在第二缓冲层230上。有源图案AP可以与第一缓冲层220的第一部分重叠，并且可以不与第一缓冲层220的第二部分重叠。
可以通过将离子注入到图2中的多晶硅图案140的部分中来形成有源图案AP。因为通过离子注入过程使多晶硅图案140部分地掺杂，所以可以形成包括源极区SR、沟道区CR、以及漏极区DR的有源图案AP。离子可以是n型杂质或p型杂质。
在示例性实施例中，可以将浓度低于离子注入过程的浓度的杂质掺杂到多晶硅图案140中，以在沟道区CR与源极区SR之间以及沟道区CR与漏极区DR之间形成低浓度掺杂区。低浓度掺杂区可以用作有源图案AP中的缓冲器，以便可以改善薄膜晶体管TR1的电特性。
可以在有源图案AP上形成栅极绝缘层IL1。栅极绝缘层IL1可以设置在缓冲层上并覆盖有源图案AP。栅极绝缘层IL1可以使栅电极GE与有源图案AP绝缘。例如，栅极绝缘层IL1可以由氧化硅、氮化硅等形成。
栅电极GE可以形成在栅极绝缘层IL1上。栅电极GE可以与有源图案AP重叠。栅电极GE可以包括金(Au)、银(Ag)、铝(Al)、铜(Cu)、镍(Ni)、铂(Pt)、镁(Mg)、铬(Cr)、钨(W)、钼(Mo)、钛(Ti)或它们的合金，并且可以具有单层结构或包括不同金属层的多层结构。例如，栅电极GE可以包括钼、铝以及钼的三层结构，铜和钛的双层结构等。
可以在栅电极GE上形成绝缘中间层IL2。绝缘中间层IL2可以设置在栅极绝缘层IL1上并覆盖栅电极GE。绝缘中间层IL2可以使源电极SE和漏电极DE与栅电极GE绝缘。
绝缘中间层IL2可以包括无机绝缘层、有机绝缘层或它们的组合。例如，绝缘中间层IL2可以包括氧化硅、氮化硅、碳化硅或它们的组合，或者可以包括诸如氧化铝、氧化钽、氧化铪、氧化锆、氧化钛等一类的绝缘金属氧化物。当绝缘中间层IL2包括有机绝缘层时，绝缘中间层IL2可以包括聚酰亚胺、聚酰胺、丙烯酸树脂、酚醛树脂、苯并环丁烯(BCB)等。
可以在绝缘中间层IL2上形成分别电连接到有源图案AP的源极区SR和漏极区DR的源电极SE和漏电极DE。例如，源电极SE和漏电极DE中的每一个可以包括Au、Ag、Al、Cu、Ni、Pt、Mg、Cr、W、Mo、Ti、或其合金，并且可以具有单层结构或包括不同金属层的多层结构。例如，源电极SE和漏电极DE中的每一个可以包括钼、铝以及钼的三层结构，铜和钛的双层结构等。
可以在源电极SE和漏电极DE上形成平坦层(或钝化层)IL3。平坦层IL3可以设置在绝缘中间层IL2上并覆盖源电极SE和漏电极DE。平坦层IL3可以包括无机绝缘层、有机绝缘层或它们的组合。例如，平坦层IL3可以具有单层结构或包括氮化硅或氧化硅的多层结构。当平坦层IL3包括有机绝缘层时，平坦层IL3可以包括聚酰亚胺、聚酰胺、丙烯酸树脂、酚醛树脂、苯并环丁烯(BCB)等。
在平坦层IL3上可以形成有机发光二极管OLED。有机发光二极管OLED可以包括顺序堆叠的第一电极E1、发光层EL以及第二电极E2。有机发光二极管OLED可以根据从薄膜晶体管TR1接收到的驱动电流发光以显示图像。
可以在平坦层IL3上形成第一电极E1。第一电极E1可以连接到源电极SE和漏电极DE中的一个电极。例如，第一电极E1可以连接到漏电极DE。第一电极E1可以是显示装置的像素电极。根据显示装置的发光类型，第一电极E1可以形成为透射电极或反射电极。如果第一电极E1形成为透射电极，则第一电极E1可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌锡(ZTO)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等。如果第一电极E1形成为反射电极，则第一电极E1可以包括Au、Ag、Al、Cu、Ni、Pt、Mg、Cr、W、Mo、Ti等，并且可以具有包括在透射电极中使用的材料的多层结构。
可以在平坦层IL3上形成像素限定层PDL。像素限定层PDL可以具有暴露出第一电极E1的至少一部分的开口部分。例如，像素限定层PDL可以包括有机绝缘材料。
可以在第一电极E1之上形成发光层EL。可以在通过像素限定层PDL的开口部分暴露的第一电极E1的上表面上形成发光层EL。
发光层EL可以包括低分子量聚合物或高分子量聚合物。例如，发光层EL可以包括铜酞菁、氮(N)、N'-二苯基联苯胺、三-(8-羟基喹啉)铝等作为低分子量聚合物。发光层EL可以包括聚(3,4-亚乙二氧基噻吩)、聚苯胺、聚亚苯基亚乙烯基、聚芴等作为高分子量聚合物。
在示例性实施例中，发光层EL可以发射红光、绿光或蓝光。在另一示例性实施例中，当发光层EL发射出白光时，发光层EL可以具有包括红色发光层、绿色发光层以及蓝色发光层的多层结构，或者包括红色发光材料、绿色发光材料以及蓝色发光材料的单层结构。
在示例性实施例中，可以在第一电极E1与发光层EL之间进一步形成空穴注入层和/或空穴传输层，或者可以在发光层EL上进一步形成电子传输层和/或电子注入层。
可以在发光层EL上形成第二电极E2。第二电极E2可以是显示装置的公共电极。根据显示装置的发光类型，第二电极E2可以形成为透射电极或反射电极。例如，当第二电极E2形成为透射电极时，第二电极E2可以包括锂(Li)、钙(Ca)、氟化锂(LiF)、铝(Al)、镁(Mg)、或它们的组合。
可以在第二电极E2上形成薄膜封装层TFE。薄膜封装层TFE可以覆盖有机发光二极管OLED，以保护有机发光二极管OLED免受外部材料的影响。薄膜封装层TFE可以包括至少一个无机层和至少一个有机层。例如，薄膜封装层TFE可以包括：包括无机材料的第一薄膜封装层TFE1、形成在第一薄膜封装层TFE1上并包括有机材料的第二薄膜封装层TFE2、以及形成在第二薄膜封装层TFE2上并包括无机材料的第三薄膜封装层TFE3。
根据示例性实施例的显示装置可以应用于包含在计算机、笔记本、移动电话、智能电话、智能平板、PMP、PDA或MP3播放器等中的显示装置。
尽管在这里已经描述了多晶硅基底、用于制造多晶硅基底的方法、以及根据这些示例性实施例制造的显示装置的某些示例性实施例和实施方式，但是从这里的描述将显而易见地得知其他实施例和修改。因此，本发明构思不局限于这些实施例，而是受限于所附权利要求的较宽范围以及对于本领域普通技术人员来说显而易见的各种明显修改和等同设置。

Claims (10)

1.一种显示装置，其中所述显示装置包括：
基底；
设置在所述基底上的第一层，所述第一层包括具有第一厚度的第一部分以及具有大于第一厚度的第二厚度的第二部分；
设置在所述第一层上的第二层；
设置在所述第二层上的有源图案，所述有源图案仅与所述第一层的第一部分重叠；
设置在所述有源图案上的栅电极；
设置在所述栅电极上的源电极和漏电极，所述源电极和所述漏电极连接到所述有源图案；
连接到所述源电极和所述漏电极中的一个的第一电极；
设置在所述第一电极上的像素限定层，所述像素限定层具有暴露所述第一电极的至少一部分的开口部分；
设置在所述第一电极上的所述开口部分中的发光层；以及
设置在所述发光层上的第二电极。
2.根据权利要求1的显示装置，其中所述第二层包括具有第三厚度的第三部分以及具有小于所述第三厚度的第四厚度的第四部分。
3.根据权利要求2的显示装置，其中：
所述第二层的所述第三部分与所述第一层的所述第一部分重叠，并且所述第二层的所述第四部分与所述第一层的所述第二部分重叠。
4.根据权利要求3的显示装置，其中所述第一厚度小于所述第三厚度。
5.根据权利要求1的显示装置，其中所述第二层的上表面平坦化。
6.根据权利要求1的显示装置，其中所述有源图案不与所述第一层的所述第二部分重叠。
7.根据权利要求1的显示装置，其中所述第一层包括缓冲层，所述缓冲层包括氮化硅。
8.根据权利要求1的显示装置，其中所述第二层包括缓冲层，所述缓冲层包括氧化硅。
9.根据权利要求1的显示装置，其中所述第一层具有第一氢浓度并且所述第二层具有第二氢浓度，所述第一氢浓度大于所述第二氢浓度。
10.一种制造显示装置的方法，其中所述方法包括步骤：
在基底上形成包括具有第一厚度的第一部分以及具有大于第一厚度的第二厚度的第二部分的第一层；
在所述第一层上形成第二层；以及
在所述第二层上形成仅与所述第一层的所述第一部分重叠的多晶硅图案。
CN201911088602.6A 2018-11-08 2019-11-08 显示装置及其制造方法 Pending CN111162094A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0136245 2018-11-08
KR1020180136245A KR102635709B1 (ko) 2018-11-08 2018-11-08 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN111162094A true CN111162094A (zh) 2020-05-15

Family

ID=70552054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911088602.6A Pending CN111162094A (zh) 2018-11-08 2019-11-08 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US11145703B2 (zh)
KR (1) KR102635709B1 (zh)
CN (1) CN111162094A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096489A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치
KR20230073405A (ko) * 2021-11-18 2023-05-26 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035806A (ko) * 2003-10-14 2005-04-19 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
US20050263761A1 (en) * 2004-05-28 2005-12-01 Chang-Soo Kim Thin film transistor, flat panel display having the same and a method of fabricating each
US20120097967A1 (en) * 2010-10-25 2012-04-26 Bo-Kyung Choi Organic light-emitting display device and method of manufacturing the same
US20130146878A1 (en) * 2011-12-12 2013-06-13 Jae-hwan Oh Organic light-emitting display apparatus and method of manufacturing the same
CN108269944A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2012013996A (es) 2010-06-03 2013-04-11 Univ Columbia Cristalizacion de escaneo de linea de un solo escaneo con el uso de elementos de escaneo superpuestos.
KR102352290B1 (ko) * 2014-09-03 2022-01-18 삼성디스플레이 주식회사 플렉서블 표시패널

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035806A (ko) * 2003-10-14 2005-04-19 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
US20050263761A1 (en) * 2004-05-28 2005-12-01 Chang-Soo Kim Thin film transistor, flat panel display having the same and a method of fabricating each
US20120097967A1 (en) * 2010-10-25 2012-04-26 Bo-Kyung Choi Organic light-emitting display device and method of manufacturing the same
US20130146878A1 (en) * 2011-12-12 2013-06-13 Jae-hwan Oh Organic light-emitting display apparatus and method of manufacturing the same
CN108269944A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
KR102635709B1 (ko) 2024-02-15
US11145703B2 (en) 2021-10-12
US20200152723A1 (en) 2020-05-14
KR20200053695A (ko) 2020-05-19

Similar Documents

Publication Publication Date Title
US11244606B2 (en) Display substrate and manufacturing method thereof, display device
CN107579076B (zh) 有机发光显示装置及其制造方法
US8829511B2 (en) Hybrid thin film transistor, manufacturing method thereof and display panel having the same
US9502517B2 (en) Array substrate and fabrication method thereof, and display device
US11164919B2 (en) Method of manufacturing polycrystalline silicon layer, display device, and method of manufacturing display device
US20150357393A1 (en) Backplane for flat panel display apparatus, method of manufacturing the backplane, and organic light emitting display apparatus including the backplane
KR102457204B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
US20160343828A1 (en) Method for manufacturing amoled backplane
CN102544070B (zh) 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法
CN104810382A (zh) Amoled背板的制作方法及其结构
KR102465559B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9806136B2 (en) Organic light emitting diode display device and method for repairing organic light emitting diode display
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
KR20170005961A (ko) 유기 발광 표시 장치
US11204532B2 (en) Wiring structure, display substrate, display device and method for fabricating display substrate
US11942481B2 (en) Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device
US11145703B2 (en) Display device and method of manufacturing the same
JP2007052390A (ja) Ａｍｏｌｅｄパネルの製作方法
US20220216285A1 (en) Method of manufacturing display device
US20220199721A1 (en) Method of manufacturing polycrystalline silicon layer, display device, and method of manufacturing display device
CN101872779A (zh) 影像显示系统及其制造方法
CN115955865A (zh) 显示装置和制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination