JPH02130837A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH02130837A JPH02130837A JP63282596A JP28259688A JPH02130837A JP H02130837 A JPH02130837 A JP H02130837A JP 63282596 A JP63282596 A JP 63282596A JP 28259688 A JP28259688 A JP 28259688A JP H02130837 A JPH02130837 A JP H02130837A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- film transistor
- thin film
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 41
- 239000010408 film Substances 0.000 claims abstract description 21
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタおよびその製造方法に関する
ものである。
ものである。
薄膜トランジスタは、ゲート電極とゲート絶縁膜とａ−
３ｔ（アモルファス・シリコン）半導体層とソースおよ
びドレイン電極とを積層したもので、この薄膜トランジ
スタとしては、スタガー型、逆スタガー型、コブラナー
型、逆スタガ−型のものがあり、いずれの薄膜トランジ
スタもその動作はｎチャンネル動作を基本としている。
３ｔ（アモルファス・シリコン）半導体層とソースおよ
びドレイン電極とを積層したもので、この薄膜トランジ
スタとしては、スタガー型、逆スタガー型、コブラナー
型、逆スタガ−型のものがあり、いずれの薄膜トランジ
スタもその動作はｎチャンネル動作を基本としている。
この薄膜トランジスタは、例えばアクティブマトリック
ス液晶表示素子の画素電極を選択するスイッチング素子
等として広く利用されている。
ス液晶表示素子の画素電極を選択するスイッチング素子
等として広く利用されている。
この薄膜トランジスタとしては、従来、その半導体層を
不純物を含まない１−ａ−Ｓｉで形成したものが知られ
ている。
不純物を含まない１−ａ−Ｓｉで形成したものが知られ
ている。
しかしながら、上記のように半導体層を不純物を含まな
い１−ａ−３１で形成している従来の薄膜トランジスタ
は、半導体層の抵抗値が高いためにトランジスタのＯＦ
Ｆ電流を小さくすることができ、したがってＯＮ電流値
とＯＦＦ電流値との差は十分大きくとることができるが
、その反面、負のバイアス電圧をかけたときは、−１５
Ｖ〜−１７Ｖ程度のバイアス電圧でトランジスタがｐチ
ャンネル動作を起して電流値が急激に増加してしまうと
いう問題をもっていた。このため、上記従来の薄膜トラ
ンジスタは、ＯＦＦバイアスとして大きな負電圧をかけ
ることができず、特にこの薄膜トランジスタをスイッチ
ング素子として使用する場合は、ＯＦＦバイアス電圧の
絶対値をかなり小さく選ばなければならなかった。
い１−ａ−３１で形成している従来の薄膜トランジスタ
は、半導体層の抵抗値が高いためにトランジスタのＯＦ
Ｆ電流を小さくすることができ、したがってＯＮ電流値
とＯＦＦ電流値との差は十分大きくとることができるが
、その反面、負のバイアス電圧をかけたときは、−１５
Ｖ〜−１７Ｖ程度のバイアス電圧でトランジスタがｐチ
ャンネル動作を起して電流値が急激に増加してしまうと
いう問題をもっていた。このため、上記従来の薄膜トラ
ンジスタは、ＯＦＦバイアスとして大きな負電圧をかけ
ることができず、特にこの薄膜トランジスタをスイッチ
ング素子として使用する場合は、ＯＦＦバイアス電圧の
絶対値をかなり小さく選ばなければならなかった。
本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、負のバイアス電圧を
かけたときでもこのバイアス電圧の絶対値がかなり大き
くなるまではｐチャンネル動作を起すことはないように
した薄膜トランジスタを提供するとともに、あわせてそ
の製造方法を提供することにある。
あって、その目的とするところは、負のバイアス電圧を
かけたときでもこのバイアス電圧の絶対値がかなり大き
くなるまではｐチャンネル動作を起すことはないように
した薄膜トランジスタを提供するとともに、あわせてそ
の製造方法を提供することにある。
本発明の薄膜トランジスタは上記目的を達成するために
、ａ−Ｓｉ半導体層を、ｉ −ａ −Ｓ゛ｉに微量のｎ
型不純物を添加したａ−６ｔで形成したものである。
、ａ−Ｓｉ半導体層を、ｉ −ａ −Ｓ゛ｉに微量のｎ
型不純物を添加したａ−６ｔで形成したものである。
また、本発明の薄膜トランジスタの製造方法は、ａ−５
ｌ半導体層をプラズマＣＶＤ法により成膜する際に、そ
の主成分ガスであるＳｉＨ４にｎ型不純物ガスであるＰ
Ｈ，を、Ｐ Ｈ３／ Ｓ ｉ Ｈ４−約２．５Ｘ１０−
３〜約５Ｘ１０−’の流量比で混入することを特徴とす
るものである。
ｌ半導体層をプラズマＣＶＤ法により成膜する際に、そ
の主成分ガスであるＳｉＨ４にｎ型不純物ガスであるＰ
Ｈ，を、Ｐ Ｈ３／ Ｓ ｉ Ｈ４−約２．５Ｘ１０−
３〜約５Ｘ１０−’の流量比で混入することを特徴とす
るものである。
すなわち、本発明の薄膜トランジスタは、そのａ−Ｓｉ
半導体層を、１−ａ−Ｓｔに微量のｎ型不純物を添加し
たａ−３１で形成することによってｐチャンネル動作を
起す電圧値を負側にシフトさせたものであり、このよう
にｐチャンネル動作を起す電圧値を負側にシフトさせれ
ば、負のバイアス電圧をかけたときでもこのバイアス電
圧の絶対値がかなり大きくなるまではトランジスタがｐ
チャンネル動作を起すことはないから、ＯＦＦバイアス
電圧（負電圧）の絶対値を大きく選ぶことができる。
半導体層を、１−ａ−Ｓｔに微量のｎ型不純物を添加し
たａ−３１で形成することによってｐチャンネル動作を
起す電圧値を負側にシフトさせたものであり、このよう
にｐチャンネル動作を起す電圧値を負側にシフトさせれ
ば、負のバイアス電圧をかけたときでもこのバイアス電
圧の絶対値がかなり大きくなるまではトランジスタがｐ
チャンネル動作を起すことはないから、ＯＦＦバイアス
電圧（負電圧）の絶対値を大きく選ぶことができる。
また、上記薄膜トランジスタの製造方法は、ａ−Ｓｉ半
導体層をプラズマＣＶＤ法により成膜する際に、主成分
ガスであるＳｉＨ４にｎ型不純物ガスであるＰＨ３を、
ＰＨ３／５ｉＨ４−約２．５Ｘ１０す〜約５Ｘ１０−’
の流量比で混入することによって、適量のｎ型不純物（
Ｐ：燐）を添加したａ−Ｓｉ半導体層を形成するように
したものであり、このようにして１−ａ−Ｓｉに微量の
ｎ型不純物を添加したａ−８ｌ半導体層を形成すれば、
ｐチャンネル動作を起す電圧値を負側にシフトさせ、し
かもＯＮ電流値とＯＦＦ電流値との差も大きくとった薄
膜トランジスタを得ることができる。
導体層をプラズマＣＶＤ法により成膜する際に、主成分
ガスであるＳｉＨ４にｎ型不純物ガスであるＰＨ３を、
ＰＨ３／５ｉＨ４−約２．５Ｘ１０す〜約５Ｘ１０−’
の流量比で混入することによって、適量のｎ型不純物（
Ｐ：燐）を添加したａ−Ｓｉ半導体層を形成するように
したものであり、このようにして１−ａ−Ｓｉに微量の
ｎ型不純物を添加したａ−８ｌ半導体層を形成すれば、
ｐチャンネル動作を起す電圧値を負側にシフトさせ、し
かもＯＮ電流値とＯＦＦ電流値との差も大きくとった薄
膜トランジスタを得ることができる。
以下、本発明の一実施例を図面を参照して説明する。
第１図は薄膜トランジスタの断面を示したちので、ここ
では逆スタガー型のものを示している。
では逆スタガー型のものを示している。
この薄膜トランジスタは、その基本構造は従来の逆スタ
ガー型薄膜トランジスタと同じであり・、ａ−Ｓｉ半導
体層の膜質だけが異なっている。
ガー型薄膜トランジスタと同じであり・、ａ−Ｓｉ半導
体層の膜質だけが異なっている。
この薄膜トランジスタの構成を説明すると、第１図にお
いて、１はガラス等からなる絶縁基板、２はこの絶縁基
板１上に形成されたゲート電極であり、このゲート絶縁
膜２の上には、基板全面にわたってＳＩＮからなるゲー
ト絶縁膜３が形成されている。このゲート絶縁膜３の上
には、前記ゲート電極２に対向させてａ−Ｓｉ半導体層
４が形成されており、このａ−Ｓｉ半導体層４の上には
、ｎ÷−ａ−５ｔ層５を介してソース電極６およびドレ
イン電極７が形成されている。
いて、１はガラス等からなる絶縁基板、２はこの絶縁基
板１上に形成されたゲート電極であり、このゲート絶縁
膜２の上には、基板全面にわたってＳＩＮからなるゲー
ト絶縁膜３が形成されている。このゲート絶縁膜３の上
には、前記ゲート電極２に対向させてａ−Ｓｉ半導体層
４が形成されており、このａ−Ｓｉ半導体層４の上には
、ｎ÷−ａ−５ｔ層５を介してソース電極６およびドレ
イン電極７が形成されている。
そして、前記ａ−Ｓｉ半導体層は、１−ａ−５１に微量
のｎ型不純物（この実施例ではＰ：燐）を添加したａ−
ｓｉで形成されている。
のｎ型不純物（この実施例ではＰ：燐）を添加したａ−
ｓｉで形成されている。
この薄膜トランジスタは、まず、絶縁基板１上に金属膜
を成膜し、この金属膜をパターニングしてゲート電極２
を形成した後、この基板１上に、ゲート絶縁膜３となる
ＳＩＮ膜と、ａ−Ｓｔ半導体層４と、ｎ”−ａ−８ｉ層
５とをプラズマＣＶＤ法によって連続的に成膜し、さら
にその上に金属膜を成膜してこの金属膜をバターニング
することによりソース電極６とドレイン電極７を形成す
るとともに、上記ｎ◆−ａ−Ｓｉ層５のソース、ドレイ
ン電極６，７間の部分（チャンネル部）をエツチング除
去する方法で製造する。
を成膜し、この金属膜をパターニングしてゲート電極２
を形成した後、この基板１上に、ゲート絶縁膜３となる
ＳＩＮ膜と、ａ−Ｓｔ半導体層４と、ｎ”−ａ−８ｉ層
５とをプラズマＣＶＤ法によって連続的に成膜し、さら
にその上に金属膜を成膜してこの金属膜をバターニング
することによりソース電極６とドレイン電極７を形成す
るとともに、上記ｎ◆−ａ−Ｓｉ層５のソース、ドレイ
ン電極６，７間の部分（チャンネル部）をエツチング除
去する方法で製造する。
上記ａ−８１半導体層４のプラズマＣＶＤ法による成膜
は、その主成分ガスである５ＩＨ４にｎ型不純物ガスで
あるＰＨ３を、ＰＨ３／５ＩＨ４−約２．５Ｘ１０づ〜
約５×１０づの流量比（ＰＨ３成分量約２５００Ｐ Ｐ
Ｍ〜約５０ＰＰＭ）で混入して行なう。
は、その主成分ガスである５ＩＨ４にｎ型不純物ガスで
あるＰＨ３を、ＰＨ３／５ＩＨ４−約２．５Ｘ１０づ〜
約５×１０づの流量比（ＰＨ３成分量約２５００Ｐ Ｐ
Ｍ〜約５０ＰＰＭ）で混入して行なう。
しかして、上記薄膜トランジスタでは、そのａ−８１半
導体層４を、１−ａ−８ｉに微量のｎ型不純物を添加し
たａ−８１で形成しているから、この薄膜トランジスタ
がｐチャンネル動作を起す電圧値を負側にシフトさせる
ことができ、このようにｐチャンネル動作を起す電圧値
を負側にシフトさせれば、負のバイアス電圧をかけたと
きでもこのバイアス電圧の絶対値がかなり大きくなるま
ではトランジスタがｐチャンネル動作を起す−ことはな
いから、ＯＦＦバイアス電圧（負電圧）の絶対値を大き
く選ぶことができる。
導体層４を、１−ａ−８ｉに微量のｎ型不純物を添加し
たａ−８１で形成しているから、この薄膜トランジスタ
がｐチャンネル動作を起す電圧値を負側にシフトさせる
ことができ、このようにｐチャンネル動作を起す電圧値
を負側にシフトさせれば、負のバイアス電圧をかけたと
きでもこのバイアス電圧の絶対値がかなり大きくなるま
ではトランジスタがｐチャンネル動作を起す−ことはな
いから、ＯＦＦバイアス電圧（負電圧）の絶対値を大き
く選ぶことができる。
また、上記のように、ａ−Ｓｔ半導体層４をプラズマＣ
ＶＤ法により成膜する際に、その主成分ガスである５Ｉ
Ｈ４にｎ型不純物ガスであるＰＨ３を、Ｐ Ｈ３／ Ｓ
ｆ Ｈ４−約２．５Ｘ１０−３〜約５Ｘ１０−’の流
量比で混入すれば、適量のｎ型不純物（Ｐ：燐）を添加
したａ−８１半導体層を形成することができる。そして
、このようにＰＨ３／ＳｉＨ４の流量比を選んで１−ａ
−８ｌに微量のｎ型不純物を添加したａ−Ｓｉ半導体層
４を形成すれば、ｐチャンネル動作を起す電圧値を負側
にシフトさせ、しかもＯＮ電流値とＯＦＦ電流値との差
も大きくとった薄膜トランジスタを得ることができる。
ＶＤ法により成膜する際に、その主成分ガスである５Ｉ
Ｈ４にｎ型不純物ガスであるＰＨ３を、Ｐ Ｈ３／ Ｓ
ｆ Ｈ４−約２．５Ｘ１０−３〜約５Ｘ１０−’の流
量比で混入すれば、適量のｎ型不純物（Ｐ：燐）を添加
したａ−８１半導体層を形成することができる。そして
、このようにＰＨ３／ＳｉＨ４の流量比を選んで１−ａ
−８ｌに微量のｎ型不純物を添加したａ−Ｓｉ半導体層
４を形成すれば、ｐチャンネル動作を起す電圧値を負側
にシフトさせ、しかもＯＮ電流値とＯＦＦ電流値との差
も大きくとった薄膜トランジスタを得ることができる。
第２図は上記実施例の薄膜トランジスタにおけるＶＧ−
ＩＤ特性（ゲート電圧ｖＧに対するドレイン電流ＩＤの
変化）を、従来の薄膜トランジスタのＶＧ−ＩＤ特性と
比較して示したもので、ａはＰＨ３／ＳｉＨ４の流量比
を２．５Ｘ１０−’にしてａ−８ｉ半導体層４を形成し
たトランジスタの特性、ｂはＰＨ３／５ＩＨ４の流量比
を２×１０−３にしてａ−８ｉ半導体層４を形成したト
ランジスタの特性、ＣはＰＨ３／５ＩＨ４の流量比を１
×１０−３にしてａ−Ｓｉ半導体層４を形成したトラン
ジスタの特性、ｄはＰ Ｈ３／ Ｓ ｉ Ｈ４流量比を
５Ｘ１０−’にしてａ−８ｉ半導体層４を形成したトラ
ンジスタの特性、ｅはＰＨ３／５ＩＨ４の流量比を１．
５Ｘ１０−’にしてａ−Ｓｔ半導体層４を形成したトラ
ンジスタの特性、ｆはＰ Ｈ３／ Ｓ Ｉ Ｈ４の流量
比を５×１０１にしてａ−Ｓｉ半導体層４を形成したト
ランジスタの特性、ｇはａ−Ｓｉ半導体層を不純物無添
加（ＰＨ３／ＳＩ Ｈ４−０）の１−ａ−８１で形成し
た従来の薄膜トランジスタの特性を示している。
ＩＤ特性（ゲート電圧ｖＧに対するドレイン電流ＩＤの
変化）を、従来の薄膜トランジスタのＶＧ−ＩＤ特性と
比較して示したもので、ａはＰＨ３／ＳｉＨ４の流量比
を２．５Ｘ１０−’にしてａ−８ｉ半導体層４を形成し
たトランジスタの特性、ｂはＰＨ３／５ＩＨ４の流量比
を２×１０−３にしてａ−８ｉ半導体層４を形成したト
ランジスタの特性、ＣはＰＨ３／５ＩＨ４の流量比を１
×１０−３にしてａ−Ｓｉ半導体層４を形成したトラン
ジスタの特性、ｄはＰ Ｈ３／ Ｓ ｉ Ｈ４流量比を
５Ｘ１０−’にしてａ−８ｉ半導体層４を形成したトラ
ンジスタの特性、ｅはＰＨ３／５ＩＨ４の流量比を１．
５Ｘ１０−’にしてａ−Ｓｔ半導体層４を形成したトラ
ンジスタの特性、ｆはＰ Ｈ３／ Ｓ Ｉ Ｈ４の流量
比を５×１０１にしてａ−Ｓｉ半導体層４を形成したト
ランジスタの特性、ｇはａ−Ｓｉ半導体層を不純物無添
加（ＰＨ３／ＳＩ Ｈ４−０）の１−ａ−８１で形成し
た従来の薄膜トランジスタの特性を示している。
なお、ここでは、ドレイン電圧ＶＤを１０ｖとして、ゲ
ート電圧ｖＧに対するドレイン電流（ソース電極−ドレ
イン電極間に流れる電流）ＩＤの変化を測定した結果を
示している。
ート電圧ｖＧに対するドレイン電流（ソース電極−ドレ
イン電極間に流れる電流）ＩＤの変化を測定した結果を
示している。
この図のように、ＰＨ，／ＳＩ Ｈ４の流量比を２．５
Ｘ１０−３〜５Ｘ１０−’にして１−ａ−Ｓｉに微量の
ｎ型不純物を添加したａ−８１半導体層４を形成した上
記実施例の薄膜トランジスタのＶ、−ＩＤ特性は、いず
れもｐチャンネル動作を起す電圧値が従来の薄膜トラン
ジスタよりも負側にシフトしており、したがって上記実
施例の薄膜トランジスタは、負のバイアス電圧（ゲート
電圧Ｖａ）をかけたときでもこのバイアス電圧の絶対値
がかなり大きくなるまではトランジスタがｐチャンネル
動作を起すことはない。なお、ａ−ｆのＶ、−ＩＤ特性
のトランジスタのうちでは、ｐチャンネル動作を起す負
電圧の絶対値が、ｆの特性のトランジスタにおいて最も
小さく、次いでｅの特性のトランジスタが小さいが、ｆ
の特性のトランジスタのｐチャンネル動作を起す電圧値
は一２３Ｖ〜−２５Ｖ、 ｅの特性のトランジスタのｐ
チャンネル動作を起す電圧値は一３２Ｖ〜−３４Ｖであ
り、従来の薄膜トランジスタのｐチャンネル動作を起す
電圧値（−１５Ｖ〜−１７Ｖ程度）に比べれば、ｐチャ
ンネル動作を起す負電圧の絶対値はは−るかに大きくな
っている。また、ａ −ｄの特性のトランジスタのｐチ
ャンネル動作を起す電圧値は、約−４０Ｖまたはそれよ
りも絶対値が大きい値である。
Ｘ１０−３〜５Ｘ１０−’にして１−ａ−Ｓｉに微量の
ｎ型不純物を添加したａ−８１半導体層４を形成した上
記実施例の薄膜トランジスタのＶ、−ＩＤ特性は、いず
れもｐチャンネル動作を起す電圧値が従来の薄膜トラン
ジスタよりも負側にシフトしており、したがって上記実
施例の薄膜トランジスタは、負のバイアス電圧（ゲート
電圧Ｖａ）をかけたときでもこのバイアス電圧の絶対値
がかなり大きくなるまではトランジスタがｐチャンネル
動作を起すことはない。なお、ａ−ｆのＶ、−ＩＤ特性
のトランジスタのうちでは、ｐチャンネル動作を起す負
電圧の絶対値が、ｆの特性のトランジスタにおいて最も
小さく、次いでｅの特性のトランジスタが小さいが、ｆ
の特性のトランジスタのｐチャンネル動作を起す電圧値
は一２３Ｖ〜−２５Ｖ、 ｅの特性のトランジスタのｐ
チャンネル動作を起す電圧値は一３２Ｖ〜−３４Ｖであ
り、従来の薄膜トランジスタのｐチャンネル動作を起す
電圧値（−１５Ｖ〜−１７Ｖ程度）に比べれば、ｐチャ
ンネル動作を起す負電圧の絶対値はは−るかに大きくな
っている。また、ａ −ｄの特性のトランジスタのｐチ
ャンネル動作を起す電圧値は、約−４０Ｖまたはそれよ
りも絶対値が大きい値である。
また、ａ −ｆのＶｏ−ＬＤ特性のトランジスタのＯＦ
Ｆ電流値（ドレイン電流ＩＤ値）Ｉｏｐｐをみると、各
トランジスタのＯＦＦ電流値！。、Ｐは、ＰＨ３／Ｓｉ
）１４の流量比を大きくとってａ−８１半導体層４を
形成したトランジスタはど小さくなっているが、ＰＨ３
／ＳＩ Ｈ４の流量比を最も大きくとってａ−８ｆ半導
体層４を形成したａのｖｏ−ｒＤ特性のトランジスタで
もＯＦＦ電流値１ ＯＦＦは数ｎＡ （１ｎＡ −Ｉ
Ｘ １０−’Ａ）程度であり、ＯＮ電流値Ｉ。Ｎとの差
は３桁もある。
Ｆ電流値（ドレイン電流ＩＤ値）Ｉｏｐｐをみると、各
トランジスタのＯＦＦ電流値！。、Ｐは、ＰＨ３／Ｓｉ
）１４の流量比を大きくとってａ−８１半導体層４を
形成したトランジスタはど小さくなっているが、ＰＨ３
／ＳＩ Ｈ４の流量比を最も大きくとってａ−８ｆ半導
体層４を形成したａのｖｏ−ｒＤ特性のトランジスタで
もＯＦＦ電流値１ ＯＦＦは数ｎＡ （１ｎＡ −Ｉ
Ｘ １０−’Ａ）程度であり、ＯＮ電流値Ｉ。Ｎとの差
は３桁もある。
ただし、薄膜トランジスタをアクティブマトリックス液
晶表示素子の画素電極を選択するスイッチング素子とし
て使用する場合は、このトランジスタのＯＮ電流値１
ＯＮとＯＦＦ電流値Ｉ ＯＦＦとの差を少なくとも５桁
以上とするのが望ましいから、画素電極選択用のスイッ
チング素子としては、Ｃ〜〔のＶ。−Ｉｏ特性のトラン
ジスタが適当ゼある。このｃ−ｆの特性のトランジスタ
は、そのうち最もＰＨ３１５４Ｈ４の流量比を最も大き
くとってａ−Ｓｉ半導体層４を形成したＣの特性のトラ
ンジスタでもＯＦＦ電流値！。２．は数ｐＡ（１ｐＡ＝
１ｘｌＯ−” Ａ）８度であ’）、０Ｎｉｔ流値１ 、
Ｎ〆との差は５桁以上ある。また、ｃ−ｆの特性のトラ
ンジスタは、ドレイン電流ＩＤの立上がり電圧ｖｔｈが
Ｏｖに近く、これに対してａおよびｂの特性のトランジ
スタはドレイン電流ＩＤの立上がり電圧ｖｔｈが負側に
シフトしているから、このドレイン電流ｌＤの立上がり
特性からみても、ａ〜ｆの特性のトランジスタのなかで
は、ｃ−ｆの特性のトランジスタが優れている。また、
Ｃ〜ｆの特性のトランジスタのなかでは、ｐチャンネル
動作を起す電圧の絶対値が大きいｃ −ｅの特性のトラ
ンジスタがより優れている。
晶表示素子の画素電極を選択するスイッチング素子とし
て使用する場合は、このトランジスタのＯＮ電流値１
ＯＮとＯＦＦ電流値Ｉ ＯＦＦとの差を少なくとも５桁
以上とするのが望ましいから、画素電極選択用のスイッ
チング素子としては、Ｃ〜〔のＶ。−Ｉｏ特性のトラン
ジスタが適当ゼある。このｃ−ｆの特性のトランジスタ
は、そのうち最もＰＨ３１５４Ｈ４の流量比を最も大き
くとってａ−Ｓｉ半導体層４を形成したＣの特性のトラ
ンジスタでもＯＦＦ電流値！。２．は数ｐＡ（１ｐＡ＝
１ｘｌＯ−” Ａ）８度であ’）、０Ｎｉｔ流値１ 、
Ｎ〆との差は５桁以上ある。また、ｃ−ｆの特性のトラ
ンジスタは、ドレイン電流ＩＤの立上がり電圧ｖｔｈが
Ｏｖに近く、これに対してａおよびｂの特性のトランジ
スタはドレイン電流ＩＤの立上がり電圧ｖｔｈが負側に
シフトしているから、このドレイン電流ｌＤの立上がり
特性からみても、ａ〜ｆの特性のトランジスタのなかで
は、ｃ−ｆの特性のトランジスタが優れている。また、
Ｃ〜ｆの特性のトランジスタのなかでは、ｐチャンネル
動作を起す電圧の絶対値が大きいｃ −ｅの特性のトラ
ンジスタがより優れている。
このように、ａ〜ｆの特性の薄膜トランジスタ、すなわ
ち主成分ガスである５ＩＨ４にｎ型不純物ガスであるＰ
Ｈ３を、Ｐ Ｈ３／ Ｓ ｉ Ｈ４−約２．５Ｘ１０−
３〜約５×１０〜５の流量比で混入してａ−Ｓｉ半導体
層４を形成したトランジスタは、従来の薄膜トランジス
タに比べてｐチャンネル動作を起す電圧値が負側にシフ
トしており、したがって負のバイアス電圧をかけたとき
でもこのバイアス電圧の絶対値がかなり大きくなるまで
はトランジスタがｐチャンネル動作を起すことはないし
、またＯＮ電流値Ｉ。ＮとＯＦＦ電流値Ｉ ＯＦＦとの
差も、従来の薄膜トランジスタに比べれば小さくはなっ
ているものの、十分に大きくとることができる。また、
このうち、Ｐ Ｈ３／ Ｓ Ｉ Ｈ４の流量比を約ｌＸ
ｌ０−３〜約１．５Ｘ１０−４としてａ−８１半導体層
４を形成したトランジスタは、ｐチャンネル動作を起す
電圧値が大きく負側にシフトしており、ＯＮ電流値ｌ。
ち主成分ガスである５ＩＨ４にｎ型不純物ガスであるＰ
Ｈ３を、Ｐ Ｈ３／ Ｓ ｉ Ｈ４−約２．５Ｘ１０−
３〜約５×１０〜５の流量比で混入してａ−Ｓｉ半導体
層４を形成したトランジスタは、従来の薄膜トランジス
タに比べてｐチャンネル動作を起す電圧値が負側にシフ
トしており、したがって負のバイアス電圧をかけたとき
でもこのバイアス電圧の絶対値がかなり大きくなるまで
はトランジスタがｐチャンネル動作を起すことはないし
、またＯＮ電流値Ｉ。ＮとＯＦＦ電流値Ｉ ＯＦＦとの
差も、従来の薄膜トランジスタに比べれば小さくはなっ
ているものの、十分に大きくとることができる。また、
このうち、Ｐ Ｈ３／ Ｓ Ｉ Ｈ４の流量比を約ｌＸ
ｌ０−３〜約１．５Ｘ１０−４としてａ−８１半導体層
４を形成したトランジスタは、ｐチャンネル動作を起す
電圧値が大きく負側にシフトしており、ＯＮ電流値ｌ。
ＮとＯＦＦ電流値■。ＰＰとの差も５桁以上と大きいか
ら、アクティブマトリックス液晶表示素子の画素電極を
選択するスイッチング素子として使用するのに適してい
る。
ら、アクティブマトリックス液晶表示素子の画素電極を
選択するスイッチング素子として使用するのに適してい
る。
なお、上記実施例では、逆スタガー型の薄膜トランジス
タについて説明したが、本発明は、スタガー型、コブラ
ナー型、逆スタガ−型のもめにも適用できるもので、そ
の場合も、ａ−Ｓｉ半導体層を、Ｌ−ａ−９ｉに微量の
ｎ型不純物を添加したａ−Ｓｌで形成すれば、上記実施
例と同様にｐチャンネル動作を起す電圧値を負側にシフ
トさせることができるし、またａ−Ｓｉ半導体層をプラ
ズマＣＶＤ法により成膜する際のＰＨ３／５ｔＨ４の流
量比を約２．５Ｘ１０−３〜約５Ｘ１０−’にすれば、
ＯＮ電流値とＯＦＦ電流値との差も大きくとることがで
きる。
タについて説明したが、本発明は、スタガー型、コブラ
ナー型、逆スタガ−型のもめにも適用できるもので、そ
の場合も、ａ−Ｓｉ半導体層を、Ｌ−ａ−９ｉに微量の
ｎ型不純物を添加したａ−Ｓｌで形成すれば、上記実施
例と同様にｐチャンネル動作を起す電圧値を負側にシフ
トさせることができるし、またａ−Ｓｉ半導体層をプラ
ズマＣＶＤ法により成膜する際のＰＨ３／５ｔＨ４の流
量比を約２．５Ｘ１０−３〜約５Ｘ１０−’にすれば、
ＯＮ電流値とＯＦＦ電流値との差も大きくとることがで
きる。
本発明の薄膜トランジスタは、そのａ−Ｓｉ半導体層を
、１−ａ−Ｓｉに微量のｎ型不純物を添加したａ−Ｓｉ
で形成することによってｐチャンネル動作を起す電圧値
を負側にシフトさせたものであるから、負のバイアス電
圧をかけたときでもこのバイアス電圧の絶対値がかなり
大きくなるまではトランジスタがｐチャンネル動作を起
すことはなく、シたがってＯＦＦバイアス電圧（負電圧
）の絶対値を大きく選ぶことができる。
、１−ａ−Ｓｉに微量のｎ型不純物を添加したａ−Ｓｉ
で形成することによってｐチャンネル動作を起す電圧値
を負側にシフトさせたものであるから、負のバイアス電
圧をかけたときでもこのバイアス電圧の絶対値がかなり
大きくなるまではトランジスタがｐチャンネル動作を起
すことはなく、シたがってＯＦＦバイアス電圧（負電圧
）の絶対値を大きく選ぶことができる。
また、本発明の薄膜トランジスタの製造方法は、ａ−Ｓ
ｉ半導体層をプラズマＣＶＤ法により成膜する際に、主
成分ガスであるＳｉＨ４にｎ型不純物ガスであるＰＨ，
を、ＰＨ３／５ＩＨ４−約２．５Ｘ１０−３〜約５×１
０−５の流量比で混入することによって、適量のｎ型不
純物（Ｐ：燐）を添加したａ−Ｓｉ半導体層を形成する
ようにしたものであり、このようにして１−ａ−Ｓｉに
微瓜のｎ型不純物を添加したａ−Ｓｉ半導体層を形成す
れば、ｐチャンネル動作を起す電圧値を負側にシフトさ
せ、しかもＯＮ電流値とＯＦＦ電流値との差も大きくと
った薄膜トランジスタを得ることができる。
ｉ半導体層をプラズマＣＶＤ法により成膜する際に、主
成分ガスであるＳｉＨ４にｎ型不純物ガスであるＰＨ，
を、ＰＨ３／５ＩＨ４−約２．５Ｘ１０−３〜約５×１
０−５の流量比で混入することによって、適量のｎ型不
純物（Ｐ：燐）を添加したａ−Ｓｉ半導体層を形成する
ようにしたものであり、このようにして１−ａ−Ｓｉに
微瓜のｎ型不純物を添加したａ−Ｓｉ半導体層を形成す
れば、ｐチャンネル動作を起す電圧値を負側にシフトさ
せ、しかもＯＮ電流値とＯＦＦ電流値との差も大きくと
った薄膜トランジスタを得ることができる。
第１図は本発明の一実施例を示す薄膜トランジスタの断
面図、第２図は薄膜トランジスタのｖＧ−ＩＤ特性図で
ある。 １・・・絶縁基板、２・・・ゲート電極、３・・・ゲー
ト絶縁膜、４・・・ａ−Ｓｉ半導体層、５・・・ｎ”−
ａ−Ｓｉ層、６・・・ソース電極、７・・・ドレイン電
極。
面図、第２図は薄膜トランジスタのｖＧ−ＩＤ特性図で
ある。 １・・・絶縁基板、２・・・ゲート電極、３・・・ゲー
ト絶縁膜、４・・・ａ−Ｓｉ半導体層、５・・・ｎ”−
ａ−Ｓｉ層、６・・・ソース電極、７・・・ドレイン電
極。
Claims (2)
- （１）ゲート電極とゲート絶縁膜とａ−Ｓｉ半導体層と
ソースおよびドレイン電極とを積層した薄膜トランジス
タにおいて、前記ａ−Ｓｉ半導体層を、ｉ−ａ−Ｓｉに
微量のｎ型不純物を添加したａ−Ｓｉで形成したことを
特徴とする薄膜トランジスタ。 - （２）ゲート電極とゲート絶縁膜とａ−Ｓｉ半導体層と
ソースおよびドレイン電極とを積層した薄膜トランジス
タの製造方法において、前記ａ−Ｓｉ半導体層をプラズ
マＣＶＤ法により成膜する際に、その主成分ガスである
ＳｉＨ＿４にｎ型不純物ガスであるＰＨ＿３を、ＰＨ＿
３／ＳｉＨ＿４＝約２．５×１０＾−＾３〜約５×１０
＾−＾５の流量比で混入することを特徴とする薄膜トラ
ンジスタの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63282596A JPH02130837A (ja) | 1988-11-10 | 1988-11-10 | 薄膜トランジスタおよびその製造方法 |
| CA002001682A CA2001682C (en) | 1988-10-28 | 1989-10-27 | Thin film transistor having memory function and method for using thin film transistor as memory element |
| EP89120014A EP0366146B1 (en) | 1988-10-28 | 1989-10-27 | Thin film transistor having memory function and method for using thin film transistor as memory element |
| DE89120014T DE68912071T2 (de) | 1988-10-28 | 1989-10-27 | Dünnfilm-Transistor mit einer Speicherfunktion und Verfahren zur Verwendung eines Dünnfilmtransistors als Speicherelement. |
| KR1019890015604A KR930003556B1 (ko) | 1988-10-28 | 1989-10-28 | 메모리 트랜지스터 시스템 |
| US07/668,741 US5196912A (en) | 1988-10-28 | 1991-03-13 | Thin film transistor having memory function and method for using thin film transistor as memory element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63282596A JPH02130837A (ja) | 1988-11-10 | 1988-11-10 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02130837A true JPH02130837A (ja) | 1990-05-18 |
Family
ID=17654563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63282596A Pending JPH02130837A (ja) | 1988-10-28 | 1988-11-10 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02130837A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04186735A (ja) * | 1990-11-20 | 1992-07-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04206837A (ja) * | 1990-11-30 | 1992-07-28 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226861A (ja) * | 1985-07-29 | 1987-02-04 | Hitachi Ltd | 非晶質シリコン薄膜トランジスタ |
-
1988
- 1988-11-10 JP JP63282596A patent/JPH02130837A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226861A (ja) * | 1985-07-29 | 1987-02-04 | Hitachi Ltd | 非晶質シリコン薄膜トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04186735A (ja) * | 1990-11-20 | 1992-07-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04206837A (ja) * | 1990-11-30 | 1992-07-28 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2839529B2 (ja) | 薄膜トランジスタ | |
| KR20110083934A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| CN1478297A (zh) | 利用特定晶体管取向的cmos制造方法 | |
| US20070207574A1 (en) | Double gate thin-film transistor and method for forming the same | |
| US5053354A (en) | Method of fabricating a reverse staggered type silicon thin film transistor | |
| US5923050A (en) | Amorphous silicon TFT | |
| JPH02130837A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20130026574A1 (en) | Semiconductor device, method for manufacturing same, and display device | |
| JPS625661A (ja) | 薄膜トランジスタ | |
| JPH01117068A (ja) | 薄膜半導体素子 | |
| US4979006A (en) | Reverse staggered type silicon thin film transistor | |
| JPS63193568A (ja) | 薄膜トランジスタ | |
| JPS6336574A (ja) | 薄膜トランジスタ | |
| JPS63129658A (ja) | 相補型電界効果トランジスタ | |
| JPH084143B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02244676A (ja) | 薄膜トランジスタ | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH02119183A (ja) | メモリ用薄膜トランジスタ | |
| JPH02137272A (ja) | Ｃｍｏｓ型薄膜トランジスター | |
| JPS62295465A (ja) | 薄膜半導体装置 | |
| JPH0454992B2 (ja) | ||
| JPH05129331A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH04348533A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6377158A (ja) | 薄膜トランジスタ | |
| JPS6342176A (ja) | 薄膜トランジスタおよびその製造方法 |