JPS59113667A - 薄膜トランジスタの製造法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、フラットディスプレイパネルの各画素の駆動
等に用いるＮ膜トランジスタの製造法に関−゛する。

従来技術と問題点 アモルファスシリコン（ａ−３ｉ　：　Ｈ）　使用の薄
膜トランジスタ（ＴＦＴ）は第１図に示すようにガラス
などからなる基板１０にニクロム（Ｎ　ｉ　Ｃｒ）など
からなるゲート電極１１を取付け、これらの上にゲート
絶縁Ｈ’Ａ　Ｉ　、ノンドープａ−３ｉ：ＨｆＢ２、ト
°−プ（ｎ”）　ａ−３ｉ　：　Ｈ層３、及び電極金属
材料一般にはアルミニウムを順次形成したのち該アルミ
ニウムをパターニングしてソースおよびドレイン電極４
．５を形成し、ついで同図（ｂｌのように電極４，５間
の（チャネル部の）ドープａ−３ｔ：ＨｆＢ２を除去し
てＴＦＴとしていた。

しかしながらこのＴＰＴを液晶ディスプレイに使用のた
め配向膜６を被着すると、又はチャネル部の保護のため
ＳｉＯ２，Ｓｉ３Ｎ４のような絶縁膜を６の位置に形成
すると、その膜形成時のダメ−ジにより表面に多くの新
しい準位が形成され、このため例えば第２図の曲線ａの
ような特性のＴＰＴが曲線すのような特性に劣下すると
いう不都合がある。つまりこのトランジスタはチャネル
部が汚染されなければゲートに正電圧１０Ｖ以上が加わ
ってオンとなり、０■以下ではオフである（ドレイン電
流ＩＤで１　：　１０００程度の比が取れる）が、チャ
ネル部が汚染されるとゲート電圧が一１０■でもＩＤば
殆んと変らず、常時オンとなってスイッチングしなくな
る。

このような不都合を除くため、第３図に示すようにゲー
ト絶縁膜１、ノンドープａ−３ｉ：１１層２、に続いて
保護用絶縁１！７を連続プロセスで形成し、該保護用絶
縁膜（ＳｉＯ２）をパターニングして図示のようにゲー
ト電極ｌｌ上のａ−３ｉｊ響２つまりチャネル部にのめ
該絶縁膜を残し、か＼る状態で（該パターニングに用い
たレジスト膜を残した状態でアルミニウムを蒸着し、リ
フトオフしてソースドレイン電極８ａ、８ｂを作るとい
う方法が開発された。この方法によれば同じ成長装置内
でＩ］Ｗｉ２．７が作られるので、膜２，７間に不純物
が入って汚染されるようなことはない。

しかしながら、このＴＰＴを液晶表示パネル作゛製の一
般的プロセス温度である３００℃程度にさらすと、電極
部であるＡ７！８がａ−３ｉ：Ｈ２と相互拡散を起こし
、この部分かＰ型となるため自由正孔による伝導が大き
く現われて来る。この様子を示したものが第４図の曲線
ａ、ｂであり、熱処理温度力月５０°Ｃ程度までは曲線
ａのスイッチング特性を保つか、それ以上の温度にさら
すと曲線すのように自由正孔による伝導も現われて来る
。

この現象はＴＰＴのＯＮ１０　Ｆ　Ｆ電流比を大幅に低
下させるとともに、ケート駆動電圧の設定値も大きく制
限してしまうという欠点がある。なお曲線ａはケート電
圧Ｖｃが下るとドレイン電流ＩＤが減少するのでこれは
電流が電子により形成されていることを示し、これに対
して曲線すはゲート電圧が負に増大するにつれて大にな
るのでこれは正孔７キユミユレーシヨンを示している。

このような欠点を除くためＡｌ電極下にはドープした（
ｎ＋にした）ａ−３ｔ：Ｈ層を介在させることが考えら
れ、か−るｎ″ａ−３ｉ層の形成する方法として第５図
に示すようなものが考えられる。

この図の３がｎ十型ａ−３ｉ：ｌ（層であり、ｉ型ａ−
３ｔ：Ｈ層２とソース、ドレイン電極８ａ、８ｂとのオ
ーム接触を確実にする。しがしが＼る構造のＴＦＴを作
るには保護絶縁膜７をパターニングし、次いでドープ１
−ａ−３ｉ３を成長させ、その上にアルミニウム８を蒸
着し、これらのアルミニウム及びａ−３ｉをチャネル部
で分離する（分離しないとソース、トレインが短絡して
しまう）ためのパターニングを行なう必要があり、ｆ＆
ｆｆのパターニングは保護絶縁膜７に位置合せして行な
う　（８，３の分離のための開口は保護絶縁膜７より幅
の狭いものとする）必要があり、素子の微小化、高密度
化が容易でない。ディスプレイパネルは見やずさの点で
は大きなものがよく、また繊細な表示を行なうには素子
が微小かつ多数であるのがよいから、大面積、高密度が
要求され、マスク合せに高オｈ度が要求されるとなると
そのマスク合せ作業は甚だ困難なものになる。

発明の目的 本発明はセルファラインが可能になるようにして位置合
せを不要とし、しがもオンオフ電流比の高い薄膜トラン
ジスタを製造する方法を提供しようとするものである。

発明の構成 本発明はフォトレジストの使用温度である１００〜１５
０℃でリン（Ｐ）（またはホロンＢ）をドープしたａ−
３ｉ：Ｈが被着形成でき、この層およびその上部に被着
形成する金属′ｆｉ膜がリフトオフできることおよびこ
のドープ層が２００〜３５０°Ｃ程度の熱処理により活
性化することによって一方のキャリアのブロック層にな
ることを利用して、高い０Ｎ１０ＦＦ電流比をもった安
定なＴ　ＰＴを製造可能にした。即ち本発明は動作半導
体層にアモルファスシリコンを用い、該半導体層のチャ
ネル部表面には保護膜を形成した薄膜トランジスタの製
造性において、ゲート絶縁膜、アモルファスシリコン半
導体層、および保護膜を逐次プラズマＣＶＤ法で、成長
装置の真空を破らずに連続的に形成し、該保護股上にホ
トレジストを塗布し、かつパターニングし、これをマス
クとして該保護膜をエツチングし、次いで不純物をドー
プしたアモルファスシリコン層を１００〜１５０℃で形
成し、その上に金属膜を被着し、リフトオフし”ζ該ア
モルファスシリコンＷＤＪｔヒ金属Ｂ’ｄｔｒハ’）−
ニングし、然るのち２００〜３５０°Ｃで熱処理して該
アモルファスシリコン層を活性化することを特徴とする
が、次に実施例を参照しなからこれを詳細に説明する。

第６図は本発明による薄膜１−ランシスタの製造工程を
示す。同図（ａｌに示すようにガラス基板１０にＮｉＣ
ｒを蒸着し、パターニングしてケート電極１１を作り、
か＼る基板上に二酸化シリコン（ＳｉＯ２）、窒化シリ
コン（Ｓｉ３Ｎ４）なとからなるゲート絶縁膜１、不純
物をトープしていないａ−３ｔ：Ｈ膜２、及びＳｉＯ２
，５ｉ３Ｎａなとからなる保護膜７を逐次プラズマＣＶ
Ｄ法で形成する。これらの膜はガスを変えるだけで製膜
でき、成長装置の真空を破るようなことばしないので膜
相互接触面の清浄性が保たれ、チャネル部表面がダメー
ジを受けるようなこともない。次に保護膜７上にホトレ
ジストを塗布し、露光、現像してパターニングし、同図
（ｂｌに示すようにこのパターニングしたレジスト１２
をマスクに保護膜７をエツチングし、ゲート電極１１上
つまりチャネル上にのみ保護膜７を残す。

次にリン酸（ＰＨ３）を２００ｐｐｍ〜１％含んだシラ
ン（Ｓｉｌｌａ）のプラズマＣＶＤ法により、同図（Ｃ
１に示すように表面にｎ＋ａ−３ｔ：Ｈ膜３を２００〜
５００人程度、１２０°Ｃで成長させる。

次いでアルミニウム８を蒸着し、リフトオフを行なうと
、同図（ｄ）に示す状態になる。その後３００°Ｃで１
時間の熱処理を行ない、ｎ＋層３を活性化する（この活
性化を行なわないと、ｎ＋層３は低温成長させたものな
ので特性が良好でない）。こうして’Ｉｉｑ　３はホー
ルに対するブロッキング層となり、良好なオン／オフ電
流比を有する安定なＴＰＴが完成する。その後は液晶封
入等の３００℃程度のプロセス通過後も初期特性を維持
する安定な１゛ＦＴが実現できた。

この方法では保護層７のパターニング（エツチング）に
用いたレジスト１２をｎ十層３及びアルミニウム膜８の
パターニング（リフトオフ）に用いており、工程が簡単
化されると共に、ｎ’−７５３、アルミニウム膜８のパ
ターニングにマスク位置合せが不要という大きな利点が
得られる。

薄膜トランジスタは第７図に示すように液晶表示パネル
に組込まれる。第７図（８１でＤｌ、Ｄ２は多数平行に
走るトレイン電極、Ｇはドレイン電極と直交する多数（
図では１本しか示していないが）のゲート電極で、各々
ドレイン電極と平行に延びる枝Ｇ′を有する。３１．３
２・・・・・・は多数のトレイン電極とゲート電極の各
交点に配置される多数の矩形のソース電極で液晶の１対
の対向電極の一方をなす（もしくは該電極へ接続される
）。ケート電極の枝部Ｇ′とソースドレイン電極Ｓ、　
Ｄの間に前述のゲート絶縁膜ｌおよびａ−ｓｉｌＷ２な
どが配設され、薄膜トランジスタＴ　Ｐ　Ｔを構成する
。第７図（ｂ）はｌセル分の等価回路を示す。液晶素子
ＬＣＤの対向電極の他力Ｐは、パネル全体に延びる共通
電極で構成され、これらの電極Ｓ。

２間に液晶が封入される。ドレイン電極り及びゲート電
極Ｇを選択すると（電圧を加えると）ＴＰＴはオンとな
り、電極Ｓに電圧が印加されて液晶は配列を変え、こう
して一画素の表示がなされる。

配向膜は電極Ｓ、Ｄを覆って設けられ、電圧非印加状態
では液晶分子が図示状態（発光状態）とは９０°異なる
方向に整列するようにさせる。

なお実施例ではトープ）ａ−３ｉ層３は不純物にリン（
Ｐ）を用いてｎ１型とし、ホールに対するブロッキング
層としたが、電子に対するブロッキング層とする場合は
不純物にボロン（Ｂ）などを用いてｐ＋型とする。この
ＣＶＤにはシボラン（Ｂ２Ｈ６）などを用いる。

発明の効果 本発明によれば、チャネル部がａ−Ｓｉ層と同時形成の
絶縁膜により保護されたＴＰＴのオーム接触用高不純物
濃度層を低温の工程で形成するので、リフ１−オフを行
なうことができ、プロセスが簡略化される。またその後
活性化するので、高温成長のものと変るところがなく、
このためＯＮ１０　ＦＦ電流比の高い安定なＴ　Ｐ　Ｔ
を製造出来る。

【図面の簡単な説明】

第１図は薄膜トランジスタの構造説明図、第２図はその
特性曲線図、第３図はチャネル保護層を持つ薄膜トラン
ジスタの説明図、第４図はその特性曲線図、第５図は第
３図の改良型１−ランシスタの説明図、第６図は本発明
の実施例を示す工程図、第７図は液晶表示パネルへの適
用例を示す説明図である。 図面で、２は動作半導体層、７は保護膜、１ばゲート酸
化膜、１２はホトレジスト、３はドープしたアモルファ
スシリコン屓、８ば金属膜である。 出願人　富士通株式会社 代理人弁理士　　青　　柳　　　　稔 吊１図 第（１図 −１００１０２０３０Ｖｃ（Ｖ＞ 第３図 棄４　（、、＋　　　　　　　ＩＩ Ｖｃ　（Ｖ）

Claims (1)

1. 【特許請求の範囲】 動作半導体層にアモルファスシリコンを用い、該半導体
   層のチャネル部表面には保護膜を形成した薄膜トランジ
   スタの製造法において、ゲート絶縁膜、アモルファスシ
   リコン半導体層、および保護膜を逐次プラズマＣＶＤ法
   で、成長装置の真空を破らずに連続的に形成し、 該保護膜上にホトレジストを塗布し、かつパターニング
   し、これをマスクとして該保護膜をエツチングし、次い
   で不純物をドープしたアモルファスシリコン層を１００
   〜１５０°Ｃで形成し、その上に金属膜を被着し、リフ
   トオフして該アモルファスシリコン層及び金属膜をパタ
   ーニングし、然るのち２００〜３５０℃で熱処理して該
   アモルファスシリコン層を活性化することを特徴とする
   薄膜トランジスタの製造法。