CN111211093A - 凹部的埋入方法 - Google Patents

凹部的埋入方法 Download PDF

Info

Publication number
CN111211093A
CN111211093A CN201911127515.7A CN201911127515A CN111211093A CN 111211093 A CN111211093 A CN 111211093A CN 201911127515 A CN201911127515 A CN 201911127515A CN 111211093 A CN111211093 A CN 111211093A
Authority
CN
China
Prior art keywords
recess
gas
film
semiconductor film
concave portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911127515.7A
Other languages
English (en)
Inventor
高木聪
渡部佳优
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111211093A publication Critical patent/CN111211093A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开涉及一种凹部的埋入方法。[课题]提供能去除由非晶半导体膜埋入凹部时产生的接缝的技术。[解决方案]本公开的一方案的凹部的埋入方法具备如下加热工序：对埋入凹部内的非晶半导体膜照射激光，从而在不使前述非晶半导体膜结晶的情况下进行加热。

Description

凹部的埋入方法
技术领域
本公开涉及一种凹部的埋入方法。
背景技术
已知有如下方法：在形成于半导体基板上的绝缘膜的开口部中埋入Al合金层时，形成第一Al合金层，通过激光照射使第一Al合金层流动后，在第一Al合金层上形成第二Al合金层(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开平5-275369号公报
发明内容
发明要解决的问题
本公开提供一种能去除由非晶半导体膜埋入凹部时产生的接缝的技术。
用于解决问题的方案
本公开的一方案的凹部的埋入方法具备如下加热工序：对埋入凹部内的非晶半导体膜照射激光，从而在不使前述非晶半导体膜结晶的情况下进行加热。
发明的效果
根据本公开，能去除由非晶半导体膜埋入凹部时产生的接缝。
附图说明
图1为示出凹部的埋入方法的一例的工序剖视图
图2为示出立式热处理装置的构成例的纵剖视图
图3为用于说明图2的立式热处理装置的反应管的图
图4为示出激光退火装置的构成例的概略图
图5为示出激光退火处理前后的结果的一例的图
图6为激光退火处理中使温度和扫描速度变化时的接缝的改善效果的说明图
附图标记说明
1 立式热处理装置
34 反应管
40 气体供给单元
41 排气单元
42 加热单元
95 控制单元
100 激光退火装置
具体实施方式
以下，边参照所附的附图，边对本公开的非限定性的示例的实施方式进行说明。所附的全部附图中，对同一或对应的构件或部件，标注同一或对应的附图标记，省略重复的说明。
(凹部的埋入方法)
对一实施方式的凹部的埋入方法进行说明。一实施方式的凹部的埋入方法为如下方法：交替地重复成膜和蚀刻，而将非晶硅膜埋入孔、沟槽等凹部后，进行激光退火处理。非晶硅膜例如可以为无掺杂膜，也可以为掺杂膜。作为掺杂膜的掺杂剂，例如可以举出磷(P)、硼(B)、砷(As)、氧(O)、碳(C)。
图1为示出凹部的埋入方法的一例的工序剖视图。图1的(a)～图1的(e)分别示出凹部的埋入方法的各工序的剖面。
首先，准备具有在表面形成有凹部501A的绝缘膜501的基板(未作图示)(参照图1的(a))。基板例如可以为硅基板等半导体基板。绝缘膜501例如可以为硅氧化膜(SiO2膜)、硅氮化膜(SiN膜)。凹部501A例如可以为沟槽、孔。
接着，进行向基板供给硅原料气体，在凹部501A中成膜为非晶硅膜502的成膜工序(参照图1的(b))。一实施方式中，例如通过化学气相沉积(CVD：Chemical VaporDeposition)法，在加热了基板的状态下，供给硅原料气体，在凹部501A中成膜为非晶硅膜502。非晶硅膜502的膜厚例如可以为在凹部501A的底面501b和侧壁501s成膜为非晶硅膜502、且凹部501A的上部的开口不被非晶硅膜502堵塞的程度。从能形成高度差覆盖性优异、表面粗糙度小的膜的观点出发，硅原料气体优选含卤素的硅气体与氢化硅烷气体的混合气体。氢化硅烷气体的流量优选大于含卤素的硅气体的流量。由此，可以减小源自含卤素的硅气体的卤素所产生的硅膜的蚀刻性，可以以高速成膜为非晶硅膜502。含卤素的硅气体例如可以为SiF4、SiHF3、SiH2F2、SiH3F等含氟的硅气体、SiCl4、SiHCl3、SiH2Cl2(DCS)、SiH3Cl等含氯的硅气体、SiBr4、SiHBr3、SiH2Br2、SiH3Br等含溴的气体。氢化硅烷气体例如可以为SiH4、Si2H6、Si3H8。另外，在供给含卤素的硅气体与氢化硅烷气体的混合气体前，可以供给高级硅烷系气体、氨基硅烷系气体形成晶种层。通过在凹部501A形成晶种层，从而可以降低形成于晶种层上的非晶硅膜502的粗糙度。作为高级硅烷系气体，例如可以举出Si2H6、Si3H8、Si4H10。作为氨基硅烷系气体，例如可以举出DIPAS(二异丙基氨基硅烷)、3DMAS(三(二甲基氨基)硅烷)、BTBAS(双叔丁基氨基硅烷)。
接着，进行如下蚀刻工序：向基板供给含卤素的蚀刻气体，对在凹部501A成膜的非晶硅膜502的一部分进行蚀刻(参照图1的(c))。由此，凹部501A的上部的开口扩大。含卤素的蚀刻气体例如可以为Cl2、HCl、F2、Br2、HBr，也可以为它们的混合气体。
接着，进行如下埋入工序：向基板供给硅原料气体，在凹部501A埋入非晶硅膜502(参照图1的(d))。一实施方式中，例如通过CVD法，在加热了基板的状态下，供给硅原料气体，以凹部501A的开口堵塞的方式，成膜为非晶硅膜502。此时，在埋入了非晶硅膜502的凹部501A内，有时产生气孔(空隙)、接缝(seam)。图1的(d)中，示出在凹部501A内产生接缝503的情况。作为硅原料气体，优选使用氢化硅烷气体而不使用含卤素的硅气体。由此，非晶硅膜502不被源自含卤素的硅气体的卤素所蚀刻，因此，可以在短时间内在凹部501A内埋入非晶硅膜502。
接着，进行如下激光退火工序：对埋入凹部501A内的非晶硅膜502照射激光，从而在不使非晶硅膜502结晶的情况下进行加热(参照图1的(e))。一实施方式中，例如边使激光对凹部501A的照射位置移动，边照射激光。此时，通过激光的照射，调整基板温度、扫描速度(scan speed)等使得非晶硅膜502不结晶。基板温度可以通过变更激光波长、激光功率等而调整。另外，例如也可以边固定激光的照射位置并使凹部501A的位置移动，边照射激光。激光退火工序中，能去除凹部501A内的接缝而不使埋入凹部501A内的非晶硅膜502结晶。需要说明的是，对于能去除凹部501A内的接缝的理由如后述。
如以上中所说明那样，根据一实施方式的凹部的埋入方法，通过对埋入凹部501A内的非晶硅膜502照射激光，从而在不使非晶硅膜502结晶的情况下进行加热。由此，能去除凹部501A内的接缝503而不使埋入凹部501A内的非晶硅膜502结晶。其结果，例如后续工序中对埋入凹部501A内的膜的一部分或全部进行蚀刻的情况下，非晶硅膜502未结晶，因此，容易蚀刻。另一方面，埋入凹部501A内的非晶硅膜502结晶的情况下，蚀刻有时变困难。
需要说明的是，上述例子中，对进行1次成膜工序和蚀刻工序的循环的情况进行了说明，但不限定于此，可以重复多次上述循环。上述循环的次数例如可以根据凹部501A的形状而确定。例如，如凹部501A的开口窄、凹部501A具有樽型的剖面形状、凹部501A为高长宽比等那样，膜对凹部501A内的埋入困难的情况下，优选重复多次上述循环。由此，可以抑制在凹部501A内形成气孔。
另外，上述例子中，对形成非晶硅膜的情况进行了说明，但不限定于此。凹部的埋入方法例如可以为形成非晶锗膜、非晶硅锗膜的情况。非晶锗膜和非晶硅锗膜例如可以为无掺杂膜，也可以为掺杂膜。
形成非晶锗膜的情况下，例如可以使用锗原料气体代替硅原料气体。另外，例如可以使用含卤素的锗气体代替含卤素的硅气体。另外，例如可以使用氢化锗烷气体代替氢化硅烷气体。另外，例如可以使用氨基锗烷系气体代替氨基硅烷系气体。
含卤素的锗气体例如可以为GeF4、GeHF3、GeH2F2、GeH3F等含氟的锗气体、GeCl4、GeHCl3、GeH2Cl2、GeH3Cl等含氯的锗气体、GeBr4、GeHBr3、GeH2Br2、GeH3Br等含溴的气体。氢化锗烷气体例如可以为GeH4、Ge2H6、Ge3H8。氨基锗烷系气体例如可以为DMAG(二甲基氨基锗烷)、DEAG(二乙基氨基锗烷)、BDMAG(双(二甲基氨基)锗烷)、BDEAG(双(二乙基氨基)锗烷)、3DMAG(三(二甲基氨基)锗烷)。
形成非晶硅锗膜的情况下，例如可以使用硅原料气体和锗原料气体代替硅原料气体。另外，例如可以使用含卤素的硅气体和含卤素的锗气体代替含卤素的硅。另外，例如可以使用氢化硅烷气体和氢化锗烷气体代替氢化硅烷气体。另外，例如可以使用氨基硅烷系气体和氨基锗烷系气体代替氨基硅烷系气体。
(成膜装置)
对上述凹部的埋入方法中的能实施成膜工序、蚀刻工序和埋入工序的成膜装置，列举对多张基板同时进行热处理的间歇式的立式热处理装置为例进行说明。但成膜装置不限定于间歇式的装置，例如可以为对每1张基板进行处理的单片式的装置。
图2为示出立式热处理装置的构成例的纵剖视图。图3为用于说明图2的立式热处理装置的反应管的图。
如图2所示那样，立式热处理装置1具有：反应管34、盖体36、晶舟38、气体供给单元40、排气单元41和加热单元42。气体供给单元40、排气单元41和加热单元42分别为供给部、排气部和加热部的一例。
反应管34为用于收纳晶舟38的处理容器。晶舟38为以规定间隔保持多张半导体晶圆(以下称为“晶圆W”)的基板保持具。反应管34具有：下端开放的有顶部的圆筒形状的内管44、和下端开放且覆盖内管44的外侧的有顶部的圆筒形状的外管46。内管44和外管46由石英等耐热性材料形成，以同轴状配置，成为双重管结构。
内管44的顶部44A例如成为平坦。在内管44的一侧，沿其长度方向(上下方向)，形成有用于收纳气体供给管的喷嘴收纳部48。例如如图3所示那样，使内管44的侧壁的一部分向外侧突出，形成凸部50，在凸部50内以喷嘴收纳部48的形式形成。与喷嘴收纳部48对置地在内管44的相反侧的侧壁上，沿其长度方向(上下方向)，形成有宽L1的矩形状的开口52。
开口52为以能使内管44内的气体排气的方式形成的气体排气口。开口52的长度与晶舟38的长度相同、或以比晶舟38的长度还长且沿上下方向分别延伸的方式形成。即，开口52的上端位于延伸至与晶舟38的上端对应的位置以上的高度的位置，开口52的下端位于延伸至与晶舟38的下端对应的位置以下的高度的位置。具体而言，如图2所示那样，晶舟38的上端与开口52的上端之间的高度方向的距离L2为0mm～5mm左右的范围内。另外，晶舟38的下端与开口52的下端之间的高度方向的距离L3为0mm～350mm左右的范围内。
反应管34的下端例如被由不锈钢形成的圆筒形状的歧管54所支撑。在歧管54的上端形成有凸缘部56，在凸缘部56上设置外管46的下端并支撑。使O型环等密封构件58夹设在凸缘部56与外管46的下端之间，使外管46内为气密状态。
在歧管54的上部的内壁设有圆环状的支撑部60，在支撑部60上设置内管44的下端，并将其支撑。在歧管54的下端的开口借助O型环等密封构件62气密地安装有盖体36，使反应管34的下端的开口、即、歧管54的开口气密地堵塞。盖体36例如由不锈钢形成。
借助磁性流体密封部64使旋转轴66贯通在盖体36的中央部而设置。旋转轴66的下部被由晶舟升降机构成的升降单元68的臂68A自由旋转地支撑。
在旋转轴66的上端设有旋转板70，借助石英制的保温台72，在旋转板70上载置用于保持晶圆W的晶舟38。因此，通过使升降单元68升降，使盖体36与晶舟38成为一体而上下移动，能使晶舟38对反应管34内插拔。
气体供给单元40设置于歧管54，向内管44内导入成膜气体、蚀刻气体、吹扫气体等气体。气体供给单元40具有多根(例如3根)石英制的气体供给管76、78、80。各气体供给管76、78、80以在内管44内沿其长度方向设置，且其基端弯曲成L字状并贯通歧管54的方式被支撑。
气体供给管76、78、80如图3所示那样，以在内管44的喷嘴收纳部48内沿圆周方向成为一列的方式进行设置。在各气体供给管76、78、80上，沿其长度方向以规定间隔形成有多个气体孔76A、78A、80A，从各气体孔76A、78A、80A朝水平方向能释放各气体。规定间隔例如以与被晶舟38所支撑的晶圆W的间隔成为相同的方式设定。另外，高度方向的位置以各气体孔76A、78A、80A在上下方向上位于相邻的晶圆W间的中间的方式设定，能有效地向晶圆W间的空间部供给各气体。作为气体的种类，可以使用成膜气体、蚀刻气体、和吹扫气体，可以边对各气体进行流量控制，边根据需要借助各气体供给管76、78、80进行供给。
在歧管54的上部的侧壁、且支撑部60的上方形成有气体出口82，借助内管44与外管46之间的空间部84，能使从开口52排出的内管44内的气体排气。在气体出口82上设有排气单元41。排气单元41具有与气体出口82连接的排气通路86，在排气通路86上依次夹设有压力调整阀88和真空泵90，能对反应管34内抽真空。
在外管46的外周侧，以覆盖外管46的方式设有圆筒形状的加热单元42。加热单元42对收纳于反应管34内的晶圆W进行加热。
立式热处理装置1的整体的动作由作为控制部的控制单元95所控制。控制单元95例如可以为计算机等。另外，进行立式热处理装置1的整体的动作的计算机的程序存储于存储介质96。存储介质96例如可以为软盘、光盘、硬盘、闪存、DVD等。
通过具有上述构成的立式热处理装置1，对将非晶半导体膜埋入形成于晶圆W的表面的凹部的方法的一例进行说明。首先，通过升降单元68，将保持有多张晶圆W的晶舟38搬入反应管34的内部，通过盖体36，使反应管34的下端的开口部气密地堵塞并密闭。接着，通过控制单元95，控制气体供给单元40、排气单元41、加热单元42等的动作使得执行前述埋入工序。由此，可以在凹部内埋入非晶硅膜。
(激光退火装置)
对上述凹部的埋入方法中的能实施激光退火工序的激光退火装置的一例进行说明。图4为示出激光退火装置的构成例的概略图。
如图4所示那样，激光退火装置100具有：激光光源101、激光光学体系102、台103和控制单元104。激光退火装置100中，从激光光源101出射的激光射束L经由激光光学体系102入射至载置于台103的退火对象的晶圆W。以下，对激光退火装置100的各构成具体地进行说明。
激光光源101使激光射束L向激光光学体系102出射。作为激光光源101，例如可以利用纤维激光、固体激光、气体激光。作为激光射束L的波长，例如可以利用0.2μm～10μm的范围。
激光光学体系102使激光光源101出射了的激光射束L照射至载置于台103的晶圆W。激光光学体系102具有：射束扩展器、射束整形器、狭缝、聚光镜、电扫描仪、射束轮廓仪等。射束扩展器扩展入射了的激光射束L的射束直径。射束整形器、狭缝和聚光镜将晶圆W的表面处的射束剖面整形为规定的形状，且使射束剖面的光强度分布均匀化。电扫描仪使入射了的激光射束L扫描(scan)而入射至载置于台103的晶圆W(参照图4中的箭头α)。作为激光射束L的扫描速度，例如可以利用0.1mm/秒～5000mm/秒的范围。射束轮廓仪测定入射至晶圆W的激光射束L的射束直径、射束形状、射束位置、功率、强度曲线等。
台103用于载置晶圆W。台103接受来自控制单元104的控制，使晶圆W沿水平方向移动(参照图4中的箭头β)。作为台103的移动速度，例如可以利用0.1mm/秒～5000mm/秒的范围。
控制单元104用于控制激光光源101、激光光学体系102和台103的动作。控制单元104例如可以为计算机等。另外，进行激光退火装置100的整体的动作的计算机的程序存储于存储介质。存储介质例如可以为软盘、光盘、硬盘、闪存、DVD等。
通过上述激光退火装置100，对在不使形成于晶圆W的表面的凹部的非晶半导体膜结晶的情况下进行加热的方法的一例进行说明。首先，将非晶半导体膜埋入凹部的晶圆W载置于台103。接着，通过控制单元104，控制激光光源101、激光光学体系102和台103的动作使其执行前述加热工序。由此，可以去除凹部内的接缝而不使埋入凹部内的非晶硅膜结晶。
(实施例)
对为了确认基于一实施方式的凹部的埋入方法的效果而进行的实施例进行说明。实施例中，通过上述立式热处理装置1，在凹部内埋入非晶硅膜后，通过上述激光退火装置100，对凹部内的非晶硅膜进行激光退火处理。
图5为示出激光退火处理前后的结果的一例的图。图5的(a)示出进行激光退火处理前的结果，图5的(b)示出进行了激光退火处理后的结果。激光退火处理的条件为以下。
＜激光退火处理的条件＞
激光波长：1070nm
激光功率：43W
扫描速度：5mm/秒
基板的温度：800℃
如图5的(a)所示那样，在进行激光退火处理前，在埋入了非晶硅膜的凹部内产生气孔、接缝。另一方面，如图5的(b)所示那样，在进行了激光退火处理后，在凹部内观察到的接缝消失。推测其是由于，照射了激光的部分的非晶硅膜成为高温而稍膨胀，凹部内的接缝缩小的同时，悬挂键键合而接缝消失。另外，如图5的(b)所示那样，在进行了激光退火处理后，在凹部内观察到的气孔变小。
由以上的结果认为，通过进行激光退火处理，从而能去除接缝、小的气孔(例如间隙低于2nm)而不使非晶硅膜结晶。另外认为，通过进行激光退火处理，从而可以缩小大的气孔(例如间隙为2nm以上)而不使非晶硅膜结晶。
接着，对一实施方式的凹部的埋入方法的激光退火处理中使温度和扫描速度变化时的接缝的改善效果进行了评价。
图6为激光退火处理中使温度和扫描速度变化时的接缝的改善效果的说明图。图6中，横轴上表示退火温度(基板温度)[℃]，纵轴上表示扫描速度[mm/秒]。图6中，虚线的圆符号表示未见接缝的消失时的结果，黑色的圆符号表示可见接缝的消失时的结果，白色的圆符号表示虽然可见接缝的消失但非晶硅膜结晶了时的结果。
如图6所示那样，例如对非晶硅膜进行激光退火处理使得基板温度成为700℃的情况下，通过使扫描速度为0.02～100mm/秒，从而能去除接缝而不使非晶硅膜结晶。另外，例如对非晶硅膜进行激光退火处理使得基板温度成为800℃的情况下，通过使扫描速度为0.7～3000mm/秒，从而能去除凹部内的接缝而不使非晶硅膜结晶。
由以上推定：激光退火处理中，通过根据非晶半导体膜的膜种类而调整基板温度和扫描速度，从而能去除凹部内的接缝而不使非晶半导体膜结晶。
在此公开的实施方式在所有方面为示例，应认为没有限制。上述实施方式可以在不脱离所附的权利要求书和其主旨的情况下，以各种形态省略、置换、变更。

Claims (8)

1.一种凹部的埋入方法，其具备如下工序：对埋入凹部内的非晶半导体膜照射激光，从而在不使所述非晶半导体膜结晶的情况下进行加热。
2.根据权利要求1所述的凹部的埋入方法，其中，具备如下工序：重复在所述凹部内成膜为所述非晶半导体膜的工序、和对所述非晶半导体膜的一部分进行蚀刻的工序，从而在所述凹部内埋入所述非晶半导体膜。
3.根据权利要求2所述的凹部的埋入方法，其中，所述埋入的工序中，以所述凹部的开口堵塞的方式形成所述非晶半导体膜。
4.根据权利要求1至3中任一项所述的凹部的埋入方法，其中，所述加热的工序中，边使所述激光对所述凹部的照射位置移动，边照射所述激光。
5.根据权利要求1至3中任一项所述的凹部的埋入方法，其中，所述加热的工序中，边固定所述激光的照射位置并使所述凹部移动，边照射所述激光。
6.根据权利要求1至5中任一项所述的凹部的埋入方法，其中，埋入了所述非晶半导体膜的所述凹部内形成有接缝。
7.根据权利要求1至6中任一项所述的凹部的埋入方法，其中，所述加热的工序中，根据所述非晶半导体膜的膜种类而调整将所述非晶半导体膜进行加热的温度和所述激光对所述非晶半导体膜的移动速度。
8.根据权利要求1至7中任一项所述的凹部的埋入方法，其中，所述非晶半导体膜为非晶硅膜、非晶硅锗膜、或非晶锗膜。
CN201911127515.7A 2018-11-21 2019-11-18 凹部的埋入方法 Pending CN111211093A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018218602A JP7262210B2 (ja) 2018-11-21 2018-11-21 凹部の埋め込み方法
JP2018-218602 2018-11-21

Publications (1)

Publication Number Publication Date
CN111211093A true CN111211093A (zh) 2020-05-29

Family

ID=70728158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911127515.7A Pending CN111211093A (zh) 2018-11-21 2019-11-18 凹部的埋入方法

Country Status (4)

Country Link
US (1) US11177133B2 (zh)
JP (1) JP7262210B2 (zh)
KR (1) KR102547550B1 (zh)
CN (1) CN111211093A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183357A (ja) * 1998-12-21 2000-06-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
US20030219935A1 (en) * 2002-03-26 2003-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP2008091513A (ja) * 2006-09-29 2008-04-17 Fujifilm Corp レーザアニール方法、半導体膜、半導体装置、及び電気光学装置
JP4678700B1 (ja) * 2009-11-30 2011-04-27 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法
CN103846560A (zh) * 2012-11-29 2014-06-11 三星钻石工业股份有限公司 具有图案的基板的分割方法
US20180096898A1 (en) * 2016-09-30 2018-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275369A (ja) 1992-03-26 1993-10-22 Toshiba Corp 半導体装置の製造方法
TW371776B (en) * 1995-10-15 1999-10-11 Semiconductor Energy Lab Co Ltd Laser irradiation apparatus and method
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JP3801730B2 (ja) * 1997-05-09 2006-07-26 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及びそれを用いた薄膜形成方法
JP2000223549A (ja) * 1999-01-29 2000-08-11 Canon Inc 基板搬送装置、基板搬送方法、基板搬送用ハンド機構、灰化処理装置及び灰化処理方法
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN1348200A (zh) * 2000-09-05 2002-05-08 索尼株式会社 薄膜、半导体薄膜、半导体器件的生产方法
US6816330B2 (en) * 2000-12-22 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for forming a magnetic pattern in a magnetic recording medium, magnetic recording medium magnetic recording device and photomask
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW200541079A (en) * 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
CN101142715B (zh) * 2005-03-15 2012-08-22 株式会社半导体能源研究所 半导体器件以及具有该半导体器件的电子器件
US20060260545A1 (en) * 2005-05-17 2006-11-23 Kartik Ramaswamy Low temperature absorption layer deposition and high speed optical annealing system
JP2007227837A (ja) * 2006-02-27 2007-09-06 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電気光学装置、並びに電子機器
JP5100048B2 (ja) * 2006-07-06 2012-12-19 住友重機械工業株式会社 結晶化半導体膜の製造方法
US20100193792A1 (en) * 2007-07-20 2010-08-05 Toshiaki Miyajima Laminated film manufacturing method, semiconductor device manufacturing method, semiconductor device and display device
US7943414B2 (en) * 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010251523A (ja) * 2009-04-15 2010-11-04 Sumco Corp 部分ｓｏｉウェーハの製造方法
JP5564879B2 (ja) * 2009-10-01 2014-08-06 三菱電機株式会社 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
JP2012015445A (ja) * 2010-07-05 2012-01-19 Japan Steel Works Ltd:The レーザアニール処理装置およびレーザアニール処理方法
US8518808B2 (en) * 2010-09-17 2013-08-27 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in III-nitride compound
JP5641965B2 (ja) * 2011-02-09 2014-12-17 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置
JP2014194962A (ja) * 2013-03-28 2014-10-09 Tokyo Electron Ltd 照射制御方法及び照射制御装置
US9543168B2 (en) * 2015-02-06 2017-01-10 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in semiconductors at thermodynamically non-stable conditions
JP6615658B2 (ja) * 2016-03-16 2019-12-04 株式会社ブイ・テクノロジー マスク及び薄膜トランジスタの製造方法
JP6554438B2 (ja) * 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
JP2018037628A (ja) * 2016-08-31 2018-03-08 国立大学法人島根大学 パターニング方法、薄膜トランジスタ作製方法、および、パターニング装置
US10854457B2 (en) * 2018-05-04 2020-12-01 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Implanted dopant activation for wide bandgap semiconductor electronics

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183357A (ja) * 1998-12-21 2000-06-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
US20030219935A1 (en) * 2002-03-26 2003-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP2008091513A (ja) * 2006-09-29 2008-04-17 Fujifilm Corp レーザアニール方法、半導体膜、半導体装置、及び電気光学装置
JP4678700B1 (ja) * 2009-11-30 2011-04-27 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法
CN103846560A (zh) * 2012-11-29 2014-06-11 三星钻石工业股份有限公司 具有图案的基板的分割方法
US20180096898A1 (en) * 2016-09-30 2018-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
CN107887334A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 半导体集成电路的制造方法

Also Published As

Publication number Publication date
JP7262210B2 (ja) 2023-04-21
KR102547550B1 (ko) 2023-06-26
US20200161135A1 (en) 2020-05-21
JP2020088106A (ja) 2020-06-04
US11177133B2 (en) 2021-11-16
KR20200060261A (ko) 2020-05-29

Similar Documents

Publication Publication Date Title
TWI820036B (zh) 與高選擇性氧化物移除及高溫汙染物移除整合的磊晶系統
TWI687966B (zh) 處理基板的方法及真空處理系統與設備
US8012859B1 (en) Atomic layer deposition of silicon and silicon-containing films
JP6554438B2 (ja) シリコン膜の形成方法および形成装置
KR102300508B1 (ko) 통합 에피택시 및 사전세정 시스템
KR102639767B1 (ko) 폴리실리콘막의 형성 방법 및 성막 장치
JP2013514673A (ja) Ｎｍｏｓエピ層の形成方法
US20220157604A1 (en) Apparatus, systems, and methods of using atomic hydrogen radicals with selective epitaxial deposition
KR102547550B1 (ko) 오목부의 매립 방법
KR102582447B1 (ko) 성막 방법 및 성막 장치
JP7004608B2 (ja) 半導体膜の形成方法及び成膜装置
US20050263073A1 (en) Furnace for heating a wafer and chemical vapor deposition apparatus having the same
CN111748788B (zh) 成膜方法和成膜装置
JP7213726B2 (ja) 成膜方法及び熱処理装置
TW202331789A (zh) 整合式磊晶與預清潔系統
KR20220086484A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JPS59119827A (ja) 半導体装置の製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination