JP3034528B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3034528B2 JP3034528B2 JP63084679A JP8467988A JP3034528B2 JP 3034528 B2 JP3034528 B2 JP 3034528B2 JP 63084679 A JP63084679 A JP 63084679A JP 8467988 A JP8467988 A JP 8467988A JP 3034528 B2 JP3034528 B2 JP 3034528B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- crystal
- single crystal
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、いわゆるSO
I（Si on Insulator）構造を有する半導体装置の製造に
適用して好適なものである。
I（Si on Insulator）構造を有する半導体装置の製造に
適用して好適なものである。
SOI構造は、低浮遊容量である、絶縁分離が容易であ
る等の利点を有するため、このSOI構造により高集積、
高速のデバイスの実現が期待されている。従来、このSO
I構造を形成するための方法としては、絶縁体基板上に
形成されたアモルファスまたは多結晶のシリコン（Si）
膜をレーザービーム、カーボンヒーター、電子ビーム等
を用いて加熱し、これを再結晶化させる方法が知られて
いるが、この方法では未だ完全な単結晶Si膜が得られて
いないのが実情である。
る等の利点を有するため、このSOI構造により高集積、
高速のデバイスの実現が期待されている。従来、このSO
I構造を形成するための方法としては、絶縁体基板上に
形成されたアモルファスまたは多結晶のシリコン（Si）
膜をレーザービーム、カーボンヒーター、電子ビーム等
を用いて加熱し、これを再結晶化させる方法が知られて
いるが、この方法では未だ完全な単結晶Si膜が得られて
いないのが実情である。
最近、単結晶Si基板と絶縁体基板とを1000℃程度の高
温熱処理により貼り合わせ、この単結晶Si基板を研削に
より薄膜化することによって、単結晶Si膜によるSOI構
造を形成する試みがなされている（例えば、IEEE CIRCU
ITS AND DEVICES MAGAZINE,JULY 1987,pp.20−26）。
温熱処理により貼り合わせ、この単結晶Si基板を研削に
より薄膜化することによって、単結晶Si膜によるSOI構
造を形成する試みがなされている（例えば、IEEE CIRCU
ITS AND DEVICES MAGAZINE,JULY 1987,pp.20−26）。
しかしながら、上記従来技術においては、単結晶Si基
板と絶縁体基板とを貼り合わせるために上述のように高
温の熱処理が必要であるため、絶縁体基板には必然的に
耐熱性が要求される。その結果、耐熱性の低いガラス基
板や樹脂基板を絶縁体基板として用いることは困難であ
った。
板と絶縁体基板とを貼り合わせるために上述のように高
温の熱処理が必要であるため、絶縁体基板には必然的に
耐熱性が要求される。その結果、耐熱性の低いガラス基
板や樹脂基板を絶縁体基板として用いることは困難であ
った。
本発明が解決しようとする課題は、ガラス基板や樹脂
基板のような耐熱性の低い基板を用いて単結晶半導体膜
を有する半導体装置を製造することができる半導体装置
の製造方法を提供することである。
基板のような耐熱性の低い基板を用いて単結晶半導体膜
を有する半導体装置を製造することができる半導体装置
の製造方法を提供することである。
本発明は、単結晶半導体基板（４）の一主面と保持基
板（１）の一主面とを400℃以下の温度で硬化する接着
剤（２）により接着する工程と、単結晶半導体基板
（４）の一主面と保持基板（１）の一主面とを接着した
後、単結晶半導体基板（４）を薄膜化することにより単
結晶半導体膜（４）を形成する工程と、単結晶半導体膜
（４）に400℃以下の温度でレーザービームの照射を利
用して不純物をドーピングすることにより不純物拡散層
（６、７、８、９）を形成する工程とを有することを特
徴とする。
板（１）の一主面とを400℃以下の温度で硬化する接着
剤（２）により接着する工程と、単結晶半導体基板
（４）の一主面と保持基板（１）の一主面とを接着した
後、単結晶半導体基板（４）を薄膜化することにより単
結晶半導体膜（４）を形成する工程と、単結晶半導体膜
（４）に400℃以下の温度でレーザービームの照射を利
用して不純物をドーピングすることにより不純物拡散層
（６、７、８、９）を形成する工程とを有することを特
徴とする。
もう一つの本発明は、半導体基板（19、21）上に単結
晶半導体膜（20）を形成する工程と、半導体基板（19、
21）上の単結晶半導体膜（20）の一主面と保持基板
（１）の一主面とを400℃以下の温度で硬化する接着剤
（２）により接着する工程と、単結晶半導体膜（20）の
一主面と保持基板（１）の一主面とを接着した後、半導
体基板（19、21）を除去する工程と、半導体基板（19、
21）を除去した後、単結晶半導体膜（20）に400℃以下
の温度でレーザービームの照射を利用して不純物をドー
ピングすることにより不純物拡散層（６、７、８、９）
を形成する工程とを有することを特徴とする。
晶半導体膜（20）を形成する工程と、半導体基板（19、
21）上の単結晶半導体膜（20）の一主面と保持基板
（１）の一主面とを400℃以下の温度で硬化する接着剤
（２）により接着する工程と、単結晶半導体膜（20）の
一主面と保持基板（１）の一主面とを接着した後、半導
体基板（19、21）を除去する工程と、半導体基板（19、
21）を除去した後、単結晶半導体膜（20）に400℃以下
の温度でレーザービームの照射を利用して不純物をドー
ピングすることにより不純物拡散層（６、７、８、９）
を形成する工程とを有することを特徴とする。
上記手段によれば、400℃以下の低温の単結晶半導体
膜を接着することができ、かつ、単結晶半導体膜に400
℃以下の温度でレーザービームの照射を利用して不純物
をドーピングすることにより不純物拡散層を形成するの
で、この基板としてガラス基板や樹脂基板のような耐熱
性の低い基板を用いることができる。また、単結晶半導
体膜を用いて半導体装置を構成することができる。
膜を接着することができ、かつ、単結晶半導体膜に400
℃以下の温度でレーザービームの照射を利用して不純物
をドーピングすることにより不純物拡散層を形成するの
で、この基板としてガラス基板や樹脂基板のような耐熱
性の低い基板を用いることができる。また、単結晶半導
体膜を用いて半導体装置を構成することができる。
以下、本発明の実施例について図面を参照しながら説
明する。
明する。
第１図は後述する各実施例により製造される半導体装
置の一例を示す。第１図に示すように、この半導体装置
においては、軟化温度が例えば500〜600℃程度の透明な
ガラス基板１上に接着剤２により例えばSiO2膜のような
絶縁膜３及び単結晶Si膜4a、4bが接着されている。これ
らの単結晶Si膜4a、4bの膜厚は例えば500〜10000Å程度
である、なお、上記絶縁膜３は単結晶Si膜4a、4b同士を
分離するためのものであるが、通常は接着剤２自身が絶
縁性を有するので、この絶縁膜３は省略することが可能
である。
置の一例を示す。第１図に示すように、この半導体装置
においては、軟化温度が例えば500〜600℃程度の透明な
ガラス基板１上に接着剤２により例えばSiO2膜のような
絶縁膜３及び単結晶Si膜4a、4bが接着されている。これ
らの単結晶Si膜4a、4bの膜厚は例えば500〜10000Å程度
である、なお、上記絶縁膜３は単結晶Si膜4a、4b同士を
分離するためのものであるが、通常は接着剤２自身が絶
縁性を有するので、この絶縁膜３は省略することが可能
である。
上記接着剤２としては、400℃以下の温度で硬化する
接着剤が用いられる。具体的には、例えばポリエステル
系やエポキシアクリレート系の紫外線硬化型の接着剤、
ウレタン系、エポキシ系、ポリエステル系等の二液混合
型の接着剤、例えば200℃程度以下の温度で硬化するエ
ポキシ系の加熱硬化型の接着剤、例えばシアノアクリレ
ートモノマーのような水分で硬化する瞬間接着剤、アル
ミナ（Al2O3）やシリカ（SiO2）の微粒子を溶剤に溶か
してペースト状にしたものである無機接着剤（例えば10
0℃で１時間の乾燥により硬化する）等を用いることが
できる。
接着剤が用いられる。具体的には、例えばポリエステル
系やエポキシアクリレート系の紫外線硬化型の接着剤、
ウレタン系、エポキシ系、ポリエステル系等の二液混合
型の接着剤、例えば200℃程度以下の温度で硬化するエ
ポキシ系の加熱硬化型の接着剤、例えばシアノアクリレ
ートモノマーのような水分で硬化する瞬間接着剤、アル
ミナ（Al2O3）やシリカ（SiO2）の微粒子を溶剤に溶か
してペースト状にしたものである無機接着剤（例えば10
0℃で１時間の乾燥により硬化する）等を用いることが
できる。
上記単結晶Si膜4a、4b上には例えばSiO2膜のようなゲ
ート絶縁膜５及び例えばアルミニウム（Al）のような金
属から成るゲート電極G1、G2が形成されている。また、
上記単結晶Si膜4a中には、上記ゲート電極G1に対して自
己整合的に例えばn+型のソース領域６及びドレイン領域
７が形成されている。同様に、上記単結晶Si膜4b中に
は、上記ゲート電極G2に対して自己整合的に例えばn+型
のソース領域８及びドレイン領域９が形成されている。
さらに、符号10は例えばSiO2膜のようなパッシベーショ
ン膜を示す。このパッシベーション膜10にはコンタクト
ホール10a〜10dが形成されている。そして、このコンタ
クトホール10aを通じて上記ソース領域６に電極11が、
コンタクトホール10bを通じて上記ドレイン領域７に電
極12が、コンタクトホール10cを通じて上記ソース領域
８に電極13が、コンタクトホール10dを通じて上記ドレ
イン領域９に電極14がそれぞれ形成されている。これら
の電極11〜14は例えばAlのような金属から成る。
ート絶縁膜５及び例えばアルミニウム（Al）のような金
属から成るゲート電極G1、G2が形成されている。また、
上記単結晶Si膜4a中には、上記ゲート電極G1に対して自
己整合的に例えばn+型のソース領域６及びドレイン領域
７が形成されている。同様に、上記単結晶Si膜4b中に
は、上記ゲート電極G2に対して自己整合的に例えばn+型
のソース領域８及びドレイン領域９が形成されている。
さらに、符号10は例えばSiO2膜のようなパッシベーショ
ン膜を示す。このパッシベーション膜10にはコンタクト
ホール10a〜10dが形成されている。そして、このコンタ
クトホール10aを通じて上記ソース領域６に電極11が、
コンタクトホール10bを通じて上記ドレイン領域７に電
極12が、コンタクトホール10cを通じて上記ソース領域
８に電極13が、コンタクトホール10dを通じて上記ドレ
イン領域９に電極14がそれぞれ形成されている。これら
の電極11〜14は例えばAlのような金属から成る。
上記ゲート電極G1、ソース領域６及びドレイン領域７
によりｎチャネルMOSFETQ1が構成され、ゲート電極G2、
ソース領域８及びドレイン領域９によりｎチャネルMOSF
ETQ2が構成される。
によりｎチャネルMOSFETQ1が構成され、ゲート電極G2、
ソース領域８及びドレイン領域９によりｎチャネルMOSF
ETQ2が構成される。
次に、請求項１に係る発明の一実施例について説明す
る。なお、ここでは接着剤２として紫外線硬化型の接着
剤を用いる。
る。なお、ここでは接着剤２として紫外線硬化型の接着
剤を用いる。
第２図Ａに示すように、まず単結晶Si基板４の表面に
例えば熱酸化により例えばSiO2膜のような絶縁膜３を形
成する。
例えば熱酸化により例えばSiO2膜のような絶縁膜３を形
成する。
次に第２図Ｂに示すように、ガラス基板１上にあらか
じめ接着剤２を塗布しておき、上記単結晶Si基板４の絶
縁膜３側をこの接着剤２に貼り付ける。この後、ガラス
基板１側から例えばキセノン（Xe）ランプを光源として
用いて例えば波長400nm以下の紫外線（図示せず）を上
記接着剤２に照射する、これによって、この接着剤２が
硬化し、上記ガラス基板１と上記単結晶Si基板４とが次
に述べる研削による薄膜化が可能な程度に強固に貼り合
わされる。
じめ接着剤２を塗布しておき、上記単結晶Si基板４の絶
縁膜３側をこの接着剤２に貼り付ける。この後、ガラス
基板１側から例えばキセノン（Xe）ランプを光源として
用いて例えば波長400nm以下の紫外線（図示せず）を上
記接着剤２に照射する、これによって、この接着剤２が
硬化し、上記ガラス基板１と上記単結晶Si基板４とが次
に述べる研削による薄膜化が可能な程度に強固に貼り合
わされる。
次に、上記単結晶Si基板４を研削することにより、第
２図Ｃに示すように薄膜化する。この研削は、大部分は
機械的研削であるラッピングにより行い、最後に機械的
作用及び化学的作用を併用したポリッシングにより行
う。この場合、ラッピングにより生じる損傷の深さが約
２μｍ程度であることを考慮して、厚さ２μｍ程度まで
はラッピングを行い、その後ポリッシングを行う。
２図Ｃに示すように薄膜化する。この研削は、大部分は
機械的研削であるラッピングにより行い、最後に機械的
作用及び化学的作用を併用したポリッシングにより行
う。この場合、ラッピングにより生じる損傷の深さが約
２μｍ程度であることを考慮して、厚さ２μｍ程度まで
はラッピングを行い、その後ポリッシングを行う。
次に第２図Ｄに示すように、上述のようにして薄膜化
された単結晶Si基板４をエッチングにより所定形状にパ
ターンニングして島状の単結晶Si膜4a、4bを形成する。
された単結晶Si基板４をエッチングにより所定形状にパ
ターンニングして島状の単結晶Si膜4a、4bを形成する。
次に第２図Ｅに示すように、例えばプラズマCVD法や
光CVD法により全面にゲート絶縁膜５を形成した後、こ
の絶縁膜５上に例えばスパッタ法や蒸着法により例えば
Al膜15を形成する。これらのゲート絶縁膜５及びAl膜15
の形成はいずれも400℃以下の低温で行う。なお、この
ゲート絶縁膜５は、第２図Ｃに示すように単結晶Si基板
４を薄膜化した後、例えば酸素（O2）ガスを含む雰囲気
のような酸化性雰囲気中で例えばXeClエキシマーレーザ
ーによるパルスレーザービーム（波長308nm）をこの薄
膜化された単結晶Si基板４の表面に照射して加熱するこ
とによっても形成することが可能である。
光CVD法により全面にゲート絶縁膜５を形成した後、こ
の絶縁膜５上に例えばスパッタ法や蒸着法により例えば
Al膜15を形成する。これらのゲート絶縁膜５及びAl膜15
の形成はいずれも400℃以下の低温で行う。なお、この
ゲート絶縁膜５は、第２図Ｃに示すように単結晶Si基板
４を薄膜化した後、例えば酸素（O2）ガスを含む雰囲気
のような酸化性雰囲気中で例えばXeClエキシマーレーザ
ーによるパルスレーザービーム（波長308nm）をこの薄
膜化された単結晶Si基板４の表面に照射して加熱するこ
とによっても形成することが可能である。
次に、上記Al膜15及び絶縁膜５をエッチングにより所
定形状にパターンニングして、第２図Ｆに示すようにゲ
ート電極G1、G2を形成する。
定形状にパターンニングして、第２図Ｆに示すようにゲ
ート電極G1、G2を形成する。
次に第２図Ｇに示すように、例えばフォスフィン（PH
3）を反応ガスとして用いたプラズマCVD法により400℃
以下の低温で全面に例えば膜厚100Å程度のリン（Ｐ）
膜16を形成する。この後、例えば、室温でパルスレーザ
ービーム17を全面に照射する。このパルスレーザービー
ム17としては例えばXeClエキシマーレーザーによるパル
スレーザービームを用いることができ、そのパルス幅は
例えば20ns、照射エネルギー密度は例えば0.5J/cm2程度
である。このパルスレーザービーム17の照射により上記
単結晶Si膜4a、4bが瞬間的に加熱され、その結果上記Ｐ
膜16が直接接しているこれらの単結晶Si膜4a、4b中にＰ
が上記ゲート電極G1、G2に対して自己整合的にドーピン
グされる。これによって、ゲート電極G1に対して自己整
合的にソース領域６及びドレイン領域７が、ゲート電極
G2に対して自己整合的にソース領域８及びドレイン領域
９が形成される。この場合、このパルスレーザービーム
17の照射により加熱されるのは単結晶Si膜4a、4bだけで
あり、下層の接着剤２及びガラス基板１は加熱されな
い。なお、これらのソース領域６、８及びドレイン領域
７、９は、ゲート電極G1、G2をマスクとして単結晶Si膜
4a、4b中にｎ型不純物をイオン注入した後にレーザーア
ニールを行うことによっても形成することができる。
3）を反応ガスとして用いたプラズマCVD法により400℃
以下の低温で全面に例えば膜厚100Å程度のリン（Ｐ）
膜16を形成する。この後、例えば、室温でパルスレーザ
ービーム17を全面に照射する。このパルスレーザービー
ム17としては例えばXeClエキシマーレーザーによるパル
スレーザービームを用いることができ、そのパルス幅は
例えば20ns、照射エネルギー密度は例えば0.5J/cm2程度
である。このパルスレーザービーム17の照射により上記
単結晶Si膜4a、4bが瞬間的に加熱され、その結果上記Ｐ
膜16が直接接しているこれらの単結晶Si膜4a、4b中にＰ
が上記ゲート電極G1、G2に対して自己整合的にドーピン
グされる。これによって、ゲート電極G1に対して自己整
合的にソース領域６及びドレイン領域７が、ゲート電極
G2に対して自己整合的にソース領域８及びドレイン領域
９が形成される。この場合、このパルスレーザービーム
17の照射により加熱されるのは単結晶Si膜4a、4bだけで
あり、下層の接着剤２及びガラス基板１は加熱されな
い。なお、これらのソース領域６、８及びドレイン領域
７、９は、ゲート電極G1、G2をマスクとして単結晶Si膜
4a、4b中にｎ型不純物をイオン注入した後にレーザーア
ニールを行うことによっても形成することができる。
次に第１図に示すように、例えばプラズマCVD法や光C
VD法により400℃以下の低温で全面にパッシベーション
膜10を形成した後、このパッシベーション膜10の所定部
分をエッチング除去してコンタクトホール10a〜10dを形
成する。この後、全面に例えばAl膜を形成した後、この
Al膜をエッチングによりパターンニングして電極11〜14
を形成し、目的とする半導体装置を完成させる。
VD法により400℃以下の低温で全面にパッシベーション
膜10を形成した後、このパッシベーション膜10の所定部
分をエッチング除去してコンタクトホール10a〜10dを形
成する。この後、全面に例えばAl膜を形成した後、この
Al膜をエッチングによりパターンニングして電極11〜14
を形成し、目的とする半導体装置を完成させる。
本実施例によれば、上述のようにガラス基板１と単結
晶Si膜4a、4bとが400℃以下の温度で硬化する接着剤２
により接着されているので、これらのガラス基板１及び
単結晶Si膜4a、4bをこの400℃以下の低温で強固に貼り
合わせることができる。また、ゲート絶縁膜５、パッシ
ベーション膜10、Al膜15等の各種の膜の形成や不純物ド
ーピング等も400℃以下の低温で行っているので、本実
施例による半導体装置は400℃以下の低温プロセスで製
造することができる。しかも、キャリア（電子）の移動
度が高い等の優れた性質を有する単結晶Si膜4a、4bによ
りｎチャネルMOSFETQ1、Q2を構成しているので、高性能
の半導体装置を得ることができる。これによって、耐熱
性は低いが安価なガラス基板１を用いてSOI構造を有す
る高性能の半導体装置を安価に得ることができる。
晶Si膜4a、4bとが400℃以下の温度で硬化する接着剤２
により接着されているので、これらのガラス基板１及び
単結晶Si膜4a、4bをこの400℃以下の低温で強固に貼り
合わせることができる。また、ゲート絶縁膜５、パッシ
ベーション膜10、Al膜15等の各種の膜の形成や不純物ド
ーピング等も400℃以下の低温で行っているので、本実
施例による半導体装置は400℃以下の低温プロセスで製
造することができる。しかも、キャリア（電子）の移動
度が高い等の優れた性質を有する単結晶Si膜4a、4bによ
りｎチャネルMOSFETQ1、Q2を構成しているので、高性能
の半導体装置を得ることができる。これによって、耐熱
性は低いが安価なガラス基板１を用いてSOI構造を有す
る高性能の半導体装置を安価に得ることができる。
本実施例による半導体装置は、例えばアクティブ・マ
トリクス型の液晶ディスプレイへの応用が可能である。
また、本実施例による低温プロセスを複数回繰り返すこ
とにより、三次元デバイスを容易に製造することが可能
である。すなわち、まず上述の実施例と同様にして一層
目の素子を形成した後、この一層目の素子に接着剤によ
り再び単結晶Si基板を接着する。次に、この単結晶Si基
板を薄膜化した後、この薄膜化により形成された単結晶
Si膜を用いて二層目の素子を形成する。この場合、一層
目の素子は高温にさらされることはないから、二層目の
素子を形成する際に一層目の素子の劣化等が生じること
はない。素子を三層以上積層する場合には、同様な方法
を繰り返せばよい。
トリクス型の液晶ディスプレイへの応用が可能である。
また、本実施例による低温プロセスを複数回繰り返すこ
とにより、三次元デバイスを容易に製造することが可能
である。すなわち、まず上述の実施例と同様にして一層
目の素子を形成した後、この一層目の素子に接着剤によ
り再び単結晶Si基板を接着する。次に、この単結晶Si基
板を薄膜化した後、この薄膜化により形成された単結晶
Si膜を用いて二層目の素子を形成する。この場合、一層
目の素子は高温にさらされることはないから、二層目の
素子を形成する際に一層目の素子の劣化等が生じること
はない。素子を三層以上積層する場合には、同様な方法
を繰り返せばよい。
次に、請求項２に係る発明の一実施例について説明す
る。
る。
この実施例によれば、第３図Ａに示すように、まず例
えばゲルマニウム（Ge）基板19上に例えば膜厚1000Å以
下の薄い単結晶Si膜20をヘテロエピタキシャル成長させ
る。次に第３図Ｂに示すように、この単結晶Si膜20が形
成されたGe基板19を接着剤２によりガラス基板１と貼り
合わせる。次に、このGe基板19をエッチング除去して、
第３図Ｃに示すように、単結晶Si膜20が接着剤２により
ガラス基板１と貼り合わされた構造を形成する。この
後、この単結晶Si膜20をパターンニングすることにより
島状化する。その後のプロセスは先に述べた実施例と同
様である。
えばゲルマニウム（Ge）基板19上に例えば膜厚1000Å以
下の薄い単結晶Si膜20をヘテロエピタキシャル成長させ
る。次に第３図Ｂに示すように、この単結晶Si膜20が形
成されたGe基板19を接着剤２によりガラス基板１と貼り
合わせる。次に、このGe基板19をエッチング除去して、
第３図Ｃに示すように、単結晶Si膜20が接着剤２により
ガラス基板１と貼り合わされた構造を形成する。この
後、この単結晶Si膜20をパターンニングすることにより
島状化する。その後のプロセスは先に述べた実施例と同
様である。
次に、請求項２に係る発明の他の実施例について説明
する。
する。
この実施例によれば、第４図Ａに示すように、例えば
抵抗率0.001Ωcm程度の低抵抗のｎ型単結晶Si基板21上
にノンドープの薄い単結晶Si膜20をエピタキシャル成長
させる。次に第４図Ｂに示すように、この単結晶Si膜20
が形成されたｎ型単結晶Si基板21を接着剤２によりガラ
ス基板１と貼り合わせる。次に、例えば塩素（Cl2）ガ
スを反応ガスとして用いたプラズマエッチングまたはCl
2ガス中での紫外線照射によるエッチングにより上記ｎ
型単結晶Si基板21を選択的にエッチング除去する。この
後、上記単結晶Si膜20をパターンニングすることにより
島状化する。その後のプロセスは先に述べた実施例と同
様である。
抵抗率0.001Ωcm程度の低抵抗のｎ型単結晶Si基板21上
にノンドープの薄い単結晶Si膜20をエピタキシャル成長
させる。次に第４図Ｂに示すように、この単結晶Si膜20
が形成されたｎ型単結晶Si基板21を接着剤２によりガラ
ス基板１と貼り合わせる。次に、例えば塩素（Cl2）ガ
スを反応ガスとして用いたプラズマエッチングまたはCl
2ガス中での紫外線照射によるエッチングにより上記ｎ
型単結晶Si基板21を選択的にエッチング除去する。この
後、上記単結晶Si膜20をパターンニングすることにより
島状化する。その後のプロセスは先に述べた実施例と同
様である。
以上、本発明の実施例について具体的に説明したが、
本発明は、上述の実施例に限定されるものではなく、本
発明の技術的思想に基づく各種の変形が可能である。
本発明は、上述の実施例に限定されるものではなく、本
発明の技術的思想に基づく各種の変形が可能である。
例えば、ガラス基板１の代わりに例えばポリメタクリ
ル酸メチル（PMMA）やポリカーボネートのような樹脂材
料の基板を用いることが可能であり、基板の選択の自由
度は高い。ガラス基板１の代わりに放熱性に優れた金属
基板を用いることにより、素子から発生する熱の拡散を
効率的に行うことが可能であるので、素子の高集積化が
可能である。また、単結晶Si膜4a、4bの代わりにガリウ
ムヒ素（GaAs）等の化合物半導体の単結晶膜を用いるこ
とも可能である。さらに、パルスレーザービーム17とし
ては、例えばXeFエキシマレーザーによるパルスレーザ
ービーム（波長351nm）を用いることも可能である。
ル酸メチル（PMMA）やポリカーボネートのような樹脂材
料の基板を用いることが可能であり、基板の選択の自由
度は高い。ガラス基板１の代わりに放熱性に優れた金属
基板を用いることにより、素子から発生する熱の拡散を
効率的に行うことが可能であるので、素子の高集積化が
可能である。また、単結晶Si膜4a、4bの代わりにガリウ
ムヒ素（GaAs）等の化合物半導体の単結晶膜を用いるこ
とも可能である。さらに、パルスレーザービーム17とし
ては、例えばXeFエキシマレーザーによるパルスレーザ
ービーム（波長351nm）を用いることも可能である。
以上説明したように、本発明によれば、400℃以下の
低温で単結晶半導体膜を基板に接着することができ、か
つ、単結晶半導体膜に400℃以下の温度でレーザービー
ムの照射を利用して不純物をドーピングすることにより
不純物拡散層を形成するので、この基板としてガラス基
板や樹脂基板のような耐熱性の低い基板を用いることが
できる。また、単結晶半導体膜を用いて半導体装置を構
成することができるので、高性能の半導体装置を得るこ
とができる。これによって、耐熱性の低い基板を用いて
高性能の半導体装置を得ることができる。
低温で単結晶半導体膜を基板に接着することができ、か
つ、単結晶半導体膜に400℃以下の温度でレーザービー
ムの照射を利用して不純物をドーピングすることにより
不純物拡散層を形成するので、この基板としてガラス基
板や樹脂基板のような耐熱性の低い基板を用いることが
できる。また、単結晶半導体膜を用いて半導体装置を構
成することができるので、高性能の半導体装置を得るこ
とができる。これによって、耐熱性の低い基板を用いて
高性能の半導体装置を得ることができる。
第１図は本発明の各実施例により製造される半導体装置
の一例を示す断面図、第２図Ａ〜第２図Ｇは請求項１に
係る発明の一実施例を工程順に示す断面図、第３図Ａ〜
第３図Ｃは請求項２に係る発明の一実施例を工程順に示
す断面図、第４図Ａ〜第４図Ｃは請求項２に係る発明の
他の実施例を工程順に示す断面図である。 図面における主要な符号の説明 1:ガラス基板、2:接着剤、4:単結晶Si基板、4a、4b:単
結晶Si膜、G1、G2:ゲート電極、６、8:ソース領域、
７、9:ドレイン領域、17:パルスレーザービーム、18a、
18b、18c:SiC層、19:Ge基板、Q1、Q2:nチャネルMOSFE
T。
の一例を示す断面図、第２図Ａ〜第２図Ｇは請求項１に
係る発明の一実施例を工程順に示す断面図、第３図Ａ〜
第３図Ｃは請求項２に係る発明の一実施例を工程順に示
す断面図、第４図Ａ〜第４図Ｃは請求項２に係る発明の
他の実施例を工程順に示す断面図である。 図面における主要な符号の説明 1:ガラス基板、2:接着剤、4:単結晶Si基板、4a、4b:単
結晶Si膜、G1、G2:ゲート電極、６、8:ソース領域、
７、9:ドレイン領域、17:パルスレーザービーム、18a、
18b、18c:SiC層、19:Ge基板、Q1、Q2:nチャネルMOSFE
T。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 碓井 節夫 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭50−81295（ＪＰ，Ａ) 特開 昭57−59349（ＪＰ，Ａ) 特開 昭52−112290（ＪＰ，Ａ) 特開 昭61−295625（ＪＰ，Ａ)
Claims (2)
- 【請求項１】単結晶半導体基板の一主面と保持基板の一
主面とを400℃以下の温度で硬化する接着剤により接着
する工程と、上記単結晶半導体基板の上記一主面と上記
保持基板の上記一主面とを接着した後、上記単結晶半導
体基板を薄膜化することにより単結晶半導体膜を形成す
る工程と、上記単結晶半導体膜に400℃以下の温度でレ
ーザービームの照射を利用して不純物をドーピングする
ことにより不純物拡散層を形成する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板上の単結晶半導体膜を形成する
工程と、上記半導体基板上の上記単結晶半導体膜の一主
面と保持基板の一主面とを400℃以下の温度で硬化する
接着剤により接着する工程と、上記単結晶半導体膜の上
記一主面と上記保持基板の上記一主面とを接着した後、
上記半導体基板を除去する工程と、上記半導体基板を除
去した後、上記単結晶半導体膜に400℃以下の温度でレ
ーザービームの照射を利用して不純物をドーピングする
ことにより不純物拡散層を形成する工程とを有すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084679A JP3034528B2 (ja) | 1988-04-06 | 1988-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084679A JP3034528B2 (ja) | 1988-04-06 | 1988-04-06 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10481495A Division JP2679676B2 (ja) | 1995-04-05 | 1995-04-05 | Ｓｏｉ基板の製造方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01256146A JPH01256146A (ja) | 1989-10-12 |
| JP3034528B2 true JP3034528B2 (ja) | 2000-04-17 |
Family
ID=13837380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63084679A Expired - Fee Related JP3034528B2 (ja) | 1988-04-06 | 1988-04-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3034528B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834327A (en) | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
| JP4387258B2 (ja) * | 2004-07-06 | 2009-12-16 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081295A (ja) * | 1973-11-16 | 1975-07-01 | ||
| JPS52112290A (en) * | 1976-03-17 | 1977-09-20 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5759349A (en) * | 1980-09-29 | 1982-04-09 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1988
- 1988-04-06 JP JP63084679A patent/JP3034528B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01256146A (ja) | 1989-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003282885A (ja) | 半導体装置およびその製造方法 | |
| TW501286B (en) | Polysilicon thin film solar cell substrate | |
| JPH10223495A (ja) | 柔軟な構造を有する半導体装置とその製造方法 | |
| JP3034528B2 (ja) | 半導体装置の製造方法 | |
| JPS622531A (ja) | 半導体装置の製造方法 | |
| JPS62132311A (ja) | 導電体膜の再結晶化方法 | |
| JP2679676B2 (ja) | Ｓｏｉ基板の製造方法および半導体装置の製造方法 | |
| JP2560765B2 (ja) | 大面積半導体基板の製造方法 | |
| JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPS6390859A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH08148692A (ja) | 薄膜半導体装置の製造方法 | |
| JP5231772B2 (ja) | 透過型液晶表示素子基板の製造方法 | |
| US7071042B1 (en) | Method of fabricating silicon integrated circuit on glass | |
| JP3143967B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0846237A (ja) | シリコン発光ダイオード | |
| JP3465772B2 (ja) | 半導体装置の製造方法 | |
| JPH0345530B2 (ja) | ||
| JPS62119974A (ja) | 薄膜トランジスタの製造方法 | |
| JP3143510B2 (ja) | 光学素子及びその作製方法 | |
| JP2003174151A (ja) | 半導体薄膜、薄膜半導体装置、及びそれらの製造方法 | |
| JP3413710B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62203364A (ja) | 半導体装置の製造方法 | |
| JP2005012003A (ja) | 結晶質半導体膜およびその製造方法 | |
| JP2857480B2 (ja) | 半導体膜の製造方法 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |