CN108957884B - 阵列基板、液晶面板和阵列基板制作方法 - Google Patents
阵列基板、液晶面板和阵列基板制作方法 Download PDFInfo
- Publication number
- CN108957884B CN108957884B CN201810810912.3A CN201810810912A CN108957884B CN 108957884 B CN108957884 B CN 108957884B CN 201810810912 A CN201810810912 A CN 201810810912A CN 108957884 B CN108957884 B CN 108957884B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- array substrate
- storage capacitor
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 64
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 196
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 238000003860 storage Methods 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 26
- 239000004020 conductor Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 2
- 229920001621 AMOLED Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请涉及液晶面板领域的阵列基板,阵列基板上的每一个像素单元中均包括存储电容区,所述存储电容区内包括沿第一方向层叠设置且相互绝缘的第一金属层、第二金属层、第三金属层和第四金属层,其中所述第一金属层与所述第三金属层通过沿所述第一方向延伸的第一过孔连通,所述第二金属层与所述第四金属层通过沿所述第一方向延伸的第二过孔连通,所述第一金属层为遮光材料制成,所述第四金属层为透光材料制成。本申请利用四层金属来形成像素单元内的存储电容,在单位面积内增大了存储电容,有利于减少像素单元面积,制备高PPI的显示面板。本申请还涉及上述阵列基板形成的液晶面板,以及所述阵列基板的制作方法。
Description
技术领域
本申请涉及液晶面板领域,尤其涉及一种阵列基板,以及包含此阵列基板的液晶面板和移动终端。
背景技术
AMOLED显示技术,具有色域广、自发光、轻薄、响应速度快等优势,高PPI显示面板,画面会更加细腻和真实。降低单个显示像素的面积,对于获得高PPI的显示面板(尤其是Bottom Emission的COA显示方案)具有十分巨大的意义。
在AMOLED像素驱动电路中,通常会使用1至2个电容,作为显示数据信号的存储电容。具体的,在当前的工艺中,多使用阵列基板的M1、M2构成的平板电容,或者M0、M1和M2构成的“三明治”结构电容作为存储电容。存储电容的大小直接决定了像素单元对信号的存储能力,并且在整个像素驱动电路中,存储电容的面积占相当大的比例;在保证存储电容大小不变的前提下,降低存储电容的面积,有利于减少像素面积,制备高PPI的显示面板。
另一方面,在AMOLED中,通常使用高功函数的ITO层作为阳极,ITO是一种电阻率低的透明导电材料,可以作为电容的电极。
发明内容
本申请提出一种由ITO、M2、M1和M0(Light Sheild层)构成的三层电容结构,有利进一步降低存储电容面积,减小像素区域面积,制备高PPI的显示面板。具体包括如下技术方案:
一种阵列基板,其每一个像素单元中均包括存储电容区,所述存储电容区内包括沿第一方向层叠设置且相互绝缘的第一金属层、第二金属层、第三金属层和第四金属层,所述第一金属层位于所述像素单元的基板与所述第二金属层之间,所述第一金属层、所述第二金属层、所述第三金属层和所述第四金属层中任意两者在所述第一方向上的投影均包含重叠区域,所述第一金属层为遮光材料制成,所述第四金属层为透光材料制成,所述第一金属层与所述第三金属层通过沿所述第一方向延伸的第一过孔连通,所述第二金属层与所述第四金属层通过沿所述第一方向延伸的第二过孔连通,所述第一过孔与所述第二金属层绝缘,所述第二过孔与所述第三金属层绝缘。
其中,所述像素单元还包括TFT区,在所述TFT区内也包括沿所述第一方向重叠设置且相互绝缘的遮光层、栅极、源/漏极和公共电极,其中所述遮光层与所述第一金属层设置于同一层上,所述栅极与所述第二金属层设置于同一层上,所述源/漏极与所述第三金属层设置于同一层上,所述公共电极与所述第四金属层设置于同一层上。
其中,所述第一金属层和所述第二金属层之间设有介电层,所述第二金属层和所述第三金属层之间设有绝缘层,所述第三金属层和所述第四金属层之间设有平坦层,所述第一过孔同时穿过所述绝缘层和所述介电层,所述第二过孔同时穿过所述平坦层和所述绝缘层。
其中,所述第一过孔内的材料与所述第三金属层的材料相同。
其中,所述第二过孔内的材料与所述第四金属层的材料相同。
其中,在所述第一金属层与所述基板之间设有缓冲层。
其中,所述第四金属层远离所述第三金属层的一侧还设有像素定义层和光阻隔垫,所述像素定义层位于所述第四金属层与所述光阻隔垫之间。
本申请还涉及一种液晶面板,包括彩膜基板和上述阵列基板,以及填充于所述彩膜基板和所述阵列基板之间的液晶分子。
本申请同样涉及上述阵列基板的制作方法,包括如下步骤:
在所述基板上依次制作第一金属层、介电层、第二金属层和绝缘层,其中所述第一金属层和所述第二金属层在所述TFT区内分别形成遮光层、栅极;
在所述存储电容区内对所述介电层和所述绝缘层同时进行图案化以形成第一过孔;
在所述第一过孔内填充导电材料,在所述绝缘层上依次制备第三金属层和平坦层,其中所述第三金属层在所述TFT区内形成源/漏极;
在所述存储电容区内对所述绝缘层和所述平坦层同时进行图案化以形成第二过孔;
在所述第二过孔内填充导电材料,在所述平坦层上制备第四金属层,所述第四金属层在所述TFT区内形成公共电极。
其中,所述第一过孔内填充的导电材料与制备所述第三金属层的材料相同,所述第二过孔内填充的导电材料与制备所述第四金属层的材料相同。
本申请所述阵列基板,在每一个像素单元中的存储电容区内,将沿第一方向层叠设置且相互绝缘的所述第一金属、所述第二金属层、所述第三金属层和所述第四金属层,通过沿所述第一方向延伸的所述第一过孔和所述第二过孔分别连通,其中所述第一金属层与所述第三金属层连通,所述第二金属层与所述第四金属层连通。而所述第一金属层、所述第二金属层、所述第三金属层和所述第四金属层中任意两者在所述第一方向上的投影均包含重叠区域,由此形成了四层结构组成的存储电容。相对于现有技术中两层或者三层金属结构形成的存储电容,本申请所述阵列基板的像素单元,在其存储电容区内的电容容量更大,可以相应的减小像素单元的面积占比,进而提高所述阵列基板内的像素单元密度,提高显示面板的像素单元密度(PPI)。
附图说明
图1是本申请阵列基板的层结构示意图;
图2是本申请阵列基板另一实施例的层结构示意图;
图3是本申请液晶面板的层结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例,都属于本申请保护的范围。
本申请所述阵列基板100内阵列状排布有多个像素单元200。请参阅图1,单个所述像素单元200的截面上,均包括有TFT区210和存储电容区220。可以理解的,所述TFT区210用于实现所述像素单元200的开关以及数据交互功能,所述存储电容区220用于为所述像素单元200在显示过程中提供电容补偿。在所述存储电容区220内,沿第一方向001层叠设置有第一金属层101、第二金属层102、第三金属层103和第四金属层104。所述第一金属层101、所述第二金属层102、所述第三金属层103和所述第四金属层104之间相互绝缘设置,所述像素单元200还包括有基板211,所述第一金属层101位于所述基板211与所述第二金属层102之间。在所述第一方向001上,所述第一金属层101、所述第二金属层102、所述第三金属层103和所述第四金属层104中任意两者的投影均包含重叠区域111。进一步的,所述第一金属层101与所述第三金属层103通过沿所述第一方向001延伸的第一过孔105连通,所述第二金属层102与所述第四金属层104通过沿所述第一方向001延伸的第二过孔106连通。可以理解的,所述第一过孔105在连通所述第一金属层101和所述第三金属层103时,需要穿过所述第二金属层102所处的层面,此时设置所述第一过孔105不与所述第二金属层102接触,即所述第一过孔105在穿过所述第二金属层102所处的层面时,所述第一过孔105与所述第二金属层102之间间隔有绝缘材料,使得所述第二金属层102与所述第一过孔105之间绝缘。同样的,所述第二过孔106在穿过所述第三金属层103连通所述第二金属层102和所述第四金属层104时,也与所述第三金属层103之间绝缘设置。此时,所述第一金属层101、所述第一过孔105和所述第三金属层103之间形成电连接的通路,所述第二金属层102、所述第二过孔106和所述第四金属层104之间也形成电连接的通路。当所述第一金属层101和所述第二金属层102均通电后,在所述第一金属层101和所述第二金属层102之间形成第一电容C1、所述第二金属层102和所述第三金属层103之间形成第二电容C2、以及所述第三金属层103和所述第四金属层104之间形成第三电容C3,三个电容呈并联结构,即本申请所述阵列基板100每一个所述像素单元200内,均通过四层金属交错层叠形成了三个并联的电容结构。其电容总量C=C1+C2+C3。
可以理解的,这样的设置方式增大了所述存储电容区220内的存储电容大小。由此,在所述像素单元200需要的存储电容总量不变的情况下,可以借此结构缩小所述存储电容区220的面积,进而缩减单个所述像素单元200在所述阵列基板100内的面积占比。相应的,所述阵列基板100因为采用本申请技术方案形成的存储电容后,在获得更小的所述像素单元200面积占比情况下,其可容纳的像素单元200个数得以增加,进而提高所述阵列基板100的像素密度(PPI)。
需要提出的是,所述第一金属层101需要采用遮光材料制备,所述第四金属层104需要采用透光材料制备。这样的设置方式是对应所述TFT区210内的结构来进行的。具体的,请继续参见图1,在所述TFT区210内,沿所述第一方向001同样重叠设置有相互绝缘的遮光层10、栅极20、源/漏极30和公共电极40。相应的,为了减少所述阵列基板的制程,所述遮光层10制备时同时制备所述第一金属层101,也即所述遮光层10与位于所述存储电容区220内的所述第一金属层101设置于同一层上。同理,所述栅极20与所述第二金属层102设置于同一层上,所述源/漏极30与所述第三金属层103设置于同一层上,所述公共电极40与所述第四金属层104设置于同一层上。
一种实施例,所述第一金属层101和所述第二金属层102之间设有介电层50,也即所述遮光层10和所述栅极20之间设有所述介电层50以实现绝缘。所述第二金属层102和所述第三金属层103之间设有绝缘层60,即所述栅极20与所述源/漏极30之间设有绝缘层60。所述第三金属层103和所述第四金属层104之间设有平坦层70,即所述源/漏极30与所述公共电极40之间设有所述平坦层70。可以理解的,所述第一过孔105同时穿过所述绝缘层60和所述介电层50,所述第二过孔106同时穿过所述平坦层70和所述绝缘层60。
为了进一步优化制程,对所述第一过孔105和所述第二过孔106内填充导电材料的步骤,可以分别在所述第三金属层103和所述第四金属层104的制备过程中完成。即所述第一过孔105内的填充材料与所述第三金属层103的材料相同且同时完成制备,所述第二过孔106内的材料与所述第四金属层104的材料相同且同时完成制备。
一种实施例见图2,在所述第一金属层101与所述基板211之间设有缓冲层80。所述缓冲层80用于隔阻所述阵列基板100中各结构层所受到的冲击。另一方面,所述第四金属层104远离所述第三金属层103的一侧还设有像素定义层90和光阻隔垫91。其中所述像素定义层90位于所述第四金属层104与所述光阻隔垫91之间。所述像素定义层90用于定义所述像素单元200,所述光阻隔垫91用于为液晶分子提供收容空间。
图3为本申请涉及的液晶面板500,包括彩膜基板300和本申请所述阵列基板100,以及填充于所述彩膜基板300和所述阵列基板100之间的液晶分子400。本申请所述液晶面板500因为采用了所述阵列基板100,而获得了其中每一个所述像素单元200更小的存储电容面积占比,进而得以设置更大的所述像素单元200密度,提高所述液晶面板500的PPI。
本申请所涉及的阵列基板100的制作方法,所述阵列基板100的每一个像素单元200内均包括有TFT区210和存储电容区220。包括如下步骤:
在所述基板211上依次制作第一金属层101、介电层50、第二金属层102和绝缘层60,其中通过图案化将所述第一金属层101在所述TFT区210内形成所述像素单元200的遮光层10,同样通过图案化将所述第二金属层102在所述TFT区210内形成所述像素单元200的栅极;
在所述存储电容区220内对所述介电层50和所述绝缘层60同时进行图案化刻蚀,以形成第一过孔105。所述第一过孔105需要与所述第一金属层101搭接,同时所述第一过孔105与所述第二金属层102之间绝缘;
在所述第一过孔105内填充导电材料,并在所述绝缘层60上依次制备第三金属层103和平坦层70。通过图案化使得所述第三金属层103在所述TFT区210内形成源/漏极30;
在所述存储电容区220内对所述绝缘层60和所述平坦层70同时进行图案化刻蚀,以形成第二过孔106。所述第二过孔106需要与所述第二金属层102搭接,同时所述第二过孔106与所述第三金属层103之间绝缘;
在所述第二过孔106内填充导电材料,并在所述平坦层70上制备第四金属层104,所述第四金属层104在所述TFT区210内形成公共电极40。
可以理解的,本申请所述阵列基板100的制作方法,通过所述第一过孔105将所述第一金属层101和所述第三金属层103连通,并通过所述第二过孔106将所述第二金属层102和所述第四金属层104连通,在所述像素单元200的所述存储电容区220内,形成三个电容并联的结构,使得单个所述像素单元200内的存储电容增大,进而在存储电容总量不变的情况下,缩减了所述存储电容区220的面积占比,进而减小了单个所述像素单元200的占比,从而在所述阵列基板100内得以布置更多的所述像素单元200,提高像素密度(PPI)。
一种实施例,为了优化制程,所述第一过孔105内填充的导电材料与制备所述第三金属层103的材料相同,即在制备所述第三金属层103的同时用所述第三金属层103的材料完成对所述第一过孔105的填充。同样的,在制备所述第四金属层104的同时用所述第四金属层104的材料完成对所述第二过孔106的填充。
以上所述的实施方式,并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等,均应包含在该技术方案的保护范围之内。
Claims (9)
1.一种阵列基板,其特征在于,所述阵列基板的每一个像素单元中均包括存储电容区,所述存储电容区内包括沿第一方向层叠设置且相互绝缘的第一金属层、第二金属层、第三金属层和第四金属层,所述第一金属层位于所述像素单元的基板与所述第二金属层之间,所述第一金属层、所述第二金属层、所述第三金属层和所述第四金属层中任意两者在所述第一方向上的投影均包含重叠区域,所述第一金属层为遮光材料制成,所述第四金属层为透光材料制成,所述第一金属层与所述第三金属层通过沿所述第一方向延伸的第一过孔连通,所述第二金属层与所述第四金属层通过沿所述第一方向延伸的第二过孔连通,所述第一过孔与所述第二金属层绝缘,所述第二过孔与所述第三金属层绝缘,所述像素单元还包括有TFT区,在所述TFT区内也包括沿所述第一方向重叠设置且相互绝缘的遮光层、栅极、源/漏极和公共电极,其中所述遮光层与所述第一金属层设置于同一层上,所述栅极与所述第二金属层设置于同一层上,所述源/漏极与所述第三金属层设置于同一层上,所述公共电极与所述第四金属层设置于同一层上,且所述公共电极与所述第四金属层连通。
2.如权利要求1所述阵列基板,其特征在于,所述第一金属层和所述第二金属层之间设有介电层,所述第二金属层和所述第三金属层之间设有绝缘层,所述第三金属层和所述第四金属层之间设有平坦层,所述第一过孔同时穿过所述绝缘层和所述介电层,所述第二过孔同时穿过所述平坦层和所述绝缘层。
3.如权利要求2所述阵列基板,其特征在于,所述第一过孔内的材料与所述第三金属层的材料相同。
4.如权利要求3所述阵列基板,其特征在于,所述第二过孔内的材料与所述第四金属层的材料相同。
5.如权利要求1所述阵列基板,其特征在于,在所述第一金属层与所述基板之间设有缓冲层。
6.如权利要求1所述阵列基板,其特征在于,所述第四金属层远离所述第三金属层的一侧还设有像素定义层和光阻隔垫,所述像素定义层位于所述第四金属层与所述光阻隔垫之间。
7.一种液晶面板,其特征在于,包括彩膜基板和如权利要求1~6中任意一种所述阵列基板,以及填充于所述彩膜基板和所述阵列基板之间的液晶分子。
8.一种阵列基板的制作方法,其特征在于,所述阵列基板的每一个像素单元中均包括TFT区和存储电容区,所述阵列基板的制作方法包括:
在基板上依次制作第一金属层、介电层、第二金属层和绝缘层,其中所述第一金属层和所述第二金属层在所述TFT区内分别形成遮光层、栅极;
在所述存储电容区内对所述介电层和所述绝缘层同时进行图案化以形成第一过孔;
在所述第一过孔内填充导电材料,在所述绝缘层上依次制备第三金属层和平坦层,其中所述第三金属层在所述TFT区内形成源/漏极;
在所述存储电容区内对所述绝缘层和所述平坦层同时进行图案化以形成第二过孔;
在所述第二过孔内填充导电材料,在所述平坦层上制备第四金属层,所述第四金属层在所述TFT区内形成公共电极,并与所述存储电容区的所述第四金属层连通。
9.如权利要求8所述阵列基板的制作方法,其特征在于,所述第一过孔内填充的导电材料与制备所述第三金属层的材料相同,所述第二过孔内填充的导电材料与制备所述第四金属层的材料相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810810912.3A CN108957884B (zh) | 2018-07-23 | 2018-07-23 | 阵列基板、液晶面板和阵列基板制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810810912.3A CN108957884B (zh) | 2018-07-23 | 2018-07-23 | 阵列基板、液晶面板和阵列基板制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108957884A CN108957884A (zh) | 2018-12-07 |
CN108957884B true CN108957884B (zh) | 2021-07-27 |
Family
ID=64464271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810810912.3A Active CN108957884B (zh) | 2018-07-23 | 2018-07-23 | 阵列基板、液晶面板和阵列基板制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108957884B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109713017B (zh) | 2019-01-14 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
CN110164870A (zh) * | 2019-05-14 | 2019-08-23 | 深圳市华星光电半导体显示技术有限公司 | 含电容背板构造 |
CN111261644B (zh) * | 2020-03-10 | 2023-05-02 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
CN111682047A (zh) * | 2020-06-12 | 2020-09-18 | 福建华佳彩有限公司 | 一种补偿电容结构及其容值的提升方法 |
CN112117311A (zh) * | 2020-09-03 | 2020-12-22 | 深圳市华星光电半导体显示技术有限公司 | Oled面板的制作方法、oled面板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107316873A (zh) * | 2017-07-19 | 2017-11-03 | 武汉天马微电子有限公司 | 一种阵列基板及显示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2616160B2 (ja) * | 1990-06-25 | 1997-06-04 | 日本電気株式会社 | 薄膜電界効果型トランジスタ素子アレイ |
TWI392946B (zh) * | 2009-12-18 | 2013-04-11 | Au Optronics Corp | 畫素結構 |
KR102050401B1 (ko) * | 2012-11-20 | 2019-11-29 | 엘지디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
CN103293790B (zh) * | 2013-05-27 | 2016-01-06 | 京东方科技集团股份有限公司 | 像素单元及其制备方法、阵列基板、显示装置 |
CN203311138U (zh) * | 2013-05-27 | 2013-11-27 | 京东方科技集团股份有限公司 | 像素单元、阵列基板及显示装置 |
CN104064688B (zh) * | 2014-07-11 | 2016-09-21 | 深圳市华星光电技术有限公司 | 具有存储电容的tft基板的制作方法及该tft基板 |
CN104483771B (zh) * | 2014-10-28 | 2018-02-06 | 上海中航光电子有限公司 | 一种tft阵列基板、显示面板及显示装置 |
CN104576656A (zh) * | 2014-12-23 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
CN104635392A (zh) * | 2015-01-22 | 2015-05-20 | 上海天马微电子有限公司 | 一种阵列基板、阵列基板的制造方法、显示面板 |
CN104795428A (zh) * | 2015-04-10 | 2015-07-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法以及显示装置 |
CN106200167B (zh) * | 2016-08-25 | 2019-06-11 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示器 |
CN108020971A (zh) * | 2017-12-22 | 2018-05-11 | 武汉华星光电技术有限公司 | 阵列基板、液晶面板以及液晶显示装置 |
-
2018
- 2018-07-23 CN CN201810810912.3A patent/CN108957884B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107316873A (zh) * | 2017-07-19 | 2017-11-03 | 武汉天马微电子有限公司 | 一种阵列基板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108957884A (zh) | 2018-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108957884B (zh) | 阵列基板、液晶面板和阵列基板制作方法 | |
CN111210732B (zh) | 显示面板和显示装置 | |
CN103885223B (zh) | 一种触控显示面板、触控显示装置 | |
US10871696B2 (en) | Electrochromic device | |
CN103995616B (zh) | 内嵌式触控面板及显示装置 | |
CN106972033B (zh) | 阵列基板及其制造方法、显示面板和显示装置 | |
CN109904199B (zh) | 触控显示面板及其制作方法、显示装置 | |
CN104090434A (zh) | 阵列基板及显示装置 | |
CN104076551B (zh) | 一种彩膜基板及其制备方法、显示面板、显示装置 | |
CN105117069B (zh) | 一种阵列基板、触控显示面板及触控显示装置 | |
CN111540771A (zh) | Oled阵列基板、显示面板及显示装置 | |
CN104570371A (zh) | 一种3d显示装置 | |
CN108873552B (zh) | 一种电子纸显示基板、显示面板及显示装置 | |
CN108762561B (zh) | 触控显示面板及其制造方法、驱动方法、触控显示装置 | |
CN105093742A (zh) | 阵列基板、液晶显示面板以及液晶显示器 | |
CN110568655B (zh) | 一种显示面板及显示装置 | |
US20240029629A1 (en) | Display panel and mobile terminal | |
CN213401209U (zh) | 显示面板及显示装置 | |
CN111063255B (zh) | 显示面板及显示装置 | |
US11475693B2 (en) | Display module and display device | |
CN102541315A (zh) | 触控显示面板 | |
CN102314029A (zh) | 液晶显示面板及其制造方法 | |
CN112286393B (zh) | 一种显示装置及电子设备 | |
CN115347001A (zh) | 阵列基板及显示面板 | |
CN103426390A (zh) | 显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |