JP2002341385A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JP2002341385A JP2002341385A JP2001401280A JP2001401280A JP2002341385A JP 2002341385 A JP2002341385 A JP 2002341385A JP 2001401280 A JP2001401280 A JP 2001401280A JP 2001401280 A JP2001401280 A JP 2001401280A JP 2002341385 A JP2002341385 A JP 2002341385A
- Authority
- JP
- Japan
- Prior art keywords
- drain electrode
- electrode
- liquid crystal
- crystal display
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は、画素電極に電気的信号を印加する
ドレイン電極の面積を減らして開口率を高めた液晶表示
装置及びその製造方法を提供する。 【解決手段】 本発明の液晶表示装置は、薄膜トランジ
スタのドレイン電極と前記画素領域の画素電極が電気的
に連結される部位のコンタクトホールが前記ドレイン電
極の所定部位と前記画素領域の所定部位にわたって形成
されることを特徴とする。
ドレイン電極の面積を減らして開口率を高めた液晶表示
装置及びその製造方法を提供する。 【解決手段】 本発明の液晶表示装置は、薄膜トランジ
スタのドレイン電極と前記画素領域の画素電極が電気的
に連結される部位のコンタクトホールが前記ドレイン電
極の所定部位と前記画素領域の所定部位にわたって形成
されることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
するもので、特に、開口率を向上させるための液晶表示
装置の薄膜トランジスタ及びその製造方法に関する。
するもので、特に、開口率を向上させるための液晶表示
装置の薄膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】一般に、ノートブックモニターのＴＦＴ
−ＬＣＤモジュールの消費電力のうち、バックライトが
占める割合は６０％以上である。かかる電力消費を低減
するためには開口率を高めるべきである。開口率（Ａｐ
ｅｒｔｕｒｅ Ｒａｔｉｏ）とは全体ディスプレイ面積
に対するアクティブコントラスト生成面積の割合を意味
するもので、実際光透過に与える有効透過領域である。
−ＬＣＤモジュールの消費電力のうち、バックライトが
占める割合は６０％以上である。かかる電力消費を低減
するためには開口率を高めるべきである。開口率（Ａｐ
ｅｒｔｕｒｅ Ｒａｔｉｏ）とは全体ディスプレイ面積
に対するアクティブコントラスト生成面積の割合を意味
するもので、実際光透過に与える有効透過領域である。
【０００３】かかる開口率に影響が及ぶ要素としては、
ゲート配線とデータ配線の厚さ、画素電極とデータ配線
又はゲート配線との間隔、ブラックマトリックス層と画
素電極の重畳間隔、格納キャパシタンス及び薄膜トラン
ジスタの面積などがある。従って、高開口率の実現のた
めには、前記要素などの大きさを減らすべきであり、次
のような事項が考慮されるべきである。即ち、前記デー
タ配線についてはデータ配線の断線（ｏｐｅｎ）及びマ
スク整列誤差を考慮すべきであり、前記ゲート配線につ
いてはゲート配線の線幅にもとづく配線抵抗による信号
遅延を考慮すべきである。また、前記画素電極とデータ
ラインの間隔についてはマスク整列誤差、両電極のショ
ット(ｓｈｏｒｔ)、そして液晶の転傾（ｄｉｓｉｎｃｌ
ｉｎａｔｉｏｎ）を考慮すべきであり、前記画素電極と
ゲート配線の間隔についてはマスク整列誤差及び寄生容
量を考慮すべきであり、前記ブラックマトリックス層と
画素電極の重畳間隔についてはブラックマトリックス層
のエッチング損失、合着余裕、画素電極の整列誤差など
を考慮すべきであり、格納キャパシタンスについてはし
きい電圧を考慮し、薄膜トランジスタ面積については充
電率を考慮すべきである。
ゲート配線とデータ配線の厚さ、画素電極とデータ配線
又はゲート配線との間隔、ブラックマトリックス層と画
素電極の重畳間隔、格納キャパシタンス及び薄膜トラン
ジスタの面積などがある。従って、高開口率の実現のた
めには、前記要素などの大きさを減らすべきであり、次
のような事項が考慮されるべきである。即ち、前記デー
タ配線についてはデータ配線の断線（ｏｐｅｎ）及びマ
スク整列誤差を考慮すべきであり、前記ゲート配線につ
いてはゲート配線の線幅にもとづく配線抵抗による信号
遅延を考慮すべきである。また、前記画素電極とデータ
ラインの間隔についてはマスク整列誤差、両電極のショ
ット(ｓｈｏｒｔ)、そして液晶の転傾（ｄｉｓｉｎｃｌ
ｉｎａｔｉｏｎ）を考慮すべきであり、前記画素電極と
ゲート配線の間隔についてはマスク整列誤差及び寄生容
量を考慮すべきであり、前記ブラックマトリックス層と
画素電極の重畳間隔についてはブラックマトリックス層
のエッチング損失、合着余裕、画素電極の整列誤差など
を考慮すべきであり、格納キャパシタンスについてはし
きい電圧を考慮し、薄膜トランジスタ面積については充
電率を考慮すべきである。
【０００４】前記のような開口率の関連事項以外に、画
素電極と電気的に連結されているドレイン電極の面積も
開口率を高めるために考慮できる。前記ドレイン電極の
面積が小さくなると、ドレイン電極を覆う上板のブラッ
クマトリックスの面積を減らすことになって開口率が高
めるからである。
素電極と電気的に連結されているドレイン電極の面積も
開口率を高めるために考慮できる。前記ドレイン電極の
面積が小さくなると、ドレイン電極を覆う上板のブラッ
クマトリックスの面積を減らすことになって開口率が高
めるからである。
【０００５】以下、添付図面を参照のうえ、従来技術に
対する液晶表示装置の構造に対して説明する。図１は従
来技術による液晶表示装置の単位画素の構造平面図であ
り、図２は図１のI―I’線上の断面構造図である。即
ち、図１に示すように、一定間隔を隔てて一方向に複数
のゲートライン１１２が配列され、マトリックス形態の
画素領域を定義するために前記ゲートライン１１２に垂
直な方向に複数のデータライン１１１が配列される。ま
た、前記ゲートライン１１２とデータライン１１１が交
差する部位にソース電極１０６、ドレイン電極１０７及
び図２のゲート電極１０２からなる薄膜トランジスタが
形成されており、各画素領域には画素電極１０９が形成
される。即ち、前記薄膜トランジスタのソース電極１０
６は前記データライン１１１に連結され、前記薄膜トラ
ンジスタのゲート電極１０２は前記ゲートライン１１２
に連結されており、前記画素電極１０９は前記薄膜トラ
ンジスタのドレイン電極１０７に電気的に連結されてい
る。この時、前記薄膜トランジスタのドレイン電極１０
７は前記画素電極１０９の所定領域まで延長され、前記
ドレイン電極１０７上に形成されたコンタクトホール１
１０を介して画素電極１０９に連結される。
対する液晶表示装置の構造に対して説明する。図１は従
来技術による液晶表示装置の単位画素の構造平面図であ
り、図２は図１のI―I’線上の断面構造図である。即
ち、図１に示すように、一定間隔を隔てて一方向に複数
のゲートライン１１２が配列され、マトリックス形態の
画素領域を定義するために前記ゲートライン１１２に垂
直な方向に複数のデータライン１１１が配列される。ま
た、前記ゲートライン１１２とデータライン１１１が交
差する部位にソース電極１０６、ドレイン電極１０７及
び図２のゲート電極１０２からなる薄膜トランジスタが
形成されており、各画素領域には画素電極１０９が形成
される。即ち、前記薄膜トランジスタのソース電極１０
６は前記データライン１１１に連結され、前記薄膜トラ
ンジスタのゲート電極１０２は前記ゲートライン１１２
に連結されており、前記画素電極１０９は前記薄膜トラ
ンジスタのドレイン電極１０７に電気的に連結されてい
る。この時、前記薄膜トランジスタのドレイン電極１０
７は前記画素電極１０９の所定領域まで延長され、前記
ドレイン電極１０７上に形成されたコンタクトホール１
１０を介して画素電極１０９に連結される。
【０００６】このような構成を有する液晶表示装置にお
ける薄膜トランジスタと画素電極の断面構造について説
明する。即ち、図２にに示すように、下部絶縁基板１０
１上に薄膜トランジスタのゲート電極１０２を含むゲー
トライン１１２が形成され、前記ゲート電極１０２及び
ゲートラインを含む基板全面にゲート絶縁膜１０３が積
層される。又、前記ゲート絶縁膜１０３上のデータライ
ン形成領域及び薄膜トランジスタが形成される領域に半
導体層１０４が形成され、前記半導体層１０４上に導電
性金属からなる薄膜トランジスタのソース電極１０６を
備えているデータライン１１１及び前記ソース電極１０
６に対向する部分に薄膜トランジスタのドレイン電極１
０７が形成される。また、前記半導体層と前記ソース電
極及びドレイン電極の間にオミックコンタクト層１０５
が形成され、前記ソース／ドレイン電極１０６、１０７
を含む基板全面に、前記ドレイン電極１０７上側にコン
タクトホール１１０を有するようにして、シリコン窒化
物（ＳｉＮｘ）材質の保護膜１０８が形成されている。
前記保護膜上の画素領域に、前記コンタクトホールを介
して前記ドレイン電極１０７に電気的に連結されるよう
にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの
画素電極１０９が形成されている。
ける薄膜トランジスタと画素電極の断面構造について説
明する。即ち、図２にに示すように、下部絶縁基板１０
１上に薄膜トランジスタのゲート電極１０２を含むゲー
トライン１１２が形成され、前記ゲート電極１０２及び
ゲートラインを含む基板全面にゲート絶縁膜１０３が積
層される。又、前記ゲート絶縁膜１０３上のデータライ
ン形成領域及び薄膜トランジスタが形成される領域に半
導体層１０４が形成され、前記半導体層１０４上に導電
性金属からなる薄膜トランジスタのソース電極１０６を
備えているデータライン１１１及び前記ソース電極１０
６に対向する部分に薄膜トランジスタのドレイン電極１
０７が形成される。また、前記半導体層と前記ソース電
極及びドレイン電極の間にオミックコンタクト層１０５
が形成され、前記ソース／ドレイン電極１０６、１０７
を含む基板全面に、前記ドレイン電極１０７上側にコン
タクトホール１１０を有するようにして、シリコン窒化
物（ＳｉＮｘ）材質の保護膜１０８が形成されている。
前記保護膜上の画素領域に、前記コンタクトホールを介
して前記ドレイン電極１０７に電気的に連結されるよう
にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの
画素電極１０９が形成されている。
【０００７】また、図示してはいないが、上部絶縁基板
の前記画素領域を除外した部分には、光が透過されない
ようにするために前記薄膜トランジスタ、ゲートライン
及びデータラインに対応する部分にブラックマトリック
ス層が形成され、前記画素領域に当たる上部絶縁基板に
はカラーフィルタ層が形成される。
の前記画素領域を除外した部分には、光が透過されない
ようにするために前記薄膜トランジスタ、ゲートライン
及びデータラインに対応する部分にブラックマトリック
ス層が形成され、前記画素領域に当たる上部絶縁基板に
はカラーフィルタ層が形成される。
【０００８】しかしながら、前記従来の液晶表示装置は
次のような問題があった。即ち、画素電極と電気的に連
結されている薄膜トランジスタのドレイン電極が画素領
域に突出された形状に形成されているので、下板の薄膜
トランジスタに光が透過することを防止するために上板
に形成されるブラックマトリックス層の面積を増加すべ
きである。従って、前記ブラックマトリックス層の面積
が増加されるので相対的に液晶表示装置の開口率が減少
する。
次のような問題があった。即ち、画素電極と電気的に連
結されている薄膜トランジスタのドレイン電極が画素領
域に突出された形状に形成されているので、下板の薄膜
トランジスタに光が透過することを防止するために上板
に形成されるブラックマトリックス層の面積を増加すべ
きである。従って、前記ブラックマトリックス層の面積
が増加されるので相対的に液晶表示装置の開口率が減少
する。
【０００９】
【発明が解決しようとする課題】本発明は、上記従来技
術の問題点を解決するためのもので、前記ドレイン電極
の形状を変化させてドレイン電極が画素電極に延長され
ないようにして、液晶表示装置の開口率の向上を図るこ
とができる液晶表示装置及びその製造方法を提供するの
にその目的がある。
術の問題点を解決するためのもので、前記ドレイン電極
の形状を変化させてドレイン電極が画素電極に延長され
ないようにして、液晶表示装置の開口率の向上を図るこ
とができる液晶表示装置及びその製造方法を提供するの
にその目的がある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
の本発明の液晶表示装置は、画素領域を定義するために
複数のゲートライン及びデータラインが交差配列され、
各交差領域に薄膜トランジスタが形成されている液晶表
示装置であって、前記薄膜トランジスタのドレイン電極
と前記画素領域の画素電極とが電気的に連結される部位
のコンタクトホールが、前記ドレイン電極の所定部位と
前記画素領域の所定部位にわたって形成されることを特
徴とする。
の本発明の液晶表示装置は、画素領域を定義するために
複数のゲートライン及びデータラインが交差配列され、
各交差領域に薄膜トランジスタが形成されている液晶表
示装置であって、前記薄膜トランジスタのドレイン電極
と前記画素領域の画素電極とが電気的に連結される部位
のコンタクトホールが、前記ドレイン電極の所定部位と
前記画素領域の所定部位にわたって形成されることを特
徴とする。
【００１１】また、画素領域を定義するために基板上に
交差配列されるゲートライン及びデータラインと、ゲー
ト電極、ソース／ドレイン電極を備えて前記ゲートライ
ンとデータラインとが交差される部分に形成される薄膜
トランジスタと、前記ドレイン電極と画素領域にわたっ
て形成されるコンタクトホールと、前記コンタクトホー
ルを介してドレイン電極に連結されるように画素領域に
形成される画素電極と、からなることを特徴とする。
交差配列されるゲートライン及びデータラインと、ゲー
ト電極、ソース／ドレイン電極を備えて前記ゲートライ
ンとデータラインとが交差される部分に形成される薄膜
トランジスタと、前記ドレイン電極と画素領域にわたっ
て形成されるコンタクトホールと、前記コンタクトホー
ルを介してドレイン電極に連結されるように画素領域に
形成される画素電極と、からなることを特徴とする。
【００１２】また、前記コンタクトホールは前記ドレイ
ン電極の角部分と前記ドレイン電極の角部分に隣接した
画素領域にわたって形成されることが望ましい。
ン電極の角部分と前記ドレイン電極の角部分に隣接した
画素領域にわたって形成されることが望ましい。
【００１３】前記薄膜トランジスタは、基板上に形成さ
れるゲート電極と、前記ゲート電極を含む基板全面に形
成されるゲート絶縁膜と、前記ゲート電極上側のゲート
絶縁膜上に形成される半導体層と、前記半導体層の両側
に形成されるソース／ドレイン電極と、前記ソース／ド
レイン電極を含む基板の全面に形成される保護膜と、か
らなることが望ましい。
れるゲート電極と、前記ゲート電極を含む基板全面に形
成されるゲート絶縁膜と、前記ゲート電極上側のゲート
絶縁膜上に形成される半導体層と、前記半導体層の両側
に形成されるソース／ドレイン電極と、前記ソース／ド
レイン電極を含む基板の全面に形成される保護膜と、か
らなることが望ましい。
【００１４】また、前記目的を達成するための本発明に
よる液晶表示装置の製造方法は、縁基板上にゲート電
極、ソース／ドレイン電極を備えた薄膜トランジスタを
形成する工程と；前記薄膜トランジスタを含む基板全面
に保護膜を形成する工程と；前記ドレイン電極の所定部
位と前記ドレイン電極に隣接した画素領域にわたってコ
ンタクトホールを形成する工程と；前記コンタクトホー
ルを介してドレイン電極に連結されるように画素領域内
に画素電極を形成する工程と、からなることを特徴とす
る。
よる液晶表示装置の製造方法は、縁基板上にゲート電
極、ソース／ドレイン電極を備えた薄膜トランジスタを
形成する工程と；前記薄膜トランジスタを含む基板全面
に保護膜を形成する工程と；前記ドレイン電極の所定部
位と前記ドレイン電極に隣接した画素領域にわたってコ
ンタクトホールを形成する工程と；前記コンタクトホー
ルを介してドレイン電極に連結されるように画素領域内
に画素電極を形成する工程と、からなることを特徴とす
る。
【００１５】また、前記コンタクトホールは、前記ドレ
イン電極の角部分と前記ドレイン電極の角部分に隣接し
た画素領域の前記保護膜を選択的に除去して形成するこ
とが望ましい。
イン電極の角部分と前記ドレイン電極の角部分に隣接し
た画素領域の前記保護膜を選択的に除去して形成するこ
とが望ましい。
【００１６】前記薄膜トランジスタ形成工程は、基板上
にゲート電極を形成する工程と、前記ゲート電極を含む
基板全面にゲート絶縁膜を形成する工程と、前記ゲート
絶縁膜上の所定部位に半導体層を形成する工程と、前記
半導体層の両側に各々ソース電極及びドレイン電極を形
成する工程を含むのが望ましい。
にゲート電極を形成する工程と、前記ゲート電極を含む
基板全面にゲート絶縁膜を形成する工程と、前記ゲート
絶縁膜上の所定部位に半導体層を形成する工程と、前記
半導体層の両側に各々ソース電極及びドレイン電極を形
成する工程を含むのが望ましい。
【００１７】また、前記コンタクトホールは、前記ドレ
イン電極の角部分と前記ドレイン電極の角部分に隣接し
た画素領域の前記保護膜及びゲート絶縁膜を選択的に除
去して形成されることが望ましい。
イン電極の角部分と前記ドレイン電極の角部分に隣接し
た画素領域の前記保護膜及びゲート絶縁膜を選択的に除
去して形成されることが望ましい。
【００１８】
【発明の実施の形態】以下、添付の図面を参照して本発
明を更に詳細に説明する。
明を更に詳細に説明する。
【００１９】図３は本発明による液晶表示装置の単位画
素の構造平面図であり、図４は図３のII−II’線上の構
造断面図である。図３に示すように、一定間隔を隔てて
一方向に複数のゲートライン２１２が配列され、マトリ
ックス形態の画素領域を定義するために前記ゲートライ
ン２１２に垂直な方向に複数のデータライン２１１が配
列される。また、前記ゲートライン２１２とデータライ
ン２１１が交差する部位にソース電極２０６、ドレイン
電極２０７及びゲート電極２０２からなる薄膜トランジ
スタが形成されており、各画素領域には画素電極２０９
が形成される。即ち、前記薄膜トランジスタのソース電
極２０６は前記データライン２１１に連結され、前記薄
膜トランジスタのゲート電極２０２は前記ゲートライン
２１２に連結されており、前記画素電極２０９は前記薄
膜トランジスタのドレイン電極２０７に電気的に連結さ
れている。この時、前記薄膜トランジスタのドレイン電
極２０７は前記画素電極２０９の所定領域まで長く延長
されず、前記ドレイン電極２０７の所定部位と画素領域
の所定部位にわたってコンタクトホール２１０が形成さ
れて該コンタクトホール２１０を介して前記画素電極２
０９と前記ドレイン電極２０７が連結される。
素の構造平面図であり、図４は図３のII−II’線上の構
造断面図である。図３に示すように、一定間隔を隔てて
一方向に複数のゲートライン２１２が配列され、マトリ
ックス形態の画素領域を定義するために前記ゲートライ
ン２１２に垂直な方向に複数のデータライン２１１が配
列される。また、前記ゲートライン２１２とデータライ
ン２１１が交差する部位にソース電極２０６、ドレイン
電極２０７及びゲート電極２０２からなる薄膜トランジ
スタが形成されており、各画素領域には画素電極２０９
が形成される。即ち、前記薄膜トランジスタのソース電
極２０６は前記データライン２１１に連結され、前記薄
膜トランジスタのゲート電極２０２は前記ゲートライン
２１２に連結されており、前記画素電極２０９は前記薄
膜トランジスタのドレイン電極２０７に電気的に連結さ
れている。この時、前記薄膜トランジスタのドレイン電
極２０７は前記画素電極２０９の所定領域まで長く延長
されず、前記ドレイン電極２０７の所定部位と画素領域
の所定部位にわたってコンタクトホール２１０が形成さ
れて該コンタクトホール２１０を介して前記画素電極２
０９と前記ドレイン電極２０７が連結される。
【００２０】このような構成を有する本発明による液晶
表示装置において、薄膜トランジスタと画素電極の断面
構造を見ると次のとおりである。即ち、図４に示すよう
に、下部絶縁基板２０１上に薄膜トランジスタのゲート
電極２０２を含むゲートライン２１２が形成され、前記
ゲート電極２０２及びゲートライン２１２を含む基板全
面にゲート絶縁膜２０３が積層される。また、前記ゲー
ト絶縁膜２０３上のデータライン形成領域及び薄膜トラ
ンジスタが形成される前記ゲート電極２１２上側に半導
体層２０４が形成され、前記半導体層２０４上に導電性
金属からなる薄膜トランジスタのソース電極２０６を備
えているデータライン２１１及び前記ソース電極２０６
に対向する部分に薄膜トランジスタのドレイン電極２０
７が形成される。また、前記半導体層２０４と前記ソー
ス電極２０６及びドレイン電極２０７の間にオミックコ
ンタクト層２０５が形成され、前記ソース／ドレイン電
極２０６、２０７を含む基板全面にシリコン窒化物材質
の保護膜２０８が形成されている。前記ドレイン電極２
０７は画素領域に長く延長されないように形成され、前
記ドレイン電極２０７の一側及び画素領域にわたって、
前記保護膜２０８内に前記ドレイン電極２０７と画素電
極２０９を連結するためのコンタクトホール２１０が形
成される。また、前記保護膜上の画素領域に、前記コン
タクトホール２１０を介して前記ドレイン電極１０７に
電気的に連結されるようにＩＴＯなどの画素電極２０９
が形成される。
表示装置において、薄膜トランジスタと画素電極の断面
構造を見ると次のとおりである。即ち、図４に示すよう
に、下部絶縁基板２０１上に薄膜トランジスタのゲート
電極２０２を含むゲートライン２１２が形成され、前記
ゲート電極２０２及びゲートライン２１２を含む基板全
面にゲート絶縁膜２０３が積層される。また、前記ゲー
ト絶縁膜２０３上のデータライン形成領域及び薄膜トラ
ンジスタが形成される前記ゲート電極２１２上側に半導
体層２０４が形成され、前記半導体層２０４上に導電性
金属からなる薄膜トランジスタのソース電極２０６を備
えているデータライン２１１及び前記ソース電極２０６
に対向する部分に薄膜トランジスタのドレイン電極２０
７が形成される。また、前記半導体層２０４と前記ソー
ス電極２０６及びドレイン電極２０７の間にオミックコ
ンタクト層２０５が形成され、前記ソース／ドレイン電
極２０６、２０７を含む基板全面にシリコン窒化物材質
の保護膜２０８が形成されている。前記ドレイン電極２
０７は画素領域に長く延長されないように形成され、前
記ドレイン電極２０７の一側及び画素領域にわたって、
前記保護膜２０８内に前記ドレイン電極２０７と画素電
極２０９を連結するためのコンタクトホール２１０が形
成される。また、前記保護膜上の画素領域に、前記コン
タクトホール２１０を介して前記ドレイン電極１０７に
電気的に連結されるようにＩＴＯなどの画素電極２０９
が形成される。
【００２１】ここで、前記コンタクトホール２１０は、
ドレイン電極の一部が露出され前記ドレイン電極２０７
に隣接した画素領域の絶縁基板２０１が露出されるよう
に保護膜２０９及びゲート絶縁膜２０３を除去して形成
し、前記半導体層２０４は薄膜トランジスタ形成領域に
だけ島形状に形成してもよい。
ドレイン電極の一部が露出され前記ドレイン電極２０７
に隣接した画素領域の絶縁基板２０１が露出されるよう
に保護膜２０９及びゲート絶縁膜２０３を除去して形成
し、前記半導体層２０４は薄膜トランジスタ形成領域に
だけ島形状に形成してもよい。
【００２２】即ち、従来技術による液晶表示装置におい
て、ドレイン電極上側にコンタクトホールを形成して画
素電極を連結しているが、本発明はドレイン電極を短く
形成しながら、コンタクトホール２１０を前記ドレイン
電極２０７の角部位とドレイン電極２０７に隣接した画
素領域の絶縁基板２０１が露出されるように保護膜２０
８を除去して形成する。従って、コンタクトホール２１
０によって露出される部位はドレイン電極２０７の一部
（エッジ部位）と画素領域の絶縁基板の一部（エッジ部
位）となる。
て、ドレイン電極上側にコンタクトホールを形成して画
素電極を連結しているが、本発明はドレイン電極を短く
形成しながら、コンタクトホール２１０を前記ドレイン
電極２０７の角部位とドレイン電極２０７に隣接した画
素領域の絶縁基板２０１が露出されるように保護膜２０
８を除去して形成する。従って、コンタクトホール２１
０によって露出される部位はドレイン電極２０７の一部
（エッジ部位）と画素領域の絶縁基板の一部（エッジ部
位）となる。
【００２３】図示してはいないが、上部絶縁基板の前記
画素領域を除外した部分には光が透過できないようにす
るために、前記薄膜トランジスタ、ゲートライン及びデ
ータラインに対応する部分にブラックマトリックス層が
形成され、前記画素領域に当たる上部絶縁基板にはカラ
ーフィルタ層が形成される。このような上下部基板が一
定間隔を隔てて合着されて前記上下基板の間に液晶が注
入される。前記本発明による液晶表示装置は従来技術に
比べて、コンタクトホールの位置は変更されず、ドレイ
ン電極の形成面積を減らすことによって開口率向上の効
果を奏する。
画素領域を除外した部分には光が透過できないようにす
るために、前記薄膜トランジスタ、ゲートライン及びデ
ータラインに対応する部分にブラックマトリックス層が
形成され、前記画素領域に当たる上部絶縁基板にはカラ
ーフィルタ層が形成される。このような上下部基板が一
定間隔を隔てて合着されて前記上下基板の間に液晶が注
入される。前記本発明による液晶表示装置は従来技術に
比べて、コンタクトホールの位置は変更されず、ドレイ
ン電極の形成面積を減らすことによって開口率向上の効
果を奏する。
【００２４】また、以下、液晶表示装置の製造方法に対
して説明する。図５ａないし図５ｃは本発明による液晶
表示装置の製造方法を説明するための工程断面図であ
る。図５ａに示すように、下部絶縁基板２０１上にＡｌ
Ｎｄ又はアルミニウム（Ａｌ）などの導電性金属をスパ
ッタリング法で蒸着した後、フォトエッチング工程で前
記導電性金属をパターニングしてゲート電極２０２及び
ゲートライン２１２を形成する。次に前記ゲート電極２
０２及びゲートライン２１２を含む基板全面にシリコン
窒化物のような絶縁物質を化学気相蒸着法で蒸着してゲ
ート絶縁膜２０３を形成する。
して説明する。図５ａないし図５ｃは本発明による液晶
表示装置の製造方法を説明するための工程断面図であ
る。図５ａに示すように、下部絶縁基板２０１上にＡｌ
Ｎｄ又はアルミニウム（Ａｌ）などの導電性金属をスパ
ッタリング法で蒸着した後、フォトエッチング工程で前
記導電性金属をパターニングしてゲート電極２０２及び
ゲートライン２１２を形成する。次に前記ゲート電極２
０２及びゲートライン２１２を含む基板全面にシリコン
窒化物のような絶縁物質を化学気相蒸着法で蒸着してゲ
ート絶縁膜２０３を形成する。
【００２５】又、図５ｂに示すように、前記ゲート絶縁
膜２０３上に水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）と
ドーピングされた水素化非晶質シリコン(ｎ＋ａ−Ｓ
ｉ：Ｈ)などを化学気相蒸着法で次第に蒸着した後、パ
ターニングして薄膜トランジスタの半導体層２０４及び
オミックコンタクト層２０５を形成する。全面にクロム
（Ｃｒ）、モリブデンのような低抵抗金属をスパッタリ
ング法で蒸着した後、パターニングしてソース／ドレイ
ン電極２０６、２０７及びデータラインを形成する。こ
の時ソース電極２０６とドレイン電極２０７間のオミッ
クコンタクト層２０５を除去する。
膜２０３上に水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）と
ドーピングされた水素化非晶質シリコン(ｎ＋ａ−Ｓ
ｉ：Ｈ)などを化学気相蒸着法で次第に蒸着した後、パ
ターニングして薄膜トランジスタの半導体層２０４及び
オミックコンタクト層２０５を形成する。全面にクロム
（Ｃｒ）、モリブデンのような低抵抗金属をスパッタリ
ング法で蒸着した後、パターニングしてソース／ドレイ
ン電極２０６、２０７及びデータラインを形成する。こ
の時ソース電極２０６とドレイン電極２０７間のオミッ
クコンタクト層２０５を除去する。
【００２６】図５ｃに示すように、前記ソース／ドレイ
ンを含む基板全面にシリコン化合物窒化物のような絶縁
物質を積層して保護膜２０８を形成し、前記ドレイン電
極２０７の所定部位（角部位）と画素電極が形成される
画素領域の前記保護膜２０８及びゲート絶縁膜２０３を
選択的に除去してコンタクトホール２１０を形成する。
また、全面にスパッタリングＩＴＯを蒸着した後パター
ニングして前記コンタクトホール２１０を介して前記ド
レイン電極２０７に電気的に連結されるように画素領域
に画素電極２０９を形成する。
ンを含む基板全面にシリコン化合物窒化物のような絶縁
物質を積層して保護膜２０８を形成し、前記ドレイン電
極２０７の所定部位（角部位）と画素電極が形成される
画素領域の前記保護膜２０８及びゲート絶縁膜２０３を
選択的に除去してコンタクトホール２１０を形成する。
また、全面にスパッタリングＩＴＯを蒸着した後パター
ニングして前記コンタクトホール２１０を介して前記ド
レイン電極２０７に電気的に連結されるように画素領域
に画素電極２０９を形成する。
【００２７】図示してはいないが、前記ゲートライン、
データライン、薄膜トランジスタ及び画素電極が形成さ
れた下板と、ブラックマトリックス層、カラーフィルタ
層及び共通電極が形成された上板を一定空間を有するよ
うに合着した後、前記上下基板の間に液晶を注入して本
発明による液晶表示装置を製造する。
データライン、薄膜トランジスタ及び画素電極が形成さ
れた下板と、ブラックマトリックス層、カラーフィルタ
層及び共通電極が形成された上板を一定空間を有するよ
うに合着した後、前記上下基板の間に液晶を注入して本
発明による液晶表示装置を製造する。
【００２８】図６は従来液晶表示装置の単位画素におい
て上下板合着時に光が透過されない部分を示し、図７は
本発明による液晶表示装置の単位画素において上下板合
着時光が透過されない部分を示すものである。データラ
イン、ゲートライン及び薄膜トランジスタの光の透過を
防ぐためには対向する基板（上板）にブラックマトリッ
クス１１３が形成されているが、図６及び図７に示すよ
うに、従来液晶表示装置の場合、画素電極と電気的に連
結されているドレイン電極１０７が画素領域に突出され
ているのでドレイン電極１０７周辺の空間までブラック
マトリックス１１３で覆われるので無駄な開口率の低下
が発生する。
て上下板合着時に光が透過されない部分を示し、図７は
本発明による液晶表示装置の単位画素において上下板合
着時光が透過されない部分を示すものである。データラ
イン、ゲートライン及び薄膜トランジスタの光の透過を
防ぐためには対向する基板（上板）にブラックマトリッ
クス１１３が形成されているが、図６及び図７に示すよ
うに、従来液晶表示装置の場合、画素電極と電気的に連
結されているドレイン電極１０７が画素領域に突出され
ているのでドレイン電極１０７周辺の空間までブラック
マトリックス１１３で覆われるので無駄な開口率の低下
が発生する。
【００２９】なお、本発明の液晶表示装置は、前記ドレ
イン電極２０７が画素領域に延長される面積を減らすこ
とによって、ドレイン電極２０７の面積に比べてブラッ
クマトリックス層の面積も減らすことができ、開口率の
向上効果が得られる。
イン電極２０７が画素領域に延長される面積を減らすこ
とによって、ドレイン電極２０７の面積に比べてブラッ
クマトリックス層の面積も減らすことができ、開口率の
向上効果が得られる。
【００３０】
【発明の効果】以上説明したように、本発明の液晶表示
装置及びその製造方法によると次の効果がある。即ち、
薄膜トランジスタの構成要素のうち電極に電気的信号を
印加するドレイン電極が画素領域に拡張される面積を減
らすことによって、上板に形成されて薄膜トランジスタ
への光の透過を抑制する役割を果たしているブラックマ
トリックス層の面積も減らすことになって、液晶表示装
置の開口率が向上されることによって輝度増加及びバッ
クライトの効率を増大できるという長所がある。
装置及びその製造方法によると次の効果がある。即ち、
薄膜トランジスタの構成要素のうち電極に電気的信号を
印加するドレイン電極が画素領域に拡張される面積を減
らすことによって、上板に形成されて薄膜トランジスタ
への光の透過を抑制する役割を果たしているブラックマ
トリックス層の面積も減らすことになって、液晶表示装
置の開口率が向上されることによって輝度増加及びバッ
クライトの効率を増大できるという長所がある。
【図１】従来技術による液晶表示装置の単位画素の構造
平面図である。
平面図である。
【図２】図１のI−I’線上の構造断面図である。
【図３】本発明による液晶表示装置の単位画素の構造平
面図である。
面図である。
【図４】図３のII−II’線上の構造断面図である。
【図５ａ】本発明による液晶表示装置の工程断面図であ
る。
る。
【図５ｂ】本発明による液晶表示装置の工程断面図であ
る。
る。
【図５ｃ】本発明による液晶表示装置の工程断面図であ
る。
る。
【図６】従来の液晶表示装置の上下基板合着時に光が透
過されない部分を示す単位画素の平面図である。
過されない部分を示す単位画素の平面図である。
【図７】本発明による液晶表示装置の上下合着時に光が
透過されない部分を示す炭素画素の平面図である。
透過されない部分を示す炭素画素の平面図である。
【符号の説明】 ２０１ 下部絶縁基板 ２０２ ゲート電極 ２１２ ゲートライン ２０３ ゲート絶縁膜 ２０４ 半導体層 ２０６ ソース電極 ２０７ ドレイン電極 ２０９ 画素電極 ２１０ コンタクトホール ２１１ データライン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ｃ Ｆターム(参考） 2H092 GA11 GA13 GA26 GA29 GA30 JA24 JA27 JA46 NA07 4M104 AA01 BB02 BB13 BB16 BB36 CC01 CC05 DD17 DD37 GG09 GG10 GG14 GG20 5F033 HH08 HH10 HH17 HH20 HH38 JJ01 JJ17 JJ20 JJ38 KK04 PP15 QQ09 QQ37 RR06 VV15 5F110 AA09 BB01 CC07 EE03 EE06 FF03 FF29 GG02 GG15 GG44 HK04 HK09 HK21 HK33 HK34 HL07 HL23 HM04 HM18 NN02 NN24 NN72
Claims (12)
- 【請求項１】 画素領域を定義するために複数のゲート
ライン及びデータラインが交差配列され、各交差領域に
薄膜トランジスタが形成されている液晶表示装置であっ
て、 前記薄膜トランジスタのドレイン電極と前記画素領域の
画素電極とが電気的に連結される部位のコンタクトホー
ルが、前記ドレイン電極の所定部位と前記画素領域の所
定部位にわたって形成されることを特徴とする液晶表示
装置。 - 【請求項２】 前記薄膜トランジスタ及び画素電極は絶
縁基板上に形成されているゲート電極と、 前記ゲート電極を含む基板全面に形成されているゲート
絶縁膜と、 前記ゲート絶縁膜上の所定部位に次第に積層、形成され
ている半導体層、オミックコンタクト層と、 前記オミックコンタクト層上の左右に形成されているソ
ース／ドレイン電極と、 前記ソース／ドレイン電極を含む基板全面に形成されて
いる保護膜と、 前記ドレイン電極の所定部位と向後画素電極が形成され
る領域の前記絶縁基板の所定部位が露出されるように前
記保護膜をエッチングして形成されたコンタクトホール
と、 前記保護膜及びコンタクトホール上に形成されている画
素電極と、からなることを特徴とする請求項１に記載の
液晶表示装置。 - 【請求項３】 画素領域を定義するために基板上に交差
配列されるゲートライン及びデータラインと、 ゲート電極、ソース／ドレイン電極を備えて前記ゲート
ラインとデータラインとが交差される部分に形成される
薄膜トランジスタと、 前記ドレイン電極と画素領域にわたって形成されるコン
タクトホールと、 前記コンタクトホールを介してドレイン電極に連結され
るように画素領域に形成される画素電極と、 からなることを特徴とする液晶表示装置。 - 【請求項４】 前記コンタクトホールは、前記ドレイン
電極の角部分と前記ドレイン電極の角部分に隣接した画
素領域にわたって形成されることを特徴とする請求項３
に記載の液晶表示装置。 - 【請求項５】 前記薄膜トランジスタは基板上に形成さ
れるゲート電極と、 前記ゲート電極を含む基板全面に形成されるゲート絶縁
膜と、 前記ゲート電極上側のゲート絶縁膜上に形成される半導
体層と、 前記半導体層の両側に形成されるソース／ドレイン電極
と、 前記ソース／ドレイン電極を含む基板の全面に形成され
る保護膜と、からなることを特徴とする請求項３に記載
の液晶表示装置。 - 【請求項６】 前記コンタクトホールは、前記ドレイン
電極の角部分と前記ドレイン電極の角部分に隣接した画
素領域上の保護膜に形成されることを特徴とする請求項
５に記載の液晶表示装置。 - 【請求項７】 前記コンタクトホールは、前記ドレイン
電極の角部分と前記ドレイン電極の角部分に隣接した画
素領域上の保護膜及びゲート絶縁膜に形成されることを
特徴とする請求項５に記載の液晶表示装置。 - 【請求項８】 絶縁基板上にゲート電極、ソース／ドレ
イン電極を備えた薄膜トランジスタを形成する工程と；
前記薄膜トランジスタを含む基板全面に保護膜を形成す
る工程と；前記ドレイン電極の所定部位と前記ドレイン
電極に隣接した画素領域にわたってコンタクトホールを
形成する工程と；前記コンタクトホールを介してドレイ
ン電極に連結されるように画素領域内に画素電極を形成
する工程と、からなることを特徴とする液晶表示装置の
製造方法。 - 【請求項９】 前記コンタクトホールは、前記ドレイン
電極の角部分と前記ドレイン電極の角部分に隣接した画
素領域にわたって形成されることを特徴とする請求項８
に記載の液晶表示装置の製造方法。 - 【請求項１０】 前記コンタクトホールは、前記ドレイ
ン電極の角部分と前記ドレイン電極の角部分に隣接した
画素領域の前記保護膜を選択的に除去して形成されるこ
とを特徴とする請求項８に記載の液晶表示装置の製造方
法。 - 【請求項１１】 前記薄膜トランジスタ形成工程は、 基板上にゲート電極を形成する工程と、 前記ゲート電極を含む基板全面にゲート絶縁膜を形成す
る工程と、 前記ゲート絶縁膜上の所定部位に半導体層を形成する工
程と、 前記半導体層の両側に各々ソース電極及びドレイン電極
を形成する工程と、 からなることを特徴とする請求項８に記載の液晶表示装
置の製造方法。 - 【請求項１２】 前記コンタクトホールは、前記ドレイ
ン電極の角部分と前記ドレイン電極の角部分に隣接した
画素領域の前記保護膜及びゲート絶縁膜を選択的に除去
して形成されることを特徴とする請求項１１に記載の液
晶表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-024581 | 2001-05-07 | ||
| KR1020010024581A KR100731037B1 (ko) | 2001-05-07 | 2001-05-07 | 액정표시장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002341385A true JP2002341385A (ja) | 2002-11-27 |
Family
ID=19709116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001401280A Pending JP2002341385A (ja) | 2001-05-07 | 2001-12-28 | 液晶表示装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20020163603A1 (ja) |
| JP (1) | JP2002341385A (ja) |
| KR (1) | KR100731037B1 (ja) |
| CN (1) | CN1256618C (ja) |
| DE (1) | DE10220173A1 (ja) |
| TW (1) | TW591320B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004226975A (ja) * | 2003-01-17 | 2004-08-12 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| DE102018200788A1 (de) | 2017-01-26 | 2018-07-26 | Mitsubishi Electric Corporation | Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung eines TFT-Array-Substrats |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475108B1 (ko) * | 2001-12-22 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조 방법 |
| KR100904270B1 (ko) | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| CN1293409C (zh) * | 2003-02-20 | 2007-01-03 | 友达光电股份有限公司 | 反射式液晶显示器 |
| KR101108004B1 (ko) * | 2005-04-08 | 2012-01-25 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101626899B1 (ko) | 2009-04-21 | 2016-06-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR101602635B1 (ko) | 2009-11-30 | 2016-03-22 | 삼성디스플레이 주식회사 | 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법 |
| TWI453519B (zh) | 2011-10-03 | 2014-09-21 | Chunghwa Picture Tubes Ltd | 顯示面板之畫素結構及其製作方法 |
| CN106229348A (zh) * | 2016-09-22 | 2016-12-14 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2620240B2 (ja) * | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US6262784B1 (en) * | 1993-06-01 | 2001-07-17 | Samsung Electronics Co., Ltd | Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line |
| JPH07175084A (ja) * | 1993-12-21 | 1995-07-14 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
| TW321731B (ja) * | 1994-07-27 | 1997-12-01 | Hitachi Ltd | |
| TW344043B (en) * | 1994-10-21 | 1998-11-01 | Hitachi Ltd | Liquid crystal display device with reduced frame portion surrounding display area |
| KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| KR0158260B1 (ko) * | 1995-11-25 | 1998-12-15 | 구자홍 | 엑티브 매트릭스 액정표시장치의 매트릭스 어레이 및 제조방법 |
| KR100190023B1 (ko) * | 1996-02-29 | 1999-06-01 | 윤종용 | 박막트랜지스터-액정표시장치 및 그 제조방법 |
| KR100232677B1 (ko) * | 1996-04-09 | 1999-12-01 | 구본준 | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 |
| KR100223901B1 (ko) * | 1996-10-11 | 1999-10-15 | 구자홍 | 액정 표시장치 및 제조방법 |
| KR100237847B1 (ko) * | 1997-08-14 | 2000-01-15 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| JP3463006B2 (ja) * | 1998-10-26 | 2003-11-05 | シャープ株式会社 | 液晶表示装置の製造方法および液晶表示装置 |
| KR100312259B1 (ko) * | 1999-02-05 | 2001-11-03 | 구본준, 론 위라하디락사 | 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조 |
| KR100653467B1 (ko) * | 1999-12-24 | 2006-12-04 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터-액정표시소자의 제조방법 |
| JP4342711B2 (ja) * | 2000-09-20 | 2009-10-14 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
-
2001
- 2001-05-07 KR KR1020010024581A patent/KR100731037B1/ko active IP Right Grant
- 2001-12-28 JP JP2001401280A patent/JP2002341385A/ja active Pending
- 2001-12-28 US US10/028,984 patent/US20020163603A1/en not_active Abandoned
-
2002
- 2002-04-22 TW TW091108227A patent/TW591320B/zh not_active IP Right Cessation
- 2002-04-24 CN CNB021181934A patent/CN1256618C/zh not_active Expired - Fee Related
- 2002-05-06 DE DE10220173A patent/DE10220173A1/de not_active Ceased
-
2004
- 2004-12-06 US US11/004,119 patent/US20050094046A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004226975A (ja) * | 2003-01-17 | 2004-08-12 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| US7742118B2 (en) | 2003-01-17 | 2010-06-22 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US8068188B2 (en) | 2003-01-17 | 2011-11-29 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| DE102018200788A1 (de) | 2017-01-26 | 2018-07-26 | Mitsubishi Electric Corporation | Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung eines TFT-Array-Substrats |
| JP2018120110A (ja) * | 2017-01-26 | 2018-08-02 | 三菱電機株式会社 | 液晶表示装置およびｔｆｔアレイ基板の製造方法 |
| US10466526B2 (en) | 2017-01-26 | 2019-11-05 | Mitsubishi Electric Corporation | Liquid crystal display device and method for manufacturing TFT array substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| TW591320B (en) | 2004-06-11 |
| US20050094046A1 (en) | 2005-05-05 |
| DE10220173A1 (de) | 2002-11-28 |
| CN1256618C (zh) | 2006-05-17 |
| CN1384394A (zh) | 2002-12-11 |
| KR100731037B1 (ko) | 2007-06-22 |
| US20020163603A1 (en) | 2002-11-07 |
| KR20020085197A (ko) | 2002-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4417072B2 (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 | |
| JP4422648B2 (ja) | 液晶表示装置およびその製造方法 | |
| US8324003B2 (en) | Method for manufacturing a thin film transistor array panel | |
| KR20090119521A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2003107523A (ja) | 液晶表示装置 | |
| JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
| US7535520B2 (en) | Thin film transistor array panel for liquid crystal display | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| JP2005123610A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2002341385A (ja) | 液晶表示装置及びその製造方法 | |
| KR20080011948A (ko) | 양면 표시 장치 및 이의 제조 방법 | |
| WO2020082460A1 (zh) | 一种显示面板的制作方法和显示面板 | |
| JP2004061687A (ja) | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 | |
| KR20040086927A (ko) | 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| JP2004013003A (ja) | 液晶表示装置 | |
| KR100525442B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| KR20060128564A (ko) | 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH1195255A (ja) | 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置 | |
| US12057456B2 (en) | Array substrate and display panel | |
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| KR100741895B1 (ko) | Ｔｆｔ액정패널의 제조방법 | |
| JPH04264527A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080428 |