KR20000055321A

KR20000055321A - 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조

Info

Publication number: KR20000055321A
Application number: KR1019990003887A
Authority: KR
Inventors: 김용완
Original assignee: 구본준; 엘지.필립스 엘시디 주식회사; 론 위라하디락사
Priority date: 1999-02-05
Filing date: 1999-02-05
Publication date: 2000-09-05
Also published as: US6624871B1; KR100312259B1; US6972825B2; US20040027532A1

Abstract

본 발명은 불량패턴을 제거하기 위한 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조에 관한 것으로, 액정표시장치에서의 활성층 혹은 데이터배선의 불량패턴을 동시에 그리고, 단시간에 다른 구성 부분에 데미지를 주지 않고 제거하기 위 하여, 기판과, 상기 기판 상의 게이트전극 및 게이트라인을 포함하는 게이트배선과, 상기 게이트배선을 포함하는 노출된 전면을 덮는 게이트절연막과, 상기 게이트절연막 상의 데이터라인, 소오스전극 및 드레인전극을 포함하는 데이터배선과, 상기 게이트절연막 상에는 상기 게이트전극과 상기 소오스전극 및 드레인전극에 적절하게 중첩되는 활성층을 구비하되, 상기 데이터라인에 전기적으로 연결되도록 형성되는 박막트랜지스터와, 상기 박막트랜지스터의 드레인전극에 연결되는 화소전극과, 상기 드레인전극을 제외한 상기 데이터배선 및 상기 박막트랜지스터를 덮고, 상기 화소전극에 덮히도록 형성되되, 상기 데이터배선, 박막트랜지스터 및 상기 화소전극 이외의 부분에는 상기 게이트절연막 부분이 노출되도록 형성되는 보호막을 포함하는 액정표시장치를 제공하며, 불량패턴이 국소적으로 분포하는 경우 뿐만 아니라 넓은 면적으로 분포하는 경우에라도 단시간에 불량패턴을 제거할 수 있어서, 공정생산면에서 생산효율을 높일 수 있다.

Description

액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조{A metnod for removing inferior pattern of a Liquid Crystal Display and a structure therof}

본 발명은 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조에 관한 것으로 특히, 보호막 상에 투명도전층이 위치하는 TOP 구조의 액정표시장치에 있어서, 불량패턴을 제거하기 위한 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조에 관한 것이다.

액정표시장치를 구성하는 데이터배선 혹은 활성층 등은 기판의 노출된 전면에 도전층 혹은, 반도체층을 전면 증착한 후 사진식각하여 형성된다. 사진식각하는 과정에서 도전층 혹은, 반도체층은 제대도 패터닝되지 않아 원하지 않는 부분에 잔여물로 존재하는 경우가 발생한다. 이러한 도전층 혹은 반도체층 잔여물은 액정표시장치 기판에 불량패턴으로 남아서 액정표시장치의 전기적 작동에 불량을 일으킨다. 따라서, 액정표시장치의 기판을 제조한 후에는 불량패턴을 제거하여 제품으로 사용거나, 그렇지 않을 경우에는 불량기판으로 처리한다.

도 1은 종래 기술에 따른 액정표시장치의 불량패턴 제거방법을 설명하기 위한 도면이고, 도 2는 도 1에 보인 절단선 I-I을 따라 나타낸 액정표시장치의 단면구조이다.

액정표시장치는 통상적인 구조가 보이듯이 게이트라인(11L)과 데이타라인(15L)이 교차하여 다수개의 화소셀을 정의한다. 각각의 화소셀에는 박막트랜지스터와 화소전극(17)이 형성되는데, 데이타라인(15L)을 통하여 전달된 데이터신호가 박막트랜지스터의 스위칭특성에 의하여 화소전극(17)에 전달되도록 구성되어 있다.

액정표시장치는 기판(100) 상에 게이트전극(11G)과 게이트라인(11L)을 구비하는 게이트배선이 형성되어 있고, 게이트배선을 포함하는 기판의 노출된 전면을 게이트절연막(12)이 덮고 있다. 그리고, 게이트전극(11G) 상부의 게이트절연막(12) 상에는 활성층(13)이 형성되어 있는데, 활성층(13)은 데이타라인(15L)을 따라 위치하고 있다.

그리고, 활성층(13)을 포함하는 기판의 노출된 전면에는 게이트라인(11L)과 교차하여 다수개의 화소셀을 정의하는 데이타라인(15L), 데이타라인(15L)에서 돌출되는 소오스전극(15S) 및 소오스전극(15S)에 대응되는 드레인전극(15D) 및 데이타라인(15L)에 끝단에 형성되는 데이터패드(15P)를 포함하는 데이터배선이 형성되어 있다.

그리고, 드레인전극(15D)과 데이터패드(15P)를 제외한 노출된 전면을 보호막(16)이 덮고 있으며, 보호막(16) 상에는 드레인전극(15D)에 연결되는 화소전극(17)과 데이터패드(15P)를 덮는 데이타커버층(17P)이 형성되어 있다.

상기와 같이 구성되는 액정표시장치에서 데이타라인(15L)과 화소전극(17) 사이에 해당하는 부분 혹은, 데이터패드(15P)와 데이터패드(15P) 사이의 공간에 활성층 혹은 데이터배선의 패턴 일부가 잔류하여 불량패턴(101)(103)으로 작용하는 경우가 발생한다. 이러한 활성층 혹은 데이터배선의 불량패턴은 전도성물질이기 때문에 기판의 원하지 않는 부분에 잔류하여 액정표시장치의 전기적 작동에 영향을 준다. 따라서, 불량패턴을 제거하기 위한 별도의 공정을 진행하는 것이 필요하다.

종래 기술의 경우에는 레이저빔을 사용하여 소정 부분을 조사하여 제거하는 방법을 사용하였다. 예를 들어, 도면에 표시된 불량패턴(101)(102)에 대하여 레이저빔을 선택적으로 조사하여 불량패턴이 있는 부분만을 커팅(cutting)하여 제거하는 방법을 사용한다. 즉, 레이저빔을 불량패턴(101)(102)이 있는 부분 상에 조사하여 그 부분의 보호막(16)과 불량패턴(101)(102)을 제거한다.

상기와 같은 종래기술에 따른 액정표시장치의 불량패턴 제거방법은 레이저빔을 사용하기 때문에 불량패턴이 국소적으로 존재하는 경우에는 효과가 있다. 그러나, 불량패턴의 크기가 크거나, 다수 곳에 넓게 분포하는 경우에는 레이저빔으로 일일이 조사하여 제거하는 데에 장시간이 걸리기 때문에 공정생산면에서 효율이 떨어진다. 또한, 하나 하나의 패턴 불량마다 위치를 조절하여 레이저빔을 조사하여야 하기 때문에 레이저빔 조사의 정확성이 떨어지는 경우에는 인접 배선 패턴에 데미지를 주게 된다.

본 발명은 종래 기술에 따른 문제점을 해결하는 액정표시장치 수선방법 및 액정표시장치 구조를 제공하고자 한다.

본 발명은 불량패턴이 있는 부분을 노출하고 소정부분을 덮는 식각방지막과 화소전극을 마스크로하는 식각공정을 진행하여 액정표시장치에서의 활성층 혹은 데이터배선의 불량패턴을 동시에 그리고, 단시간에 다른 구성 부분에 데미지를 주지 않고 제거하려 하는 액정표시장치의 불량패턴 제거방법과 이 때의 액정표시장치 구조를 제공하고자 한다.

이를 위하여 본 발명은 기판 상에 게이트전극 및 게이트라인을 포함하는 게이트배선이 형성되어 있고, 상기 게이트배선을 포함하는 기판의 노출된 전면을 게이트절연막이 덮고 있고, 상기 게이트절연막 상에 데이터라인, 소오스전극 및 드레인전극을 포함하는 데이터배선을 형성되되, 상기 게이트절연막 상에는 상기 게이트전극과 상기 소오스전극 및 드레인전극에 적절하게 중첩되어 박막트랜지스터를 이루는 활성층이 형성되어 있고, 상기 데이터배선의 일부를 제외한 기판의 노출된 전면을 보호막이 덮고 있고, 상기 보호막 상에는 상기 노출된 데이터배선에 연결되는 화소전극을 구비하는 액정표시장치에서의 불량패턴 제거방법에 있어서, 상기 데이터배선과 상기 박막트랜지스터를 덮는 식각방지막을 형성하는 단계와, 상기 식각방지막과 상기 화소전극을 마스크로하여 상기 보호막을 식각하여 불량패턴을 노출시키는 단계와, 상기 불량패턴을 제거하는 단계와, 상기 식각방지막을 제거하는 단계를 포함하는 액정표시장치의 불량패턴 제거방법을 제공한다.

이 때, 본 발명은 상기 식각방지막의 패턴을 상기 데이터배선 및 박막트랜지스터 이외에 상기 화소전극도 덮을 수 있도록 면적을 확장하여 상기 면적이 확장된 식각방지막을 마스크로하여 상기 보호막을 식각하는 액정표시장치의 불량패턴 제거방법을 제공할 수 있다.

또한, 본 발명은 기판과, 상기 기판 상의 게이트전극 및 게이트라인을 포함하는 게이트배선과, 상기 게이트배선을 포함하는 노출된 전면을 덮는 게이트절연막과, 상기 게이트절연막 상의 데이터라인, 소오스전극 및 드레인전극을 포함하는 데이터배선과, 상기 게이트절연막 상에는 상기 게이트전극과 상기 소오스전극 및 드레인전극에 적절하게 중첩되는 활성층을 구비하되, 상기 데이터라인에 전기적으로 연결되도록 형성되는 박막트랜지스터와, 상기 박막트랜지스터의 드레인전극에 연결되는 화소전극과, 상기 드레인전극을 제외한 상기 데이터배선 및 상기 박막트랜지스터를 덮고, 상기 화소전극에 덮히도록 형성되되, 상기 데이터배선, 박막트랜지스터 및 상기 화소전극 이외의 부분에는 상기 게이트절연막 부분이 노출되도록 형성되는 보호막을 포함하는 액정표시장치를 제공한다.

도 1은 종래 기술에 따른 액정표시장치의 불량패턴 제거방법을 설명하기 위한 평면도

도 2는 도 1에 보인 절단선 I-I을 따라 나타낸 액정표시장치의 단면구조

도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 불량패턴 제거방법을 설명하기 위한 평면도

도 4a부터 도 4c는 도 3에 보인 절단선 II-II을 따라 나타낸 액정표시장치의 불량패턴을 제거하기 위한 공정도

도 5는 본 발명의 제 2 실시예에 따른 액정표시장치의 불량패턴 제거방법을 설명하기 위한 평면도

도 6은 도 5에 보인 절단선 III-III을 따라 나타낸 액정표시장치의 단면도

도 7은 본 발명의 제 3 실시예에 따른 액정표시장치의 단면도

이하, 하기 실시예와 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.

도 3은 본 발명의 실시예에 따른 액정표시장치의 불량패턴 제거방법을 설명하기 위한 도면이고, 도 4a부터 도 4c는 도 3에 보인 절단선 II-II을 따라 나타낸 액정표시장치의 단면구조로 액정표시장치의 불량패턴 제거공정을 순차적으로 나타낸 도면이다.

하기 실시예가 보여주는 액정표시장치는 투명도전층이 보호막 상에 위치하는 IOP형의 구조를 보이고, 활성층의 형상을 데이터라인의 형상을 따라 마련한 경우이다.

본 발명에 따른 실시예가 보여주는 액정표시장치는 통상적인 구조가 그러하듯이, 게이트라인(31L)과 데이타라인(35L)이 교차하여 다수개의 화소셀을 정의하고 있다. 각각의 화소셀에는 박막트랜지스터와 화소전극(37)이 형성되는데, 데이타라인(35L)을 통하여 전달된 데이터신호가 박막트랜지스터의 스위칭특성에 의하여 화소전극(37)에 전달되도록 되어 있다.

액정표시장치의 구조를 알아보면, 기판(300) 상에 게이트전극(31G)과 게이트라인(31L)를 구비하는 게이트배선이 형성되어 있고, 게이트배선을 포함하는 기판의 노출된 전면을 게이트절연막(32)이 덮고 있다. 이 때, 게이트전극(31G)과 게이트라인(31L)를 구비하는 게이트배선은 단일층 이상으로 형성할 수 있다. 게이트배선을 이중층으로 형성할 경우에는 제 1 층을 전도성이 우수한 알미늄으로 형성하고, 제 2 층을 알미늄 이외의 통상의 금속도전물질 예를 들어, 몰리브덴, 크롬 혹은 탄탈륨등을 사용하여 형성할 수 있다.

게이트전극(31G) 상부의 게이트절연막(32) 상에는 활성층(33)이 형성되어 있는데, 활성층(33)은 데이타라인(35L)을 따라 위치하고 있다. 그리고, 활성층(33)을 포함하는 기판의 노출된 전면에는 게이트라인(31L)과 교차하여 다수개의 화소셀을 정의하는 데이타라인(35L), 데이타라인(35L)에서 돌출되는 소오스전극(35S) 및 소오스전극(35S)에 대응되는 드레인전극(35D) 및 데이타라인(35L)에 끝단에 형성되는 데이터패드(35P)를 포함하는 데이터배선이 형성되어 있다.

이 때, 소오스전극(35S), 드레인전극(35D), 데이터패드(35P) 및 데이타라인(35L)을 구비하는 데이터배선은 단일층 이상으로 형성할 수 있다. 데이터배선을 이중층으로 형성할 경우에는 제 1 층을 전도성이 우수한 알미늄으로 형성하고, 제 2 층을 알미늄 이외의 통상의 금속도전물질 예를 들어, 몰리브덴, 크롬 혹은 탄탈륨등을 사용하여 형성할 수 있다.

데이터배선과 활성층이 접촉하는 계면의 접촉저항을 개선하기 위하여 불순물이 도핑된 반도체층으로 이루어진 오믹콘택층(34)을 형성할 수 있다.

드레인전극(35D)과 데이터패드(35P)를 제외한 노출된 전면을 보호막(36)이 덮고 있으며, 보호막(36) 상에는 드레인전극(35D)에 연결되는 화소전극(37)과

데이터패드(35P)를 덮는 데이타커버층(37P)이 형성되어 있다. 데이타커버층(37P)은 화소전극(37) 형성물질인 투명도전물질로 형성할 수 있다.

상기와 같이 구성되는 액정표시장치를 제조한 후에 데이타라인(35L)과 화소전극(37) 사이에 해당하는 부분 혹은, 데이터패드(35P)와 데이터패드(35P) 사이의 공간 즉, 배선과 배선 사이에 활성층 혹은 데이터배선의 일부가 잔류하여 불량패턴으로 작용하는 경우가 발생한다. 이러한 불량패턴이 평면도와 단면도에 각각 표시되어 있다.

활성층(33)을 형성하기 위하여 게이트절연막(32) 상에 반도체층을 증착하고 사진식각하는 과정에서 활성층 불량패턴이 형성될 수 있고, 데이터배선을 형성하기 위하여 게이트절연막(32)과 활성층(33) 상에 도전층을 증착하고 사진식각하는 과정에서 데이터배선 불량패턴이 형성될 수 있다. 이러한 활성층 혹은 데이터배선의 불량패턴은 전도성물질로 액정표시장치의 전기적 작동에 영향을 준다. 따라서, 이러한 불량패턴을 제거하기 위한 별도의 공정을 진행하는 것이 필요하다.

본 발명은 기존의 액정표시장치 구조에 배선을 덮는 식각방지막(39)을 형성한 후, 이 식각방지막(39)을 마스크로하여 그 하단의 보호막을 식각하여, 게이트절연막(32) 상의 불량패턴(302)(303), 예를 들어, 활성층 불량패턴 혹은 데이터배선 불량패턴을 노출시키고, 노출된 불량패턴을 통상의 식각공정에 의하여 한꺼번에 제거하는 기술을 제공한다.

불량패턴을 제거하기 위한 액정표시장치의 불량패턴 제거방법을 하기 도면을 참조하여 설명한다.

도 4a를 참조하면, 기판의 노출된 전면에 감광막패턴(39)을 형성한다. 이 감광막패턴(39)은 데이터배선과 박막트랜지스터를 덮을 수 있도록 형성한다. 즉, 감광막패턴(39)을 데이타라인(35L), 소오스전극(35S), 드레인전극(35D), 활성층에 위치하는 채널영역(33C) 및 데이타커버층(37P)을 충분히 덮을 수 있도록 형성한다.

감광막패턴(39)의 전체적인 형상은 평면도인 도 3에 잘 나타나 있다. 도면에 보인 감광막패턴(39)은 데이타라인(35L)과 화소전극(37) 사이부분에 존재할 수도 있는 불량패턴(301) 혹은, 데이터패드(15P)와 데이터패드(15P) 사이에 해당하는 부분에 존재할 수도 있는 불량패턴(302) 부분을 블로킹하고 있지 않다.

도 4b를 참조하면, 보호막을 식각할 수 있는 식각가스 혹은 식각액을 사용하여 보호막(36)의 노출부분을 식각한다. 보호막(36)을 실리콘 질화막으로 형성한 경우에는 SF6+O2/He, C2F6+O2등의 식각가스를 사용하거나, 불화암모늄+불산의 혼합식각액을 사용하여 건식 혹은 습식법에 의하여 진행할 수 있다.

이 때, 투명도전물질 예를 들어, ITO(Indium Tin Oxide)로 구성된 화소전극(37)은 보호막(36)을 식각하는 상기 식각액 혹은 식각가스에 대하여 식각선택성이 낮으므로 식각방지막으로서의 기능을 한다. 따라서, 감광막패턴(PR)과 화소전극(37)에 의하여 보호되지 않는 보호막(36) 부분은 제거되고 그 하단 부분에 위치하는 게이트절연막 혹은, 게이트절연막(32) 상에 위치하는 불량패턴(310)이 노출된다.

이 때, 게이트라인(31L) 부분에서 보호막을 식각하는 과정에서 게이트절연막(32)이 식각되어 제거되지 않도록 식각공정조건을 적절하게 조절한다. 이 부분에서 게이트절연막(32)이 식각되어 제거되면, 게이트라인(31L)이 노출되고 후속공정에서 게이트라인(31L)이 데미지를 받게 된다.

도 4c를 참조하면, 노출된 불량패턴을 적절한 식각가스 혹은 식각액을 사용하여 제거한다. 불량패턴이 활성층형성물질 혹은, 데이터배선 형성물질인 경우에 각각에 식각선택성이 높은 식각가스 혹은 식각액을 사용한다. 본 발명에서는 불량패턴 제거에 식각공정을 이용하기 때문에 레이저빔을 사용하는 종래 기술보다 단시간에 다량의 불량패턴을 제거할 수 있다는 장점을 가지고 있다.

그 다음, 감광막패턴(PR)을 제거하여 액정표시장치의 박막트랜지스터 기판을 마련한다. 본 발명은 도 3에 보인 바와 같이 데이터배선과 박막트랜지스터를 완전히 덮는 감광막패턴(39)을 마련함으로써, 다음과 같은 공정상의 장점을 가진다.

박막트랜지스터부를 충분히 덮기 때문에 채널영역(33C)을 보호할 수 있다. 또한, 데이타라인(35L)을 덮어줌으로써, 액정표시장치의 후속공정에서 생기는 이물질에 의하여 데이타라인(35L)과 화소전극(37)간의 누설전류발생을 방지할 수 있다. 또한, 소오스전극(35S)과 드레인전극(35D)의 단차부 혹은 활성층(33)의 단차부 그리고, 데이터패드(35P)의 단차부를 완전히 덮어줌으로써, 불량패턴을 제거하기 위하여 식각하는 과정에서 각 단차부분이 언더식각되어 화소전극(37) 혹은, 데이타커버층(37P)이 들뜨게 되어 오픈되는 것을 방지할 수 있다.

도 5는 본 발명의 제 2 실시예에 따른 액정표시장치의 불량패턴 제거방법을 설명하기 위한 평면도를 나타낸 것이다. 온게이트(ON GATE) 방식의 스토리지 캐패시터를 형성한 경우의 액정표시장치에 적용한 실시예이다. 하기 실시예가 보여주는 액정표시장치는 투명도전층이 보호막 상에 위치하는 IOP형의 구조를 보이고, 활성층의 형상을 데이터라인의 형상을 따라 마련한 평면도이다.

게이트라인(55L)과 데이터라인(51L)이 교차하는 부분에 데이터라인(51L)의 일부인 소오스전극(51S)과, 게이트라인(55L)의 일부인 게이트전극(55G) 및 소오스전극(51S)에 대응되게 형성된 드레인전극(51D), 및 이들 전극과 중첩되게 형성된 활성층(53)을 구비하는 박막트랜지스터가 형성되어 있다. 드레인전극(55D)은 제 1 화소전극(57)에 연결되어 있다.

게이트라인(51L)은 다음단 화소의 제 2 화소전극(67)과 선택적으로 중첩되어서 온게이트방식의 스토리지 캐패시터을 형성하고 있다. 이 때, 액정표시장치 구조 상 제 2 화소전극(67)이 게이트라인(51L)에 충분히 중첩되지 못하는 단점을 해결하기 위하여, 제 2 화소전극(67)에 연결되되, 화소전극(67)보다 더 윗쪽에서 게이트라인(51L)과 중첩되도록 형성되는 보조전극(55A)을 형성한다. 따라서, 보조전극(55A)이 게이트라인(51L)에 더 중첩되는 만큼 스토리지 용량은 증가된다.

도면부호(59)는 데이터라인(55L)과 박막트랜지스터부를 완전히 덮는 식각방지막을 나타낸다.

본 발명은 기존의 액정표시장치 구조에 데이타배선 즉, 데이터라인(55L) 및 보조전극(55A)을 덮는 식각방지막(59)을 형성한 후, 이 식각방지막(59)을 마스크로하여 그 하단의 보호막을 식각하여, 게이트절연막 상의 불량패턴(501), 예를 들어, 활성층 불량패턴 혹은 데이터배선 불량패턴을 노출시키고, 노출된 불량패턴(501)을 통상의 식각공정에 의하여 한꺼번에 제거하는 기술을 제공한다.

도 6a부터 도 6b는 도 5에 보인 절단선 III-III을 따라 나타낸 액정표시장치의 불량패턴 제거공정을 나타낸 단면도이다.

도면에서 보이는 액정표시장치의 단면구조는 통상의 IOP형 액정표시장치의 일부 예에 불과하다.

도 6a를 참조하면, 기판의 노출된 전면에 감광막패턴(59)을 형성한다. 이 감광막패턴(59)은 데이터라인과 박막트랜지스터 그리고, 보조전극(55A)을 포함하는 데이타배선을 충분히 덮을 수 있도록 형성한다.

감광막패턴(59)의 형상은 평면도인 도 5에 잘 나타나 있다.

도면에 보인 감광막패턴(59)은 보조전극(55A)과 화소전극 사이부분 혹은, 데이터라인(35L)과 화소전극 사이부분에 존재할 수도 있는 불량패턴(501)을 노출시키기 위한 것으로 이 부분의 불량패턴(501) 부분을 블로킹하고 있지 않다.

도 6b를 참조하면, 보호막을 식각할 수 있는 식각가스 혹은 식각액을 사용하여 보호막(56)의 노출부분을 식각한다. 보호막(56)을 실리콘 질화막으로 형성한 경우에는 SF6+O2/He, C2F6+O2등의 식각가스를 사용하거나, 불화암모늄+불산의 혼합식각액을 사용하여 건식 혹은 습식법에 의하여 진행할 수 있다.

이 때, 투명도전물질 예를 들어, ITO(Indium Tin Oxide)로 구성된 화소전극(37)은 보호막(56)을 식각하는 상기 식각액 혹은 식각가스에 대하여 식각선택성이 낮으므로 식각방지막으로서의 기능을 한다. 따라서, 감광막패턴(39)과 화소전극(57)(67)에 의하여 보호되지 않는 보호막(56) 부분은 제거되고, 그 하단 부분에 위치하는 게이트절연막(52) 혹은, 게이트절연막(52) 상에 위치하는 불량패턴(310)이 노출된다.

이 때, 게이트라인(51L) 부분에서 보호막을 식각하는 과정에서 게이트절연막(52)이 식각되어 제거되지 않도록 식각공정조건을 적절하게 조절한다. 이 부분에서 게이트절연막(52)이 식각되어 제거되면, 게이트라인(51L)이 노출되고 후속공정에서 게이트라인(51L)이 데미지를 받게 된다.

도 6c를 참조하면, 노출된 불량패턴을 적절한 식각가스 혹은 식각액을 사용하여 제거한다. 불량패턴이 활성층형성물질 혹은, 데이터배선 형성물질인 경우에 각각에 식각선택성이 높은 식각가스 혹은 식각액을 사용한다.

이후, 식각방지막을 제거한다.

본 발명에서는 불량패턴 제거에 식각공정을 이용하기 때문에 레이저빔을 사용하는 종래 기술보다 단시간에 다량의 불량패턴을 제거할 수 있다는 장점을 가지고 있다.

상기 본 발명의 제 1 실시예 및 제 2 실시예에서는 데이터라인 혹은 박막트랜지스터부, 혹은 스토리지 캐패시터의 보조전극 등 데이터배선인 부분만을 덮는 식각방지막을 형성한 경우를 예로 들었다. 언급한 바와 같이, 이 때, 화소전극은 보호막을 식각하는 과정에서 식각방지막의 역할을 한다.

그러나, 화소전극도 보호막 식각액에 의하여 일부 손상되거나, 화소전극 하부의 층의 과도식각으로 들뜸현상이 야기될 수 있으므로, 화소전극도 충분히 덮는 식각방지막이 필요할 수 이싸. 이를 본 발명의 제 3 실시예를 참조하여 설명한다.

도 7은 본 발명의 제 3 실시예에 따른 액정표시장치의 단면도를 나타낸 것으로, 본 발명의 식각방지막이 화소전극도 충분히 덮을 수 있도록 형성하는 것이다. 도면은 본 발명의 제 3 실시예를 설명하기 위하여 본 발명의 제 1 실시예에서의 액정표시장치 구조를 다시 이용한 것이다. 설명의 편의를 위하여 동일 구성에는 동일부호를 사용한다.

언급한 바와 같이, 본 발명의 제 1 실시예와 다른 점은 식각방지막(49)을 데이터라인 및 박막트랜지스터부 만을 덮는 것이 아니라, 화소전극(37)(47) 부분도 함께 덮도록 형성하는 것이다.

화소전극 부분을 덮지 않는 본 발명의 다른 실시예들과 비교하여 보호막(36)을 식각하여 불량패턴을 노출시키고 제거하는 과정에서 화소전극(37)(47) 하단에 위치하는 보호막(36) 부분도 보호할 수 있다는 잇점이 있다. 즉, 화소전극보다 패턴이 넓은 식각방지막(49)을 마스크로 하여 그 하단의 보호막을 식각하기 때문에 보호막의 과도식각으로 인한 화소전극의 들뜸 현상을 방지할 수 있다.

본 발명은 액정표시장치에서 모든 도전배선들을 덮고, 배선과 배선 사이에 해당하는 부분 즉, 배선들간의 절연이 필요한 부분을 노출시키도록 식각방지막을 형성하고, 이를 사용하여 그 하단의 보호막을 식각하여 불량패턴을 노출시키고 제거하는 기술에 적용이 가능하다.

본 발명은 상기 실시예를 통하여 적용된 IOP 구조의 액정표시장치 뿐만 아니라, 당업자에 의하여 다양한 분야에 적용될 수 있다. 보호막을 선택적으로 식각하여 불량패턴을 노출시키고 식각공정에 의하여 불량패턴을 제거하는 본 발명은 적절하게 응용이 가능하다.

본 발명은 불량패턴이 국소적으로 분포하는 경우 뿐만 아니라 넓은 면적으로 분포하는 경우에라도 단시간에 불량패턴을 제거할 수 있다. 따라서, 공정생산면에서 생산효율을 높일 수 있다. 또한, 본 발명은 액정표시장치의 작동에 필요한 부분을 보호막으로 덮고 불량패턴을 제거하는 식각공정을 진행하기 때문에 인접 배선 패턴에 데미지를 주지 않고 안전하게 불량패턴을 제거할 수 있다.

Claims

기판 상에 게이트전극 및 게이트라인을 포함하는 게이트배선이 형성되어 있고, 상기 게이트배선을 포함하는 기판의 노출된 전면을 게이트절연막이 덮고 있고, 상기 게이트절연막 상에 데이터라인, 소오스전극 및 드레인전극을 포함하는 데이터배선을 형성되되, 상기 게이트절연막 상에는 상기 게이트전극과 상기 소오스전극 및 드레인전극에 적절하게 중첩되어 박막트랜지스터를 이루는 활성층이 형성되어 있고, 상기 데이터배선의 일부를 제외한 기판의 노출된 전면을 보호막이 덮고 있고, 상기 보호막 상에는 상기 노출된 데이터배선에 연결되는 화소전극을 구비하는 액정표시장치에서의 불량패턴 제거방법에 있어서,

상기 데이터배선과 상기 박막트랜지스터를 덮는 식각방지막을 형성하는 단계와,

상기 식각방지막과 상기 화소전극을 마스크로하여 상기 보호막을 식각하여 불량패턴을 노출시키는 단계와,

상기 불량패턴을 제거하는 단계와,

상기 식각방지막을 제거하는 단계를 포함하는 액정표시장치의 불량패턴 제거방법.
청구항 1에 있어서,

상기 식각방지막의 패턴을 상기 데이터배선 및 박막트랜지스터 이외에 상기 화소전극도 덮을 수 있도록 면적을 확장하여 상기 면적이 확장된 식각방지막을 마스크로하여 상기 보호막을 식각하는 액정표시장치의 불량패턴 제거방법.
청구항 2에 있어서,

상기 불량패턴은 상기 박막트랜지스터의 일 구성인 활성층을 형성하는 과정에서 상기 활성층 형성물질이 잔류되어 발생된 것인 액정표시장치의 패턴불량 제거방법.
청구항 2에 있어서,

상기 불량패턴은 상기 데이터배선을 형성하는 과정에서 상기 데이터배선 형성물질이 잔류되어 발생된 것인 액정표시장치의 패턴불량 제거방법.
청구항 3에 있어서,

상기 불량패턴의 제거는 식각공정에 의하여 이루어지는 액정표시장치의 불량패턴 제거방법.
청구항 1에 있어서,

상기 데이터배선은 데이터라인의 끝단에 연결된 데이터패드를 포함하는 액정표시장치의 불량패턴 제거방법.
기판과,

상기 기판 상의 게이트전극 및 게이트라인을 포함하는 게이트배선과,

상기 게이트배선을 포함하는 노출된 전면을 덮는 게이트절연막과,

상기 게이트절연막 상의 데이터라인, 소오스전극 및 드레인전극을 포함하는 데이터배선과,

상기 게이트절연막 상에는 상기 게이트전극과 상기 소오스전극 및 드레인전극에 적절하게 중첩되는 활성층을 구비하되, 상기 데이터라인에 전기적으로 연결되도록 형성되는 박막트랜지스터와,

상기 박막트랜지스터의 드레인전극에 연결되는 화소전극과,

상기 드레인전극을 제외한 상기 데이터배선 및 상기 박막트랜지스터를 덮고, 상기 화소전극에 덮히도록 형성되되, 상기 데이터배선, 박막트랜지스터 및 상기 화소전극 이외의 부분에는 상기 게이트절연막 부분이 노출되도록 형성되는 보호막을 포함하는 액정표시장치.
청구항 7에 있어서,

상기 데이터라인의 끝단에 위치하는 상기 데이터배선의 일부로, 상기 보호막으로 덮혀 있는 데이터패드와,

상기 보호막에 형성되되, 상기 데이터패드의 일부를 노출시키는 콘택홀과,

상기 데이터패드의 노출부분을 덮는 데이터패드커버층을 더 포함하는 액정표시장치.
청구항 7에 있어서,

상기 게이트라인 상부의 상기 게이트절연막 상에 위치하는 데이터배선의 일부로, 일부가 노출되도록 상기 보호막으로 덮혀 있고, 상기 노출된 부분이 상기 화소전극에 연결되도록 형성되는 보조전극을 더 포함하는 액정표시장치.
청구항 7에 있어서,

상기 보호막은 상기 데이터배선, 상기 박막트랜지스터 및 상기 화소전극보다 패턴면적이 커서, 상기 데이터배선 및 상기 박막트랜지스터는 충분히 덮고, 상기 화소전극의 외부로 일부가 노출되도록 형성되는 액정표시장치.