TW518444B - Thin film transistor and producing method thereof - Google Patents

Thin film transistor and producing method thereof Download PDF

Info

Publication number
TW518444B
TW518444B TW088108562A TW88108562A TW518444B TW 518444 B TW518444 B TW 518444B TW 088108562 A TW088108562 A TW 088108562A TW 88108562 A TW88108562 A TW 88108562A TW 518444 B TW518444 B TW 518444B
Authority
TW
Taiwan
Prior art keywords
film
metal
gate
source
electrode
Prior art date
Application number
TW088108562A
Other languages
English (en)
Inventor
Tetsuo Kawakita
Keizaburo Kuramasu
Shigeo Ikuta
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW518444B publication Critical patent/TW518444B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

^444 ^444
五、發明說明（1 ) 本發明所屬之技術領域： 本發明係有關於一種薄膜電晶體，特別是有關於一種 使用於液晶顯示器等而在基板上形成所定之排列之薄膜電 晶體元件及其製造方法。 習知技藝： 現在’於多媒體機器及攜帶（行動），通行機器上均使 用非常多之液晶顯示裝置。而在該等之電子機器上所採用 之液晶顯示裝置將更加要求高精細化，即，晝素之微細化 、南性能化。 特別是在使用薄膜電晶體元件（以下稱為TFT)之液晶 顯示部，正進行畫素部及構成其驅動電路之TFT的尺寸之 縮小化。以下，就習知所使用之畫素部的TFT之中，將稱 為頂閘型之構造的一例表示於第丨圖。 如在圖上所示，在玻璃基板i上有形成以〇2膜2作為低 鍍膜層，而在其上面形成以雷射退火而將無結晶矽作成多 結晶化之矽所成之半導體層（材料）3。然後，在形成通道 之部份予以形成閘絕緣膜5，並在其上面形成閘極6，再在 其上面予以形成層間絕緣膜7。而該層間絕緣膜之功用為 欲防止在基板上所形成之多數的各電晶體元件之源極線、 及極線與半導體層相接觸，以及防止晝素電極等之短路等 〇 又’夾在源極與汲極之領域的通道之兩端部的層間絕 緣膜，有形成接觸孔（連繫孔）9至半導體層3，而在該部份 形成由金屬所成之源極10及汲極n。並在接觸於源極與 本紙張尺度適用中國國家標準（CNS)Al規格（210 X 297公釐） 請 先 閱 讀 背 之 注 意 事 項 再· 填脣 寫裝 頁 訂 經濟部智慧財產局員工消費合作社印製 4 518444
五、發明說明（2 ) 極之部份的半導體層31，32,即，以離子摻雜等予以摻雜 3價或5價之不純物原子而使其表面層成為低電阻化。其用 思在於將當半導體與金屬層相接觸之際所生之電氣性障壁 予以大大緩和，以圖減低接觸電阻。 但是，在第1圖所示之構造，今後若再推行TFT之微 細化及顯示板尺寸之大型化之場合，就會發生如下所說明 之問題。 首先，從構造上而言，若進行微細化，即，元件整體 的尺寸將變小，因此，半導體層與金屬層之接觸面積亦將 變小。由於此，相反地接觸電阻就增大，而該接觸電阻對 薄膜電晶體之驅動能力上有甚大影響，若其值增大，即， 驅動能力將降低。 而且，將來之TFT日益小型化之傾向若增大時，在基 板上排列TFT之場合，即，距供給信號較遠之位置上的電 晶體將不會動作，因此，對晝素不能充電充分之電荷，乃 有畫像不放映之現象會出現。 其次，從製造面而言，即，使接觸孔之形成變成較困 難。以下，參照第2圖作說明。 (a) 在多結晶化之半導體膜3上，形成閘絕緣膜$，並 在其上面予以形成閘極6、層間絕緣膜7。 (b) 為形成源極及汲極，乃要形成接觸孔，惟，隨著TFT 之尺寸變小，該接觸孔之直徑亦在10//111以下，而近年來 即以數/zm作為目標且推想將來可能成為約1 “η。由於此 ，以濕式蝕刻法形成接觸孔時，在直徑之尺寸上就有困 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公f ) (請先閱讀背面之注意事項再填寫本頁) ·! 裝 經濟部智慧財產局員工消費合作社印製 518444 五 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） A7 B7 、發明說明（ (於現時點為當然，而在不遠之將來無論如何亦會發生約2 3/先m因此，就要—彳法進行。由於此 晶體圖案8電極之領域要形成具㈣⑽之電 口下之層間絕緣膜及閘極絕緣膜應以钱刻氣 體予以去除。而此際所使用之褒 ^用之讀21，例如為，CF^CHF3 及〇2之混a氣體而進行反應性離子餘刻rie。 但是，於該银刻所使用之氣體，係要颠刻Si系列（並 如Simc)之材料時所使用者，而對層間絕 緣膜及問氧化膜等之氧化膜之⑴之雙方均會餘刻。因此， 為製造形成源極及汲極之用的接觸孔之時，乃有必要机定 =)氧化膜與Si之選擇比提高之條件（前者為容易㈣^條 6但是，僅完全予以餘刻氧化膜而Si不會餘刻之條件設 定由於兩物貝在化學上具有相接近之性質之故，在本專 利申請提出時點為當然而在不遠之將來，就尚有困難。 其結果，對於基板整體將在接觸孔底部所形成而作為 層間絕緣膜與閘絕緣膜之氧化膜5，71，為要有完全而不 殘留之蝕刻，就有必要多少要蝕刻到其下面之半導體層⑴ 但是，近年來，從不僅對於TFT之小型化之要求，並 且，在玻璃基板上依雷射照射而將無結晶矽作熔融、再結 曰曰而此際，從TFT之電場效果移動度的提升等的性能上 ，應儘量作成較大結晶，即，期望為單結晶化之要求下， 6
.—- (請先閱讀背面之注意事寫本頁) -laj. 518444 經濟部智慧財產局員工消費合作社印制π A7 B7 五、發明說明（4 ) 矽層將趨於1000A以下，或最低限度為3〇〇〜6〇〇A，特別 是約500 A前後之薄膜化。 由於此，於該蝕刻之際，若氧化膜之厚度分佈（誤差 率）或蝕刻率之誤差率較大之時，半導體層就被過度蝕刻 而變成如在第2圖（d)所示為較薄，嚴重之場合，就會發生 消失之處所30。又，雖未變成較薄，但，該接觸孔底部之 半導體層已受到損傷而形成的高電阻層33。 變成如是之情況時，於接觸孔底部之直徑較小之場合 ，特別會如上述，惟，下部之半導體層與源極及汲極之接 觸電阻就會變成非常高，或無法導通而引起接觸不良。 特別疋，近年來之液晶板之大型化，乃在該方面，隨 著畫素密度之增大等之TFT的微細化與個數之增大化之情 況下’ _問題乃是十分嚴重。 不過將半V體層形成車父厚，或在餘刻之際，僅對絕 緣物使用有良好作用之其他之氣體，於目前及不久之將來 均有所困難。又，底閘型電晶體方面亦有同樣之問題。 因此，不皆對何種型式之電晶體而言，當以圓其微細 之際’其接觸電阻不高且接觸孔形成時之蝕刻亦容易之 TFT及其製造方法之開發，就有所期待。 解決課題之本發明的裝置： 本發明係si鑑於上述之課題所進行者。其第丨發明群 係僅將與半導體膜之源極及没極所接觸之領域及其附近形 成為比通道領域為厚。由於此，可心tft元件本身之性 能的優良性且以乾絲刻法而在廣濶之基板上形成 (請先閱讀背面之注意事項再填寫本頁) 裝 訂· ·
518444 A7 -------— B7_______ 五、發明說明（5 ) 之際’即’可防止不會因稍為過度蝕刻而使半導體層消失 ，並且，可確保低接觸電阻。 而其第2發明群為在半導體膜與源極及汲極之間，形 成4氧化石夕膜。如是，可使各電極與半導體膜之電氣性接 觸確貫’並且’於層間絕緣膜之蝕刻時可負有作為蝕刻制 止器之作用。 其在具體上，為下述之構成。 經濟部智慧財產局員工消費合作社印製 -----f---.1---裝---- (請先閱讀背面之注音？事項寫本頁) 線- 、第1發明群於申請專利範圍第1項上，係具有 ，由通道 湏域、源極領域及汲極領域所成之半導體薄膜、層間絕緣 膜、閘極絕緣膜、以及於底閘型為層間絕緣膜而於頂問型 為其以外，尚介著（利用）亦形成在閘極絕緣膜之接觸孔而 連接在半導體膜之源極及汲極且予形成在基板上之薄膜電 晶體之製造方法，並且，將最少欲與源極及汲極相連接用 之任一半導體膜的接觸孔所形成之領域（包含其近傍1〜2 之周圍。而於現在亦有製造技術上之限制，因此，以 該場合或更廣大之場合較多），tb通道領域形成為較厚， 例如約叩.5〜2.5，最佳為L85〜2·15)倍，或者，約谓(2〇〇 〜400 ’最佳為27〇〜33_之非通道領域增厚形成步驟。 而在參考上若欲記載並且其在其他發明亦同樣者，係 對於基板上之半導體，要充分利用其作用為丌丁時，對於 氮之擠出、f射退火、>昆合黏結劑之結纟，摻雜等之處理 ，當然要因應需要而應有適宜之措施。 I I I - 在申請專利範圍第2項之發明上，即，申請專利範圍 第1項之發明的非通道領域增厚形成步驟，係將半導體薄 本紙張尺度適用中國國家標準(CNSM4規格⑵〇x 297公釐） 518444 經濟部智慧財產局員工消費合作社印製
A7
膜最少亦與源極及汲極相接觸之任—領域，以多數欠（為 ^所，工數減少，原則上為2次）之成膜卫程而形成比他部 為較厚之多數次成膜步驟。 在申請專利範圍第3項之發明上，具有僅在對應於基 板上之源極及沒極的位置，形成第丨半導體薄膜之糾半導 體薄膜形成步驟、覆蓋所形成之第丄半導體薄膜而僅在薄 膜電晶體形成部以選擇性形成第2半導體薄膜之第2半導體 缚膜形成步驟、覆蓋所形成之第2半導體薄膜而形成間嗯 緣膜之閘絕緣膜形成步驟，在所形成之閉絕緣膜之上部形 成問極之閘極形成步驟、覆蓋所形成之閉絕緣膜及間極而 形成層間絕緣膜之層間絕緣膜形成步驟，於對應於所形成 之問絕緣膜及層間絕緣膜之源極、沒極之位置，以渴式蚀 刻法而將各元件以每2個之接觸孔並以充分之精度尺寸予 以形成之接觸孔形成步驟、以及所形成之接觸孔於各㈣ 予以使用且在其内部將連接在上述半導體之源極、汲極對 各π件形成各1個之電極形成步驟。 申请專利範圍第3項之發明係以頂閘型之薄膜電晶體 為對象’相對於此，在申請專利範圍第4項之發明中，係 :乂底間型之薄膜電晶體為對象。因此’根據電晶體之構造 :、異雖在各步驟之順序上不同，但重要之步驟係相 同’且可發揮相同之功效。 在申請專利範圍第5項之發明上，係具有在基板上之 所疋位置形成第！半導體薄膜之们半導體薄膜形成步驟， 僅在對應於所形成之第1半導體薄膜上之源極及汲極之位 I I I —^1 I 1 ^ I I ϋ H I - I ! I (請先閱讀背面之注意事^寫本頁) 線.
-I I I
本紙張Κ度適用中國國家標準（CNS)A4規格⑵〇 X 297公髮） 518444 A7 B7 五、發明說明（7 置（當然，存有多少之寬餘而亦包含在兩電極之外周部亦 予形成之場合）予以形成第2半導體膜之第2半導體膜形成 步驟、覆蓋所形成之第丨與第2半導體膜而予形成閘絕緣膜 之閘絕緣膜形成步驟、在所形成之閘絕緣膜之上部予以形 成閘極之閘極形成步驟、覆蓋所形成之閘絕緣膜與閘極而 予形成層間絕緣膜之層間絕緣膜形成步驟、在對應於所形 成之閘絕緣膜與層間絕緣膜之源極、汲極而以乾式蝕刻法 予以形成接觸（連繫）孔之接觸孔形成步驟、以及在所形成 之接觸孔内而予形成連接於半導體膜之源極、汲極的電極 形成步驟。 申請專利範圍第5項之發明係以頂閘型之薄膜電晶體 為對象，相對於此，在申請專利範圍第6項之發明中，係 以底閘型之薄膜電晶體為對象。因此，根據電晶體之構造 等之差異’雖在各步驟之順序上不同，但重要之步驟係相 同’且可發揮相同之功效。 經¾部智慧財產局員工消費合作社印製 在申請專利範圍第7項之發明上，例如在約14〜2〇忖 之液晶顯示裝置用之玻璃基板上’將半導體薄膜形成為比 原來所應有之厚度較厚时導料膜形成步驟，僅將對應 於所形成之半㈣薄膜之源極及沒極的領域Μ殘留並將 其他之領域作成作為本來之TFT的通道領域所必要之厚度 而作反應去除予以加工為較薄之薄膜化步驟、覆蓋加工成 為較薄之半導體膜予以形成閘絕緣膜之閘絕緣膜形成步驟 、覆蓋所形成之閘電極與閘絕緣膜以形成層間絕緣膜之層 間絕緣膜形成步驟、在對應於所形成之開絕緣膜與層間絕 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公f )18444
五、發明說明（8 經濟部智慧財產局員工消費合作社印製 緣膜之源極、沒極之位置’以乾式触刻法以 接觸孔形成步驟、在所形成之接觸孔内形成連接 溥膜之源極、汲極的電極形成步驟。 體 :請專利範圍第7項之發明係以頂閘型之薄 為對象，相對於此，在申請專利.範圍第8項之發明 以底閘型之薄膜電晶體為對象。因此 ’、 等之差異，雖在各步驟之順序上不同，"：：之構造 同，且可發揮相同之功效。 仁重要之步驟係相 在申請專利範圍第9項之發明上，乃以具有由通道領 或，源極領域及没極領域所成之半導體薄膜，層間絕緣膜 緣膜，若為底問時就介著層間絕緣膜而為頂閑時即 八以外尚亦介著形成在閘絕緣膜之接觸孔，而在呈有連 接在半導體敎源極及汲極之基板上所形叙薄膜電晶體 由於以前述之各製造方法之發明所製造，是故 半導體薄膜之源極及汲極相連接之料接觸孔所形成之领 域形成為比通道領域之外周部為較厚，並具有㈣_域 增厚形成半導體部，為其特徵。 而以非晶質石夕且由雷射作退火（燒純）時之均質性確保 上而言，即，以形成約2倍或約300Α厚度較為適宜，因為 其係兼顧基板之大小及乾式蝕刻法之精度之故。 ·、'、 ^在申請專利範圍第10項之發明上，半導體薄膜係由與 絶緣材為同一系統且使用在液晶顯示裝置之矽、矽。鍺、 或者矽•鍺•碳所成之矽系統半導體薄膜。 又，在本發明第2發明群之申請專利範圍第u項之弘 本紙張尺度適用中國iii^(CNS)A4規格⑵G χ 297公餐 —Λ n I I «I I · n I (請先閱讀背面之注意事項寫本頁) -ί . 線！ 五 發明說明（9) 明上，乃與第1發明群為同一目的、用途之半導體元件的 製造方法上，對於頂閘型、底閘型之任一型式之電晶體元 件而言，在源極及汲極以及半導體膜之間，將雙方之電氣 性連接作為確實，並且，形成接觸孔時以圖於多晶石夕膜之 保濩上，乃設有氧化矽層作為兩電極之一部份（最下層）。 在申請專利範圍第12項之發明上，申請專利範圍第u 項之發明的氧化石夕方面與石夕之反應的控制較容易，並且以 無結晶石夕及雷射退火所製造之聚化石夕，即選定從以比玻璃 基板之对熱溫度（約_。〇為低之溫度所形成之氧化石夕的 鈦、鎳、始或者始中所選定之金屬化合物。於非常大之結 晶的晶體石夕之場合，若使用特別之觸媒的話就別論，但， 既然是該等金屬而欲予形成實用上所必要之金屬石夕化物時， 即’需要600。〇以上之溫度。 〃在申請專利範圍第13項之發明上，為在申請專利範圍 第11項之發明上的源極及没極，其乃分別由多數之金屬所 成之多數層源極及多數層汲極，其率先金屬石夕化物層形成 步驟而在所形成多數層源極及多數層汲極之部份，具有將 從敛、錄、舶或者鈷所選用之中最少亦有i種類之金屬膜 形成在石夕膜上作為多數層源極及多數層汲極之最下層之層 膜的最下層膜形成步驟，金屬矽化物膜形成步刪使： 形叙最下層之層膜的金屬（最少亦有）下部與碎膜上部之 夕崔只予以作電氣性連接並起反應之反應小步驟，為盆特 徵。 /、 在申請專利範圍第14項之發明上，以具有在基板上之 297公釐） 本紙張&度刺中國國表係if (CNSM4規格⑵0 518444 Α7 -— _ Β7 五、發明說明（10) 所疋位置形成石夕膜之石夕膜形成步驟，在所形成之石夕膜上整 面予以形成閘絕緣膜之閘絕緣膜形成步驟，在對應於源極 及汲極之位置（於此，所謂之「所對應之位置」亦包含比 電極形成用之接觸孔（底部）之直徑稍為寬大之位置）所形 成之閘絕緣膜予以去除之後，於整面予以形成第丨金屬膜 之第1金屬膜形成步驟，在與所形成之第丨金屬膜同樣有直 接接觸矽膜之部份，且將第丨金屬與矽以對於玻璃基板之 耐熱溫度尚有寬餘之濕度予以反應而形成金屬矽化物層之 金屬石夕化物層形成步驟、去除閘絕緣膜上之第1金屬膜， 然後，在對應於上述矽膜上之閘極的位置，形成將於後述 之由層間絕緣膜用之蝕刻氣體較難侵入之金屬所成的第2 金屬膜，而在其後於整面形成層間絕緣膜之閘極形成考慮 層絕緣膜形成步驟，將金屬矽化物層及第2金屬膜作為蝕 刻制止器層而將層間絕緣膜作乾式蝕刻並僅在對應於閘極 、汲極、源極之位置予以形成接觸孔之接觸孔步驟、以及 然後在整面形成由與金屬矽化物為接觸良好之金屬所成之 第3金屬膜，並去除不必要之部份而僅對必要之部份以選 擇性形成閘極、没極、源極或者該等之最下層之金屬層（ 於此場合，其上部為其他之金屬）的電極等形成步驟，曰為 其特徵。 在申請專利範圍第15項所記載之發明上，石夕膜形成步 驟乃是形成為依金屬矽化物之電阻下降的效果大之Η。A 以下之膜厚的薄石夕膜形成步驟，同樣，接觸孔形成步驟為 形成底部之直徑為4^以下之小徑接觸孔形成步驟，為 本紙張尺度1用中國國家標準（CNS)A〇見格⑵〇 χ 297公餐） ----^----η---裝--- (請先閱讀背面之注意事項寫本頁) 訂： 經濟部智慧財產局員工消費合作社印製 13 518444
五、發明說明（11 ) 其特徵。 在申請專利範圍第16項所記載之發明上，以具有予先 接觸孔幵y成步驟，並為提升電氣性接觸乃選定與第1金屬 膜為同樣之金屬材料作為第3金屬膜之材料的同一金屬選 定步驟，為其特徵。 申π專利範圍第14、15、16項之發明係以頂閘型之薄 膜電θ曰體為對象，相對於此，在申請專利範圍第17、18、 19項之發明中，係以底閘型之薄膜電晶體為對象。因此， ，據電晶體之構造等之差異，雖在各步驟之内容或順序上 夕 > 有差異，但基本上係作相同之處理，且可發揮相同之 功效。 申請專利範圍第20項中，作為對象物之薄膜電晶體， 雖與申請專利範圍第14項發明之薄膜電晶體相同，但其製 ie方法不同。因此，具有：在基板上之所定位置形成石夕膜 之矽膜形成步驟，僅在對應於所形成之矽膜上之源極及汲 極之位置，於形成第丨金屬膜之後，使該第丨金屬膜與矽膜 予以反應並在雙膜之間形成金屬矽化物層之金屬矽化物層 形成步驟，然後，在矽膜上整面將絕緣膜形成，其次，形 成由不被絕緣膜用之蝕刻氣體所侵入之金屬所成的第2金 屬膜之絕緣膜金屬膜形成步驟，以及將在絕緣膜上所形成 之第2金屬膜僅在對應於閘極之位置（選擇性）予以殘留之 後，於其整面形成層間絕緣膜之閘極層間絕緣膜形成步驟 ，為其相異之處。 申请專利範圍第15、16項發明之對象物的薄膜電晶體 本紙張尺度適用中國國家標準（CNS)A，1規_格（2〗(^ 297公餐) H ~一 •----‘---L- I I------ (請先閱讀背面之注意事項寫本頁) . 線！ 經濟部智慧財產局員工消費合作社印製 發明說明（12) ’係申請專利範圍第14項發明之薄膜電晶體，相對於此， 在申請專利範圍第21、22項發明中，係申請專利範圍第2〇 項發明之薄膜電晶體。但，申請專利範圍第14項與申請專 利範圍第20項之薄膜電晶體，其製造方法雖不同，但物品 係相同。因此，進行與申請專利範圍第15、16項之發明相 同之處理，且可發揮相同之功效。 在申請專利範圍第23項之發明上，係將形成金屬矽化 物之金屬作為下層，而在層間絕緣膜之蝕刻時作為制止器 且電阻較低之金屬作為上層，使源極、汲極方面之截面最 少亦有其一方形成為會作2段變化之屏罩兼用閘極，然後 ，為發揮作為LDD構造之薄膜電晶體之機能，乃將該屏罩 兼用閘極作為屏罩而注入不純物。而因此，閘極各層之膜 厚就考慮此事而決定之。 申請專利範圍第15、16項發明之對象物的薄膜電晶體 ，係一般之薄膜電晶體，相對於此，在申請專利範圍第Μ 、25項之發明中，係限定為LDD構造之薄膜電晶體。因此 ，除了此點之外，進行與申請專利範圍第15、16項之發明 相同之處理，且可發揮相同之功效。 而在申請專利範圍第25項之發明上，通道領域之氫素 之打入（注入）就被抑制。 在申請專利範圍第26項之發明上，即於申請專利範圍 第23項之發明上之屏罩兼用閘極，乃以最下層為金屬、中 層為金屬矽化物、上層為矽之狀態下，注入不純物。因此 ，LDD構造就成為2段。又， 上層之矽於完成時其一部份 518444 A7 ---------2Z_____ 五、發明說明（13) 所殘留者亦可予以去除。而因此，金屬層與石夕層之厚度， —裝— (請先閱讀背面之注意事項寫本頁) 金屬石夕化物層形成之溫度或時間乃以考慮作為屏罩之=用 上而作決定。 申請專利範圍第24、25項發明之對象物的薄膜電晶體 ，係LDD構造薄膜電晶體，相對於此，在申請專利範圍第 27、28項之發明中，係限定為2段]^〇]〇構造之薄膜電晶體 。因此’除了此點之外，進行分別與巾請專利範圍第24、 25項’進而與中請專利範圍第15、16項發明相同之處理， 且可發揮相同之功效。 線· 在申請專利範圍第29項之發明上，其係由具有通道領 域、源極領域及汲極領域所成之半導體膜、層間絕緣膜、 閘極、閘絕緣膜，若為底閘時即形成在層間絕緣膜而為頂 閘型時即除其以外尚介著形成在閘絕緣膜之接觸孔而形成 為連接在有半導體膜之源極及没極之基板上所形成之薄膜 電晶體，其並在與半導體薄膜之源極及汲極連接用之接觸 孔所形成之領域的半導體膜與源極及汲極間，為使電極與 半導體層之電氣性接觸良好及設置金屬矽化物層，為其特 徵。 ” 經濟部智慧財產局員工消費合作社印製 在申請專利範圍第30項之發明上，即無關其源極及沒 極分別為多層構造或否，不管如何其接觸於各個源極領域 、/及極領域上之如述金屬矽化物層之部份，由於與金屬矽 化物之原料金屬為同一金屬之故，不僅是材料準備上並且 亦成為電氣性接觸良好之材料金屬統一型源極、材料金屬 統一型汲極，為其特徵。
518444 A7 _______ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（14) 在申請專利範圍第31項及第33項之發明中，接觸於各 電極之半導體之部份的金屬矽化物之原料金屬，因含有欽 、鎳、白金或姑，故容易形成金屬石夕化物。 在申請專利範圍第3 2、3 4項之發明中，石夕膜厚度為6 5 〇 A以下，接觸孔徑為4//m以下，故可增大降低電極部之 電阻的功效。 申請專利範圍第23〜28項之發明為方法發明，相對於 此，申請專利範圍第35〜40項之發明分別為物之發明，因 此，雖然其分類不同，但其製品則具有相同之構造，且可 發揮相同之功效。 本發明之實施態樣： 以下，依據本發明之實施態樣之實施例作說明。 <第1實施例> : 本實施例係屬於第1發明群。 第3圖係表示本發明有關之薄膜電晶體之製造方法的 第1實施例之内容，而在具體上為隨各項處理，薄膜電晶 體經予製造之過程。以下將參照該圖而以步驟順序作說明 〇 (1)在玻璃基板1上於整面形成底層膜之8丨〇2膜2。然 後，僅在該上面欲予形成丁FT之源極及汲極之位置予以形 成厚度為數百A之矽膜3。而該形成位置及將後述之形成 TFT之位置等，乃從最終產品的液晶顯示裝置之顯示面， 換a之為晝素及其驅動部之配置所決定。而僅在特定之位 置予以形成矽膜之方法（步驟）為，一旦在基板整面形成矽 本紙張尺度適用令國國家標準（CNSM4規格（2】〇 X 297公餐） ____^---IW.____I * I I (請先閱讀背面之注意事項寫本頁) -線- I#— . 17 518444 A7 __ ._B7 五、發明說明（I5) ‘ 膜之後，要去除不必要部份之矽薄等種種，惟，其為所謂 ，眾所皆知之技藝，因此，其詳細說明等，除與本發明有 直接關係之場合之外將予省略且其對其他物質之層膜亦同 樣。 (2) 僅在4人形成TFT之位置予以形成厚度約為數百a之 矽膜4。由此，後來要與源極及汲極取得接觸之領域的矽 膜，乃為3與4之二層構造之故，就比通道領域較厚。又， 在本實施例，矽膜3及4乃以CVD予以成膜，並以激發雷 射退火等予以多結晶化。 (3) 在基板上之全面予以形成閘絕緣膜5。而該閘絕緣 膜5之形成方法方面乃以CVD法為宜，其厚度約為數百a 〇 (4) 將由金屬膜所成之閘極6形成在從TFT之配置，形 狀所決定之所定位置。於此，於低電阻上乃為鋁合金膜。
並且，在基板整面形成層間絕緣膜7。其形成方法為依CVD 法者，乃將Si〇2膜形成為5000 A之厚度。而厚度有數千人 即可以。 (5) 進行欲形成接觸孔用之前處理。在具體上，首先 ，在對應於源極、汲極之位置為形成接觸孔而要作其所對 應之位置的光阻劑8之塗佈，即，形成光阻劑圖案。在本 圖e上，在層間絕緣膜之接觸孔形成部乃不形成光阻劑層 而知設有孔80。 (6) 將層間絕緣膜7與閘絕緣膜5以乾式蝕刻法加工， 在分別對應於源極、汲極之位置形成接觸孔9。而蝕刻氣 (請先閱讀背面之注意事Jli 裝—— ^寫本頁) --線· 經濟部智慧財產局員工消費合作社印製
518444
經濟部智慧財產局員工消費合作社印製
體方面係使用CF4與CHF3與〇2之混合氣體而進行反應性離 子姓刻（RIE)。 此場合，接觸孔之下面或其近傍之矽膜由於為二層構 造之故，為要完全去除層間絕緣膜與閘絕緣膜，雖加上多 少之過度㈣，抑亦不會消失。甚至，在接觸孔底部不 會殘留層間絕緣膜之Si〇2膜，相反地，半導體層亦充分存 在乃可形成良好之接觸孔。並且，於此時，由於接觸孔 部之矽膜有充分之厚度，因此，將於後述之源極、汲極與 石夕薄膜之躺面積亦可作充分之韻。而此事，對於後述 之其他實施例亦同樣。 (7)去除光阻劑圖案之後，將源極及汲極電極形成用 膜形成於整面，並僅在對應於源極、汲極之位置殘留上述 電極形成用膜而其他就予似彳。由此，介著接觸孔就可對 半導體層形成接觸良好之源極10、汲極11。 又因應其他之需要而對源極部、汲極部、閘極部摻 入不純物之哪離子等為應有之作業"准，該等為眾； 白知之技藝，因此，其說明將予省略且此事對其他之實施 例亦同樣。 如上述說明，依據本實施例，在形成接觸孔之工程上 ’由於絕緣膜下面之半導體膜設置為較厚，因&，於去除 絕緣膜用之乾絲狀際，就能料有寬狀過度餘刻。 因此，對基板整面可形成良好之接觸孔。 並且，不僅接觸孔與電極之接觸變成良好，同時，由 於在接觸孔形成部之外周部於厚膜部之形成上亦有規制（ ---------L-----裝--- (請先閱讀背面之注意事項 寫本頁) 線·
本紙張尺度適用中國國家標準（CNS)A4規格 297公釐） 518444 A7 B7 五、發明說明（Π) 要作成剛好與接觸孔之直徑為同-直徑之厚膜部較為困難 =此^定纽接職之直徑較大—些）切以圓筒狀 子在之欠’形成在該接觸孔内之源極、沒極財膜之接觸 面積將會增加。是故，其接觸電阻將減少。 並且，對於作為電晶體元件之基本性機能發揮上關係 較深之通道領域由”本來之厚度的膜層之故，對於依帝 射退火所作之㈣’再結晶化上不會發生不便，而且乃 結晶粒子較大之料成之故，對於作為元件之基本性能 並不會劣化。而該等事項對於後述之第2〜第4實施㈣ 樣0 由 上 同 (請先閱讀背面之注意事項！寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 因對於過度蚀刻有寬餘之故，在接觸孔形成時對於作 業者、監視者之精神上亦會產生寬餘（輕鬆），由於此，生 產力亦可提升。而以上述之方法製造薄膜電晶體，因此， 對於大型盤板基板整面能以安定性m切刻法形成接 觸孔。即，任-電晶體均能獲得良好之接觸電阻與穩定之 特性。而該等之效果對純述之财的實_均為同樣。 <弟2實施例> 第4圖表示有關本發明之薄膜電晶體的製造方法之第2 貫施例。以下’將參照該圖說明其步驟。 (1) 在基板（玻璃基板）1上於整面予以形成底層膜之 Si〇2膜2。然後，僅在欲予形成TFT之位置，從其上面予 以形成厚度約數百A之矽膜3。 (2) 僅在欲予形成TFT之源極及汲極之位置，以選擇性 從其上面予以形成矽膜。其具體性方法為採用射出（放射） 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） •線！ 五、發明說明（l8) 法。因此，首先，由於在對應於源極、汲極之位置予以形 成矽膜之故，於除去該部之外的位置予以塗佈光阻劑，即 ，形成光阻劑圖案8 ,並且，在該部之光阻劑層予以形成 開口 80。 (3) 再從其上面於整面予以形成厚度數百入之矽膜。 因此，於第1層之矽膜上，僅在有形成汲極之部份及其近 傍予以形成第2石夕膜41 , 42 ,而其他之部份為光阻劑層， 即為遮蔽’是故，不予形成。 (4) 在除去@ 口部之外的上表面’將所形成之第2石夕層 的光阻劑圖案與其上表面之石夕層4〇 一起予以去除。由此， 第2矽膜乃僅在形成源極及汲極之位置以選擇性殘留形成 由上述，後來與源極及汲極所連接（取得接觸）領域， 其矽膜乃成為二層構造，因此，會比通道領域為較厚。 一 （5)將矽膜3，41，42依激發雷射退火（燒鈍）等之方法 同捋予以結晶化作成多晶矽膜。然後，與前述之第1實施 例同樣，予以形成閘絕緣膜5，閘極6，層間絕緣膜7，接 觸孔9 ’源極1 〇，汲極丨1而製作為丁FT。 由上述說明可知，於本第2實施例上亦與前述第丨實施 例同樣，由於源極及汲極部之半導體膜形成為較厚之故， 2形成接觸孔之際，得以寬餘作過度蝕刻。因此，絕緣膜 會完全被去除，而於該部可有充分厚度之半導體層存在。 並且，對於基板整面之電晶體能予形成良好的接觸孔。 〈弟3貫施例> 本紙張尺度規格⑵〇 x 297公釐） 518444 A7
518444 A7 ----- B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（20)’可圖絕緣膜之完全去除並可殘留有充分厚度之半導體膜 ’乃能在基板整面之電晶體予以形成良好之接觸孔。 <第4實施例> 本第4實施例係有關底閘型電晶體。 在第6圖表示本第4實施例之電晶體的截面構造。在忒圖上，1為玻璃基板。2係作為底層膜之Si02膜。 3為多晶矽膜。5為閘絕緣膜。6為形成在基板上之閘極。7 為層間絕緣膜。10為源極。丨丨為汲極。 如在該圖所示，源極及汲極部以及其近傍之多晶矽膜 41，42乃形成為比其他部份較厚。 因此，與前述之各實施例同樣，為形成汲極及源極而 在層間絕緣膜欲予形成接觸孔之際，無削除多晶矽膜之危 險性，而且，源極、汲極與多晶矽膜之接觸面積亦被充分 確保而另方面亦無通道領域之多晶矽的性能降低之虞。 而本實施例之TFT的製造方法，由於在基本上乃使用 與刖述之各貫施例為同樣之技術，是故，其說明將予省略 〇 〈弟5實施例> 本實施例及該以後至第7實施例為止，係屬於第2發明群。 對於本第5實施例之薄膜電晶體之製造方法，將參照 第7圖作說明。 (1)在玻璃基板1上，於整面予以形成底層膜si〇2膜。 然後’僅在欲予形成薄膜電晶體之位置而從其上面以選擇 (請先閱讀背面之注意事項寫本頁) t 言
本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 五、發明說明（21) 性予以形成多晶矽膜3。 (2) 以CVD法於整面形成厚度約數百A之閘絕緣膜5。 (3) 去除欲形成源極、汲極之位置51之閘氧化膜。 而該去除方法上為，以選擇性且以濕式蝕刻僅予去除 閘氧化膜而不使多晶矽膜受到損傷為宜。其蝕刻液為使用 經予稀釋之氟酸或氟酸與氟化銨液之混合液。 (4) 在基板整面予以積層鈦膜丨5及電阻較低之鋁合金 膜16，其厚度各自為數千A。 其後，以對於玻璃基板之耐熱界限有充分寬餘之約3〇〇 〜彻。C進行約H、時之熱處理，，由於要成為源極、 没極之位置的閘絕緣膜被去除，因此，多晶石續與欽膜 直接接觸，且於此領域，石夕就因熱而擴散至鈦膜側，乃形 成為確實確係電氣性接觸以及作為乾式钱刻時之光阻劑層 並有充分厚度之鈦金屬矽化物膜17。 而欲予形成該鈦膜之時，若以濺射法予以形成，即， 不予進行熱處理亦能在介面可充分形成鈦金屬魏物膜。 又’該金屬膜非為鈦，而約以200 〜45(rc就能與石夕，'特 別是與多晶石夕形成金屬石夕化物膜之金屬就可以，例如，鈦 以外亦有鎳、白金、始等。 (5)形成閘極 在具體上，1·先，形成對應閘極之位置的光阻劑圖案 8。然後’蝕刻已經所形成之銘合金膜及鈦膜。此時之蝕 ，，對於銘合金膜以乾式餘刻或濕式㈣之任一均可。但 疋鈦膜乃以濕式敍刻進行。其係與多晶石夕膜或欽膜 518444 A7 五、發明說明（22) ’對於含有鈦之鈦金屬魏物膜不予損傷之故。且此時， 對於應源極、没極之部份，其與石夕不起反應之銀膜就被去 除。 由5亥工程，僅在成為源極、汲極之位置的多晶矽膜的 表面就變成金屬矽化物。 ⑹去除光阻劑圖案，再在整面予以形成層間絕緣膜7 。其形成方法為依CVD法，相遲人之厚度形成s队膜 。而厚度方面有數千A就可以。 ⑺在對應源極、閘極、没極之位置予以形成接觸孔 〇 在具體上，由於在所對應之位置欲予形成接觸孔之故 ’乃將其除外就予形成光阻劑層’即，形成光阻劑圖案81 。其後，以乾式蝕刻而於對應閘極、源極、汲極之位置予 以形成接觸孔9。 此時，使用CF4/CHF3/〇2之混合氣體，進行反應性離 子蝕刻RIE。在源極、汲極部份所形成之金屬矽化物膜， 以該乾式蝕刻氣體（實用上）即完全不會被蝕刻。 由於此，對有形成層間絕緣膜作比較而言，金屬石夕化 物膜對於蝕刻氣體之選擇比（耐性）可取得十分高，因此， 金屬矽化物層雖較薄而稍加於過度蝕刻，對於多晶矽膜亦 不會有損傷發生。 由此’在接觸孔底部不會殘留層間絕緣膜之8丨〇2，亦 不會因基板内之蝕刻率的偏差而發生蝕刻不良，因此，能 形成良好之接觸孔。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項寫本頁) S· rl裝 經濟部智慧財產局員工消費合作社印製 518444 A7
518444 A7
五、發明說明（24 ) 擇性從其上面予以形成多晶矽膜3。 (2)僅在對應於源極及汲極之位置，形成鈦金屬矽化 物膜17。且僅於其必要部份以選擇性予以形成鈦金屬石夕化 物膜之方法上乃有下列之2種方法。 在第1種方法，僅在欲形成鈦金屬矽化物膜之位置， 形成具有開口部之光阻劑圖案，並從其上面將！太膜形成在 正面之後，將光阻劑圖案以放射法予以去除，且以選擇性 僅將必要之部份殘存鈦膜。其後，以約3〇〇〜45〇。〇進行約 1小時之熱處理，而使鈦膜與多晶矽膜作反應，並在兩者 之介面形成鈦金屬矽化物膜17。並且，其後為去除不起反 應之鈦膜，就要以酸系列之餘刻液作處理。又，形成鈦膜 之方法上，若使用濺射之場合，就能省略熱處理或者能縮 夺丑時間。 於第2之方法上，係形成多晶矽膜之後，在整面形成 鈦膜，其後，僅在對應於源極及汲極之位置，形成光阻劑 圖案’並以酸系列之蝕刻液去除不必要之部份的鈦膜，而 僅在源極、沒極之上面殘存鈦膜。但是於此場合，鈦膜乃 限以電阻加熱法或者αΕΒ蒸著法予以形成。 其後’進行如上述所示之熱處理使在兩者之介面形成 欽金屬石夕化物膜。然後，為去除未起反應之鈦膜乃以酸系 列之钮刻液作處理。 (3) 以CVD法於整面形成約數百a之閘絕緣膜5。 (4) 在整面’最初以鈦膜22，然後為鋁合金膜23作積 層，而其厚度各自為數千A。 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公f ) (請先閱讀背面之注意事項3寫本頁) :裝 . 經濟部智慧財產局員工消費合作社印製 518444 五 發明說明（μ) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 “（5)形成閘極。在具體上，首先，形成對應於閘極之 "J圖案8，然後，餘刻铭合金膜與鈦膜。而此時之敍 刻，對於紹合金膜乃以乾式餘刻或濕絲刻之任一均可以 ⑹去除光阻劑圖案之後，於整面形成層間絕緣膜。 形成方法為依CVD法之吨膜，其厚度為·〇入，惟，厚 度方面有約數千A就可以。 ⑺形成接觸孔。在具體上，首先，為在對應於閘極 :源極 '汲極之位置·，形成接觸孔9,除該部份之外乃以 光阻劑«’即’形成光阻劑圖該。其後，在對應閉極 '士源極、汲極之位置’以乾式蝕刻予以形成接觸孔。而此 τ乃使用cf4/chf3/o2之混合氣體進行反應性離子餘刻 RIE 〇 形成在源極、汲極部份之金屬矽化物膜，以該乾式蝕 刻氣體（實用上）即完全不會被㈣。因A，與所形成之層 間絕緣膜對於蝕刻氣體之選擇比（耐性比）可取得十分高， 是故，為形成確實之接觸孔而在層間絕緣膜雖加過度蝕刻 ’對多晶石夕膜亦不會有損傷。 由於此，不會在接觸孔底部91殘存層間絕緣膜之si〇2 ，或者，發生因在基板内之蝕刻比率之偏差而生之蝕刻不2 良，因此能形成良好之接觸孔。 (8)去除光阻劑圖案之後，在整面再度予以形成對鈦 金屬矽化物有良好接觸性之較薄的鈦膜，接著，由於為同一金 屬之故，乃與鈦膜之接觸性良好並且將電阻較低之鋁人金膜 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） ----.---->------裝· —— (請先閱讀背面之注意事項寫本頁) · 線！ 518444 A7 B7 五、發明說明（26) 經濟部智慧財產局員工消費合作社印製 23在整面以接觸孔深度以上之厚度（換言之，與鈦膜比較 ’即為厚膜）予以形成，而僅在對應於閘極、源極、汲極 之位置，殘存上述鈦膜92與鋁合金膜93，而其他即以蝕刻 並予形成閘極6、源極1 〇、汲極1 ^。 在本第6實施例上，亦與前述實施例同樣，在半導體 膜與源極、汲極之間由於有介在金屬矽化物膜之故，乃能 使接觸電阻減低，同時，於層間絕緣膜等之乾式蝕刻之際 ，由於金屬矽化物膜具有較高之選擇性，是故，在結果上 ，因過度蝕刻而生的對半導體層之損傷亦能減低。 <第7實施例> 本第7實施例係有關於底閘型電晶體。 在第9圖表示本實施例之電晶體的截面構造圖。 在A圖上’ 1為玻璃基板。2為底層膜之& 〇2膜。3為 多晶矽膜。5為閘絕緣膜。6為形成在基板上之閘極。7為 層間絕緣膜。1 〇為源極。11為汲極。 如在該圖所示，在源極及汲極部以及其近傍之多晶矽 膜上有形成鈦金屬石夕化物之薄膜17。 因此，與前述之第5及第6實施例同樣，為形成汲極及 源極而在層間絕緣膜欲予以形成接觸孔之際，不會有削除 多晶石夕膜之危險性’並且，源極、沒極與多晶石夕膜之電氣 性接觸亦可充分被確'保，因此，在該方面亦無通道領域之 多晶矽的性能下降之虞。 而本實施例之TFT的製造方法，在基本上乃使用與前 述第5及第6之實施例為同樣之技術，因此，其說明將予省 本紙張尺度適用中國國家標準（CNS)A4規格（2〗〇χ 297公釐） ------ (請先閱讀背面之注意事項寫本頁) L . . •線！ 發明說明（27) 略。 <第8實施例> 本第8實施例係有關於採納第1發明群及第2發明群雙 方之電晶體，而將其表示於第1〇圖。該圖之（a)為在第3圖 之（g)所不之電晶體的源極及汲極下部，形成金屬矽化物 層丨7者。该圖之（b)為在第6圖所示之電晶體的源極及汲極 下部，形成金屬矽化物層17者。 但是，該等係以與已說明之實施例為同樣之步驟所製 造之故，其說明將予省略。 依該構成，雖將汲極及源極細徑化，但亦可使電極與 半導體層之電氣性接觸確實。 <第9實施例> 本第9實施例係在第7圖所示之前述第5實施例之應用 例。以下，僅針對與前述第5實施例相異之處並參照指示 相異之處的第Π圖作說明。 首先，至第4階段乃與第7圖同樣。 =(弘1)在第7圖之第5階段，將形成多層構造之閘極的 最下層之鈦層151，比其上部之鋁合金層161更經汲極側及 源極側侵入1〜4 // m之形態。 (5-2)接著，將該閘極作為屏罩且從上部注入不純物 離子（在圖上為P)。 而該場合，於鋁合金層與鈦層相重疊之通道領域，由 於屏罩十分厚之故，不純物離子無法侵入。而僅於鈦層之 部份，由於屏罩稍薄，因此，不純物離子多少會侵入。其 518444 A7 _____ B7 五、發明說明（28) 他邛伤由於不存在屏罩，因此，不純物離子就侵入較多。 由於此，就容易製造出LDD構造之電晶體。 (6-1)與第7圖之第6階段相同，予以形成層間絕緣膜7 。其以後，即與第7圖同樣。 在本第9實施例，由於在通道領域及ldd領域之屏罩 係使用與氫之結合力較強之鈦，是故，從不純物之原料氣 體或稀釋氣體所發生之高能量的氫離子對半導體部之侵入 多少亦可抑制。因此，成為非常優良之產品。 <第10實施例> 本第10實施例亦為在第7圖所示之前述第5實施例之應 用例。以下，僅對與前述第7實施例相異之處並參照表示 其相異之處的第12圖作說明。 首先，至第3階段乃與第7圖相同。 (4-1)在弟7圖之弟4階段，不僅於源極部與汲極部152 而在閘極部153亦予形成鈦膜。 (4-2)在閘極部之鈦膜的上部，以侵入汲極側及源極 側約1〜4 // m之形態予以形成矽膜155。 (4-3)依熱處理，而不僅將源極部與汲極部之鈦膜μ〗 以及其下部之矽，而亦將閘極部之鈦膜及其上部之矽膜作 反應以形成金屬矽化物層。但是，此時，閘極部之鈦膜153〇 及其上部之矽膜1550，即其全部不會反應，而在鈦膜與矽 膜之間，形成金屬矽化物層154〇。 (4-3-1)接著’以該閘極作為屏罩，並從上部注入不純 物離子（在圖上為p)。 ----f----，-----___ (請先閱讀背面之注意事項寫本頁) · ί線· 經濟部智慧財產局員工消費合作社印製
518444 Α7 Β7 五、發明說明（29) 而金屬矽化物之不純物離子之遮蔽能力，約為鈦（密 度4.5)與石夕（禮度2.3)之中㈤。因此，該間極之遮蔽能力乃 ，為3階段變化。，在石夕層與金屬石夕化物層及鈦層相重 疊之通道領域，由於屏罩已夠充分，因此，不純物離子不 會侵入。在金屬矽化物層與矽層之部份，由於屏罩在形狀 與袷度上而言稍為不充分之故，不純物離子會稍為侵入。 在僅石夕層之部份，由於屏罩較薄之故，乃使不純物離子多 少會侵入。而其他之部份，由於屏罩不存在，因此，不純 物離子會侵入較多。由於此，2段咖構造之電晶體就能 谷易製造出來。 (6-1)係與第7圖之第6階段同樣，予以形成層間絕緣 膜。其後，即與第7圖同樣。 在本第ίο實施例，於通道領域&LDD領域之屏罩，乃 使用與氫之結合力較強之鈦化合物之故，從不純物之原料 氣體或稀釋氣體所發生之高能量的氫離子，對半導體部之 知入可被抑制。並且，其具有2階段1^]〇]〇構造，因此，成 為非常優良之產品。 以上，將本發明依據幾種實施例作說明，但，本發明 並不限定於上述各項，乃為當然之事。即，本發明之主旨 為從作為元件的基本性能發揮上而言，使用薄膜之半導體 (材料）的微細之電晶體（元件）或其製造上，於覆蓋半導體 溥膜之絕緣膜為形成源極、汲極而欲形成接觸孔之場合， 雖有任何機構及方式，惟，由於絕緣膜材質與半導體材料 之化學性質相似之故，若於其原狀較難形成正確深度之接 本紙張尺度中關家標準（CNS)A4祕⑵ϋ X 297公餐)—" ~ -- ----^----^-----襄___ (請先閱讀背面之注意事項寫本頁) 訂： 經濟部智慧財產局員工消費合作社印製 518444 A7 ----------B7____ 五、發明說明（3〇) ‘ 觸孔之時，即，應在接觸孔部之半導體膜具有其寬餘而通 道部就以薄膜之原有狀態。 又為圖源極、>及極與半導體層確實的電氣性接觸， 乃利用金屬矽化物，並且，多晶矽或無結晶矽乃與晶體（ 、纟。阳）矽相異，而本發明乃注目於其與鈦等之金屬以十分 低之溫度予以形成金屬矽化物之處。 —由於此，只要不違反該主旨者，，均包含在本發明 <靶圍内。在具體上’例如以下述之構成亦在本範圍之内 (1) 在實施例上係在矽膜之蝕刻加工後，進行多結晶 化工程，但，首先作多結晶化而後再進行蝕刻加工。明 (2) 基板為石英等。 (3) 各薄膜之形成為其他之方法。 ⑷閘極等之材料，以銅或銀或該等之合金等的盆他 金屬等。 〃 ⑺半導體方面非切，但，作為半導體之性質及化 學性質相似於Si、Si_Ge(Ge :最大3〇%)、si Ge c(c ·最 大5/。)等’甚至’於將來之技術的發展下，作為薄膜電晶 體用半導體’非切系統而使用其他任何物質。 ⑹在將來之技術的發展下’於第2矽膜等之乾式敍刻 之際，使接觸孔部之膜厚的寬餘減少。 同樣，在形成源極、汲極之部份的石夕之膜厚上，使其 具有寬餘之領域的直徑（即，平面性寬餘）減小為接觸孔部 之直徑的+l/zm以下或著+0等。 •1 — llrllu— — — · I I I - (請先閱讀背面之注意事項寫本頁) 訂， 經濟部智慧財產局員工消費合作社印f
•f
本紙張尺度適用中國國家標準（CNS)Atj規格（2J〇 297公釐） 33 .
五、發明說明（31) 金屬石夕化物之直徑對兩電極亦使其具有多少之寬餘， 或者’以任何之理由而相反之使其減少。 (7) 無關盤板之大小。 同樣，金屬矽化物之直徑並非為本發明之效果特別大 之4/zm以下而作成10/ΖΠ1以上。 同樣，半導體層之厚度並非為本發明之效果特別大之 650Α以下，而是100〇α以上。 (8) 接觸孔之形狀並非為圓筒形而是下窄小等。 4·圖式之簡單說明： 第1圖係習知之TFT的截面構造圖。 第2圖係表示於習知之薄膜電晶體的製造方法上，形 成電晶體之情形。 第3圖係表示在本發明第丨實施例上，形成電晶體之情 形0 々4圖係表示在本發明第2實施例上，形成電晶體之情 形。 第5圖係表示在本發明第3實施例上，形成電晶體之情 第6圖係表示在本發明第4實施例上，形成薄膜電晶體 (底閘型）之截面構造圖。 第7圖係表示在本發明第5實施例上，形成電晶體之情 形。 第8圖係表示在本發明第6實施例上，形成電晶體之情 形。 本紙張尺度適用中國國家標準規格⑽x 297公髮） -ϋ n n n ^.i I I n n ϋ I ^ (請先閱讀背面之注意事項寫本頁) --線- 經濟部智慧財產局員工消費合作社印製 518444 A7 五、發明說明（32) 第9圖係表示在本發明第7實施例上，形成薄膜電晶體 (底閘型）之截面構造圖。 第1〇圖係表示在本發明第8實施例上，形成薄膜電晶 體之截面構造圖。 第11圖係表示在本發明第9實施例上，形成電晶體之 情形。 第12圖係表示在本發明第1〇實施例上，形成電晶體之 情形。 (請先閱讀背面之注意事項寫本頁) »!裝 訂· _線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱） Μ 8444
元件標號對照 卜··玻璃基板 2···底層膜(si〇2膜） 3···半導體層、矽膜、多晶矽膜 4···閘絕緣膜、矽膜 5···閘極、閘絕緣膜 6···閘極 7···層間絕緣膜 8 ’ 81 ’ 82···光阻劑圖案 9···接觸孔 1〇···源極 11···汲極 15 ’ 22 ’ 92，1530···鈦膜 16 ’ 23 ’ 93···鋁合金膜 17…金屬矽化物膜 21…蝕刻氣體 30···半導體層消失處所 31，32…半導體層 33…高電阻層 40···砍層 41，42···矽膜（第2矽膜）、多 晶石夕膜 51…閘氧化膜 71…氧化膜 80…孔(開口） 91…接觸孔底部 151···鈦層（最下層） 152…鈦膜、汲極電極部 153···閘極部 161…铭合金層 1540…金屬矽化物層 1550…秒膜 (請先閱讀背面之注意事項寫本頁) r«裝 訂： •線· 經濟部智慧財產局員工消費合作社印製

Claims (1)

  1. 以;電晶體之製造方法，其係在基板上形成具有 下構造之薄膜電晶體： 半導體薄膜，係由通道領域、源極領域及没極領 域所成； 層間絕緣膜； 閘絕緣膜·； ,極及汲極；係若為底閘型就介著在層間絕緣膜 ^為頂閘型’就其以外亦在閉絕緣膜介著所形成 之接觸孔且連接於半導體薄m 卜n貝域增厚形成步驟，係最少亦將欲與上述 半導體薄狀源極以極連接料接觸孔所形成之領 或形成為比通道領域較厚。 如申請專職圍第1項所記載之薄膜“體之製造 ，其中， / 、前述非通道領域增厚形成步驟，係最少亦將欲與 上述半V體薄膜之源極及沒極相接觸之領域，依多次 之成膜卫程形成為比其他部為較厚之多數次成膜步^ 一種薄膜電晶體之製造方法，其製造步驟特徵在於 含有： 第1半導體薄膜形成步驟，係僅在對應於基板上之 源極及汲極之位置上予以形成第1半導體薄膜； 第2半導體薄膜形成步驟，係覆蓋上述所形成之第 1半導體薄膜’而以選擇性在薄膜電晶體之形成部予以 518444 A8 B8 C8 D8 申請專利範圍 形成第2半導體薄膜； /甲1絕緣膜形成步驟，係覆蓋上述所形成之第2半導 體薄膜而予形成閘絕緣膜； 閘極形成步驟，係在上述所形成之問絕緣膜的上 部予以形成閘極； 層間絕緣膜形成步驟，係覆蓋上述所形成之閉絕 緣膜與閘極並予以形成層間絕緣膜； 接觸孔形成步驟，係在對應於上述所形成之問絕 緣膜及層間絕緣膜之源極、沒極的位置，以乾式_ 而予形成接觸孔；及 電極形成步驟，係在上述所形成之接觸孔内而 形成連接於上述半導體薄膜之源極、汲極。 4. -種薄膜電晶體之製造方法，其製造步驟特徵在於 含有： 予 包 τ---^-----裝--- (請先閱讀背面之注意事項寫本頁) 經濟部智慧財產局員工消費合作社印製 閘極形成步驟，係在基板上之所定位置予以形成 閘極； 閘絕緣膜形成步驟，係覆蓋上述所形成之閘極而 予形成閘絕緣膜； 第1半導體薄膜形成步驟，係在基板上或者僅在對 應於閘絕緣膜上之源極及汲極之位置，予以形成第1、， 導體薄膜； /弟1半 第2半導體薄膜形成步驟，係覆蓋上述所形成之第 1半導體薄膜而將第2半導體薄膜以選擇性予以形成在 薄膜電晶體形成部；
    丨線· 518444 JL-. 、申請專利範圍 5. 導==緣卿成步驟’係覆蓋上述所形成之第2半 W溥膜而予形成層間絕緣膜； ^形成步驟，係在對應於上述所形成之層間 絕緣膜的源極、、、及炻夕你罢 ^ 間 觸孔·及 /木之位置，以乾式蝕刻予以形成接 …電極形成步驟，係在上述所形成之接觸孔内予 1成連接於上述半導體薄膜之源極、沒極。 種薄膜電曰曰體之製造方法’其製造步驟特徵在於 含有： ' 第1半V體薄膜形成步驟，係在基板上之所定位 予以形成第1半導體薄膜； …第2半導體_形成步驟，係僅在對應於上述所形 成之第1半導體薄膜上的源極及汲極之位置，予以形成 第2半導體薄膜； 、閘絕緣膜形成步驟，係覆蓋上述所形成之第认 2半導體薄膜而予形成閘絕緣膜； 閘極形成步驟，係在上述所形成之閘絕緣膜之 部予以形成閘極； 層間絕緣膜形成步驟，係覆蓋上述所形成之 緣膜與閘極而予形成層間絕緣膜； 接觸孔形成步驟，係在對應於上述所形成之「詞 緣膜與層間絕緣膜之源極、汲極之位置，以乾式蝕刻 予以形成接觸孔；及 電極形成步㉟，係在上述所形成之接觸孔内予以 以 包
    頁 置 訂 第 上 閘絕 閘絕 線 本紙張尺度適用中國國家標準（CNS)A4規格⑵〇 X 297公髮- 39 六 、申請專利 範圍 6. 接於上述半導體軸之源極、汲極 種薄膜電晶 含有： 體之製造方法，其製造步驟特徵在於包 閘極； 閑極形成步驟，係在基板 上之所定位置予 以形成 而 予形成閘上述所形成之問極 極二 一 第2半導體薄膜形成步驟，係僅在對 !之第1半導體薄膜上之源極及汲極之位置，予= 弟2半導體薄膜； 予以形成 層間絕緣膜形成步驟，係覆蓋上述所形成之第2半 體薄膜而予形成層間絕緣膜； 接觸孔形成步驟，係在對應於上述所 ::膜:源極、汲極之位置’一^ …電極形成步冑’係在上述所形成之接觸孔内予以 形成連接於上述半導體薄膜之源極、汲極。 7·:種薄膜電晶體之製造方法，其製造步驟特徵在於含 半導體薄厚膜形成步驟，係在基板上將半導體薄 膜形成為比本來所必要之厚度及較厚； 薄膜化步驟，係僅殘留對應於上述半導體薄膜之 本紙張尺度適用中國國家標準（CNS)A4規格⑵G x 297公髮 518444 六、申請專利範圍 汲極之領域而將其他領域加工成為本來之厚度 的薄膜化； 之半導體 ▲閘絕緣膜形成步驟，係覆蓋上述所加 薄膜而予形成閘絕緣膜； 之閘絕緣膜之上 閘極形成步驟，係在上述所形成 部予以形成閘極； :間絕緣膜形成步驟，係覆蓋上述所形成之間極 及閘絶緣膜，以形成層間絕緣膜； 接觸㈣成錄對應_絕、賴 緣膜之源極、汲極之位置， 觸孔；及 ⑽乾μ料以形成接 電極形成步驟，係在上述所形成之接觸孔内予以 形成連接於上述半導體薄膜之源極、沒極。 驟特徵在於包 一種薄膜電晶體之製造方法，其製造步 含有： 乂 閘極形成步驟，係在基板上 閘極； 之所定位置予以形成 線 閘絕緣膜形成步驟，係覆蓋上述所形成之閘極 以形成閘絕緣膜； 之閘極 半導體薄膜形成步驟，係覆蓋上述所形成 ’以形成閘絕緣膜； 半導體薄厚膜形成步驟，係覆蓋上述所形成之閘 極而將半導體薄膜形成為比本來所必要之厚度為較厚 本紙張尺度顧家鮮（CNS)^^ X 297公釐） 薄膜化步驟，係僅將對應於上述半導體薄膜之源 極及汲極之領域予以殘留而將其他領域以薄薄加工成 為本來之厚度的薄膜化； “層間絕緣膜形成步驟，係覆蓋上述所加工之半導 體薄膜，而予形成層間絕緣膜； 接觸孔形成步驟，係在對應於上述所形成之層間 絕緣膜之源極、汲極之位置，而以乾式#料以形成 接觸孔； 電極形成步驟’係在上述所形成之接觸孔内，形 成連接於上述半導體薄膜之源極、汲極。 一種薄膜電晶體’其構成特徵在於包含有： 係由通道領域、源極領域及汲極領 518444 六、申請專利範圍 9. 半導體薄膜 域所成； 層間絕緣膜； 閘絕緣膜； 源極及汲極；係若為底間型就介在層間絕緣膜， 而若為頂閘型就除其以外再介在閘絕緣膜所形成之接 觸孔且連接於半導體薄膜； 而將欲予形成為連接於上述半導體薄膜之源極及 沒極之用的接觸孔之領域的半導體薄膜，尚具有·· 非通道領域增厚形成半導體部，係形成為比通道 領域之厚度為較厚。 1〇.如申請專利範圍第9項所記載之薄膜電晶體，其中， 其上述半導體薄膜係由矽、矽-鍺，或者矽-鍺-碳 本紙張尺度_ b ϋ家標準（CNS)A4規格— 項 i 訂 x 297公釐） 、申請專利範 經濟部智慧財產局員工消費合作社印製 所成之矽系統半導體薄膜。 種4膜電晶體之製造方法，其構成特徵係在基板上 且包含有： 半導體膜，係具備通道領域、源極領域及汲極領 域； 閘極； 源極； 汲極； 其步驟包含： 在上述半導體膜與上述源極及上述汲極之間， 成金屬矽化物膜之金屬矽化物膜形成步驟。 •如申.月專利範圍第i i項所記載之薄膜電晶體之製造 法，其中，率先於前述金屬矽化物膜形成步驟之前 具有； 至屬矽化物金屬選定步驟，係為形成金屬矽化物 而予選定由鈦、鎳、白金、或者鈷所選用之中最少一 種類之金屬之金屬矽化物。 13.如申請專利範圍第u項所記載之薄膜電晶體之製造方 法，其上述源極及汲極乃各自由多數之金屬層所成的 多數層源極及多數層汲極，其在率先前述金屬矽化物 層形成步驟之前尚具有； 最下層膜形成步驟，係將在多數層源極及多數層 沒極所形成之部份，而由鈦、鎳、白金、或者，始所 選用之中最少1種類之金屬膜，並在上述矽膜上形成作 形 方 尚 ----—V--------ti · (請先閱讀背面之注杳？事項^^/^€本頁) -JT 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） 43 申請專利範圍 為多數層源極及多數層汲極之最下層的層膜； 而則述金屬矽化物膜形成步驟尚具有： 反應小步驟’係欲使上述所形成之最下層之層膜 的金屬之下部與矽膜之矽予以起反應。 曰、 14·-種薄膜電晶體之製造方法，其製造步驟特徵在於包 含有： 石夕膜形成步驟，係在基板上之所定位置予以形成 矽膜； 閘絕緣膜形成步驟，係在上述所形成之石夕膜上整 面予以形成閘絕緣膜； 第1金屬膜形成步驟，係錯對應於源極及没極之 位置所形成之上述間絕緣膜之後，在其整面予以形成 第1金屬膜； 金屬矽化物層形成步驟，係在與上述所形成之第ι 金屬膜同樣，將有石夕膜直接相接觸之部份以熱使兩者 予以反應而形成金屬石夕化物層； 閘極形成考慮層@絕緣膜形成步驟，係去除上述 第1金屬膜，然後，在對應於上述石夕膜上閘極之位置上 予以形成由不會被層間絕緣膜用之蝕刻氣體所侵入之 金屬所成的第2金屬膜，接著，在整面予以形成該層間 絕緣膜； 接觸孔形成步驟，係將上述金屬石夕化物層及上述 第2金屬膜作為㈣制止層，而在對應於閘極、沒極、 源極之位置，將上述層間絕緣膜以乾式蝕刻予以形成 518444 六 申請專利範圍 接觸孔；及 電極等形成步驟，係於其後，在整面予以形成第3 金屬膜it將不必要之部份去除並予形成問極、沒極 、源極’或者’該等之最下層之金屬層。 申明專利範圍第14項所記載之薄膜電晶體之製造方 法，其中，前述矽膜形成步驟尚具有： 薄矽膜形成步驟，係形成為65〇 A以下之膜厚； 而前述接觸孔形成步驟，係使底部之直徑形成為4 /zm以下之小徑接觸孔形成步驟。 16.如申凊專利範圍第15項所記載之薄膜電晶體之製造方 法，其中，在前述接觸孔形成步驟之前尚具有： 同一金屬選定步驟，係選定與上述第1金屬膜為同 樣金屬材料，以作為上述第3金屬膜之材料。 17·—種薄膜電晶體之製造方法，其製造步驟特徵在於包 含有： 閘極形成步驟，係在基板上之所定位置予以形成 閘極； 閘絕緣膜形成步驟，係覆蓋上述所形成之閘極予 以形成閘絕緣膜； 矽膜形成步驟，係在上述閘絕緣膜上之所定位 而予形成該膜； 第1金屬膜形成步驟，係僅在對應於源極及汲極 位置並予形成該第1金屬膜； 金屬矽化物層形成步驟，係在與上述所形成之第 f 訂 線 置 Y 之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） &8 —一—..... I —..................................... 1111 '1 1 1 I ——————— /、、申請專利範圍 i屬膜同樣’將有㈣直接接觸之部份以熱，而使雙 方起反應，以形成該膜； 層間、、、巴緣膜形成步驟，係在金屬矽化物層所形成 之矽膜上整面，予以形成層間絕緣膜； 接觸孔形成步驟，係將上述金屬矽化物層作為蝕 刻制止層，並將上述層間絕緣膜施予乾式蝕刻並在對 應於汲極、源極位置予以形成接觸孔；及 電極等形成步驟，係在其後，於整©形成第2金屬 膜且去除不必要之部份，而予形成沒極、源極，或者 ’该等之最下層的金屬層。 18·如申明專利&目第17項所記載之薄膜電晶體的製造方 法，其中， 前述矽膜形成步驟係形成為650 A以下之膜厚的薄 矽膜形成步驟： 彳 而前述接觸孔形成步驟係使其底部之直徑形成為4 # m以下之小徑接觸孔形成步驟。 19·如申請專利範圍第18項所記載之薄膜電晶體之製造方 法，其中，在前述接觸孔形成步驟之前尚具有： 同一金屬選定步驟，係選定與上述第丨金屬膜為同 樣之金屬材料作為上述第2金屬膜之材料。 20·—種薄膜電晶體之製造方法，其製造步驟特徵在於包 含有·· 匕 矽膜形成步驟，係在基板上之所定位置予以形成 矽膜； ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱)" --------- (請先閱讀背面之注意事項
    本頁) · -線· 經濟部智慧財產局員工消費合作社印製 申請專利範圍 金屬石夕化物層形成步驟，係僅在對應於上述所形 成之石夕膜上的源極及汲極之位置予以形成第1金屬膜之 後’將該第1金屬膜與上述矽膜起反應並在兩膜之間予 以形成金屬矽化物層； 絕緣膜金屬膜形成步驟，係在上述步驟之後，在 上述矽膜上整面先予形成絕緣膜，而接著，形成由不 會被絕緣膜用之蝕刻氣體所侵入之金屬所成之第2金屬 膜； 閘極層間絕緣膜形成步驟，係將形成在上述絕緣 膜上之第2金屬膜，僅予殘留在對應於閘極之位置之後 ，在整面予以形成層間絕緣膜； 接觸孔形成步驟，係將僅予殘留在對應於上述所 形成之金屬矽化物層及閘極之位置的第2金屬膜，作為 蝕刻制止層而將上述層間絕緣膜施予乾式蝕刻，並在 對應於閘極、汲極、源極之位置予以形成接觸孔，·及 電極等形成步驟，係在其後，於整面Μ形成第3 金屬膜且絲不必要之部份，而予形成閑極、汲極、 源極，或者，該等之最下層的金屬層。 丨L如申請專利範圍第20項所記载之薄 法，其中 膜電晶體的製造方 前述矽膜形成步驟係形成為65〇Α 矽膜形成步驟； 以下之膜厚的薄 而前述接觸孔形成步驟係使其底部之直 /zm以下之小徑接觸孔形成步驟。 乂 4 ^ ί〇444 、申請專利範圍 22.如申請專利範圍第21 員所5己载之溥膜電晶體的製造方 中，在前述接觸孔形成步驟之前尚具有·· 同金屬選疋步驟，係選定與上述第1金屬膜為同 -金屬材料作為上述第3金屬膜之材料。 23· 一種薄膜電晶體之製造 、 衣w万法，其係在基板上形成具有 以下構造之薄膜電晶體·· 成 石夕薄膜，係由通道領域、源極領域及汲極領域所 層間絕緣膜； 閘絕緣膜； 訂 原極及及極，係介著开》成在層間絕緣膜與問極絕 緣膜之接觸孔内的氧切層並連接时薄膜； 而其製造步驟係包含有·· 線 第1金屬膜形成步驟，係在接觸孔内形成金屬矽 化物之後，乃在對應於閘絕緣膜上之閘極的位置， 而以與形成上述金屬矽化物之金屬材料為同一金屬 且由多層構造所成，並形成作為閘極之最下層的所 定厚度之第1金屬膜； 第2金屬膜形成步驟，係在第1金屬膜上且由多 層構造所成並作為閘極之第2層的所定厚度，而不會 被上述層間絕緣膜用之蝕刻氣體所侵入且由金屬所 成之第2金屬膜； 閘極兼屏罩形成步驟，係去除上述所形成之第i 金屬膜與第2金屬膜之不必要的部份，並予形成第i 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱 48 - 518444 -Jl- 申請專利範圍 :=Γ二金屬二最少亦於其__極側 及 万稍為知入之形態的閘極兼屏罩； 驟’係在所形成之上述閘極兼屏罩之半 狀的缚膜電晶體，而從基板上部側注入所定之 不純物離子。 2 4.如申請專利範圍 法，其中，尚具有：、斤》己载之薄膜電晶體之製造方 下：膜形成步驟’係將㈣膜形成為厚度650Α 小徑接觸孔形成步驟，係使其最下部之内直徑為 以下之接觸孔。 如申明專利fe圍第24項所記載之薄膜電晶體之製造 法，其中尚具有： 、金屬材料選定㈣，偏彡成域金屬耗物， 選疋可奋易控制與石夕之反應且於摻雜時對氮之侵入… 止能力較高之金屬，作為形成第1金屬膜之金屬材料。 26·-種薄膜電晶體之製造方法，其係在基板上形成具有 以下構造之薄膜電晶體： 石夕薄膜，係由通道領域、源極領域及沒極領域所 成； 層間絕緣膜； 閘極； 閘絕緣膜；及 項 以 4 訂 方 且 線 本紙張尺度適用中關家標準（CNS)A4規格⑵〇 X 297公爱）_ 49 518444 A8 B8 C8
    50 Μ 8444 六、申請專利範圍 下；及 、仏接觸孔形成步驟，係使其最下部之内直徑形 成為4//m以下之接觸孔。 申明專利範圍第27項所記載之薄膜電晶體的製造方 法’其中尚含有： 材料選定步驟，係形成上述金屬矽化物，並 且選疋谷易控制與石夕之反應且於摻雜時對氫之侵入 防止月b力較南之金屬，作為欲予形成第1金屬膜之金屬 材料。 29. -種薄膜電晶體，其係在基板上形成有： 半‘體薄膜’係由通道領域、源極領域及汲極領 域所成； 層間絕緣膜； 閘極； (請先閱讀背面之注意事項 •II-- 本頁} 裝 經濟部智慧財產局員工消費合作社印製 源極及没極，係若為底閘型就介在層間絕緣膜 若為頂問型時，就除其之外尚介著形成在閉絕緣膜 接觸孔並連接在半導體膜； 金屬石夕化物層，係在為與上述半導體薄膜之源 及汲極相連接之用的接觸孔所形成之領域的半導體 膜與源極及没極間具有該層膜。 30.如申請專利範圍第29項所記載之薄膜電晶體，其中 上述源極及汲極無關其各自為多層構造或否， 其各自接觸於上述源極領域或汲極領域上之前述乂
    本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 丨線· 518444
    經濟部智慧財產局員工消費合作社印製
    矽化勿層的部份，乃為與金屬石夕化物之原料金屬為同 一金屬所成之材料金屬統一型源極、材料金屬統一型 没極。 3L如申請專利範圍第3〇項所記載之薄膜電晶體，其中， 前述金屬矽化物層係鈦、鎳、白金，或者，鈷之 金屬石夕化物。 32· 士申明專利範圍第3 J項所記載之薄膜電晶體，其中， 前述矽薄膜係其厚度為650A以下； 而刖述接觸孔係為其最下部之直徑為以下。 33·如申請專利範圍第29項所記載之薄膜電晶體，其中， 前述金屬矽化物層係為鈦、鎳、白金，或者，鈷 之金屬矽化物。 34. 如申請專利範圍第33項所記載之薄膜電晶體，其中， 上述石夕薄膜係其厚度為650A以下； 而上述接觸孔係其最下部之直徑為4"m以下。 35. -種薄膜電晶體，其係形成在基板上且為ldd構造， 且具有·· 半導體薄膜，係由通道領域、源極及汲極領域所 成； 層間絕緣膜； 閘極； 閘絕緣膜； 源極及沒極，係介著在層間絕緣膜與閘絕緣膜所 形成之接觸孔並連接於半導體薄膜之源極及
    本紙張尺度適用中國國家標準（CNS)A4規‘咖χ 297公复 H -ϋ n «ϋ 1 IMV0 (請先閱讀背面之注意事項 本頁) 裝 · --線· 518444 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 金屬矽化物層，係在為與上述半導體薄膜之源極 及/及極相連接之用的接觸孔所形成之領域的半導體薄 膜與源極及没極間的金屬石夕化物層； 屏罩兼用多層閘極，係上述閘極為多層構造且其 最下層為與構成前述金屬矽化物層之金屬為同一金屬 層所成，而其上部層乃比上述下層之金屬膜，對於源 極領域側或者汲極領域側中由最少亦向其任一方突入 之形狀的金屬層所成之電極；及 屏罩兼用多層閘極對應1^1：)〇構造薄膜，係上述半 導體薄膜乃對應於前述屏罩兼用多層閘極之遮蔽能力 的注入不純物離子濃度分佈之LDD構造的薄膜。 %·如申請專利範圍第35項所記载之薄膜電晶體，、其中， 上述閘極、源極及汲極之金屬矽化物係鈦、鎳、 白金、或姑之金屬石夕化物。 申明專利範圍第3 6項所記載之薄膜電晶體，其中， 上述半導體薄膜係其厚度為650 A以下； 而上述源極及汲極係其各自接觸於金屬矽化物層 之部份的直徑為4/zm以下之細小源極及細小汲極。 38.一種相電日日日體，係形成在基板上具有咖構造 具有： 半導體薄膜 域所成； 層間絕緣膜 閘電極； 且 係由通道領域、源極領域及汲極領 規格(210 X 297公釐） I n 1·— ϋ I ϋ·. I (請先閱讀背面之注咅？事項本頁) J^T· -_線· -if . 少· 53 518444 A8 B8 C8 D8 六 經濟部智慧財產局員工消費合作社印製 申請專利範圍 閘絕緣膜； ---------I------ (請先閱讀背面之注意事項}ΐΐϋτ本頁) 源極及没極’係介著形成在層間絕緣膜與閘絕緣 膜之接觸孔並連接於半導體薄膜之源極及汲極； 金屬矽化物層，係在於欲連接於上述半導體薄膜 之源極及沒極之用的接觸孔所形成之領域的半導體薄 膜，與源極及汲極之間； 屏罩兼用多層閘極’係上述閘極為多層構造且其 最下層乃由與構成前述金屬矽化物層之金屬為同一金 屬層所成’而其上部層係具有比上述下層之金屬層最 少亦侵入源極領域側或汲極領域側之中的任一方之金 屬矽化物層； LDD構造薄膜，係上述半導體薄膜乃對應於前述 屏罩兼用多層閘極之遮蔽能力而注入不純物離子濃度 分佈之LDD構造的屏罩兼用多層閘極對應L]Dd構造薄 膜。 -線· 39. 如申請專利範圍第38項所記載之薄膜電晶體，其中， 上述閘極、源極及汲極之金屬矽化物係鈦、鎳、白金 ，或者，鈷之金屬矽化物。 40. 如申請專利範圍第39項所記載之薄膜電晶體，其中， 上述半導體層係厚度為650 A以下； 而上述源極及;及極係其各自接觸於金屬石夕化物声 之部份的直徑為4 // m以下之細小源極及細小及極。 K紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 54
TW088108562A 1998-05-26 1999-05-25 Thin film transistor and producing method thereof TW518444B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14389298 1998-05-26
JP1953599 1999-01-28

Publications (1)

Publication Number Publication Date
TW518444B true TW518444B (en) 2003-01-21

Family

ID=26356374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088108562A TW518444B (en) 1998-05-26 1999-05-25 Thin film transistor and producing method thereof

Country Status (4)

Country Link
US (2) US6331476B1 (zh)
KR (1) KR19990088504A (zh)
CN (1) CN1236981A (zh)
TW (1) TW518444B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418039B (zh) * 2010-10-12 2013-12-01 Au Optronics Corp 薄膜電晶體
CN112530873A (zh) * 2019-09-18 2021-03-19 云谷（固安）科技有限公司 显示面板及其制造方法和电子设备

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
AT409429B (de) * 1999-07-15 2002-08-26 Sez Semiconduct Equip Zubehoer Verfahren zum ätzbehandeln von halbleitersubstraten zwecks freilegen einer metallschicht
JP3394483B2 (ja) * 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
KR100778834B1 (ko) * 2000-02-21 2007-11-22 엘지.필립스 엘시디 주식회사 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법
TW490745B (en) * 2000-05-15 2002-06-11 Ibm Self-aligned double gate MOSFET with separate gates
KR100503128B1 (ko) * 2000-09-04 2005-07-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
SG148819A1 (en) * 2000-09-14 2009-01-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002141514A (ja) 2000-11-07 2002-05-17 Sanyo Electric Co Ltd ボトムゲート型薄膜トランジスタ及びその製造方法
US20020090772A1 (en) * 2000-12-11 2002-07-11 Seiko Epson Corporation Method for manufacturing semiconductor lamination, method for manufacturing lamination, semiconductor device, and electronic equipment
TW546846B (en) * 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
TWI222227B (en) * 2003-05-15 2004-10-11 Au Optronics Corp Method for forming LDD of semiconductor devices
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
CN100444353C (zh) * 2005-10-17 2008-12-17 财团法人工业技术研究院 具有多个晶体管的半导体装置及其制造方法
KR100839747B1 (ko) * 2006-12-05 2008-06-19 삼성에스디아이 주식회사 평판 표시 장치용 트랜지스터의 제조 방법
US9177811B2 (en) * 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100918025B1 (ko) * 2007-12-05 2009-09-18 한국전자통신연구원 검출 소자
US7910929B2 (en) * 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
US8531027B2 (en) * 2010-04-30 2013-09-10 General Electric Company Press-pack module with power overlay interconnection
CN102005483B (zh) * 2010-10-25 2012-08-22 友达光电股份有限公司 薄膜晶体管
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
CN103377887B (zh) * 2012-04-24 2016-03-16 中芯国际集成电路制造(上海)有限公司 场效应晶体管及其制作方法
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN102789989A (zh) * 2012-08-15 2012-11-21 京东方科技集团股份有限公司 多晶硅晶体管制造方法及多晶硅晶体管、显示器件
CN103258745A (zh) * 2013-04-17 2013-08-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
KR102256455B1 (ko) * 2013-12-09 2021-05-26 엘지디스플레이 주식회사 엑스레이 검출기의 어레이 기판 및 그의 제조 방법
CN104779171A (zh) * 2015-05-05 2015-07-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
CN105321825A (zh) * 2015-11-18 2016-02-10 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制作方法
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN106684154A (zh) * 2016-12-30 2017-05-17 信利（惠州）智能显示有限公司 薄膜晶体管及其制备方法、阵列基板
CN107316874B (zh) * 2017-07-28 2020-03-10 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN108110061A (zh) * 2017-12-22 2018-06-01 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置
CN111403489B (zh) * 2020-04-15 2023-06-27 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及其制作方法
KR20220022519A (ko) * 2020-08-18 2022-02-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN113555287B (zh) * 2021-07-22 2022-05-24 吉林建筑大学 一种水分触发降解的p型瞬态薄膜晶体管制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61252667A (ja) 1985-05-01 1986-11-10 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JPH0611060B2 (ja) * 1987-08-21 1994-02-09 日本電気株式会社 薄膜トランジスタの製造方法
JPH03108319A (ja) 1989-09-21 1991-05-08 Seiko Epson Corp 半導体装置の製造方法
JPH03239370A (ja) * 1990-02-16 1991-10-24 Matsushita Electric Ind Co Ltd 薄膜トランジスタと駆動回路内蔵型液晶表示装置と駆動回路内蔵型イメージセンサー
JPH04152676A (ja) 1990-10-17 1992-05-26 Seiko Epson Corp 薄膜半導体装置の製造方法
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3419073B2 (ja) 1994-03-31 2003-06-23 カシオ計算機株式会社 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418039B (zh) * 2010-10-12 2013-12-01 Au Optronics Corp 薄膜電晶體
CN112530873A (zh) * 2019-09-18 2021-03-19 云谷（固安）科技有限公司 显示面板及其制造方法和电子设备
CN112530873B (zh) * 2019-09-18 2023-09-26 云谷（固安）科技有限公司 显示面板及其制造方法和电子设备

Also Published As

Publication number Publication date
US20020016029A1 (en) 2002-02-07
CN1236981A (zh) 1999-12-01
US6331476B1 (en) 2001-12-18
KR19990088504A (ko) 1999-12-27

Similar Documents

Publication Publication Date Title
TW518444B (en) Thin film transistor and producing method thereof
TW451494B (en) Thin film transistor and panel, and production method therefor
CN105390402B (zh) 半导体装置及半导体装置的制造方法
JP5244295B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI356498B (zh)
TW459388B (en) Semiconductor device and its manufacturing method
TW201123451A (en) Semiconductor device and manufacturing method thereof
EP1983499A1 (en) Reflective tft substrate and method for manufacturing reflective tft substrate
TW201123421A (en) Semiconductor device and manufacturing method thereof
US10559698B2 (en) Oxide thin film transistor, manufacturing method thereof, array substrate and display device
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
TW201032289A (en) Method of fabricating array substrate
US10008516B2 (en) LTPS TFT array substrate, its manufacturing method, and display device
JPWO2012144165A1 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
JP2007053363A (ja) 配線及びその形成方法と薄膜トランジスタ基板及びその製造方法
JP2002359375A (ja) ２層構造のソース／ドレーン電極を有する薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法
US10461178B2 (en) Method for manufacturing array substrate, array substrate and display panel
CN102664193A (zh) 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
TWI662330B (zh) 主動元件基板及其製法
JP2000349297A (ja) 薄膜トランジスタ、パネル及びそれらの製造方法
KR102103428B1 (ko) 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치
US20080105926A1 (en) Thin film transistor and fabrication method thereof
CN102194892B (zh) 晶体管及使用它的显示装置、电子设备及半导体装置
JP2000286423A (ja) 薄膜トランジスタ及びその製造方法
TW386222B (en) Electric device having non-light emitting type display and method for making the electric device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent