CN102194892B - 晶体管及使用它的显示装置、电子设备及半导体装置 - Google Patents

晶体管及使用它的显示装置、电子设备及半导体装置 Download PDF

Info

Publication number
CN102194892B
CN102194892B CN201110080569.XA CN201110080569A CN102194892B CN 102194892 B CN102194892 B CN 102194892B CN 201110080569 A CN201110080569 A CN 201110080569A CN 102194892 B CN102194892 B CN 102194892B
Authority
CN
China
Prior art keywords
semiconductor film
concentration
region
film
scope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110080569.XA
Other languages
English (en)
Other versions
CN102194892A (zh
Inventor
矶部敦生
斋藤恵子
佐藤友彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102194892A publication Critical patent/CN102194892A/zh
Application granted granted Critical
Publication of CN102194892B publication Critical patent/CN102194892B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

本发明旨在提供一种接触电阻为低的晶体管及使用它的显示装置、电子设备及半导体装置。本发明的晶体管包括：包含赋予P型或N型的杂质元素的半导体膜；形成在其上的绝缘膜；以及，通过至少形成在所述绝缘膜中的接触孔与所述半导体膜电连接的电极或布线，其中，在所述半导体膜中，包含在深于预定的深度的区域中的所述杂质元素的浓度在第一范围(1×1020/cm3或更小)，并且包含在浅于所述预定的深度的区域中的所述杂质元素的浓度在第二范围(超过1×1020/cm3)；在深于所述半导体膜的与所述电极或布线接触的部分的区域中，所述杂质元素的浓度在所述第一范围。

Description

晶体管及使用它的显示装置、电子设备及半导体装置
本申请是申请日为2006年8月23日、申请号为200610121615.5、发明名称为“晶体管及使用它的显示装置、电子设备及半导体装置”的中国发明专利申请的分案申请。
技术领域
本说明书公开的发明涉及作为半导体元件的晶体管(例如，薄膜晶体管)，以及使用该晶体管的显示装置等。此外，本发明还涉及该晶体管的制造。
背景技术
当制造薄膜晶体管时，用于连接被层间绝缘膜或栅极绝缘膜等的绝缘膜覆盖的半导体膜或导电膜和布线或电极的接触孔是通过对该绝缘膜进行干蚀刻而被形成为预定的形状的(例如参照专利文件1的第34段落)。
干蚀刻是使用气体进行蚀刻的方法，而不使用酸性或碱性的液体，并可以形成尺寸与抗蚀剂掩模等掩膜大致相同的图形。这种蚀刻被称为各向异性蚀刻，适合于微细加工。
专利文件1特开平10-189481号公报
发明内容
当形成接触孔时，在该接触孔的底部，采用使接触于上述绝缘膜之下(正下面)的半导体膜或者导电膜稍微被蚀刻的条件进行干蚀刻，来可以完全除去该绝缘膜。但是，使该半导体膜或者导电膜的厚度变薄到不到进行蚀刻之前的厚度的一半，或者使该半导体膜或者导电膜消失那样的过量蚀刻是不希望的。过度蚀刻是指如下情况：由于对蚀刻对象物(在本说明书中相当于绝缘膜)进行比其厚度更深的蚀刻而使接触于该蚀刻对象物之下的膜或衬底等被蚀刻。
当接触孔的底部的半导体膜或者导电膜消失时，有一个问题就是即使在该接触孔中形成布线或电极，由于接触电阻极为高，所以制造的晶体管不能正常工作。半导体膜或者导电膜的在即将形成接触孔之前的膜厚越薄，这个问题就变得越严重。
假如半导体膜或导电膜在接触孔的底部完全消失，就会导致如下状态：之后在该接触孔中形成的布线或者电极仅仅与半导体膜或者导电膜的侧面接触。形成有薄膜晶体管的源极区域或者漏极区域的半导体膜的厚度一般为100nm或更薄。例如，在采用厚度为30至40nm的很薄的半导体膜的情况下，布线或者电极与半导体膜之间的接触面积极为小，并成为接触电阻高的原因。
为了解决上述的问题，设法改变当进行干蚀刻时的条件而防止不希望的过量蚀刻，但是获取恰当的条件是很困难的。
通过对发生上述过量蚀刻的情况进行进一步的研究，发现了如下事实：过量蚀刻是在晶体管的半导体膜以高浓度包含磷等赋予预定的导电型的杂质元素的情况下发生的。而且，还发现，半导体膜被蚀刻的深度取决于使该半导体膜中的上述杂质元素的浓度分布变化的掺杂条件。
已知若使掺杂杂质元素时的条件之一的加速电压发生变化，该杂质元素的浓度的沿着深度方向的分布也发生变化。通常，通过增加加速电压，在杂质元素的浓度的沿着深度方向的分布中，该杂质元素的浓度的最高值出现于最深的部分。此外，应该注目的是半导体膜的蚀刻速度相应半导体膜所包含的赋予预定的导电型的杂质元素的浓度而变化。蚀刻速度是蚀刻对象物被蚀刻的厚度或深度除以蚀刻时间来获得的。
CHF3，CF4等(还可以含有氦、氩等稀有气体)可以用于为了在形成在半导体膜上的绝缘膜中形成接触孔而进行的干蚀刻的气体，并且使用所述气体选择性地蚀刻该绝缘膜。通过使用该气体，对绝缘膜的蚀刻速度为高于对半导体膜的蚀刻速度，但不是该半导体膜完全不被蚀刻。蚀刻对象物的蚀刻速度“a”和接触于蚀刻对象物之下的材料(在本说明书中例如相当于半导体膜)的蚀刻速度“b”的比，即，a/b被称为蚀刻选择比。注意，“a”及“b”是正数。
本说明书所公开的发明包括：包含赋予P型或N型的杂质元素的半导体膜；形成在所述半导体膜上的绝缘膜；以及，通过至少形成在所述绝缘膜中的接触孔与所述半导体膜电连接的电极或布线，其中，在所述半导体膜中，包含在深于预定的深度的区域中的所述杂质元素的浓度在第一范围，并且包含在浅于所述预定的深度的区域中的所述杂质元素的浓度在高于第一范围的第二范围；在深于所述半导体膜与所述电极或布线接触的部分(所述接触孔的底部)的区域(第一区域)中，所述杂质元素的浓度在所述第一范围。例如，第一范围是1×1020/cm3或更小，第二范围是1×1020/cm3至1×1021/cm3(不包括1×1020/cm3，但包括1×1021/cm3)。上述半导体膜用作晶体管的源极、漏极、栅电极等。
本说明书所公开的其它发明包括：包含赋予P型或N型的杂质元素的源极区域及漏极区域；形成在所述源极区域及漏极区域上的绝缘膜；以及，通过至少形成在上述绝缘膜中的接触孔与所述源极区域及漏极区域中的任何一个电连接的电极或布线，其中，在上述源极区域及漏极区域中，包含在深于预定的深度的区域中的所述杂质元素的浓度在第一范围，并且包含在浅于所述预定的深度的区域中的所述杂质元素的浓度在高于所述第一范围的第二范围；在深于所述源极区域及漏极区域中的任何一个与所述电极或布线接触的部分(所述接触孔的底部)的区域(第一区域)中，所述杂质元素的浓度在所述第一范围。例如，第一范围是1×1020/cm3或更小，第二范围是1×1020/cm3至1×1021/cm3(不包括1×1020/cm3，但包括1×1021/cm3)。将上述杂质元素引入到半导体膜的一部分的区域中而形成上述源极区域及漏极区域。
上述第一区域的厚度薄于除了该第一区域以外的上述半导体膜(或者上述源极区域及漏极区域中的任何一个)的第二区域的厚度(例如比第二区域薄1nm或更大)，下限是该第二区域的厚度的50％，优选是60％，更优选是65％。这是因为不使上述绝缘膜残留在上述接触孔的底部，并且不使上述半导体膜和上述电极或布线之间的接触电阻上升的缘故。即使上述半导体膜的厚度为45nm或更小并将30nm的厚度作为其下限，该半导体膜在上述接触孔的底部也不会消失。
上述预定的深度需要是1nm或更深的深度，并且该深度是上述半导体膜的第二区域的厚度的50％或更小，优选是40％或更小，更优选是35％或更小。在本说明书中，深度是指当以物体(半导体膜、源极区域、漏极区域等)不被过度蚀刻的表面上的任意位置为基准，即，为0nm的深度时的值。
作为上述半导体膜，可以使用以硅为主要成分的膜、包含硅及锗的膜等。上述半导体膜也可以包含氢。此外，上述半导体膜可以是多晶半导体膜、单晶半导体膜、微晶半导体膜、以及非晶半导体膜中的任何一个。也可以使用单晶或多晶半导体衬底，典型的为硅衬底，来代替上述半导体膜，并适当地使用本说明书所公开的发明，来制造场效应晶体管。在这种情况下，形成在所述半导体衬底中的源极区域(漏极区域)的深度相当于上述半导体膜的厚度。
典型地，在导电型为N型的情况下，上述杂质元素是磷，但是也可以采用砷等磷以外的其它杂质元素，而在导电型为P型的情况下，上述杂质元素是硼，但是也可以采用硼以外的其它杂质元素。
即使半导体膜的厚度为薄，也可以不使该半导体膜在接触孔的底部消失。再者，也可以使该半导体膜在接触孔的底部残留没有形成有接触孔的部分的50％或更大的厚度。因此，通过接触孔连接的半导体膜和布线或电极之间的接触电阻的上升被抑制。
当对绝缘膜进行干蚀刻而形成接触孔时，可以在所希望的深度停止过度蚀刻。因此，可以获得绝缘膜在接触孔的底部完全被除去的没有接触不良的晶体管。
附图说明
图1A至1D是表示TFT的制造过程的截面图；
图2是表示磷的沿着深度方向的浓度分布的图；
图3A至3C是表示TFT的制造过程的截面图；
图4A和4B分别是接触部分的截面图、以及表示接触锁电阻的图；
图5A和5B分别是接触部分的截面图、以及表示接触锁电阻的图；
图6A至6D是表示TFT的制造过程的截面图；
图7是表示液晶显示装置的截面图；
图8A至8C是俯视显示装置的示意图；
图9是表示电致发光显示装置的截面图；
图10A至图10D是表示电子设备的图；
图11A和11B是表示无线IC标签的框图；
图12A至12E是表示无线IC标签的使用例子的图。
具体实施方式
实施方式1
下面将说明制造薄膜晶体管(在本说明书中以下称为TFT)的例子。
首先，如图1A所示那样，在衬底111上形成基底绝缘膜112，其厚度为100至300nm。作为衬底111，可以使用玻璃衬底、石英衬底、塑料衬底、陶瓷衬底等绝缘衬底、金属衬底、半导体衬底等。
作为基底绝缘膜112，可以使用氧化硅(SiOx)、氮化硅(SiNx)、包含氮的氧化硅(SiOxNy)(x＞y＞0)(也称为氧氮化硅)、包含氧的氮化硅(SiNxOy)(x＞y＞0)(也称为氮氧化硅)等包含氧或氮的绝缘膜的单层结构或这些的叠层结构。特别是，在碱金属等衬底111所包含的杂质、或附着于衬底111的污染物质的扩散成为问题的情况下，优选形成基底绝缘膜112。
也可以使用玻璃衬底作为衬底111，并使用被微波激发且电子温度为0.5至1.5eV(包含0.5和1.5)、离子能量为5eV或更小、电子密度为1×1011至1×1013/cm3(包含1×1011和1×1013)的高电子密度且低电子温度的等离子体而对该玻璃衬底的表面直接进行等离子体处理。可以使用采用了径向槽天线的微波激发的等离子体处理装置，以产生等离子体。此时，通过引入氮(N2)、或氨(NH3)、氧化亚氮(N2O)等氮化物气体，可以使玻璃衬底的表面氮化。由于形成在该玻璃衬底的表面上的氮化物层是以氮化硅为主要成分的，所以可以用作从玻璃衬底中扩散的杂质的阻挡层。作为基底绝缘膜112，也可以在所述氮化物层上通过等离子体CVD法形成氧化硅膜或包含氮的氧化硅膜。
除了上述以外，通过对使用氧化硅或包含氮的氧化硅而形成的基底绝缘膜112的表面进行上述等离子体处理，可以对该表面及从表面到1至10nm的深度进行氮化处理。因这种极为薄的被氮化了的层而可以将基底绝缘膜112作为阻挡层，而不给之后形成在基底绝缘膜112上的半导体膜带来应力的影响。
与半导体膜的下面接触的基底绝缘膜112的厚度为0.1至10nm，优选为具有1至5nm的厚度的氮化硅膜或包含氧的氮化硅膜。在通过使用金属元素实现结晶化的方法来对半导体膜进行结晶化的情况下，需要进行该金属元素的吸杂。此时，若基底绝缘膜112是氧化硅膜，就有一种情况就是半导体膜中的金属元素和氧化硅膜中的氧在氧化硅膜和半导体膜之间的界面发生反应而成为金属氧化物，因此不容易进行金属元素的吸杂。因此，在基底绝缘膜112与半导体膜接触的部分，优选不使用氧化硅膜。
接着，在本实施方式中，形成60至70nm的以硅为主要成分的膜作为半导体膜。作为半导体膜，可以使用通过如下方法而形成的结晶半导体膜：通过CVD法形成非晶半导体膜或微晶半导体膜，并通过使用受激准分子激光器等的激光结晶化法来实现结晶化。微晶半导体膜是可以通过对由SiH4等硅的化合物构成的气体进行辉光放电分解而获得的。通过稀释由硅的化合物构成的气体，可以容易地形成微晶半导体膜。由于通过CVD法形成的半导体膜包含大量的氢，所以，在进行结晶化之前，根据需要进行热处理以进行去氢化。在进行激光结晶化的情况下，优选预先进行热处理以进行去氢化。也可以使用非晶半导体膜代替结晶半导体膜。
此外，作为结晶化技术，也可以适当地使用使用了卤素灯的快速热退火法(RTA法)或使用加热炉而实现结晶化的技术。再者，也可以使用如下方法：使用镍等金属元素并将它作为结晶核而实现非晶半导体膜的固相生长。
其次，通过光刻步骤将以硅为主要成分的膜形成为预定的形状。在本实施方式中，预定的形状是指岛状，因此，形成岛状的以硅为主要成分的膜113。也可以将作为杂质元素的硼(B)添加到该岛状的以硅为主要成分的膜113中。此时，在岛状的以硅为主要成分的膜113中的硼浓度为1×1015至1×1018/cm3(优选为1×1016至5×1017/cm3)。
通过CVD法或溅射法将第一绝缘膜114形成为5至50nm并使它覆盖岛状的以硅为主要成分的膜113。第一绝缘膜114与岛状的以硅为主要成分的膜113接触并用作栅极绝缘膜。
作为第一绝缘膜114，也可以适当地组合如下材料中的任何一个而形成叠层结构：氧化硅(SiOx)、氮化硅(SiNx)、包含氮的氧化硅(SiOxNy)(x＞y＞0)、以及包含氧的氮化硅(SiNxOy)(x＞y＞0)等。在本实施方式中，采用由SiNxOy膜和SiOxNy膜构成的叠层结构作为第一绝缘膜114。也可以通过上述高电子密度且低电子温度的等离子体对第一绝缘膜114的表面进行氧化或氮化处理而实现细致化。也可以在形成第一绝缘膜114之前进行这种处理。换言之，对岛状的以硅为主要成分的膜113的表面进行等离子体处理。此时，将衬底温度设定为300至450℃，并在氧化气氛(O2、N2O等)或氮化气氛(N2、NH3等)中进行等离子体处理，来可以形成与沉积在岛状的以硅为主要成分的膜113上的绝缘膜之间的良好界面。
接着，在第一绝缘膜114上形成用作栅电极的导电膜。作为该导电膜，可以使用如下膜：铝(Al)膜、铜(Cu)膜、以铝或铜为主要成分的膜、铬(Cr)膜、钽(Ta)膜、氮化钽(TaNx)(x＞0)膜、钛(Ti)膜、钨(W)膜、氮化钨(WNx)(x＞0)膜、钼(Mo)膜；层叠了上述膜中的任何两种或更多的叠层膜，例如，Al膜和Ta膜的叠层、Al膜和Ti膜的叠层、TaNx膜和W膜的叠层等。在本实施方式中，采用大约30nm的氮化钽(TaNx)和大约370nm的钨(W)的叠层膜作为所述导电膜。
接着，通过光刻步骤将上述导电膜形成为预定的形状的电极116(图1A)。在本实施方式中，对构成导电膜的叠层膜的钨(W)膜选择性地进行第一蚀刻。此时，优选采用相对于氮化钽(TaNx)的钨(W)的蚀刻选择比为高的条件进行蚀刻，以不蚀刻氮化钽(TaNx)。第一蚀刻条件的一个例子是如下：使用CF4、Cl2、O2的混合气体，并将其混合比设定为CF4/Cl2/O2＝60sccm/50sccm/45sccm，并使用0.67Pa的压力将2000W的电力供给给线圈电极而产生等离子体。将150W的电力投入到衬底一侧(样品台)。样品台的温度为-10℃。
作为用于光刻步骤的抗蚀剂掩模，可以使用具有垂直的形状的抗蚀剂掩模。通过在进行第一蚀刻之后剥离抗蚀剂掩模，可以观测到附着于获得了的钨(W)的图形116a的侧壁的因蚀刻而产生的反应生成物。该反应生成物是通过以60℃浸渍到以草酸为主要成分的药液(商品名称：SPR301)中并浸渍了10分钟而被除去的。
接着，使用钨(W)的图形116a作为掩模而对氮化钽(TaNx)(x＞0)选择性地进行第二蚀刻。此时，优选采用氮化钽(TaNx)和第一绝缘膜114之间的蚀刻选择比为高的条件进行蚀刻，以不蚀刻第一绝缘膜114。再者，优选采用氮化钽(TaNx)和钨(W)之间的蚀刻选择比为高的蚀刻条件进行蚀刻，以不蚀刻钨(W)。第二蚀刻条件的一个例子是如下：使用Cl2气体，并使用2.00Pa的压力将1000W的电力供给给线圈电极而产生等离子体。将50W的电力投入到衬底一侧(样品台)。样品台的温度为-10℃。
通过第二蚀刻，获得了氮化钽(TaNx)的图形116b，并该图形116b和钨(W)的图形116a结合到一起而形成具有大致垂直的形状的电极116。该电极116用作栅电极或栅极布线。在之后不形成侧壁的情况下，电极116的形状不局限于垂直的形状，而也可以将钨(W)的图形116a和氮化钽(TaNx)的图形116b中的单方或双方形成为锥形。
采用干蚀刻而进行本实施方式的蚀刻，并可以采用ICP(Inductively Coupled Plasma；电感耦合等离子体)蚀刻法进行蚀刻。
其次，对岛状的以硅为主要成分的膜113进行赋予P型或N型的杂质元素的掺杂(图1B)。在本实施方式中，使作为赋予N型的杂质元素的磷(P)透过第一绝缘膜114地添加到岛状的以硅为主要成分的膜113中，以形成低浓度杂质区域113a。在低浓度杂质区域113a中的赋予N型的杂质元素的浓度为1×1015至1×1018/cm3(优选为1×1016至5×1017/cm3)。作为杂质元素的掺杂方法，可以使用离子掺杂法或离子注入法。也可以使用砷(As)代替磷(P)。
其次，覆盖第一绝缘膜114及电极116地形成第二绝缘膜。在本实施方式中，通过等离子体CVD法将包含氮的氧化硅膜(SiOxNy)(x＞y＞0)形成为大约100nm，然后，通过热CVD法将氧化硅膜(SiOx)(x＞0)形成为大约200nm，以形成第二绝缘膜。
其次，采用主要沿着垂直方向的各向异性蚀刻而选择性地蚀刻第二绝缘膜，以形成与电极116的侧面接触的绝缘物117(图1C)。在形成绝缘物117的步骤中，电极116的上面被暴露了。注意，在电极116上形成有用作掩模的绝缘膜的情况下，电极116的上面可能会不被暴露。形成在电极116的侧面的绝缘物117用作侧壁，并且该侧壁可以形成为10至300nm的宽度。
上述绝缘物117是为了在岛状的以硅为主要成分的膜113中形成低浓度杂质区域113a和以下所述的高浓度杂质区域的双方而形成的。不需要一定形成所述绝缘物117，只要根据需要形成绝缘物117，即可。在不形成低浓度杂质区域113a的情况下，绝缘物117是不要的。
通过形成绝缘物117的步骤，第一绝缘膜114的一部分也被除去，结果，成为如图1C所示的绝缘膜118，并暴露了岛状的以硅为主要成分的膜113的一部分(低浓度杂质区域113a的一部分)。该暴露了的部分之后成为源极区域及漏极区域。绝缘膜118用作栅极绝缘膜。在第一绝缘膜114和低浓度杂质区域113a之间的蚀刻选择比为低的情况下，暴露了的部分的低浓度杂质区域113a因被过度蚀刻而变薄。
然后，如图1D所示那样，使用电极116、绝缘物117及绝缘膜118作为掩模而将赋予P型或N型的杂质元素掺杂到岛状的以硅为主要成分的膜113(低浓度杂质区域113a)中，以形成高浓度杂质区域113b。该高浓度杂质区域113b相当于源极区域及漏极区域。在本实施方式中，使用磷作为所述杂质元素。
图2表示在硅中的磷的沿着深度方向的浓度分布(深度剖析)，其中，横轴表示被掺杂的硅的基于表面的深度，而纵轴表示磷的浓度。用于获得图2所示的结果的掺杂条件是如下：使用的气体是被稀释为5％的浓度的PH3(磷化氢)；气体流量为40sccm；加速电压为10kV；电流密度为5.0μA；剂量为3.0×1015/cm2(在本说明书中，将该条件以下称为“条件A”)，以及使用的气体是被稀释为5％的浓度的PH3(磷化氢)；气体流量为40sccm；加速电压为20kV；电流密度为5.0μA；剂量为3.0×1015/cm2(在本说明书中，将该条件以下称为“条件B”)。
在图2中，实线表示加速电压为10kV的“条件A”，而虚线表示加速电压为20kV的“条件B”。随着深度的增加(该深度为大于20nm)，“条件A”的情况下的磷浓度比“条件B”的情况下的磷浓度更明显地降低。并且，在采用“条件A”的情况下，磷浓度在深于30nm的区域中为1×1020/cm3或更小。相反，在采用“条件B”的情况下，磷浓度在深度小于45nm的区域中超过1×1020/cm3。
在本实施方式中，采用加速电压为10kV的“条件A”作为为了形成高浓度杂质区域113b而掺杂磷的条件。
之后，进行热处理等而进行被掺杂了的杂质元素的激活化。也可以在形成以下所述的单层结构的层间绝缘膜120之后或在形成叠层结构的层间绝缘膜120的第一层或第二层之后进行激活化。作为激活化的方法，可以采用激光照射、RTA、使用炉并以550℃或更低的温度进行4个小时或更短的加热处理。此外，需要采用如下条件进行这种激活化：通过采用该条件，不使高浓度杂质区域113b所包含的磷的沿着深度方向的浓度分布均匀化。
至少覆盖作为岛状的以硅为主要成分的膜113的一部分的高浓度杂质区域113b、以及电极116地将层间绝缘膜120形成为600nm或更大(图3A)。层间绝缘膜120是使用有机材料或无机材料而形成的。层间绝缘膜120可以是单层结构，或者，可以是两层或三层的叠层结构。在本实施方式中，采用三层的叠层结构作为层间绝缘膜120，其中，使用包含氮的氧化硅膜(SiOxNy)(x＞y＞0)夹住氮化硅膜。
进行干蚀刻而在层间绝缘膜120中形成用于暴露高浓度杂质区域113b的至少一部分的接触孔121(图3B)。在形成接触孔121的同时，也可以在层间绝缘膜120中形成未图示的用于暴露电极116的至少一部分的接触孔。注意，需要注意对电极116的过度蚀刻的深度。
在本实施方式中，通过三个步骤来进行为了形成接触孔121而进行的干蚀刻。在本实施方式中用于干蚀刻的气体是氦(He)和CHF3的混合气体，但是，其混合比在各步骤中不相同。在第一步骤中，混合比为CHF3/He＝50sccm/100sccm，并使用5.5Pa的压力产生等离子体。在第二步骤中，混合比为CHF3/He＝7.5sccm/142.5sccm，并使用与第一步骤相同的压力进行蚀刻并使残留的层间绝缘膜120的厚度为大约200nm。在第三步骤中，采用层间绝缘膜120和高浓度杂质区域113b之间的蚀刻选择比为高的条件，因此，混合比为CHF3/He＝48sccm/152sccm，并使用与第一步骤及第二步骤相同的压力完成接触孔121。
在本实施方式中，第三步骤所需要的时间为比第一步骤及第二步骤更长，并且在第三步骤中进行过度蚀刻。以下，在本说明书中，称上述三个步骤为“条件C”。作为用于该“条件C”的气体，可以使用其它气体CXFY(X和Y是正整数)例如CF4代替CHF3，并可以使用其它稀有气体例如氩(Ar)代替氦。
其次，在接触孔121中通过溅射法形成导电层，并通过光刻步骤形成布线或电极122(图3C)。在本实施方式中，所述导电层是具有以钛(Ti)为主要成分的层和形成在其上的以铝(Al)为主要成分的层的叠层结构。通过上述步骤制造TFT。可以使用铜(Cu)、钼(Mo)、钽(Ta)、钨(W)等溶点比铝更高的金属，代替钛。再者，所述叠层结构也可以具有导电性的金属氮化物，并也可以形成所述叠层结构而不使用以铝为主要成分的层。布线或电极122与高浓度杂质区域113b电连接。在形成有未图示的用于暴露电极116的至少一部分的接触孔的情况下，通过还在该接触孔中同时形成所述导电层，来形成与电极116电连接的布线。
图4A是使用电子显微镜观察并拍摄如下部分的截面的照片：该部分是采用“条件A”将磷掺杂到以硅为主要成分的膜中而形成的高浓度杂质区域113b通过采用“条件C”而形成在层间绝缘膜120中的接触孔与布线或电极122连接的部分。当形成接触孔时高浓度杂质区域113b被过度蚀刻的结果是，在比高浓度杂质区域113b与布线或电极122接触的部分(接触孔的底部)更深的第一区域中其厚度为大约40nm。由于高浓度杂质区域113b的除了第一区域之外的第二区域的厚度为大约62nm，所以高浓度杂质区域113b被过度蚀刻到大约22nm的深度。该高浓度杂质区域113b被过度蚀刻到大约22nm的深度是高浓度杂质区域113b的所述大约62nm的厚度的40％或更小。高浓度杂质区域113b的薄层电阻(sheet resistance)为320至340Ω/□。
图4B表示测量具有如下接触结构的元件的接触锁电阻(contactchain resistance)所得的结果：该接触结构是采用“条件A”掺杂了磷的以硅为主要成分的膜和由与布线或电极122相同的材料构成的叠层结构的布线或电极之间的接触结构。在本说明书中，接触锁电阻是指串联连接有1000个接触结构的元件(接触锁)的电阻值，该接触结构是导电体和半导体之间、导电体之间、或半导体之间的接触结构。因此，图4B所示的接触锁电阻的值的1000分之一是每个采用“条件A”掺杂了磷的以硅为主要成分的膜和布线或电极之间的接触锁的电阻，并被计算为140至170Ω(包含140和170)。该测量结果显示出如下事实：电阻低且不均匀性小。在图4B中，横轴表示形成有接触锁的互不相同的衬底，而纵轴是对该衬底分别形成有的接触锁以多个地方测量接触锁电阻所得的结果。
图4A所示的高浓度杂质区域113b所包含的磷的浓度分布是通过参照图2而推定为如下的：从没有被过度蚀刻的表面到深度22nm的区域(浅于深度22nm的区域)的磷浓度为4×1020至1×1021/cm3(包含4×1020和1×1021)，而被过度蚀刻了的表面(与布线或电极122接触的部分)的磷浓度为大约4×1020/cm3，并且在比深度22nm更深的区域的磷浓度低于4×1020/cm3。
因此，可以认为当进行干蚀刻时，磷浓度为4×1020至1×1021/cm3(包含4×1020和1×1021)的区域的高浓度杂质区域113b容易被过度蚀刻而消失，相反，当进行干蚀刻时，磷浓度低于4×1020/cm3的区域，尤其是1×1020/cm3或更小(下限为0/cm3)的高浓度杂质区域113b不容易被过度蚀刻。
像这样，通过控制包含在半导体膜中的杂质元素如磷的浓度的沿着深度方向的分布，可以控制过度蚀刻的深度。
下面将表示通过实验而确认到的结果：干蚀刻时的半导体膜的蚀刻速度相应着该半导体膜中的磷浓度及当对该半导体膜进行磷掺杂时的剂量而变化。此外，蚀刻速度低意味着不容易被蚀刻。
进行干蚀刻的样品包括在衬底上形成有掺杂了磷的以硅为主要成分的膜的样品、以及在衬底上形成有不掺杂有磷的以硅为主要成分的膜的样品。掺杂了磷的样品是这样一种样品：在进行掺杂之后，以850℃进行2个小时的热处理，以使在以硅为主要成分的膜中的特别是在沿着深度方向的磷的浓度分布均匀。采用仅仅是剂量不同的三种条件进行磷的掺杂。所述剂量为7×1013/cm2、7×1014/cm2、7×1015/cm2。采用SIMS(二次离子质谱法)测量在进行了热处理之后的以硅为主要成分的膜中的磷浓度。结果如下：在以剂量7×1013/cm2进行掺杂的样品中，磷浓度为大约1×1019/cm3，而在以剂量7×1014/cm2进行掺杂的样品中，磷浓度为大约1×1020/cm3，而在以剂量7×1015/cm2进行掺杂的样品中，磷浓度为大约1×1021/cm3。
对上述样品进行2分钟的使用了氦和CHF3的混合气体的干蚀刻，以形成接触孔。完成的接触孔的深度是如下：在没有掺杂磷的样品中为大约10nm，而在以剂量7×1013/cm2进行掺杂的样品中为大约17.4nm，并且在以剂量7×1014/cm2进行掺杂的样品中为大约20.9nm，在以剂量7×1015/cm2进行掺杂的样品中为大约25.5nm。这种结果显示出如下事实：在以硅为主要成分的膜中的磷浓度越低，蚀刻速度就越低，并且，没有掺杂磷的样品具有最低的蚀刻速度。
如上所述那样，本实施方式描述了制造TFT的例子，但是，在本说明书所公开的发明还可以适用于除了TFT之外的半导体元件。例如，可以制造使用了硅衬底的场效应晶体管。在这种情况下，不提供基底绝缘膜112及岛状的以硅为主要成分的膜113。在使用P型硅衬底作为衬底111的情况下，通过将赋予N型的杂质元素掺杂到所述硅衬底中，来形成高浓度杂质区域113b(源极区域及漏及区域)。再者，也可以形成与高浓度杂质区域113b相邻的低浓度杂质区域113a。当形成高浓度杂质区域113b时，该高浓度杂质区域113b中的比预定深度更深的区域中所包含的赋予N型的杂质元素的浓度为1×1020/cm3。
比较例
以下表示采用实施方式1所记载的加速电压为20kV的“条件B”进行磷掺杂的情况。图5A是使用电子显微镜观察并拍摄如下部分的截面的照片：该部分是采用“条件B”将磷掺杂到以硅为主要成分的膜中而形成的高浓度杂质区域513b通过形成在层间绝缘膜520中的接触孔与布线或电极522连接的部分。本比较例和实施方式1的不同点只在于通过采用“条件B”代替实施方式1所记载的加速电压为10kV的“条件A”来进行磷掺杂这一点。
当形成接触孔时高浓度杂质区域513b被蚀刻过量，结果，在比高浓度杂质区域513b与布线或电极522接触的部分更深的第一区域中其厚度极为薄，并且其厚度薄于形成接触孔之前的膜厚的50％。高浓度杂质区域513b的除了第一区域之外的第二区域的厚度为大约60nm。所述高浓度杂质区域513b的薄层电阻为190至210Ω/□，即该薄层电阻低于实施方式1的高浓度杂质区域113b的薄层电阻。这种结果起因于磷的浓度分布的不同。
图5B表示测量具有如下接触结构的元件的接触锁电阻所得的结果：该接触结构是采用“条件B”掺杂了磷的以硅为主要成分的膜和布线或电极522之间的接触结构。图5B所示的接触锁电阻的值比图4B所示的接触锁电阻高得多，并且其不均匀性为大。这种结果意味着如下事实：即使如上所述那样具有高浓度杂质区域513b的薄层电阻为低的优点，也不适合实用。在图5B中，横轴表示形成有接触锁的互不相同的衬底，而纵轴是对该衬底分别形成有的接触锁以多个地方测量接触锁电阻所得的结果。
图5A所示的高浓度杂质区域513b所包含的磷的浓度分布通过参照图2而推定为如下：从没有被过度蚀刻的表面到深度45nm的区域(浅于深度45nm的区域)的磷浓度为1×1020/cm3至1×1021/cm3(不包括1×1020/cm3，但包括1×1021/cm3)，而被过度蚀刻的表面(与布线或电极522接触的部分)的磷浓度为1×1020至2×1020/cm3。
因此，可以认为当进行干蚀刻时，磷浓度为1×1020/cm3至1×1021/cm3(不包括1×1020/cm3，但包括1×1021/cm3)的区域的高浓度杂质区域513b容易被过度蚀刻而消失，相反，当进行干蚀刻时，磷浓度为1×1020/cm3或更小(下限为0/cm3)的区域的高浓度杂质区域513b不容易被过度蚀刻。
本比较例的结果表示如下事实：在采用“条件B”掺杂了磷的以硅为主要成分的膜的厚度为45nm或更薄的情况下，该膜被过度蚀刻而消失的可能性为高。在像这样消失的情况下，接触锁电阻的值成为比图5B所示的值更大。
下面将考察实施方式1和本比较例的过度蚀刻的深度不同的理由。双方工艺的不同点只在于当进行磷掺杂时所施加的加速电压。然而，由此而如图2所示那样，磷的浓度分布成为不相同的。
在实施方式1中，在高浓度杂质区域113b中，在深度10nm附近的磷浓度为最高。在深于10nm的区域，磷的浓度趋于降低，并且在深度20nm附近磷的浓度为大约5×1020/cm3，并且在深于30nm的区域，磷的浓度为大约1×1020/cm3或更小。在这种情况下，随着深度的增加(该深度深于磷的浓度趋于降低的深度10nm)，层间绝缘膜120和高浓度杂质区域113b之间的蚀刻选择比变高。换言之，由于高浓度杂质区域113b的蚀刻速度变低，所以蚀刻被抑制。因此，如图4A所示那样，在高浓度杂质区域113b的大约22nm的深度停止过度蚀刻。
相反，在本比较例中，在高浓度杂质区域513b中，在深度20nm附近的磷浓度为最高。磷的浓度在深于20nm的区域中才开始降低，但是该降低比实施方式1缓和得多。因此，不像实施方式1那样，层间绝缘膜520和高浓度杂质区域513b之间的蚀刻选择比为低，并且高浓度杂质区域513b的蚀刻不被抑制。因此，产生一个问题就是如图5A所示那样，高浓度杂质区域513b被过度蚀刻到比深度22nm深得多的区域。
实施方式2
本实施方式表示采用与实施方式1不同的方法制造TFT的例子。
在形成接触孔之后而不在形成接触孔之前，进行掺杂以在由接触孔开口的半导体膜的区域中形成高浓度杂质区域(源极区域及漏极区域)。结果，层间绝缘膜和半导体膜之间的蚀刻选择比为高，并且在这些界面中容易停止蚀刻。换言之，当形成接触孔时，可以完全除去所述层间绝缘膜而不过度蚀刻所述半导体膜。下面，将说明具体例子。
根据实施方式1，进行直到图1C所示的暴露岛状的以硅为主要成分的膜113的一部分(低浓度杂质区域113a的一部分)的制造步骤。接着，使用抗蚀剂掩模等掩模覆盖所述暴露了的部分中的一部分，即，之后由接触孔开口的区域。然后，对岛状的以硅为主要成分的膜113，采用在比较例中所采用的“条件B”进行磷掺杂，以形成高浓度杂质区域613b(图6A)。相反，在抗蚀剂掩模等掩模所覆盖的区域中不形成有高浓度杂质区域613b。为了降低高浓度杂质区域613b的薄层电阻，而采用“条件B”进行了磷掺杂。也可以采用在实施方式1中所采用的“条件A”进行掺杂，而不采用“条件B”。之后，除去使用了的抗蚀剂掩模等掩模，并形成实施方式1所记载的层间绝缘膜120。
对层间绝缘膜120进行干蚀刻而形成接触孔621(图6B)。此时，在接触孔621的底部不形成有高浓度杂质区域613b。在本实施方式中，采用层间绝缘膜120和岛状的以硅为主要成分的膜113(低浓度杂质区域113a)之间的蚀刻选择比为高的条件，例如，使用氦(He)和CHF3的混合气体，并将其混合比设定为CHF3/He＝56sccm/144sccm，并使用7.5Pa的压力而进行干蚀刻。也可以缩短实施方式1所记载的“条件C”的第三步骤所需要的时间而进行干蚀刻，而不过度蚀刻岛状的以硅为主要成分的膜113(低浓度杂质区域113a)。在将所述接触孔621形成为暴露将要形成的图6C所示的高浓度杂质区域613b的全部区域的大小的情况下，不需要如上所述那样使用抗蚀剂掩模等掩模覆盖而进行磷掺杂的步骤。
再者，采用“条件B”进行磷掺杂，以通过接触孔621将高浓度杂质区域613b形成在岛状的以硅为主要成分的膜113(低浓度杂质区域113a)中(图6C)。也可以采用“条件A”代替“条件B”而进行掺杂。然后，进行掺杂了的杂质元素的激活化。
之后，如实施方式1所记载那样，在接触孔621中形成布线或电极122(图6D)。
与实施方式1相比，本实施方式的步骤更为复杂，但是，因可以采用“条件B”进行磷掺杂而可以降低高浓度杂质区域613b的薄层电阻，并且高浓度杂质区域613b不被过度蚀刻。然而，像实施方式1那样，在本实施方式中也可以形成接触孔621以过度蚀刻高浓度杂质区域613b。
实施例1
作为使用根据本说明书所公开的发明形成的TFT而完成的显示装置，示出液晶显示装置和电致发光显示装置的例子。在本说明书中，以下称电致发光显示装置为EL显示装置。
图7表示液晶显示装置的截面的一个例子。在第一衬底701和第二衬底702之间提供有液晶层704，并且使用密封剂700使这些衬底粘在一起。第一衬底701至少形成有像素部703，而第二衬底702通过印刷法等至少形成有着色层705。着色层705是当进行彩色显示时所需要的，并在是RGB方式的情况下，相对于各像素提供有对应红、绿、蓝的各种颜色的着色层。在第一衬底701和第二衬底702的外侧分别提供有偏振板706和707。此外，在偏振板707的表面形成有保护膜716，并缓和来自外部的冲击。
在像素部703中相对于各像素形成有作为半导体元件的TFT，并可以适当地使用根据本说明书所公开的发明完成的TFT。结果，各像素的TFT正常工作而没有工作不良，因此，可以减少点缺陷、线缺陷等显示图像的缺陷。
布线衬底710通过FPC709连接于提供在第一衬底701上的连接端子708。FPC709或连接布线提供有驱动电路711(IC芯片等)，而布线衬底710提供有控制电路或电源电路等外部电路712。
冷阴极荧光灯713、反射板714及光学膜715是背灯单元，并且它们成为光源。第一衬底701、第二衬底702、上述光源、布线衬底710、以及FPC709被边框(Bezel)717支撑并保护。
图8A、图8B及图8C是俯视液晶显示装置、EL显示装置等显示装置的示意图。
在图8A中，在衬底800上形成有多个像素802排列为矩阵状的像素部801、扫描线侧输入端子803、信号线侧输入端子804。从扫描线侧输入端子803延伸的扫描线和从信号线侧输入端子804延伸的信号线交叉而使像素802排列为矩阵状。多个像素802分别设有作为开关元件的TFT和像素电极。图8A是由连接在衬底外部的驱动电路控制输向扫描线及信号线的信号的例子，其中，该驱动电路通过扫描线侧输入端子803及信号线侧输入端子804而连接在衬底外部。但是，也可以采用在衬底上形成驱动电路的COG方式。
图8B是像素部811及扫描线驱动电路812形成在衬底810上的例子。符号814是与图8A相同的信号线侧输入端子。此外，图8C是像素部821、扫描线驱动电路822及信号线驱动电路824形成在衬底820上的例子。
图8B所示的扫描线驱动电路812、图8C所示的扫描线驱动电路822及信号线驱动电路824是由TFT构成的，并可以是与提供在像素部的TFT同时形成的。注意，由于扫描线驱动电路及信号线驱动电路被要求高速工作，所以，作为用于它们的TFT，优选采用将结晶半导体膜用于沟道形成区域的TFT，而不使用非晶半导体膜。
通过将根据本说明书所公开的发明完成的TFT不仅用于图8A、图8B及图8C所示的像素部，而且还用于图8B所示的扫描线驱动电路812、图8C所示的扫描线驱动电路822及信号线驱动电路824，来可以提高成品率。
图9表示EL显示装置的截面的一个例子。该EL显示装置具有端子部900、驱动电路部901及像素部902，其中，驱动电路部901具有P沟道型TFT910及N沟道型TFT911，而像素部902具有开关用TFT912及驱动用TFT913。驱动电路部901及像素部902都形成在同一衬底上。
图9表示以所谓的多栅极结构作为开关用TFT912及驱动用TFT913，其目的为降低TFT的截止电流。例如可以以N沟道型TFT作为开关用TFT912，而例如可以以P沟道型TFT作为驱动用TFT913。开关用TFT912的栅电极电连接于扫描线，而通过接触孔连接于开关用TFT912的源极区域或漏极区域的电极或布线电连接于信号线。
通过提供在层间绝缘膜中的接触孔连接于驱动用TFT913的源极区域或漏极区域的电极或布线电连接于发光元件914，在该发光元件914中层叠有阳极和阴极和形成在它们之间的发光层。图9表示如下结构：在层间绝缘膜上提供有所述电极或布线，并在其上提供有其他的层间绝缘膜，并在其上形成有发光元件914。但是，不一定局限于这种结构。作为发光元件914的阴极和阳极中的单方或双方，可以使用通过溅射法或印刷法(喷墨法等液滴喷出法、丝网印刷法等)而形成的透明导电膜如ITO(氧化铟锡)膜。构成透明导电膜的材料不局限于上述ITO，而也可以使用具有透光性并具有导电性的其它材料。由于将透明导电膜用于阴极和阳极中的双方而可以沿着上方向及下方向射出来自发光层的光，所以从EL显示装置的表面和背面的双方向可以看到图像。
根据本说明书所公开的发明完成的TFT可以适用于像素部902。结果，与液晶显示装置的情况一样，可以减少点缺陷、线缺陷等显示图像的缺陷。此外，通过将根据本说明书所公开的发明完成的TFT不仅适用于像素部902而且还适用于驱动电路部901，来可以提高成品率。
本实施例所示的显示装置被安装在各种各样的电子设备中。作为这些电子设备的例子，可以举出电视接收机、影像拍摄装置(摄像机、数字照相机等)、导航系统、声音重放装置(汽车音响、音响组件等)、个人计算机、游戏机、便携信息终端(便携计算机、手机、便携型游戏机或电子书籍等)、具备记录介质的图像重放装置(具体地说是重放数字通用光盘(DVD)等记录介质并具有能够显示其图像的显示装置的装置)等。本实施例所示的显示装置被安装在这些电子设备的显示部等中。
图10A是电视接收机的一个例子，它包括外壳1001、显示部1002、扬声器1003、操作部1004、视频输入端子1005等。使用根据本说明书所公开的发明制作的TFT而完成的液晶显示装置、EL显示装置等显示装置适用于显示部1002。
图10B及图10C表示数字照相机的一个例子，图10B是从前面看到数字照相机的图，符号1011表示释放按钮，1012；主开关，1013；取景窗口，1014；闪光灯，1015；透镜，1016；外壳。图10C是从后面看到所述数字照相机的图，符号1017表示取景器目镜，1018；显示部，1019及1020；操作钮。使用根据本说明书所公开的发明制作的TFT而完成的液晶显示装置、EL显示装置等显示装置适用于显示部1018。
图10D表示手机的一个例子。该手机具有设有操作开关类1024、麦克风1025等的主体A 1021、以及设有显示面板A 1028、显示面板B 1029、扬声器1026等的主体B 1022，并且主体A 1021和主体B 1022被铰链1030自由开闭地连结着。显示面板A 1028和显示面板B 1029与电路衬底1027一起收纳到主体B 1022的外壳1023中。显示面板A1028及显示面板B 1029的像素部配置为可以从形成在外壳1023中的开口窗视觉确认的形式。使用根据本说明书所公开的发明制作的TFT而完成的液晶显示装置、EL显示装置等显示装置适用于显示面板A1028及显示面板B 1029。
根据上述手机的功能可以适当设定显示面板A 1028和显示面板B 1029的像素数等的规格。例如，可以组合显示面板A 1028和显示面板B 1029分别作为主屏和副屏。
通过使用如上所述的显示面板来可以以显示面板A 1028为显示文字和图像的高清晰彩色显示屏，而以显示面板B 1029为显示文字信息的单色信息显示屏。尤其是，可以通过以显示面板B 1029为有源矩阵型显示面板并使它高清晰化，来显示各种各样的文字信息并提高每一屏中的信息显示密度。例如，通过将显示面板A 1028设定为2至2.5英寸且64灰度，而且26万色的QVGA(320点×240点)，并将显示面板(B)1029设定为单色且2至8灰度，而且180至220ppi(每英寸像素)的高清晰面板来可以显示拉丁字母、平假名、片假名、数字、汉字等。
根据本实施例完成的手机可以根据其功能和用途转换为各种各样的形式。例如，也可以通过将摄像元件组合到铰链1030等的部位中来用作相机手机。此外，也可以将操作开关类1024、显示面板A 1028、显示面板B 1029收到一个外壳中。
本实施例可以与实施方式1、实施方式2组合而使用。
实施例2
根据本说明书所公开的发明完成的晶体管可以用于集成电路、非接触型集成电路装置(可能被称为无线IC标签、RFID(射频识别)标签)等半导体装置。通过将所述非接触型集成电路装置(在本说明书中，以下称其为无线IC标签)贴在如实施例1所示那样的各种电子设备，来可以明确该电子设备的流通路径等。
在图11A和11b中以框图表示了无线IC标签的一个例子。无线IC标签1100可以进行非接触数据通讯，并具有电源电路1101、时钟发生电路1102、数据解调/调制电路1103、控制电路1104、接口电路1105、存储电路1106、总线1107、以及天线1108。图11b表示在图11A中还提供了CPU1121的情况。
电源电路1101基于从天线1108输入的交流信号产生电源。时钟发生电路1102基于从天线1108输入的信号产生时钟信号。数据解调/调制电路1103解调/调制与读写器1109通讯的数据。控制电路1104控制存储电路1106。天线1108进行信号接收和数据发送。
作为构成天线1108的材料，例如，可以使用金、银、铜、铝、铁氧体、陶瓷等。天线1108可以形成为如下形状：例如，偶极型、环状的环形型、螺旋状的螺形型、平整的长方体状的贴片型。
可以使用根据本说明书所公开的发明完成的晶体管而制造构成无线IC标签1100的电路。天线1108被设置为电连接于所述晶体管的形式。可以在衬底上与晶体管一起制造天线1180，其中，该天线1180是通过溅射法或CVD法和光刻步骤的组合、不需要光刻步骤的丝网印刷法或液滴喷出法等而制造的。此外，使用现成的部件作为天线1108，并通过导电胶等粘合它和形成有晶体管的衬底，来可以电连接天线1108和晶体管。
作为存储电路1106，可以使用DRAM、SRAM、掩模ROM、EPROM(可擦可编程只读存储器)、EEPROM(电可擦可编程只读存储器)、闪速存储器、有机存储器等。有机存储器是如下结构：在一对电极之间提供有有机化合物层，或者，在一对电极之间提供有具有有机化合物和无机化合物的层，并且，通过将有机存储器用于无线IC标签的存储电路1106来有助于实现无线IC标签的小型化、薄型化、轻量化。
由于无线IC标签的制造成本比现有的条码高，所以需要谋求降低成本。通过使用本说明书所公开的发明而制造无线IC标签，可以提高成品率，并且，在可以以低价格供给的同时，还可以实现高质量并改善性能的不均匀性。
在图12A至12E中表示了无线IC标签的使用例子。通过安装于物品如记录有信息的记录介质1201本身或记录介质1201被收纳的容器、书籍1202、商品的包装1203、衣类1204、由玻璃或塑料制成的瓶子1205等，来可以利用于如下用途：管理安装有无线IC标签的物品的销售、贮存、出借及归还；防止该物品的丢失或偷窃；该物品的回收、以及其他用途等。在图12A至12E的各附图中表示了无线IC标签被安装的位置1200的例子。
本实施例可以与实施方式1、实施方式2、实施例1组合而实施。
本说明书根据2005年8月23日在日本专利局受理的日本专利申请编号2005-241734而制作，所述申请内容包括在本说明书中。

Claims (17)

1.一种晶体管，包括：
包含在源极区域和漏极区域中赋予P型或N型导电性的杂质元素的半导体膜；
与所述半导体膜相邻的栅电极；
形成在所述半导体膜上的绝缘膜；以及
通过形成于所述绝缘膜中的接触孔电连接于所述半导体膜的电极或布线，
其中所述半导体膜具有：包含在深于预定深度的区域中的所述杂质元素的浓度的第一范围以及包含在浅于所述预定深度的区域中的所述杂质元素的浓度的第二范围，所述第二范围的浓度高于所述第一范围的浓度；
其中所述浅于预定深度的区域置于所述深于预定深度的区域和所述绝缘膜之间；
其中在深于所述半导体膜中与所述电极或布线接触的部分的区域中，所述杂质元素的浓度在所述第一范围，
其中所述浓度的第一范围对应于1×1020/cm3或更小的浓度；并且
其中所述浓度的第二范围对应于大于1×1020/cm3并且小于等于1×1021/cm3的浓度。
2.根据权利要求1所述的晶体管，
其中所述预定深度为所述半导体膜的不位于所述接触孔的底表面下的部分的厚度的50％或更小。
3.根据权利要求1所述的晶体管，
其中所述半导体膜的位于所述接触孔的底表面下的部分具有第二厚度，所述第二厚度是所述半导体膜的不位于所述接触孔的所述底表面下的部分的第一厚度的50％或更大。
4.根据权利要求1所述的晶体管，
其中，所述杂质元素是磷，并且所述半导体膜是包含硅作为其主要成分的膜。
5.一种显示装置，该显示装置是其像素包括根据权利要求1所述的晶体管的液晶显示装置或电致发光显示装置。
6.一种包括根据权利要求1所述的晶体管的无线IC标签。
7.一种晶体管，包括：
包含在源极区域及漏极区域中赋予P型或N型导电性的杂质元素的半导体膜；
与所述半导体膜相邻的栅电极；
形成在所述半导体膜上的绝缘膜；以及
通过形成于所述绝缘膜中的接触孔电连接于所述源极区域及所述漏极区域中的一个的电极或布线，
其中，在所述源极区域及所述漏极区域中，存在包含在深于预定深度的区域中的所述杂质元素的浓度的第一范围以及包含在浅于所述预定深度的区域中的所述杂质元素的浓度的第二范围，所述第二范围的浓度高于所述第一范围的浓度；
其中所述浅于预定深度的区域置于所述深于预定深度的区域和所述绝缘膜之间；
其中在深于所述源极区域及所述漏极区域中的一个与所述电极或布线接触的部分的区域中，所述杂质元素的浓度在所述第一范围；
其中所述浓度的第一范围对应于1×1020/cm3或更小的浓度；并且
其中所述浓度的第二范围对应于大于1×1020/cm3并且小于等于1×1021/cm3的浓度。
8.根据权利要求7所述的晶体管，
其中所述预定深度为所述半导体膜的不位于所述接触孔的底表面下的部分的厚度的50％或更小。
9.根据权利要求7所述的晶体管，
其中所述半导体膜的位于所述接触孔的底表面下的部分具有第二厚度，所述第二厚度是所述半导体膜的不位于所述接触孔的所述底表面下的部分的第一厚度的50％或更大。
10.根据权利要求7所述的晶体管，
其中，所述杂质元素是磷，并且所述半导体膜是包含硅作为其主要成分的膜。
11.一种显示装置，该显示装置是其像素包括根据权利要求7所述的晶体管的液晶显示装置或电致发光显示装置。
12.一种包括根据权利要求7所述的晶体管的无线IC标签。
13.一种晶体管，包括：
包含在源极区域及漏极区域中赋予P型或N型导电性的杂质元素的半导体膜；
与所述半导体膜相邻的栅电极；
形成在所述半导体膜上的绝缘膜；以及
通过至少形成在所述绝缘膜中的接触孔电连接于所述源极区域及所述漏极区域中的一个的电极或布线，
其中所述源极区域和所述漏极区域具有：包含在深于预定深度的区域中的所述杂质元素的浓度的第一范围以及包含在浅于所述预定深度的区域中的所述杂质元素的浓度的第二范围，所述第二范围的浓度高于所述第一范围的浓度；
其中所述浅于预定深度的区域置于所述深于预定深度的区域和所述绝缘膜之间；
其中在深于所述半导体膜中与所述电极或布线接触的部分的区域中，所述杂质元素的浓度在所述第一范围；
其中所述预定深度为所述半导体膜的不位于所述接触孔的底表面下的部分的第一厚度的50％或更小；
其中所述浓度的第一范围对应于1×1020/cm3或更小的浓度；并且
其中所述浓度的第二范围对应于大于1×1020/cm3并且小于等于1×1021/cm3的浓度。
14.根据权利要求13所述的晶体管，
其中所述半导体膜的位于所述接触孔的底表面下的部分具有第二厚度，所述第二厚度是所述半导体膜的不位于所述接触孔的所述底表面下的部分的所述第一厚度的50％或更大。
15.根据权利要求13所述的晶体管，
其中，所述杂质元素是磷，并且所述半导体膜是包含硅作为其主要成分的膜。
16.一种显示装置，该显示装置是其像素包括根据权利要求13所述的晶体管的液晶显示装置或电致发光显示装置。
17.一种包括根据权利要求13所述的晶体管的无线IC标签。
CN201110080569.XA 2005-08-23 2006-08-23 晶体管及使用它的显示装置、电子设备及半导体装置 Expired - Fee Related CN102194892B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005241734 2005-08-23
JP2005-241734 2005-08-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006101216155A Division CN1921143B (zh) 2005-08-23 2006-08-23 晶体管及使用它的显示装置、电子设备及半导体装置

Publications (2)

Publication Number Publication Date
CN102194892A CN102194892A (zh) 2011-09-21
CN102194892B true CN102194892B (zh) 2014-08-20

Family

ID=37778792

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110080569.XA Expired - Fee Related CN102194892B (zh) 2005-08-23 2006-08-23 晶体管及使用它的显示装置、电子设备及半导体装置
CN2006101216155A Expired - Fee Related CN1921143B (zh) 2005-08-23 2006-08-23 晶体管及使用它的显示装置、电子设备及半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2006101216155A Expired - Fee Related CN1921143B (zh) 2005-08-23 2006-08-23 晶体管及使用它的显示装置、电子设备及半导体装置

Country Status (3)

Country Link
US (2) US20070052021A1 (zh)
KR (1) KR101249066B1 (zh)
CN (2) CN102194892B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052021A1 (en) * 2005-08-23 2007-03-08 Semiconductor Energy Laboratory Co., Ltd. Transistor, and display device, electronic device, and semiconductor device using the same
CN104051541B (zh) * 2014-06-06 2017-02-15 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制作方法
CN105047607A (zh) * 2015-08-11 2015-11-11 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
CN108364958A (zh) * 2018-02-11 2018-08-03 武汉华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1186343A (zh) * 1996-12-24 1998-07-01 三菱电机株式会社 半导体装置及其制造方法
US6265247B1 (en) * 1997-09-30 2001-07-24 Sanyo Electric Co., Ltd. Thin-film transistor and manufacturing method for improved contact hole
CN1397829A (zh) * 2001-07-18 2003-02-19 Lg.菲利浦Lcd株式会社 液晶显示装置的阵列基板及其制造方法
CN1411075A (zh) * 2001-09-27 2003-04-16 三菱电机株式会社 半导体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
JPS62274778A (ja) 1986-05-23 1987-11-28 Toshiba Corp 半導体装置
JP2553704B2 (ja) 1989-06-16 1996-11-13 松下電子工業株式会社 半導体装置の製造方法
JP2794594B2 (ja) 1989-06-20 1998-09-10 ソニー株式会社 半導体装置の製法
JP3359925B2 (ja) 1991-07-09 2002-12-24 株式会社東芝 半導体装置の製造方法
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
EP0575688B1 (en) * 1992-06-26 1998-05-27 STMicroelectronics S.r.l. Programming of LDD-ROM cells
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
JP3318384B2 (ja) * 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
JP2873660B2 (ja) * 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3020046B2 (ja) 1994-05-19 2000-03-15 有限会社オーエムクリエイティブ 下着用金属構成物及びその製造方法
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
JPH0992716A (ja) 1995-09-21 1997-04-04 Toshiba Corp 非単結晶半導体装置及びその製造方法
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
JP3772916B2 (ja) * 1996-03-07 2006-05-10 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6440828B1 (en) * 1996-05-30 2002-08-27 Nec Corporation Process of fabricating semiconductor device having low-resistive contact without high temperature heat treatment
JPH1098008A (ja) 1996-09-20 1998-04-14 Nippon Steel Corp 半導体装置及びその製造方法
JP3725266B2 (ja) * 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
JP2904163B2 (ja) * 1996-12-11 1999-06-14 日本電気株式会社 半導体装置の製造方法
JP4022954B2 (ja) * 1997-01-29 2007-12-19 ソニー株式会社 複合材料及びその製造方法、基体処理装置及びその作製方法、基体載置ステージ及びその作製方法、並びに基体処理方法
US6406952B2 (en) * 1997-07-14 2002-06-18 Agere Systems Guardian Corp. Process for device fabrication
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
US6878968B1 (en) * 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6583471B1 (en) * 1999-06-02 2003-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having first and second insulating films
JP3714396B2 (ja) 2000-03-10 2005-11-09 セイコーエプソン株式会社 半導体装置の製造方法
TW561531B (en) * 2001-08-08 2003-11-11 Ind Tech Res Inst Polysilicon thin film transistor having a self-aligned lightly doped drain (LDD) structure
JP2003229568A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP3794411B2 (ja) * 2003-03-14 2006-07-05 セイコーエプソン株式会社 表示装置および電子機器
JP2005333107A (ja) * 2004-04-21 2005-12-02 Mitsubishi Electric Corp 半導体装置、画像表示装置および半導体装置の製造方法
US20070052021A1 (en) * 2005-08-23 2007-03-08 Semiconductor Energy Laboratory Co., Ltd. Transistor, and display device, electronic device, and semiconductor device using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1186343A (zh) * 1996-12-24 1998-07-01 三菱电机株式会社 半导体装置及其制造方法
US6265247B1 (en) * 1997-09-30 2001-07-24 Sanyo Electric Co., Ltd. Thin-film transistor and manufacturing method for improved contact hole
CN1397829A (zh) * 2001-07-18 2003-02-19 Lg.菲利浦Lcd株式会社 液晶显示装置的阵列基板及其制造方法
CN1411075A (zh) * 2001-09-27 2003-04-16 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
CN1921143B (zh) 2011-05-25
KR20070023587A (ko) 2007-02-28
US20070052021A1 (en) 2007-03-08
CN1921143A (zh) 2007-02-28
KR101249066B1 (ko) 2013-03-29
CN102194892A (zh) 2011-09-21
US8435892B2 (en) 2013-05-07
US20110033990A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
TWI356498B (zh)
CN1877799B (zh) 半导体器件以及其制作方法
CN100511690C (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
CN100587968C (zh) 半导体器件以及其制造方法
TW518444B (en) Thin film transistor and producing method thereof
CN1855397B (zh) 薄膜晶体管及其制造方法
CN1790748B (zh) 半导体器件和制造所述半导体器件的方法
TW201032289A (en) Method of fabricating array substrate
CN101043039B (zh) 非易失性半导体存储装置
KR101238753B1 (ko) 반도체 장치 및 이를 제조하는 방법
CN101527320A (zh) 半导体装置
CN1971885B (zh) 半导体元件以及半导体元件的制造方法
WO2009131169A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5386058B2 (ja) 半導体装置の作製方法
JP5409033B2 (ja) 半導体装置の作製方法
JPH10214974A (ja) 半導体装置およびその作製方法
CN102194892B (zh) 晶体管及使用它的显示装置、电子设备及半导体装置
CN101419916A (zh) 薄膜晶体管的制造方法
JP2008010801A (ja) ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
JP5255756B2 (ja) 半導体装置の作製方法
JP2003031589A (ja) 半導体装置およびその作製方法
JP2007173788A (ja) 半導体素子の作製方法及び半導体素子
JP2009016862A (ja) ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
JP2007109731A (ja) 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
TW200910597A (en) Method for fabricating TFT substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140820

Termination date: 20180823