TWI418039B

TWI418039B - 薄膜電晶體

Info

Publication number: TWI418039B
Application number: TW99134791A
Authority: TW
Inventors: Chia Hsun Tu; Keh Long Hwu
Original assignee: Au Optronics Corp
Priority date: 2010-10-12
Filing date: 2010-10-12
Publication date: 2013-12-01
Also published as: TW201216475A

Description

薄膜電晶體

本發明是有關於一種半導體元件，且特別是有關於一種薄膜電晶體。

隨著製程技術的進步，各類型的顯示器應用不斷推陳出新。因應顯示器應用的輕、薄、短、小以及可攜式等需求，下一世代的顯示器應用朝向可捲曲與易攜帶的趨勢發展。目前較為常見者，如可撓式電泳顯示器(flexible electro-phoretic display,flexible EPD)與電子紙(electronic paper)等可撓式顯示器(flexible display)，其發展已受到業界的重視並投入研究。特別是，在顯示器中被大量使用到的薄膜電晶體，其結構設計或是材料的選擇更是會直接影響到產品的性能。

一般來說，薄膜電晶體至少具有閘極、源極、汲極以及通道層等構件，其中可透過控制閘極的電壓來改變通道層的導電性，以使源極與汲極之間形成導通(開啟)或絕緣(關閉)的狀態。此外，通常還會在通道層上形成一具有N型掺雜或P型掺雜的歐姆接觸層，以減少通道層與源極、或通道層與汲極間的接觸電阻。

然而，在可撓式顯示器中，當薄膜電晶體經過反覆彎折後，會累積應力於通道層中且使通道層的深陷阱(deep traps)增加，使得薄膜電晶體的電特性劣化甚至失去效能。因此，習知的薄膜電晶體在可撓式顯示器應用上具有元件特性不佳與穩定性不佳的問題存在。

本發明提供一種薄膜電晶體，其具有良好的電特性與穩定性。

本發明提出一種薄膜電晶體，配置於一基板上。薄膜電晶體包括一通道層、一介電層、一源極與一汲極、一閘極以及一閘絕緣層。介電層配置於通道層上，其中通道層與介電層中具有至少二貫孔，且各貫孔貫穿通道層與介電層。源極與汲極至少分別填入貫孔，使源極與汲極位於通道層之相對兩側及通道層之相對兩側上方，且源極與汲極的楊氏係數小於通道層的楊氏係數。閘極位於通道層下方。閘絕緣層配置於閘極與通道層之間。

在本發明之一實施例中，更包括一歐姆接觸層，歐姆接觸層形成於貫孔的側壁及底部上且未填滿貫孔。

在本發明之一實施例中，上述之歐姆接觸層更位於源極與介電層之間以及汲極與介電層之間。

在本發明之一實施例中，上述之源極與汲極的楊氏係數的範圍介於100GPa~0.1GPa。

在本發明之一實施例中，上述之源極與汲極的材料包括金屬、導電高分子、銦錫氧化物以及奈米粒子墨水。

在本發明之一實施例中，上述之通道層的材料包括非晶矽、多晶矽、氧化物以及有機材料。

在本發明之一實施例中，上述之在本發明之一實施例中，上述之源極與汲極中任一者包括一導電層與一導電插塞，導電插塞填入貫孔中，導電層與導電插塞電性連接且配置於介電層上。

在本發明之一實施例中，上述之導電層與導電插塞實質上為一體成形。

在本發明之一實施例中，上述之導電插塞的楊氏係數的範圍介於0.1GPa~100GPa。

在本發明之一實施例中，上述之導電插塞的材料包括金屬、導電高分子、銦錫氧化物以及奈米粒子墨水。

在本發明之一實施例中，上述之源極與汲極的熱膨脹係數小於通道層的熱膨脹係數。

在本發明之一實施例中，上述之各貫孔包括一溝渠或一接觸窗開口。

在本發明之一實施例中，上述之基板包括一可撓基板。

在本發明之一實施例中，上述之閘絕緣層配置於基板上以覆蓋閘極。

在本發明之一實施例中，更包括一保護層，以覆蓋源極、汲極、部分介電層及部分通道層。

基於上述，在本發明之薄膜電晶體中，源極與汲極位於通道層與介電層之貫孔中，使得源極與汲極位於通道層之相對兩側，且源極與汲極的楊氏係數小於通道層的楊氏係數。如此一來，在彎折薄膜電晶體時，源極與汲極能釋放因彎折而累積於通道層中的應力，使得薄膜電晶體具有良好的電特性與穩定性。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

【第一實施例】

圖1為本發明之第一實施例的一種薄膜電晶體的剖面示意圖。請參照圖1，本實施例之薄膜電晶體100配置於一基板102上，此薄膜電晶體100包括一通道層110、一介電層120、一源極130與一汲極140、一閘極150以及一閘絕緣層160。在本實施例中，基板102例如是可撓基板(flexible substrate)或是其他基板，其中可撓基板包括塑膠基板等基板。

閘極150例如是配置於基板102上，且位於通道層110下方。閘絕緣層160例如是配置於基板102上以覆蓋閘極150。其中，閘極150之材質例如為鉬。閘絕緣層160之材質例如為氧化矽、氮化矽、氮氧化矽、碳化矽或碳氧化矽。

通道層110例如是位於閘絕緣層160上且配置於閘極150上方，換言之，閘絕緣層160配置於閘極150與通道層110之間。介電層120配置於通道層110上，其中通道層110與介電層120中具有至少二貫孔122、124，且各貫孔122、124貫穿通道層110與介電層120。在本實施例中，貫孔122、124例如是一溝渠或一接觸窗開口。貫孔122、124例如是配置於閘極150上方，且貫孔122、124例如是暴露出閘絕緣層160與通道層110的側壁。通道層110的楊氏係數的範圍例如是介於100GPa~500GPa，其材料例如是包括非晶矽、多晶矽、氧化物以及有機材料。介電層120的材料例如是包括氧化矽、氮化矽、氮氧化矽、碳化矽或碳氧化矽。

源極130與汲極140至少分別填入貫孔122、124，使源極130與汲極140位於通道層110之相對兩側及通道層110之相對兩側上方，且源極130與汲極140的楊氏係數小於通道層110的楊氏係數。在本實施例中，源極130例如是包括一導電插塞132與一導電層134，其中導電插塞132配置於貫孔122中且填滿貫孔122，導電層134配置於介電層120上且與導電插塞132電性連接。相似地，汲極140例如是包括一導電插塞142與一導電層144，其中導電插塞142配置於貫孔124中且填滿貫孔124，導電層144配置於介電層120上且與導電插塞142電性連接。

在本實施例中，導電插塞132、142與導電層134、144例如是一體成形，因此導電插塞132、142與導電層134、144例如是由相同材料所形成。其中，導電插塞132、142與導電層134、144的楊氏係數的範圍例如是介於0.1GPa~100GPa，且導電插塞132、142與導電層134、144的材料例如是包括金屬、導電高分子、銦錫氧化物以及奈米粒子墨水。其中，金屬例如是包括鉬、鋁、鈦、銅及金等。導電高分子例如是包括PEDOT:PSS(Poly(3,4-ethylenedioxythiophene)poly(styrenesulfonate))。

特別一提的是，在源極130與汲極140中，導電插塞132、142例如是實質上與通道層110接觸的部分，因此在一實施例中，當導電插塞132、142與導電層134、144是由不同材料來分別形成時，也可以僅將導電插塞132、142的楊氏係數設計成小於通道層110的楊氏係數，而未對導電層134、144的楊氏係數加以限制。

在本實施例中，薄膜電晶體100更包括一保護層170，保護層170形成於基板102上以覆蓋源極130、汲極140、部分介電層120及部分通道層110。保護層170之材質例如為氧化矽、氮化矽、氮氧化矽、碳化矽或碳氧化矽。

由圖1可知，源極130與汲極140位於通道層110的兩側，且源極130與汲極140的楊氏係數小於通道層110的楊氏係數。因此，當薄膜電晶體100隨著基板102而被彎折時，源極130與汲極140可以釋放累積於通道層110中的應力，以避免薄膜電晶體100的載子遷移率等電特性受到彎折的影響。值得一提的是，通道長度是由源極130與汲極140之間的距離來決定，而本實施例之薄膜電晶體100的設計不會大幅增加通道長度，因此可減少寄生電容增加所產生的問題。再者，在本實施例中，薄膜電晶體100的構形避免閘極150的邊角處(corner)有漏電流(current leakage)的問題，因此閘絕緣層160可以具有較小的厚度。

特別一提的是，在另一實施例中，源極130與汲極140的熱膨脹係數例如是小於通道層110的熱膨脹係數，其中源極130與汲極140的材料例如是包括鋁等金屬，源極130與汲極140的熱膨脹係數例如是介於10~40ppm，通道層110的材料例如是包括非晶矽，通道層110的熱膨脹係數例如是小於10ppm。如此一來，在溫度上升時，源極130與汲極140能對通道層110施加壓縮應力，以補償因升溫所導致的載子遷移率增加，使得薄膜電晶體100具有穩定的電特性。

在本實施例中，源極130與汲極140至少分別填入通道層110與介電層120之貫孔122、124中，使得源極130與汲極140位於通道層110之相對兩側。由於源極130與汲極140的楊氏係數小於通道層110的楊氏係數，因此，當薄膜電晶體100隨著基板102而被彎折時，源極130與汲極140可以釋放累積於通道層110中的應力，以避免薄膜電晶體100的電特性受到彎折的影響，特別是能避免彎折對薄膜電晶體100之載子遷移率所產生的影響。此外，可以進一步將源極130與汲極140的熱膨脹係數設計成小於通道層110的熱膨脹係數。如此一來，在溫度上升時，源極130與汲極140能對通道層110施加壓縮應力，以補償因升溫所導致的載子遷移率增加，使得薄膜電晶體100具有穩定的電特性。換言之，薄膜電晶體具有良好且穩定的電特性，因而具有較高的可靠度。因此，本發明之薄膜電晶體適於使用在可撓式顯示器(諸如電泳顯示器)應用上，以提升可撓式顯示器的元件特性與可靠度。

【第二實施例】

圖2為本發明之第二實施例的一種薄膜電晶體的剖面示意圖。請參照圖2，本實施例之薄膜電晶體100a的結構與圖1之薄膜電晶體100的結構相似，其主要不同處在於本實施例之薄膜電晶體100a更包括一歐姆接觸層180，以下針對其不同處進行說明，其他構件的配置方式與材料可參照第一實施例中所述，於此不贅述。在本實施例中，薄膜電晶體100a包括一通道層110、一介電層120、一源極130與一汲極140、一閘極150、一閘絕緣層160、一保護層170以及一歐姆接觸層180。通道層110與介電層120中具有至少二貫孔122、124，且各貫孔122、124貫穿通道層110與介電層120。

在本實施例中，歐姆接觸層180例如是形成於貫孔122、124的側壁126及底部128上且未填滿貫孔122、124。源極130與汲極140至少分別填入貫孔122、124，使源極130與汲極140位於通道層110之相對兩側及通道層110之相對兩側上方，且源極130與汲極140的楊氏係數小於通道層110的楊氏係數。在本實施例中，源極130與汲極140例如是包括一導電插塞132、142與一導電層134、144，其中導電插塞132、142配置於已覆蓋有歐姆接觸層180的貫孔122、124中且填滿貫孔122、124，導電層134、144配置於已覆蓋有歐姆接觸層180的介電層120上。換言之，歐姆接觸層180例如是位於源極130與介電層120之間以及汲極140與介電層120之間，且歐姆接觸層180例如是位於導電插塞132、142與貫孔122、124的側壁126及底部128之間。其中，歐姆接觸層180的材料例如是包括摻雜非晶矽，其楊氏係數的範圍例如是大於100GPa。特別一提的是，雖然在本實施例中是以歐姆接觸層180形成於貫孔122、124的側壁126及底部128上且延伸至介電層120上為例，但在另一實施例中，歐姆接觸層180也可以僅形成於貫孔122、124的側壁126及底部128上。

另一方面，以薄膜電晶體100a的形成步驟來看，在通道層110與介電層120中形成貫孔122、124後，例如是先於介電層120上形成歐姆接觸層180，使歐姆接觸層180覆蓋介電層120與貫孔122、124的側壁126及底部128上且未填滿貫孔122、124。接著，再於已覆蓋有歐姆接觸層180的貫孔122、124中形成導電插塞132、142以及於已覆蓋有歐姆接觸層180的介電層120上形成導電層134、144。特別一提的是，如同第一實施例中所述，導電插塞132、142與導電層134、144可以實質上為一體成形的結構而由同一材料所形成，其中所述同一材料的楊氏係數必須小於通道層110的楊氏係數。另一方面，導電插塞132、142與導電層134、144也可以分別由不同材料所形成，其中導電插塞132、142的楊氏係數例如是小於通道層110的楊氏係數，而未對導電層134、144的楊氏係數加以限制。

在本實施例中，源極130與汲極140至少分別填入通道層110與介電層120之貫孔122、124中，使得源極130與汲極140位於通道層110之相對兩側。由於源極130與汲極140的楊氏係數小於通道層110的楊氏係數，因此，當薄膜電晶體100隨著基板102而被彎折時，源極130與汲極140可以釋放累積於通道層110中的應力，以避免薄膜電晶體100的電特性受到彎折的影響，特別是能避免彎折對薄膜電晶體100之載子遷移率所產生的影響。

特別注意的是，在本實施例中，歐姆接觸層180例如是形成於導電插塞132、142與貫孔122、124的側壁126之間以及導電插塞132、142與貫孔122、124的底部128之間，因此能降低導電插塞132、142與通道層110之間的接觸阻值，以提升元件特性。此外，可以進一步將源極130與汲極140的熱膨脹係數設計成小於通道層110的熱膨脹係數。如此一來，在溫度上升時，源極130與汲極140能對通道層110施加壓縮應力，以補償因升溫所導致的載子遷移率增加，使得薄膜電晶體100具有穩定的電特性。換言之，薄膜電晶體具有良好且穩定的電特性，因而具有較高的可靠度。因此，本發明之薄膜電晶體適於使用在可撓式顯示器(諸如電泳顯示器)應用上，以提升可撓式顯示器的元件特性與可靠度。

綜上所述，在本發明之薄膜電晶體中，源極與汲極位於通道層與介電層之貫孔中，使得源極與汲極位於通道層之相對兩側，且源極與汲極的楊氏係數小於通道層的楊氏係數。如此一來，當薄膜電晶體隨著基板而被彎折時，源極與汲極可以釋放累積於通道層中的應力，使得薄膜電晶體具有良好的電特性與穩定性。此外，可進一步將源極與汲極的熱膨脹係數設計成小於通道層的熱膨脹係數，使得源極與汲極能對通道層施加壓縮應力，以補償因升溫所導致的載子遷移率增加，使得薄膜電晶體具有穩定的電特性。換言之，薄膜電晶體具有良好且穩定的電特性，因而具有較高的可靠度。因此，本發明之薄膜電晶體適於使用在可撓式顯示器(諸如電泳顯示器)應用上，以提升可撓式顯示器的元件特性與可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、100a．．．薄膜電晶體

102．．．基板

110．．．通道層

120．．．介電層

122、124．．．貫孔

126．．．側壁

128．．．底部

130．．．源極

132、142‧‧‧導電插塞

134、144‧‧‧導電層

140‧‧‧汲極

150‧‧‧閘極

160‧‧‧閘絕緣層

170‧‧‧保護層

180‧‧‧歐姆接觸層

圖1為本發明之第一實施例的一種薄膜電晶體的剖面示意圖。

圖2為本發明之第二實施例的一種薄膜電晶體的剖面示意圖。

100a．．．薄膜電晶體

102．．．基板

110．．．通道層

120．．．介電層

122、124．．．貫孔

126．．．側壁

128．．．底部

130．．．源極

132、142．．．導電插塞

134、144．．．導電層

140．．．汲極

150．．．閘極

160．．．閘絕緣層

170．．．保護層

180．．．歐姆接觸層

Claims

一種薄膜電晶體，配置於一基板上，該薄膜電晶體包括：一通道層；一介電層，配置於該通道層上，其中該通道層與該介電層中具有至少二貫孔，且各貫孔貫穿該通道層與該介電層；一源極與一汲極，至少分別填入該些貫孔，且該源極與該汲極更位於各該貫孔外以覆蓋該通道層與該介電層的側壁，使該源極與該汲極位於該通道層之相對兩側及該通道層之相對兩側上方，且該源極與該汲極的楊氏係數小於該通道層的楊氏係數；一閘極，位於該通道層下方；以及一閘絕緣層，配置於該閘極與該通道層之間。
如申請專利範圍第1項所述之薄膜電晶體，更包括一歐姆接觸層，該歐姆接觸層形成於該貫孔的側壁及底部上且未填滿該貫孔。
如申請專利範圍第2項所述之薄膜電晶體，其中該歐姆接觸層更位於該源極與該介電層之間以及該汲極與該介電層之間。
如申請專利範圍第1項所述之薄膜電晶體，其中該源極與該汲極的楊氏係數的範圍介於100GPa~0.1GPa。
如申請專利範圍第1項所述之薄膜電晶體，其中該源極與該汲極的材料包括金屬、導電高分子、銦錫氧化物以及奈米粒子墨水。
如申請專利範圍第1項所述之薄膜電晶體，其中該通道層的材料包括非晶矽、多晶矽、氧化物以及有機材料。
如申請專利範圍第1項所述之薄膜電晶體，其中該源極與該汲極中任一者包括一導電層與一導電插塞，該導電插塞填入該貫孔中，該導電層與該導電插塞電性連接且配置於該介電層上。
如申請專利範圍第7項所述之薄膜電晶體，更包括一歐姆接觸層，該歐姆接觸層形成於該貫孔的側壁及底部上且未填滿該貫孔。
如申請專利範圍第7項所述之薄膜電晶體，其中該導電層與該導電插塞實質上為一體成形。
如申請專利範圍第7項所述之薄膜電晶體，其中該導電插塞的楊氏係數的範圍介於0.1GPa~100GPa。
如申請專利範圍第7項所述之薄膜電晶體，其中該導電插塞的材料包括金屬、導電高分子、銦錫氧化物以及奈米粒子墨水。
如申請專利範圍第1項所述之薄膜電晶體，其中該源極與該汲極的熱膨脹係數小於該通道層的熱膨脹係數。
如申請專利範圍第1項所述之薄膜電晶體，其中各該貫孔包括一溝渠或一接觸窗開口。
如申請專利範圍第1項所述之薄膜電晶體，其中該基板包括一可撓基板。
如申請專利範圍第1項所述之薄膜電晶體，其中該閘絕緣層配置於該基板上以覆蓋該閘極。
如申請專利範圍第1項所述之薄膜電晶體，更包括一保護層，以覆蓋該源極、該汲極、部分該介電層及部分該通道層。