CN1996618A - 薄膜晶体管 - Google Patents

Abstract

一种薄膜晶体管，适于设置在可挠曲性基板上，其包括栅极、栅绝缘层、通道层、第一导体图案，以及第二导体图案。栅极设置于可挠曲性基板上，而栅绝缘层设置于可挠曲性基板上，以覆盖栅极。通道层设置于栅绝缘层上，且位于栅极上方。通道层具有至少一个第一接触区以及多个第二接触区，且第一接触区位于第二接触区之间。此外，第一导体图案设置于部分栅绝缘层以及第一接触区上，而第二导体图案则设置部分栅绝缘层以及第二接触区上，且第一导体图案与第二导体图案彼此电绝缘。上述薄膜晶体管在误对准发生时仍能维持正常运行。

Description

薄膜晶体管

技术领域

本发明涉及一种薄膜晶体管(thin film transistor)，且特别涉及一种适于制造在可挠曲性基板(flexible substrate)上的薄膜晶体管。

背景技术

为了配合现代人的生活模式，视频或图像装置的体积日渐趋于轻薄，虽然传统的阴极射线管(Cathode Ray Tube，CRT)显示器仍有其优点，但是由于其内部电子腔的结构，使得阴极射线管显示器的体积显得庞大而且占空间，并且在阴极射线管显示器输出图像的同时会产生辐射线而伤害眼睛。因此，结合光电技术与半导体制造技术所发展的平面型显示器(Flat Panel Display，FPD)，例如等离子显示器(Plasma Display Panel，DPD)、液晶显示器(Liquid Crystal Display，LCD)、有机电致发光显示器(OrganicElectro-Luminescence Display，OEL Display)、电子墨水显示器(Electronic-ink Display)已逐渐成为显示器产品的主流。

一般而言，平面显示器是否具备可挠曲性，取决于其所使用的基板材料，当平面显示器所使用的基板为硬质基板(如玻璃基板)时，平面显示器将不具有可挠曲性，反之，平面显示器所使用的基板为可挠曲性基板(如塑料基板)时，平面显示器便具有良好的可挠曲性。目前，在硬质基板上制造薄膜晶体管的技术已渐趋成熟，但在可挠曲性基板上制造薄膜晶体管的技术仍有待开发。详言之，由于可挠曲性基板的热膨胀系数(thermal expansion coefficient)很高，因此，在可挠曲性基板上进行不同的薄膜沉积工艺(高温工艺)、光刻工艺、蚀刻工艺之后，将会使得薄膜与薄膜之间发生严重的误对准(mis-alignment)，进而导致薄膜晶体管失效。

图1是一种公知的薄膜晶体管的布局示意图。请参照图1，公知的薄膜晶体管100通常是制造于基板(图中未示出)上，且薄膜晶体管100包括栅极102、栅绝缘层104、通道层106、源极108，以及漏极110。其中，栅极102设置于基板上，且栅绝缘层104覆盖于基板上，以覆盖住栅极102。通道层106位于栅极102的上方，换言之，栅绝缘层104位于栅极102与通道层106之间。此外，源极108与漏极110设置于部分的栅绝缘层104上，并且覆盖住部分的通道层106。

当所采用的基板为热膨胀系数很高的可挠曲性基板时，栅极102与其它薄膜之间的偏移便会产生。如图1中的虚线所示，当栅极102与源极108和漏极110之间发生误对准时，源极108便会无法覆盖于通道层106上，意即，薄膜晶体管100无法正常的操作。由图1可清楚得知，薄膜晶体管100的布局(layout)对于X轴方向与Y轴方向上的误对准的容许偏差(tolerance)都不佳，因此，在可挠曲性基板上制造薄膜晶体管100时，其制造合格率无法有效地提高。

为了提高薄膜晶体管在可挠曲性基板上的制造合格率，许多业者倾向将工艺温度限制在200℃以下，并且采用热膨胀系数较低的可挠曲性基板。然而，基于材料成本、基板透光率、工艺中所使用的化学液的搭配程度、工艺温度等因素，要找到合适可挠曲性基板并不容易。除此之外，已有业者提出了具有特殊布局的薄膜晶体管，以提高合格率，而其布局将搭配图2详述于后。

图2A是另一种公知的薄膜晶体管的布局示意图。请参照图2A，薄膜晶体管200是制造于可挠曲性基板(图中未示出)上，且薄膜晶体管200包括栅极202、栅绝缘层204、通道层206、源极208，以及漏极210。其中，栅极202设置于基板上，且栅绝缘层204覆盖于基板上，以覆盖住栅极202。通道层206位于栅极202的上方，换言之，栅绝缘层204位于栅极202与通道层206之间。此外，源极208与漏极210设置于部分的栅绝缘层204上，并且覆盖住部分的通道层206。

由图2A可知，当栅极202与源极208和漏极210之间发生误对准时，源极208和漏极210仍然会覆盖于部分通道层206上，意即，薄膜晶体管200仍能够正常的操作。与图1的薄膜晶体管100相比较，栅极202与通道层206的布局对于X轴方向上的误对准的容许偏差较佳，且源极208与漏极210的布局对于Y轴方向上的误对准的容许偏差亦较佳。因此，薄膜晶体管200的制造合格率将会比薄膜晶体管100的制造合格率高。

图2B是薄膜晶体管的栅极与通道层发生Y轴方向上的误对准时的示意图。请参照图2B，当栅极202与通道层206发生Y轴方向上的误对准时，薄膜晶体管200很有可能无法正常地操作，主要原因在于：薄膜晶体管200的布局中并未考虑到栅极202与通道层206之间的误对准，因此，栅极202与通道层206对于Y轴方向上的误对准的容许偏差明显不足，仍须做进一步的改善。

发明内容

本发明之目的是提供一种薄膜晶体管，其对于各薄膜间的误对准的容许偏差很高，即使各薄膜间发生误对准时，薄膜晶体管仍然可以正常操作。

为达上述或是其它目的，本发明提出一种薄膜晶体管，此薄膜晶体管适于设置在可挠曲性基板上。本发明的薄膜晶体管包括栅极、栅绝缘层、通道层、第一导体图案，以及第二导体图案。栅极设置于可挠曲性基板上，而栅绝缘层设置于可挠曲性基板上，以覆盖栅极。通道层设置于栅绝缘层上，且位于栅极上方。通道层具有至少一个第一接触区以及多个第二接触区，且第一接触区位于第二接触区之间。此外，第一导体图案设置于部分栅绝缘层以及通道层的第一接触区上，而第二导体图案则设置部分的栅绝缘层以及通道层的第二接触区上，且第一导体图案与第二导体图案彼此电绝缘。

在本发明之一实施例中，上述第一接触区的数量可为1个，而第二接触区的数量可为2个。此外，第一接触区例如是位于通道层的中间，而第二接触区例如是分别位于第一接触区的两侧。

在本发明之一实施例中，上述通道层的材料为非晶硅或是微晶硅(micro-crystalline silicon)。

在本发明之一实施例中，上述第一导体图案包括覆盖住第一接触区的漏极，而第二导体图案包括多个覆盖住第二接触区的源极，以及一条与源极连接的数据线。此外，源极与漏极的延伸方向例如是平行或垂直于数据线的延伸方向。

在本发明之一实施例中，上述第一导体图案包括覆盖住第一接触区的漏极，而第二导体图案包括源极，以及一条与源极连接的数据线，且源极以及数据线覆盖住第二接触区。此外，源极与漏极的延伸方向例如是平行于数据线的延伸方向。

在本发明之一实施例中，上述第二导体图案包括多个覆盖住第二接触区的漏极，而第一导体图案包括覆盖住第一接触区的源极，以及一条与源极连接的数据线。此外，源极与漏极的延伸方向例如是平行或垂直于数据线的延伸方向。

由于本发明之薄膜晶体管采用双源极或是双漏极的结构，因此当各薄膜之间发生误对准时，只要误对准的程度不是太离谱，本发明的薄膜晶体管仍能维持正常的操作。因此，本发明的薄膜晶体管可以克服可挠曲性基板所导致的误对准问题。此外，本发明的薄膜晶体管在制造上与现行的工艺兼容，且制造合格率可大幅地提高。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1是一种公知的薄膜晶体管的布局示意图。

图2A是另一种公知的薄膜晶体管的布局示意图。

图2B是薄膜晶体管的栅极与通道层发生Y轴方向上的误对准时的示意图。

图3A是依照本发明第一实施例之薄膜晶体管的布局示意图。

图3B是第一实施例之薄膜晶体管发生误对准时的示意图。

图4A是依照本发明第二实施例之薄膜晶体管的布局示意图。

图4B是第二实施例之薄膜晶体管发生误对准时的示意图。

图5A是依照本发明第三实施例之薄膜晶体管的布局示意图。

图5B是第三实施例之薄膜晶体管发生误对准时的示意图。

图6A是依照本发明第四实施例之薄膜晶体管的布局示意图。

图6B是第四实施例之薄膜晶体管发生误对准时的示意图。

图7A是依照本发明第五实施例之薄膜晶体管的布局示意图。

图7B是第五实施例之薄膜晶体管发生误对准时的示意图。

主要元件标记说明

100、200、300、300a、300b、300c、300d：薄膜晶体管

102、202、302：栅极

104、204、304：栅绝缘层

106、206、306：通道层

108、208：源极

110、210：漏极

306a：第一接触区

306b：第二接触区

308：第一导体图案

310：第二导体图案

S、S1、S2：源极

D、D1、D2：漏极

SL：扫描线

DL：数据线

L：长度

L1、L2：线宽

W：宽度

具体实施方式

第一实施例

图3A是依照本发明第一实施例之薄膜晶体管的布局示意图。请参照图3A，本实施例之薄膜晶体管300适于设置在可挠曲性基板(图中未示出)上，且薄膜晶体管300包括栅极302、栅绝缘层304、通道层306、第一导体图案308，以及第二导体图案310。其中，栅极302设置于可挠曲性基板上，而栅绝缘层304设置于可挠曲性基板上，以覆盖栅极302。通道层306设置于栅绝缘层304上，且位于栅极302上方。通道层306具有至少一个第一接触区306a以及多个第二接触区306b，且第一接触区306a位于第二接触区306b之间。此外，第一导体图案308设置于部分的栅绝缘层304以及通道层306的第一接触区306a上，而第二导体图案310则设置部分的栅绝缘层304以及通道层306的第二接触区306b上，且第一导体图案308与第二导体图案310彼此电绝缘。

一般而言，薄膜晶体管300的栅极302会与扫描线SL连接，且栅极302通常会从扫描线SL的一侧凸出(如图3A所示)，然而，本发明并不限定栅极302与扫描线SL的连接形式；换言之，本发明的栅极302亦可以是分别从扫描线SL的两侧凸出，或是直接整合于扫描线SL中(无凸出)，至于栅极302是何种形式，视制造者的需求而定。

在本发明中，栅绝缘层304可以是氧化硅层、氮化硅层，或是氮氧化硅层等介电层，当然，栅绝缘层304亦可以是由上述不同材料的介电层所构成的复合绝缘层。

在本实施例中，第一导体图案308包括覆盖住第一接触区306a的漏极D，而第二导体图案310则包括多个覆盖住第二接触区306b的源极S1、S2以及一条与源极S1、S2连接的数据线DL。由图3A可清楚得知，本实施例的源极S1、S2与漏极D的延伸方向大致上是垂直于数据线DL的延伸方向，当然，本发明并不限定源极S1、S2与漏极D的延伸方向必须是垂直于数据线DL的延伸方向。

请参照图3A，本实施例的通道层306例如是具有矩形轮廓的非晶硅图案(a-Si pattern)或是微晶硅图案(micro-crystalline Si pattern)，且通道层的长度与宽度分别为L以及W。值得注意的是，通道层306中的第一接触区306a指得是源极S1、S2下方的非晶硅层或微晶硅层，其尺寸取决于源极S1、S2的线宽L1以及通道层的宽度W，另外，通道层306中的第二接触区306b指得是漏极D下方的非晶硅层或微晶硅层，其尺寸取决于漏极D的线宽L2以及通道层的宽度W。换言之，第一接触区306a的分布位置及数量是由漏极D的所在位置及数量决定，且第二接触区306b的分布位置及数量是由源极S1、S2的所在位置及数量决定。具体而言，本实施例的第一接触区306a的数量为1个，而第二接触区306的数量为2个，且第一接触区306a会位于通道层306的中间，而第二接触区306b则分别位于第一接触区306a的两侧。

图3B是第一实施例之薄膜晶体管发生误对准时的示意图。请参照图3B，在可挠曲性基板上制造薄膜晶体管300时，栅极302、通道层306、第一导体图案308以及第二导体图案310彼此之间，常会因为可挠曲性基板的膨胀与收缩而发生误对准，且误对准通常包含了X轴方向与Y轴方向上的偏移。以图3B为例，由于误对准的缘故，源极S1并无法与通道层306接触，因此，源极S1与漏极D之间的通道层306并无法发挥正常的功能。此时，源极S2与漏极D之间的通道层306仍能发挥正常的功能。

承上述，本实施例之薄膜晶体管300在误对准发生的情况下，仍能正常地操作。因此，本实施例之薄膜晶体管300在制造时的工艺裕度(processwindow)将大幅放宽，且伴随而来的便是工艺合格率的提高，以及工艺成本的下降。

第二实施例

图4A是依照本发明第二实施例之薄膜晶体管的布局示意图。请参照图4A，本实施例之薄膜晶体管300a与第一实施例之薄膜晶体管300相似，两者同属双源极(dual source)结构的薄膜晶体管，惟两者的主要差异在于源极S1、源极S2与漏极D的延伸方向。详言之，在本实施例的薄膜晶体管300a中，源极S1、源极S2与漏极D的延伸方向是平行于数据线DL的延伸方向。

图4B是第二实施例之薄膜晶体管发生误对准时的示意图。请参照图4B，当栅极302、通道层306、第一导体图案308以及第二导体图案310彼此之间因可挠曲性基板的膨胀与收缩而发生误对准时，源极S1与漏极D之间的通道层306便无法发挥正常的功能，主要原因是此部分的通道层306无法受到栅极302的控制而呈现导通的状态。此时，源极S2与漏极D之间的通道层306仍能够受到栅极302的控制，而发挥正常的功能。

第三实施例

图5A是依照本发明第三实施例之薄膜晶体管的布局示意图。请参照图5A，本实施例之薄膜晶体管300b与第二实施例之薄膜晶体管300a相似，但两者的主要差异在于：本实施例的薄膜晶体管300b不具有源极S1，仅具有源极S2与数据线DL。详言之，在本实施例的薄膜晶体管300b中，第二导体图案310包括源极S2以及一条与源极S2连接的数据线DL，且源极S2以及数据线DL会分别覆盖住对应的第二接触区306b。

在本实施例中，源极S2与漏极D的延伸方向是平行于数据线DL的延伸方向。除此之外，本实施例的第二接触区306b的分布位置及数量不再是由源极S1、S2的所在位置及数量决定(第二实施例)，而是由源极S2与数据线DL的所在位置及数量决定。

图5B是第三实施例之薄膜晶体管发生误对准时的示意图。请参照图5B，当栅极302、通道层306、第一导体图案308以及第二导体图案310彼此之间因可挠曲性基板的膨胀与收缩而发生误对准时，由于数据线DL无法与通道层306接触，因此数据线DL与漏极D之间的通道层306并无法发挥正常的功能。此时，源极S2与漏极D之间的通道层306仍能够受到栅极302的控制，而发挥正常的功能。

第四实施例

图6A是依照本发明第四实施例之薄膜晶体管的布局示意图。请参照图6A，本实施例之薄膜晶体管200c与第一实施例之薄膜晶体管200相似，但两者的主要差异在于：第一导体图案308与第二导体图案310的设计。详言之，本实施例之第一导体图案308包括覆盖住第一接触区306a的源极S以及一条与源极S连接的数据线DL，而第二导体图案310包括多个覆盖住第二接触区306b的漏极D1、D2。值得注意的是，本实施例的源极S与漏极D1、D2的延伸方向是垂直于数据线DL的延伸方向，当然，本发明并不限定源极S与漏极D1、D2的延伸方向必须是垂直于数据线DL的延伸方向。

图6B是第四实施例之薄膜晶体管发生误对准时的示意图。请参照图6B，当栅极302、通道层306、第一导体图案308以及第二导体图案310彼此之间因可挠曲性基板的膨胀与收缩而发生误对准时，源极S与漏极D1之间的通道层306便无法发挥正常的功能，主要原因是此部分的通道层306无法受到栅极302的控制而呈现导通的状态。此时，源极S与漏极D2之间的通道层306仍能够受到栅极302的控制，而发挥正常的功能。

第五实施例

图7A是依照本发明第五实施例之薄膜晶体管的布局示意图。请参照图7A，本实施例之薄膜晶体管300d与第四实施例之薄膜晶体管300c相似，两者同属双漏极(dual drain)结构的薄膜晶体管，但两者的主要差异在于源极S、漏极D1与漏极D2的延伸方向。详言之，在本实施例的薄膜晶体管300d中，源极S、漏极D1与漏极D2的延伸方向是平行于数据线DL的延伸方向。

图7B是第五实施例之薄膜晶体管发生误对准时的示意图。请参照图7B，当栅极302、通道层306、第一导体图案308以及第二导体图案310彼此之间因可挠曲性基板的膨胀与收缩而发生误对准时，由于漏极D1无法与通道层306接触，因此源极S与漏极D1之间的通道层306并无法发挥正常的功能。此时，源极S与漏极D2之间的通道层306仍能够受到栅极302的控制，而发挥正常的功能。

综上所述，本发明之薄膜晶体管至少具有下列优点：

1.本发明之薄膜晶体管采用双源极或是双漏极的结构，因此当各薄膜之间发生误对准时，只要误对准的程度不是太离谱(小于1/3像素宽度)，本发明的薄膜晶体管仍能维持正常的操作。

2.本发明之薄膜晶体管在制造上与现行的工艺兼容，无须大幅度地修改工艺，且制造合格率可大幅度地提高。

3.本发明之薄膜晶体管在制造上的成本可大幅度地降低。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (13)

1.一种薄膜晶体管，适于设置在可挠曲性基板上，其特征是该薄膜晶体管包括：

栅极，设置于该可挠曲性基板上；

栅绝缘层，设置于该可挠曲性基板上，以覆盖该栅极；

通道层，设置于该栅绝缘层上，其中该通道层位于该栅极上方，而该通道层具有至少一个第一接触区以及多个第二接触区，且该第一接触区位于上述这些第二接触区之间；

第一导体图案，设置于部分该栅绝缘层以及该通道层的该第一接触区上；以及

第二导体图案，设置部分该栅绝缘层以及该通道层的上述这些第二接触区上，其中该第一导体图案与该第二导体图案彼此电绝缘。

2.根据权利要求1所述的薄膜晶体管，其特征是该第一接触区的数量为1个，而上述这些第二接触区的数量为2个。

3.根据权利要求2所述的薄膜晶体管，其特征是该第一接触区位于该通道层的中间，且上述这些第二接触区分别位于该第一接触区的两侧。

4.根据权利要求1所述的薄膜晶体管，其特征是该通道层的材料为非晶硅。

5.根据权利要求1所述的薄膜晶体管，其特征是该通道层的材料为微晶硅。

6.根据权利要求1所述的薄膜晶体管，其特征是该第一导体图案包括覆盖住该第一接触区的漏极，而该第二导体图案包括：

多个源极，覆盖住上述这些第二接触区；以及

数据线，与上述这些源极连接。

7.根据权利要求6所述的薄膜晶体管，其特征是上述这些源极与该漏极的延伸方向平行于该数据线的延伸方向。

8.根据权利要求6所述的薄膜晶体管，其特征是上述这些源极与该漏极的延伸方向垂直于该数据线的延伸方向。

9.根据权利要求1所述的薄膜晶体管，其特征是该第一导体图案包括覆盖住该第一接触区的漏极，而该第二导体图案包括：

源极；以及

数据线，与该源极连接，其中该源极以及该数据线覆盖住上述这些第二接触区。

10.根据权利要求9所述的薄膜晶体管，其特征是该源极与该漏极的延伸方向平行于该数据线的延伸方向。

11.根据权利要求1所述的薄膜晶体管，其特征是该第二导体图案包括多个覆盖住上述这些第二接触区的漏极，而该第一导体图案包括：

源极，覆盖住该第一接触区；以及

数据线，与该源极连接。

12.根据权利要求11所述的薄膜晶体管，其特征是该源极与上述这些漏极的延伸方向平行于该数据线的延伸方向。

13.根据权利要求11所述的薄膜晶体管，其特征是该源极与上述这些漏极的延伸方向垂直于该数据线的延伸方向。

Images