CN102005483A

CN102005483A - 薄膜晶体管

Info

Publication number: CN102005483A
Application number: CN 201010529312
Authority: CN
Inventors: 杜佳勋; 胡克龙
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2010-10-25
Filing date: 2010-10-25
Publication date: 2011-04-06
Anticipated expiration: 2030-10-25
Also published as: CN102005483B

Abstract

本发明涉及一种薄膜晶体管，配置于一基板上。薄膜晶体管包括一通道层、一介电层、一源极与一漏极、一栅极以及一栅绝缘层。介电层配置于通道层上，其中通道层与介电层中具有至少二贯孔，且各贯孔贯穿通道层与介电层。源极与漏极至少分别填入贯孔，使源极与漏极位于通道层的相对两侧及通道层的相对两侧上方，且源极与漏极的杨氏系数小于通道层的杨氏系数。栅极位于通道层下方。栅绝缘层配置于栅极与通道层之间。

Description

薄膜晶体管

技术领域

本发明涉及一种半导体元件，且特别是有关于一种薄膜晶体管。

背景技术

随着工艺技术的进步，各类型的显示器应用不断推陈出新。因应显示器应用的轻、薄、短、小以及可携式等需求，下一世代的显示器应用朝向可卷曲与易携带的趋势发展。目前较为常见者，如可挠式电泳显示器(flexibleelectro-phoretic display，flexible EPD)与电子纸(electronic paper)等可挠式显示器(flexible display)，其发展已受到业界的重视并投入研究。特别是，在显示器中被大量使用到的薄膜晶体管，其结构设计或是材料的选择更是会直接影响到产品的性能。

一般来说，薄膜晶体管至少具有栅极、源极、漏极以及通道层等构件，其中可通过控制栅极的电压来改变通道层的导电性，以使源极与漏极之间形成导通(开启)或绝缘(关闭)的状态。此外，通常还会在通道层上形成一具有N型掺杂或P型掺杂的欧姆接触层，以减少通道层与源极、或通道层与漏极间的接触电阻。

然而，在可挠式显示器中，当薄膜晶体管经过反复弯折后，会累积应力于通道层中且使通道层的深陷阱(deep traps)增加，使得薄膜晶体管的电特性劣化甚至失去效能。因此，公知的薄膜晶体管在可挠式显示器应用上具有元件特性不佳与稳定性不佳的问题存在。

发明内容

本发明提供一种薄膜晶体管，其具有良好的电特性与稳定性。

本发明提出一种薄膜晶体管，配置于一基板上。薄膜晶体管包括一通道层、一介电层、一源极与一漏极、一栅极以及一栅绝缘层。介电层配置于通道层上，其中通道层与介电层中具有至少二贯孔，且各贯孔贯穿通道层与介电层。源极与漏极至少分别填入贯孔，使源极与漏极位于通道层的相对两侧及通道层的相对两侧上方，且源极与漏极的杨氏系数小于通道层的杨氏系数。栅极位于通道层下方。栅绝缘层配置于栅极与通道层之间。

在本发明的一实施例中，更包括一欧姆接触层，欧姆接触层形成于贯孔的侧壁及底部上且未填满贯孔。

在本发明的一实施例中，上述的欧姆接触层更位于源极与介电层之间以及漏极与介电层之间。

在本发明的一实施例中，上述的源极与漏极的杨氏系数的范围介于100GPa～0.1GPa。

在本发明的一实施例中，上述的源极与漏极的材料包括金属、导电高分子、铟锡氧化物以及纳米粒子墨水。

在本发明的一实施例中，上述的通道层的材料包括非晶硅、多晶硅、氧化物以及有机材料。

在本发明的一实施例中，上述的源极与漏极中任一者包括一导电层与一导电插塞，导电插塞填入贯孔中，导电层与导电插塞电性连接且配置于介电层上。

在本发明的一实施例中，上述的导电层与导电插塞实质上为一体成形。

在本发明的一实施例中，上述的导电插塞的杨氏系数的范围介于0.1GPa～100GPa。

在本发明的一实施例中，上述的导电插塞的材料包括金属、导电高分子、铟锡氧化物以及纳米粒子墨水。

在本发明的一实施例中，上述的源极与漏极的热膨胀系数小于通道层的热膨胀系数。

在本发明的一实施例中，上述的各贯孔包括一沟渠或一接触窗开口。

在本发明的一实施例中，上述的基板包括一可挠基板。

在本发明的一实施例中，上述的栅绝缘层配置于基板上以覆盖栅极。

在本发明的一实施例中，更包括一保护层，以覆盖源极、漏极、部分介电层及部分通道层。

基于上述，在本发明的薄膜晶体管中，源极与漏极位于通道层与介电层的贯孔中，使得源极与漏极位于通道层的相对两侧，且源极与漏极的杨氏系数小于通道层的杨氏系数。如此一来，在弯折薄膜晶体管时，源极与漏极能释放因弯折而累积于通道层中的应力，使得薄膜晶体管具有良好的电特性与稳定性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1为本发明的第一实施例的一种薄膜晶体管的剖面示意图；

图2为本发明的第二实施例的一种薄膜晶体管的剖面示意图。

其中，附图标记

100、100a：薄膜晶体管 102：基板

110：通道层 120：介电层

122、124：贯孔 126：侧壁

128：底部 130：源极

132、142：导电插塞 134、144：导电层

140：漏极 150：栅极

160：栅绝缘层 170：保护层

180：欧姆接触层

具体实施方式

【第一实施例】

图1为本发明的第一实施例的一种薄膜晶体管的剖面示意图。请参照图1，本实施例的薄膜晶体管100配置于一基板102上，此薄膜晶体管100包括一通道层110、一介电层120、一源极130与一漏极140、一栅极150以及一栅绝缘层160。在本实施例中，基板102例如是可挠基板(flexible substrate)或是其他基板，其中可挠基板包括塑胶基板等基板。

栅极150例如是配置于基板102上，且位于通道层110下方。栅绝缘层160例如是配置于基板102上以覆盖栅极150。其中，栅极150的材质例如为钼。栅绝缘层160的材质例如为氧化硅、氮化硅、氮氧化硅、碳化硅或碳氧化硅。

通道层110例如是位于栅绝缘层160上且配置于栅极150上方，换言之，栅绝缘层160配置于栅极150与通道层110之间。介电层120配置于通道层110上，其中通道层110与介电层120中具有至少二贯孔122、124，且各贯孔122、124贯穿通道层110与介电层120。在本实施例中，贯孔122、124例如是一沟渠或一接触窗开口。贯孔122、124例如是配置于栅极150上方，且贯孔122、124例如是暴露出栅绝缘层160与通道层110的侧壁。通道层110的杨氏系数的范围例如是介于100GPa～500GPa，其材料例如是包括非晶硅、多晶硅、氧化物以及有机材料。介电层120的材料例如是包括氧化硅、氮化硅、氮氧化硅、碳化硅或碳氧化硅。

源极130与漏极140至少分别填入贯孔122、124，使源极130与漏极140位于通道层110的相对两侧及通道层110的相对两侧上方，且源极130与漏极140的杨氏系数小于通道层110的杨氏系数。在本实施例中，源极130例如是包括一导电插塞132与一导电层134，其中导电插塞132配置于贯孔122中且填满贯孔122，导电层134配置于介电层120上且与导电插塞132电性连接。相似地，漏极140例如是包括一导电插塞142与一导电层144，其中导电插塞142配置于贯孔124中且填满贯孔124，导电层144配置于介电层120上且与导电插塞142电性连接。

在本实施例中，导电插塞132、142与导电层134、144例如是一体成形，因此导电插塞132、142与导电层134、144例如是由相同材料所形成。其中，导电插塞132、142与导电层134、144的杨氏系数的范围例如是介于0.1GPa～100GPa，且导电插塞132、142与导电层134、144的材料例如是包括金属、导电高分子、铟锡氧化物以及纳米粒子墨水。其中，金属例如是包括钼、铝、钛、铜及金等。导电高分子例如是包括PEDOT:PSS(Poly(3，4-ethylenedioxythiophene)poly(styrenesulfonate))。

特别一提的是，在源极130与漏极140中，导电插塞132、142例如是实质上与通道层110接触的部分，因此在一实施例中，当导电插塞132、142与导电层134、144是由不同材料来分别形成时，也可以仅将导电插塞132、142的杨氏系数设计成小于通道层110的杨氏系数，而未对导电层134、144的杨氏系数加以限制。

在本实施例中，薄膜晶体管100更包括一保护层170，保护层170形成于基板102上以覆盖源极130、漏极140、部分介电层120及部分通道层110。保护层170的材质例如为氧化硅、氮化硅、氮氧化硅、碳化硅或碳氧化硅。

由图1可知，源极130与漏极140位于通道层110的两侧，且源极130与漏极140的杨氏系数小于通道层110的杨氏系数。因此，当薄膜晶体管100随着基板102而被弯折时，源极130与漏极140可以释放累积于通道层110中的应力，以避免薄膜晶体管100的载子迁移率等电特性受到弯折的影响。值得一提的是，通道长度是由源极130与漏极140之间的距离来决定，而本实施例的薄膜晶体管100的设计不会大幅增加通道长度，因此可减少寄生电容增加所产生的问题。再者，在本实施例中，薄膜晶体管100的构造形状避免栅极150的边角处(corner)有漏电流(current leakage)的问题，因此栅绝缘层160可以具有较小的厚度。

特别一提的是，在另一实施例中，源极130与漏极140的热膨胀系数例如是小于通道层110的热膨胀系数，其中源极130与漏极140的材料例如是包括铝等金属，源极130与漏极140的热膨胀系数例如是介于10～40ppm，通道层110的材料例如是包括非晶硅，通道层110的热膨胀系数例如是小于10ppm。如此一来，在温度上升时，源极130与漏极140能对通道层110施加压缩应力，以补偿因升温所导致的载子迁移率增加，使得薄膜晶体管100具有稳定的电特性。

在本实施例中，源极130与漏极140至少分别填入通道层110与介电层120的贯孔122、124中，使得源极130与漏极140位于通道层110的相对两侧。由于源极130与漏极140的杨氏系数小于通道层110的杨氏系数，因此，当薄膜晶体管100随着基板102而被弯折时，源极130与漏极140可以释放累积于通道层110中的应力，以避免薄膜晶体管100的电特性受到弯折的影响，特别是能避免弯折对薄膜晶体管100的载子迁移率所产生的影响。此外，可以进一步将源极130与漏极140的热膨胀系数设计成小于通道层110的热膨胀系数。如此一来，在温度上升时，源极130与漏极140能对通道层110施加压缩应力，以补偿因升温所导致的载子迁移率增加，使得薄膜晶体管100具有稳定的电特性。换言之，薄膜晶体管具有良好且稳定的电特性，因而具有较高的可靠度。因此，本发明的薄膜晶体管适于使用在可挠式显示器(诸如电泳显示器)应用上，以提升可挠式显示器的元件特性与可靠度。

【第二实施例】

图2为本发明的第二实施例的一种薄膜晶体管的剖面示意图。请参照图2，本实施例的薄膜晶体管100a的结构与图1的薄膜晶体管100的结构相似，其主要不同处在于本实施例的薄膜晶体管100a更包括一欧姆接触层180，以下针对其不同处进行说明，其他构件的配置方式与材料可参照第一实施例中所述，在此不赘述。在本实施例中，薄膜晶体管100a包括一通道层110、一介电层120、一源极130与一漏极140、一栅极150、一栅绝缘层160、一保护层170以及一欧姆接触层180。通道层110与介电层120中具有至少二贯孔122、124，且各贯孔122、124贯穿通道层110与介电层120。

在本实施例中，欧姆接触层180例如是形成于贯孔122、124的侧壁126及底部128上且未填满贯孔122、124。源极130与漏极140至少分别填入贯孔122、124，使源极130与漏极140位于通道层110的相对两侧及通道层110的相对两侧上方，且源极130与漏极140的杨氏系数小于通道层110的杨氏系数。在本实施例中，源极130与漏极140例如是包括一导电插塞132、142与一导电层134、144，其中导电插塞132、142配置于已覆盖有欧姆接触层180的贯孔122、124中且填满贯孔122、124，导电层134、144配置于已覆盖有欧姆接触层180的介电层120上。换言之，欧姆接触层180例如是位于源极130与介电层120之间以及漏极140与介电层120之间，且欧姆接触层180例如是位于导电插塞132、142与贯孔122、124的侧壁126及底部128之间。其中，欧姆接触层180的材料例如是包括掺杂非晶硅，其杨氏系数的范围例如是大于100GPa。特别一提的是，虽然在本实施例中是以欧姆接触层180形成于贯孔122、124的侧壁126及底部128上且延伸至介电层120上为例，但在另一实施例中，欧姆接触层180也可以仅形成于贯孔122、124的侧壁126及底部128上。

另一方面，以薄膜晶体管100a的形成步骤来看，在通道层110与介电层120中形成贯孔122、124后，例如是先于介电层120上形成欧姆接触层180，使欧姆接触层180覆盖介电层120与贯孔122、124的侧壁126及底部128上且未填满贯孔122、124。接着，再于已覆盖有欧姆接触层180的贯孔122、124中形成导电插塞132、142以及于已覆盖有欧姆接触层180的介电层120上形成导电层134、144。特别一提的是，如同第一实施例中所述，导电插塞132、142与导电层134、144可以实质上为一体成形的结构而由同一材料所形成，其中所述同一材料的杨氏系数必须小于通道层110的杨氏系数。另一方面，导电插塞132、142与导电层134、144也可以分别由不同材料所形成，其中导电插塞132、142的杨氏系数例如是小于通道层110的杨氏系数，而未对导电层134、144的杨氏系数加以限制。

在本实施例中，源极130与漏极140至少分别填入通道层110与介电层120的贯孔122、124中，使得源极130与漏极140位于通道层110的相对两侧。由于源极130与漏极140的杨氏系数小于通道层110的杨氏系数，因此，当薄膜晶体管100随着基板102而被弯折时，源极130与漏极140可以释放累积于通道层110中的应力，以避免薄膜晶体管100的电特性受到弯折的影响，特别是能避免弯折对薄膜晶体管100的载子迁移率所产生的影响。

特别注意的是，在本实施例中，欧姆接触层180例如是形成于导电插塞132、142与贯孔122、124的侧壁126之间以及导电插塞132、142与贯孔122、124的底部128之间，因此能降低导电插塞132、142与通道层110之间的接触阻值，以提升元件特性。此外，可以进一步将源极130与漏极140的热膨胀系数设计成小于通道层110的热膨胀系数。如此一来，在温度上升时，源极130与漏极140能对通道层110施加压缩应力，以补偿因升温所导致的载子迁移率增加，使得薄膜晶体管100具有稳定的电特性。换言之，薄膜晶体管具有良好且稳定的电特性，因而具有较高的可靠度。因此，本发明的薄膜晶体管适于使用在可挠式显示器(诸如电泳显示器)应用上，以提升可挠式显示器的元件特性与可靠度。

综上所述，在本发明的薄膜晶体管中，源极与漏极位于通道层与介电层的贯孔中，使得源极与漏极位于通道层的相对两侧，且源极与漏极的杨氏系数小于通道层的杨氏系数。如此一来，当薄膜晶体管随着基板而被弯折时，源极与漏极可以释放累积于通道层中的应力，使得薄膜晶体管具有良好的电特性与稳定性。此外，可进一步将源极与漏极的热膨胀系数设计成小于通道层的热膨胀系数，使得源极与漏极能对通道层施加压缩应力，以补偿因升温所导致的载子迁移率增加，使得薄膜晶体管具有稳定的电特性。换言之，薄膜晶体管具有良好且稳定的电特性，因而具有较高的可靠度。因此，本发明的薄膜晶体管适于使用在可挠式显示器(诸如电泳显示器)应用上，以提升可挠式显示器的元件特性与可靠度。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims

1.一种薄膜晶体管，配置于一基板上，其特征在于，该薄膜晶体管包括：

一通道层；

一介电层，配置于该通道层上，其中该通道层与该介电层中具有至少二贯孔，且各贯孔贯穿该通道层与该介电层；

一源极与一漏极，至少分别填入这些贯孔，使该源极与该漏极位于该通道层的相对两侧及该通道层的相对两侧上方，且该源极与该漏极的杨氏系数小于该通道层的杨氏系数；

一栅极，位于该通道层下方；以及

一栅绝缘层，配置于该栅极与该通道层之间。

2.根据权利要求1所述的薄膜晶体管，其特征在于，更包括一欧姆接触层，该欧姆接触层形成于该贯孔的侧壁及底部上且未填满该贯孔。

3.根据权利要求2所述的薄膜晶体管，其特征在于，该欧姆接触层更位于该源极与该介电层之间以及该漏极与该介电层之间。

4.根据权利要求1所述的薄膜晶体管，其特征在于，该源极与该漏极的杨氏系数的范围介于100GPa～0.1GPa。

5.根据权利要求1所述的薄膜晶体管，其特征在于，该源极与该漏极的材料包括金属、导电高分子、铟锡氧化物以及纳米粒子墨水。

6.根据权利要求1所述的薄膜晶体管，其特征在于，该通道层的材料包括非晶硅、多晶硅、氧化物以及有机材料。

7.根据权利要求1所述的薄膜晶体管，其特征在于，该源极与该漏极中任一者包括一导电层与一导电插塞，该导电插塞填入该贯孔中，该导电层与该导电插塞电性连接且配置于该介电层上。

8.根据权利要求7所述的薄膜晶体管，其特征在于，更包括一欧姆接触层，该欧姆接触层形成于该贯孔的侧壁及底部上且未填满该贯孔。

9.根据权利要求7所述的薄膜晶体管，其特征在于，该导电层与该导电插塞实质上为一体成形。

10.根据权利要求7所述的薄膜晶体管，其特征在于，该导电插塞的杨氏系数的范围介于0.1GPa～100GPa。

11.根据权利要求7所述的薄膜晶体管，其特征在于，该导电插塞的材料包括金属、导电高分子、铟锡氧化物以及纳米粒子墨水。

12.根据权利要求1所述的薄膜晶体管，其特征在于，该源极与该漏极的热膨胀系数小于该通道层的热膨胀系数。

13.根据权利要求1所述的薄膜晶体管，其特征在于，各该贯孔包括一沟渠或一接触窗开口。

14.根据权利要求1所述的薄膜晶体管，其特征在于，该基板包括一可挠基板。

15.根据权利要求1所述的薄膜晶体管，其特征在于，该栅绝缘层配置于该基板上以覆盖该栅极。

16.根据权利要求1所述的薄膜晶体管，其特征在于，更包括一保护层，以覆盖该源极、该漏极、部分该介电层及部分该通道层。