JPS6237935A - 平坦化ドライエツチング方法 - Google Patents
平坦化ドライエツチング方法Info
- Publication number
- JPS6237935A JPS6237935A JP17794485A JP17794485A JPS6237935A JP S6237935 A JPS6237935 A JP S6237935A JP 17794485 A JP17794485 A JP 17794485A JP 17794485 A JP17794485 A JP 17794485A JP S6237935 A JPS6237935 A JP S6237935A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- resist
- etching
- dry etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造工程における絶縁膜表面の平
坦化ドライエツチング方法に関するもの２、−７ である。
坦化ドライエツチング方法に関するもの２、−７ である。
従来の技術
半導体の高集積化に伴ない基板上に多層配線を使用する
必要が生じている。多層配線を導入する場合、二層目の
ＡＩ配線の段差切れを防ぐため層間絶縁膜の表面の凹凸
をなくし、平坦化する必要がある。平坦化する方法の１
つに、層間絶縁膜を形成後、レジストなどを塗布して表
面を平坦化した後、表面からある一定の厚さまでレジス
トと絶縁膜をほぼ同じ速度でエツチングして層間絶縁膜
表面の凸部を取り除いて平坦化する方法があり、エッチ
バンク法と呼ばれている。
必要が生じている。多層配線を導入する場合、二層目の
ＡＩ配線の段差切れを防ぐため層間絶縁膜の表面の凹凸
をなくし、平坦化する必要がある。平坦化する方法の１
つに、層間絶縁膜を形成後、レジストなどを塗布して表
面を平坦化した後、表面からある一定の厚さまでレジス
トと絶縁膜をほぼ同じ速度でエツチングして層間絶縁膜
表面の凸部を取り除いて平坦化する方法があり、エッチ
バンク法と呼ばれている。
発明が解決しようとした問題点
しかし々から上記したエッチバック法では、絶縁膜とし
てりん珪酸ガラス（ＰＳＧ）膜を用い、レジストを塗布
して反応性イオンエツチングにより平坦化する場合、エ
ツチングガスとしてエツチング速度が約２０００八／分
と遅いＣＦ４とＨ２の混合ガスが多く使用され、ＰＳＧ
膜とレジヌト界面でエツチング速度の違いにより凹凸が
生ずるなどの問題点があった。
てりん珪酸ガラス（ＰＳＧ）膜を用い、レジストを塗布
して反応性イオンエツチングにより平坦化する場合、エ
ツチングガスとしてエツチング速度が約２０００八／分
と遅いＣＦ４とＨ２の混合ガスが多く使用され、ＰＳＧ
膜とレジヌト界面でエツチング速度の違いにより凹凸が
生ずるなどの問題点があった。
問題点を解決するだめの手段
上記問題点を解決するために本発明の平坦化ドライエツ
チング方法は、エツチングガスとして少々くともＳＦ６
と７ノ化炭化水素もしくはフッ化炭素とを含む混合ガス
を用いるものである。
チング方法は、エツチングガスとして少々くともＳＦ６
と７ノ化炭化水素もしくはフッ化炭素とを含む混合ガス
を用いるものである。
作 用
本発明は上記したエツチングガスを用いることによって
シリコン酸化膜もしくはＰＳＧ膜といった絶縁膜とレジ
ストをほぼ等しい速度で、しかも高速でエツチングでき
、前記絶縁膜とレジストとの界面で凹凸が発生しない良
好な平坦化ドライエツチング方法を提供するものである
。なお、本発明においてシリコン酸化膜とは、リンドー
プＳｉ○２膜（ＰＳＧ膜）、熱酸化膜、スパッタＳ １
０２膜等を示す。
シリコン酸化膜もしくはＰＳＧ膜といった絶縁膜とレジ
ストをほぼ等しい速度で、しかも高速でエツチングでき
、前記絶縁膜とレジストとの界面で凹凸が発生しない良
好な平坦化ドライエツチング方法を提供するものである
。なお、本発明においてシリコン酸化膜とは、リンドー
プＳｉ○２膜（ＰＳＧ膜）、熱酸化膜、スパッタＳ １
０２膜等を示す。
実施例
以下本発明の第１の実施例について図面を参照しながら
説明する。
説明する。
第２図は本発明で使用するドライエツチング装置を示す
ものである。第２図において、６は反応容器、６は下部
電極、７は上部電極、８は被加工物、９は１３ 、５６
ＭＨｚの高周波電源、１０は真空排気口、１１はガス導
入管である。高周波電計９は下部電極６に接続され、上
部電極３及び反応容器５はアースに接続されている。反
応バスは上部電極７に設けられた多数の細孔から供給さ
れる。
ものである。第２図において、６は反応容器、６は下部
電極、７は上部電極、８は被加工物、９は１３ 、５６
ＭＨｚの高周波電源、１０は真空排気口、１１はガス導
入管である。高周波電計９は下部電極６に接続され、上
部電極３及び反応容器５はアースに接続されている。反
応バスは上部電極７に設けられた多数の細孔から供給さ
れる。
第１図（−）は本発明におけるドライエツチング前の半
導体基板の概略断面図である。シリコン基板１上に約１
μｍの厚みのＡＩ配線２を形成し、ＣＶＤによりＰＳＧ
ＳａＯ２１，５μｍ形成し、ポジレジスト〔東京応化工
業（株）製０ＦＰＲ−８００１４を塗布し表面を平にし
だものである。
導体基板の概略断面図である。シリコン基板１上に約１
μｍの厚みのＡＩ配線２を形成し、ＣＶＤによりＰＳＧ
ＳａＯ２１，５μｍ形成し、ポジレジスト〔東京応化工
業（株）製０ＦＰＲ−８００１４を塗布し表面を平にし
だものである。
エツチング条件は反応ガスとしてＳＦ６ガスを１５ＳＣ
ＣＭとＣ４Ｆ８ガスを２５８ＣＣＭ流し、圧力０．３Ｔ
ｏｒｒ 、高周波出力３００Ｗで４分間エツチングし
た。この条件でのＰＳＧ膜及びレジストのエツチング速
度はそれぞれ３００００００八／２９５０入／分であっ
た。本発明におけるドライエツチング後の半導体基板の
概略断面図を第１図（ｂ）に示す。
ＣＭとＣ４Ｆ８ガスを２５８ＣＣＭ流し、圧力０．３Ｔ
ｏｒｒ 、高周波出力３００Ｗで４分間エツチングし
た。この条件でのＰＳＧ膜及びレジストのエツチング速
度はそれぞれ３００００００八／２９５０入／分であっ
た。本発明におけるドライエツチング後の半導体基板の
概略断面図を第１図（ｂ）に示す。
６ ／・ 。
第１図Φ）かられかるように、、ＰＳＧＳａＯ２面が平
坦化されている。なおＳＦ６と０４Ｆ８の混合ガスを使
用する場合、ＳＦ６が６０体積係以下の時レジストとＰ
ＳＧ膜のエツチング速度が等しくなる条件が得られた。
坦化されている。なおＳＦ６と０４Ｆ８の混合ガスを使
用する場合、ＳＦ６が６０体積係以下の時レジストとＰ
ＳＧ膜のエツチング速度が等しくなる条件が得られた。
以下本発明の第２の実施例について説明する。
第２の実施例においても実施例１と同じ装置及びシリコ
ン基板を用いた。反応ガスとしてＳＦ６ガスを１１０５
ＣＣ，Ｃ３Ｆ８ガスを４０ ＳＣＣＭ流し、圧力ｏ、５
Ｔｏｒｒ ｒ高周波出力３００Ｗで４分間エツチング
した。その結果、実施例１と同様にＰＳＧ膜の表面を平
坦化することができだ。この条件の時、ＰＳＧ膜及びレ
ジストのエツチング速度はそれぞれ２８００八／分、２
７５０八／分であった。
ン基板を用いた。反応ガスとしてＳＦ６ガスを１１０５
ＣＣ，Ｃ３Ｆ８ガスを４０ ＳＣＣＭ流し、圧力ｏ、５
Ｔｏｒｒ ｒ高周波出力３００Ｗで４分間エツチング
した。その結果、実施例１と同様にＰＳＧ膜の表面を平
坦化することができだ。この条件の時、ＰＳＧ膜及びレ
ジストのエツチング速度はそれぞれ２８００八／分、２
７５０八／分であった。
なお、ＳＦ６とＣ３Ｆ８の混合ガスを使用する場合、Ｓ
Ｆ６が４０体積チ以下の時にレジストとＰＳＧ膜のエツ
チング速度が等しくなる条件が得られた。
Ｆ６が４０体積チ以下の時にレジストとＰＳＧ膜のエツ
チング速度が等しくなる条件が得られた。
以上のように本実施例によれば、ＳＦ、と０４Ｆ８ある
いはＳＦ６と０３Ｆ８との混合ガスを用いたドライエツ
チングによりＰＳＧ膜とレジストを同じ速６ パ−′ 度で、しかも高速でエツチングし、ＰＳＧ膜を平坦化す
ることができる。
いはＳＦ６と０３Ｆ８との混合ガスを用いたドライエツ
チングによりＰＳＧ膜とレジストを同じ速６ パ−′ 度で、しかも高速でエツチングし、ＰＳＧ膜を平坦化す
ることができる。
なお前記Ｃ４Ｆ８とＣ３Ｆ８の他にＣＦ４．Ｃ２Ｆ６、
Ｃ３Ｆ６等のフッ化炭素まだは、ＣＨＦ３．Ｃ２Ｈ４Ｆ
２等のフッ化炭化水素ガスのうちの少なくとも１種類の
ガスとＳＦ６との混合ガスが使用できる。さらに、Ｎ２
，０２．Ｈｅ、Ａｒを添加することもできる。
Ｃ３Ｆ６等のフッ化炭素まだは、ＣＨＦ３．Ｃ２Ｈ４Ｆ
２等のフッ化炭化水素ガスのうちの少なくとも１種類の
ガスとＳＦ６との混合ガスが使用できる。さらに、Ｎ２
，０２．Ｈｅ、Ａｒを添加することもできる。
また、実施例ではＰＳＧ膜のドライエツチングについて
述べたが、熱酸化膜及びスパッタＳ １０２膜等にも適
用できる。
述べたが、熱酸化膜及びスパッタＳ １０２膜等にも適
用できる。
発明の効果
以上のように本発明はＳＦ６とフッ化炭化水素またはフ
ッ化炭素との混合ガスを用いてドライエツチングするこ
とによりレジストと層間絶縁膜を同じ速度で、しかも高
速でエツチングできるため生産性を高めることができ、
さらにレジストと層間絶縁膜との界面に凹凸を生じるこ
となく、良好な平坦化が実現できる。
ッ化炭素との混合ガスを用いてドライエツチングするこ
とによりレジストと層間絶縁膜を同じ速度で、しかも高
速でエツチングできるため生産性を高めることができ、
さらにレジストと層間絶縁膜との界面に凹凸を生じるこ
となく、良好な平坦化が実現できる。
第１図（ａ）は本発明におけるドライエツチング前の半
導体基板の概略断面図、第１図山）は本発明におけるド
ライエツチング後の半導体基板の概略断ＰＳＧ膜、４・
・・・・・レジスト、６・・・・・・反応容器、９・・
・・高周波電縣。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名区 １−＋ 、
＝珀ご
導体基板の概略断面図、第１図山）は本発明におけるド
ライエツチング後の半導体基板の概略断ＰＳＧ膜、４・
・・・・・レジスト、６・・・・・・反応容器、９・・
・・高周波電縣。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名区 １−＋ 、
＝珀ご
Claims (2)
- （１）基板上に形成された、表面に凹凸部を有するシリ
コン酸化膜上に、前記凹凸部をなくすようにレジストを
塗布し、少なくともＳＦ＿６とフッ化炭化水素もしくは
フッ化炭素とを含む混合ガスを囲いた反応性イオンエッ
チングにより、レジストと前記シリコン酸化膜をほぼ等
しい速度でエッチングする平坦化ドライエッチング方法
。 - （２）フッ化炭素としてＣＦ＿４・Ｃ＿２Ｆ＿６・Ｃ＿
３Ｆ＿８・Ｃ＿４Ｆ＿６のうちの少くとも一種類、フッ
化炭化水素としてＣＨＦ＿３、Ｃ＿２Ｈ＿４Ｆ＿２のう
ちの少くとも一種類を用いることを特徴とした特許請求
の範囲第１項記載の平坦化ドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17794485A JPS6237935A (ja) | 1985-08-13 | 1985-08-13 | 平坦化ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17794485A JPS6237935A (ja) | 1985-08-13 | 1985-08-13 | 平坦化ドライエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6237935A true JPS6237935A (ja) | 1987-02-18 |
Family
ID=16039801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17794485A Pending JPS6237935A (ja) | 1985-08-13 | 1985-08-13 | 平坦化ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6237935A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642151B2 (en) | 2002-03-06 | 2003-11-04 | Applied Materials, Inc | Techniques for plasma etching silicon-germanium |
| JP2011166120A (ja) * | 2010-02-12 | 2011-08-25 | Samsung Electronics Co Ltd | 薄膜トランジスター及びその形成方法 |
-
1985
- 1985-08-13 JP JP17794485A patent/JPS6237935A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642151B2 (en) | 2002-03-06 | 2003-11-04 | Applied Materials, Inc | Techniques for plasma etching silicon-germanium |
| JP2011166120A (ja) * | 2010-02-12 | 2011-08-25 | Samsung Electronics Co Ltd | 薄膜トランジスター及びその形成方法 |
| US8853699B2 (en) | 2010-02-12 | 2014-10-07 | Samsung Display Co., Ltd. | Thin film transistor and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200300980A (en) | Process for selectively etching dielectric layers | |
| JP2913918B2 (ja) | 半導体装置の製造方法 | |
| JPH0744175B2 (ja) | エッチング方法 | |
| JP3088178B2 (ja) | ポリシリコン膜のエッチング方法 | |
| WO2003077301A1 (fr) | Procede de gravure et appareil de gravure | |
| EP0050972B1 (en) | Method of manufacturing a semiconductor device with an interconnection electrode layer | |
| JPS6237935A (ja) | 平坦化ドライエツチング方法 | |
| US6743725B1 (en) | High selectivity SiC etch in integrated circuit fabrication | |
| KR19990063182A (ko) | 에칭방법 | |
| WO2001067495A2 (en) | Semiconductor trenches and formation thereof | |
| JP2650313B2 (ja) | ドライエッチング方法 | |
| JP2001127039A (ja) | 半導体装置の製造方法 | |
| JP2000077396A (ja) | 半導体装置及びその製造方法 | |
| JPH0770514B2 (ja) | ドライエツチング方法 | |
| JPH06283477A (ja) | 半導体装置の製造方法 | |
| JPH05326517A (ja) | 半導体装置の製造方法 | |
| JP2000306882A (ja) | 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用 | |
| JPH06283460A (ja) | 半導体装置のドライエッチング方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| CN113410130B (zh) | 一种沟槽填充介质后的平坦化回刻方法 | |
| JPS62154627A (ja) | ドライエツチング方法 | |
| JPS63299343A (ja) | エッチング方法 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| KR19990057932A (ko) | 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법 | |
| KR19990045274A (ko) | 반도체 장치의 제조 방법 |