JPH05326517A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05326517A JPH05326517A JP12770192A JP12770192A JPH05326517A JP H05326517 A JPH05326517 A JP H05326517A JP 12770192 A JP12770192 A JP 12770192A JP 12770192 A JP12770192 A JP 12770192A JP H05326517 A JPH05326517 A JP H05326517A
- Authority
- JP
- Japan
- Prior art keywords
- film
- via hole
- tungsten
- etching
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 バイアホールへのタングステンの埋込方法に
関し，タングステンとコンタクトメタル／バリアメタル
との間で互いに選択性のあるエッチング条件を提供し，
良好な埋込形状を得ることを目的とする。 【構成】 下地基板上１に被着された絶縁膜２に開口さ
れたバイアホールに表出している該下地基板を含む全面
にチタン(Ti)膜３, 窒化チタン(TiN) 膜４, タングステ
ン(W) 膜５を順次被着し該バイアホールを埋め込む工程
と, 該下地基板の温度を 100℃以下に保ち，フッ素系ガ
スを用いて該タングステン膜をエッチングし, 該絶縁膜
表面上の該窒化チタン膜でエッチングを止め，該バイア
ホール内に該タングステン膜を残す工程と, 該フッ素系
ガスまたは塩素系ガスに，四塩化シリコン(SiCl4) を添
加した反応ガスを用いて, 該絶縁膜表面上の該窒化チタ
ンおよび該チタン膜を選択的にエッチングする工程とを
有するように構成する。
関し，タングステンとコンタクトメタル／バリアメタル
との間で互いに選択性のあるエッチング条件を提供し，
良好な埋込形状を得ることを目的とする。 【構成】 下地基板上１に被着された絶縁膜２に開口さ
れたバイアホールに表出している該下地基板を含む全面
にチタン(Ti)膜３, 窒化チタン(TiN) 膜４, タングステ
ン(W) 膜５を順次被着し該バイアホールを埋め込む工程
と, 該下地基板の温度を 100℃以下に保ち，フッ素系ガ
スを用いて該タングステン膜をエッチングし, 該絶縁膜
表面上の該窒化チタン膜でエッチングを止め，該バイア
ホール内に該タングステン膜を残す工程と, 該フッ素系
ガスまたは塩素系ガスに，四塩化シリコン(SiCl4) を添
加した反応ガスを用いて, 該絶縁膜表面上の該窒化チタ
ンおよび該チタン膜を選択的にエッチングする工程とを
有するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り, 特にバイアホールへのタングステンの埋込方法に
関する。
係り, 特にバイアホールへのタングステンの埋込方法に
関する。
【０００２】半導体デバイスの高性能化の要請により，
多層工程の微細バイアホールにタングステンを埋め込む
技術が検討されている。埋込技術としては, バイアホー
ル内に選択的にタングステンを成長する方法もあるが，
本発明のように基板上にブランケット成長されたタング
ステン膜をエッチンバックしてバイアホール内にのみ残
す技術は確実で且つ重要である。
多層工程の微細バイアホールにタングステンを埋め込む
技術が検討されている。埋込技術としては, バイアホー
ル内に選択的にタングステンを成長する方法もあるが，
本発明のように基板上にブランケット成長されたタング
ステン膜をエッチンバックしてバイアホール内にのみ残
す技術は確実で且つ重要である。
【０００３】
【従来の技術】従来, 基板上にブランケット成長された
チタン(Ti)／窒化チタン(TiN) ／ W膜でバイアホール内
に埋め込む際に, フッ素系ガスを用いた等方性エッチン
グの条件（この際のウエハ温度は 100℃以上) で, また
は塩素系ガスを用いてエッチバックしていた。
チタン(Ti)／窒化チタン(TiN) ／ W膜でバイアホール内
に埋め込む際に, フッ素系ガスを用いた等方性エッチン
グの条件（この際のウエハ温度は 100℃以上) で, また
は塩素系ガスを用いてエッチバックしていた。
【０００４】図２(A),(B) は従来例を説明する断面図で
ある。図２(A) において，１は下地基板，２は層間絶縁
膜で二酸化シリコン(SiO2)膜, ３はTi膜, ４はTiN 膜,
５はW 膜である。
ある。図２(A) において，１は下地基板，２は層間絶縁
膜で二酸化シリコン(SiO2)膜, ３はTi膜, ４はTiN 膜,
５はW 膜である。
【０００５】図２(B) は上記のエッチングにより，上記
の３つの膜をエッチバックしてバイアホール内に残す。
の３つの膜をエッチバックしてバイアホール内に残す。
【０００６】
【発明が解決しようとする課題】従来例によるエッチン
グでは，W とTi（コンタクトメタル）／TiN （バリアメ
タル）とのエッチングの選択比がとれないため, TiN を
エッチングする際に，Wは同時にエッチングされてバイ
アホール内に沈み込み, また, W とTi／TiN のエッチレ
ートが全く等しくないため, バイアホール内に露出され
たW の表面とTi／TiN 膜の表面の高さが異なっていた。
グでは，W とTi（コンタクトメタル）／TiN （バリアメ
タル）とのエッチングの選択比がとれないため, TiN を
エッチングする際に，Wは同時にエッチングされてバイ
アホール内に沈み込み, また, W とTi／TiN のエッチレ
ートが全く等しくないため, バイアホール内に露出され
たW の表面とTi／TiN 膜の表面の高さが異なっていた。
【０００７】このように, W の良好な埋込形状が得られ
なかった。本発明はブランケットタングステン膜をエッ
チンバックしてバイアホール内に埋め込む際に, タング
ステンとコンタクトメタル／バリアメタルとの間で互い
に選択性のあるエッチング条件を提供し，良好な埋込形
状を得ることを目的とする。
なかった。本発明はブランケットタングステン膜をエッ
チンバックしてバイアホール内に埋め込む際に, タング
ステンとコンタクトメタル／バリアメタルとの間で互い
に選択性のあるエッチング条件を提供し，良好な埋込形
状を得ることを目的とする。
【０００８】
【課題を解決するための手段】上記課題の解決は，下地
基板上１に被着された絶縁膜２に開口されたバイアホー
ルに表出している該下地基板を含む全面にチタン(Ti)膜
３, 窒化チタン(TiN)膜４, タングステン(W) 膜５を順
次被着し該バイアホールを埋め込む工程と, 該下地基板
の温度を 100℃以下に保ち，フッ素系ガスを用いて該タ
ングステン膜をエッチングし, 該絶縁膜表面上の該窒化
チタン膜でエッチングを止め，該バイアホール内に該タ
ングステン膜を残す工程と, 該フッ素系ガスまたは塩素
系ガスに，四塩化シリコン(SiCl4) を添加した反応ガス
を用いて, 該絶縁膜表面上の該窒化チタンおよび該チタ
ン膜を選択的にエッチングする工程とを有する半導体装
置の製造方法により達成される。
基板上１に被着された絶縁膜２に開口されたバイアホー
ルに表出している該下地基板を含む全面にチタン(Ti)膜
３, 窒化チタン(TiN)膜４, タングステン(W) 膜５を順
次被着し該バイアホールを埋め込む工程と, 該下地基板
の温度を 100℃以下に保ち，フッ素系ガスを用いて該タ
ングステン膜をエッチングし, 該絶縁膜表面上の該窒化
チタン膜でエッチングを止め，該バイアホール内に該タ
ングステン膜を残す工程と, 該フッ素系ガスまたは塩素
系ガスに，四塩化シリコン(SiCl4) を添加した反応ガス
を用いて, 該絶縁膜表面上の該窒化チタンおよび該チタ
ン膜を選択的にエッチングする工程とを有する半導体装
置の製造方法により達成される。
【０００９】
【作用】本発明は，CF4, SF6, NF3 等のフッ素系ガスを
用いて, ウエハ温度を 100℃以下に保てば, TiN 等のバ
リアメタルは極端にエッチレートが低くなりW/TiN の選
択比が高くなることを利用したものである。この技術を
用いて, W をエッチングする際に, まずTiN 膜をエッチ
ングストッパとしてこの膜でエッチングを止める。この
時点ではW の沈み込みは起こらない。
用いて, ウエハ温度を 100℃以下に保てば, TiN 等のバ
リアメタルは極端にエッチレートが低くなりW/TiN の選
択比が高くなることを利用したものである。この技術を
用いて, W をエッチングする際に, まずTiN 膜をエッチ
ングストッパとしてこの膜でエッチングを止める。この
時点ではW の沈み込みは起こらない。
【００１０】次いで，フッ素系ガスまたは塩素系ガスを
用いて, TiN 膜が十分にエッチングできるウエハ温度に
設定し, さらに反応ガスとしてSiCl4 を添加する。この
ようにするとW は殆どエッチングされないでTi/TiNだけ
を選択的にエッチングすることが可能となる。
用いて, TiN 膜が十分にエッチングできるウエハ温度に
設定し, さらに反応ガスとしてSiCl4 を添加する。この
ようにするとW は殆どエッチングされないでTi/TiNだけ
を選択的にエッチングすることが可能となる。
【００１１】
【実施例】図１(A) 〜(C) は本発明の実施例を説明する
断面図である。図１(A) において，下地基板上に被着さ
れた層間絶縁膜 (SiO2膜) ２に開口されたバイアホール
を覆って，基板上全面にTi膜３, TiN 膜４, W 膜５を順
に被着する。
断面図である。図１(A) において，下地基板上に被着さ
れた層間絶縁膜 (SiO2膜) ２に開口されたバイアホール
を覆って，基板上全面にTi膜３, TiN 膜４, W 膜５を順
に被着する。
【００１２】図１(B) において，低温反応性イオンエッ
チング(RIE) 法により，次の条件でW 膜５のエッチバッ
クを行う。 W のRIE 条件 反応ガス： SF6／N2， 200 SCCM ／30 SCCM ガス圧力： 0.1 Torr 基板温度： 約50℃ または, 反応ガス： NF3／N2， 200 SCCM／30 SCCM ガス圧力： 0.1 Torr 基板温度： 約50℃ ここで，前記のように温度を下げるに従いW/TiN の選択
比が大きくなるので基板温度はW/TiN の選択比が５以上
とれる温度であればよい。実施例では 100℃以下であれ
ばよく約50℃とした。
チング(RIE) 法により，次の条件でW 膜５のエッチバッ
クを行う。 W のRIE 条件 反応ガス： SF6／N2， 200 SCCM ／30 SCCM ガス圧力： 0.1 Torr 基板温度： 約50℃ または, 反応ガス： NF3／N2， 200 SCCM／30 SCCM ガス圧力： 0.1 Torr 基板温度： 約50℃ ここで，前記のように温度を下げるに従いW/TiN の選択
比が大きくなるので基板温度はW/TiN の選択比が５以上
とれる温度であればよい。実施例では 100℃以下であれ
ばよく約50℃とした。
【００１３】基板温度を下げるには, 基板チャックに冷
却水を循環させたチラーを用い, 且つ基板と基板チャッ
クとの間に冷却ガスを導いて冷却効率を上げている。チ
ラー温度が常温（20〜30℃) でガス冷却なしの場合は基
板温度が 100℃以上に上がってしまい選択比はとれな
い。
却水を循環させたチラーを用い, 且つ基板と基板チャッ
クとの間に冷却ガスを導いて冷却効率を上げている。チ
ラー温度が常温（20〜30℃) でガス冷却なしの場合は基
板温度が 100℃以上に上がってしまい選択比はとれな
い。
【００１４】ガス冷却なしの場合は, チラー温度を下げ
て基板温度を 100℃以下にする。チラーは常温から−10
0 ℃位の範囲で調節可能である。図１(C) において，Ti
N とTiをW に対して選択的にエッチングするために次の
条件でエッチングを行った。
て基板温度を 100℃以下にする。チラーは常温から−10
0 ℃位の範囲で調節可能である。図１(C) において，Ti
N とTiをW に対して選択的にエッチングするために次の
条件でエッチングを行った。
【００１５】TiN とTiのエッチング条件 反応ガス： Cl2／SiCl4, 100 SCCM ／30 SCCM ガス圧力： 50 mTorr このエッチングにより, W は殆どエッチングされないた
め，バイアホール内でのW の沈み込みは最小限に押さえ
られ, TiN とW の露出面も揃い, 理想的な埋込形状が得
られた。
め，バイアホール内でのW の沈み込みは最小限に押さえ
られ, TiN とW の露出面も揃い, 理想的な埋込形状が得
られた。
【００１６】
【発明の効果】本発明によれば, ブランケットタングス
テン膜をエッチンバックしてバイアホール内に埋め込む
際に, タングステンとコンタクトメタル／バリアメタル
との間に互いに選択性のあるエッチング条件が得られ，
良好な埋込形状を得ることができた。その結果，微細バ
イアホールのコンタクトの信頼性の向上に寄与すること
ができた。
テン膜をエッチンバックしてバイアホール内に埋め込む
際に, タングステンとコンタクトメタル／バリアメタル
との間に互いに選択性のあるエッチング条件が得られ，
良好な埋込形状を得ることができた。その結果，微細バ
イアホールのコンタクトの信頼性の向上に寄与すること
ができた。
【図１】 本発明の実施例を説明する断面図
【図２】 従来例を説明する断面図
１ 下地基板 ２ 層間絶縁膜でSiO2膜 ３ コンタクトメタル膜でTi膜 ４ バリアメタル膜でTiN 膜 ５ 埋込メタル膜でW 膜
Claims (1)
- 【請求項１】 下地基板上(1) に被着された絶縁膜(2)
に開口されたバイアホールに表出している該下地基板を
含む全面にチタン(Ti)膜(3）, 窒化チタン(TiN) 膜
(4）, タングステン(W) 膜(5) を順次被着し該バイアホ
ールを埋め込む工程と,該下地基板の温度を 100℃以下
に保ち，フッ素系ガスを用いて該タングステン膜をエッ
チングし, 該絶縁膜表面上の該窒化チタン膜でエッチン
グを止め，該バイアホール内に該タングステン膜を残す
工程と,該フッ素系ガスまたは塩素系ガスに，四塩化シ
リコン(SiCl4) を添加した反応ガスを用いて, 該絶縁膜
表面上の該窒化チタンおよび該チタン膜を選択的にエッ
チングする工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12770192A JPH05326517A (ja) | 1992-05-20 | 1992-05-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12770192A JPH05326517A (ja) | 1992-05-20 | 1992-05-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326517A true JPH05326517A (ja) | 1993-12-10 |
Family
ID=14966570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12770192A Withdrawn JPH05326517A (ja) | 1992-05-20 | 1992-05-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326517A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5599739A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Barrier layer treatments for tungsten plug |
| US5747384A (en) * | 1994-12-26 | 1998-05-05 | Sony Corporation | Process of forming a refractory metal thin film |
| US6455419B1 (en) * | 1998-01-12 | 2002-09-24 | Texas Instruments Incorporated | System and method of forming a tungsten plug |
| US6610597B2 (en) | 1999-08-17 | 2003-08-26 | Nec Corporation | Method of fabricating a semiconductor device |
| US6718110B2 (en) | 1998-06-04 | 2004-04-06 | Corning Incorporated | Indiffused optical waveguide structures in a substrate |
| US10763335B2 (en) | 2018-06-25 | 2020-09-01 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
1992
- 1992-05-20 JP JP12770192A patent/JPH05326517A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5747384A (en) * | 1994-12-26 | 1998-05-05 | Sony Corporation | Process of forming a refractory metal thin film |
| US5599739A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Barrier layer treatments for tungsten plug |
| US6455419B1 (en) * | 1998-01-12 | 2002-09-24 | Texas Instruments Incorporated | System and method of forming a tungsten plug |
| US6718110B2 (en) | 1998-06-04 | 2004-04-06 | Corning Incorporated | Indiffused optical waveguide structures in a substrate |
| US6610597B2 (en) | 1999-08-17 | 2003-08-26 | Nec Corporation | Method of fabricating a semiconductor device |
| US10763335B2 (en) | 2018-06-25 | 2020-09-01 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US11195927B2 (en) | 2018-06-25 | 2021-12-07 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US11626499B2 (en) | 2018-06-25 | 2023-04-11 | Samsung Electronics Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| US5458734A (en) | Method of fabricating a semiconductor device | |
| JP2889430B2 (ja) | コンタクト部形成方法 | |
| US11205617B2 (en) | Interconnect structure having a graphene layer | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH09148433A (ja) | 半導体装置及びその製造方法 | |
| JPH04307933A (ja) | タングステンプラグの形成方法 | |
| JPH0332215B2 (ja) | ||
| US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
| JPH05326517A (ja) | 半導体装置の製造方法 | |
| JP2892421B2 (ja) | 半導体素子の製造方法 | |
| JPS6390838A (ja) | 電気的相互接続部の製造方法 | |
| TW434744B (en) | Method of plasma etching doped polysilicon layers with uniform etch rates | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JP3238363B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP2976442B2 (ja) | 絶縁膜の形成方法 | |
| US5455198A (en) | Method for fabricating tungsten contact plug | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH05182966A (ja) | 多層配線形成方法 | |
| JPH07226437A (ja) | 半導体装置及びその製造方法 | |
| JPH07245300A (ja) | 半導体装置の製造方法 | |
| JP3141382B2 (ja) | 配線形成方法 | |
| KR100444302B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |