CN102947871A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102947871A
CN102947871A CN2011800300123A CN201180030012A CN102947871A CN 102947871 A CN102947871 A CN 102947871A CN 2011800300123 A CN2011800300123 A CN 2011800300123A CN 201180030012 A CN201180030012 A CN 201180030012A CN 102947871 A CN102947871 A CN 102947871A
Authority
CN
China
Prior art keywords
terminal
dielectric film
distribution
pixel electrode
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800300123A
Other languages
English (en)
Other versions
CN102947871B (zh
Inventor
美崎克纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102947871A publication Critical patent/CN102947871A/zh
Application granted granted Critical
Publication of CN102947871B publication Critical patent/CN102947871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的TFT基板(100A)包括：在基板上形成的薄膜晶体管、栅极配线(3a)和源极配线(13as)；和将薄膜晶体管和外部配线电连接的第一端子和第二端子(40a、40b)。第一端子包括第一栅极端子部(41a)和第一像素电极配线(29a)。第一像素电极配线在设置于绝缘膜(5)的第一开口部(27c)内与第一栅极端子部接触，且覆盖第一开口部中的绝缘膜的端面。第二端子包括第二栅极端子部(41b)和第二像素电极配线(29b)。第二像素电极配线在设置于绝缘膜的第二开口部(27d)内与第二栅极端子部接触，且覆盖第二开口部中的绝缘膜的端面。

Description

半导体装置及其制造方法
技术领域
本发明涉及具有薄膜晶体管的半导体装置及其制造方法。
背景技术
有源矩阵型的液晶显示装置一般包括：在每个像素作为开关元件形成有薄膜晶体管(Thin Film Transistor：以下称为“TFT”)的基板(以下称为“TFT基板”)；形成有对置电极和彩色滤光片等的对置基板；和设置在TFT基板与对置基板之间的液晶层。另外，TFT基板也用于有机EL显示装置等其它有源矩阵型显示装置。
例如，在液晶显示装置的TFT基板形成有多个源极配线、多个栅极配线和分别配置在它们的交叉部的多个TFT、像素电极、辅助电容配线和辅助电容电极等。此外，在TFT基板的端部设置有用于将源极配线和栅极配线与驱动电路的输入端子分别连接的端子。
TFT基板的结构例如公开在专利文献1中。以下参照附图以专利文献1公开的液晶显示装置的TFT基板的结构为例进行说明。
图17(a)是表示TFT基板的概要的示意性的平面图，图17(b)是表示TFT基板中的一个像素的放大平面图。此外，图18是图17所示的TFT基板的TFT和端子的截面图。
如图17(a)所示，TFT基板具有多个栅极配线2016和多个源极配线2017。被这些配线2016、2017所包围的各个区域2021为“像素”。TFT基板内，在位于形成有像素的区域(显示区域)的外缘的区域2040配置有用于将多个栅极配线2016和源极配线2017的各个与驱动电路连接的多个连接部2041。各连接部2041构成用于与外部配线连接的端子。另外，在本说明书中将配置有多个端子的TFT基板的区域称为“端区域”。
如图17(b)和图18所示，在成为像素的各区域2021设置有像素电极2020。此外，在各区域2021形成有TFT。TFT具有：栅极电极G；覆盖栅极电极G的栅极绝缘膜2025、2026；配置在栅极绝缘膜2026上的半导体层2019；与半导体层2019的两端部分别连接的源极电极S和漏极电极D。TFT被保护膜2028覆盖。在保护膜2028与像素电极2020之间形成有层间绝缘膜2029。TFT的源极电极S与源极配线2017连接，栅极电极G与栅极配线2016连接。此外，漏极电极D在接触孔2030内与像素电极2020连接。
此外，与栅极配线2016平行地形成有辅助电容配线2018。辅助电容配线2018与辅助电容连接。此处，辅助电容包括：由与漏极电极相同的导电膜形成的辅助电容电极2018b；由与源极配线相同的导电膜形成的辅助电容电极2018a；和位于它们之间的栅极绝缘膜2026。
例如，在从栅极配线2016延伸的连接部2041上不形成栅极绝缘膜2025、2026和保护膜2028，以与连接部2041的上表面接触的方式形成有连接配线2044。由此能够确保连接部2041与连接配线2044的电连接。
另外，如图18所示，液晶显示装置的TFT基板以夹着液晶层2015与形成有对置电极和彩色滤光片的基板2014相对的方式配置。
在制造这样的TFT基板时，优选由共用的工艺形成成为像素的区域2021(也称为“像素部”)和端子，由此抑制掩模数和工序数的增大。
为了形成图18所示的TFT基板的端子部，在除去覆盖由与栅极电极相同的导电层形成的连接部2041的栅极绝缘膜(也存在栅极绝缘膜具有单层构造的情况)2025、2026和保护膜2028之后，需要由与像素电极相同的透明导电层形成连接配线2044。在用于除去栅极绝缘膜(也存在栅极绝缘膜具有单层构造的情况)2025、2026和保护膜2028的蚀刻时，将层间绝缘膜2029用作蚀刻掩模的方法记载于专利文献2中。
另一方面，近年来，提出代替硅半导体层，形成使用氧化锌等氧化物半导体膜形成TFT的活性层的方案。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能够以比非晶硅TFT高的速度动作。此外，氧化物半导体TFT能够以与非晶硅TFT同样的工艺制造，具有相比于使用多晶硅的TFT，能够应用于更大面积的显示装置的优点(例如专利文献3)。
现有技术文献
专利文献
专利文献1：日本特开2008-170664号公报
专利文献2：日本特开2004-61687号公报
专利文献3：日本特开2003-298062号公报
发明内容
发明要解决的问题
但是，量产具有氧化物半导体TFT的显示装置还没有得到实现，急需确立量产的技术。
本发明鉴于上述问题提出，其目的在于提供适合量产具有氧化物半导体TFT的显示装置等半导体装置的制造方法和由该制造方法制造的半导体装置。
解决问题的方案
本发明的实施方式中的半导体装置包括：基板；在上述基板上形成的薄膜晶体管；具有第一连接部的栅极配线；具有第二连接部的源极配线；和将上述薄膜晶体管和外部配线电连接的第一端子和第二端子，其中，上述薄膜晶体管包括：在上述栅极配线上形成的绝缘膜；在上述绝缘膜上形成的、具有沟道区域和分别位于上述沟道区域的两侧的源极区域和漏极区域的岛状的氧化物半导体层；与上述源极区域电连接的上述源极配线；和与上述漏极区域电连接的漏极电极，上述半导体装置还包括：在上述源极配线和漏极电极上设置且覆盖上述薄膜晶体管的保护膜；和在上述保护膜上形成且以与上述漏极电极接触的方式形成的像素电极，上述第一端子包括：由与上述栅极配线相同的导电膜形成的第一栅极端子部；和在上述绝缘膜上形成且由与上述像素电极相同的导电膜形成的第一像素电极配线，上述第一像素电极配线在设置于上述绝缘膜的第一开口部内与上述第一栅极端子部接触，并且覆盖上述第一开口部中的上述绝缘膜的端面，而且与上述第一连接部电连接，上述第二端子包括：由与上述栅极配线相同的导电膜形成的第二栅极端子部；和在上述绝缘膜上形成且由与上述像素电极相同的导电膜形成的第二像素电极配线，上述第二像素电极配线在设置于上述绝缘膜的第二开口部内与上述第二栅极端子部接触，并且覆盖上述第二开口部中的上述绝缘膜的端面，而且与上述第二连接部电连接。
在某实施方式中，上述半导体装置还具有设置于上述绝缘膜内的开口区域，上述开口区域在上述第一端子与上述第一连接部之间和上述第二端子与上述第二连接部之间的至少任意一者形成。
在某实施方式中，上述辅助电容配线的一部分在上述开口区域与上述第一端子之间和上述开口区域与上述第二端子之间的至少任意一者形成。
本发明的另一实施方式的半导体装置包括：基板；在上述基板上形成的薄膜晶体管；栅极配线；源极配线；连接部；和将上述薄膜晶体管和外部配线电连接的第一端子和第二端子，其中，上述薄膜晶体管包括：在上述栅极配线上形成的绝缘膜；在上述绝缘膜上形成的、具有沟道区域和分别位于上述沟道区域的两侧的源极区域和漏极区域的岛状的氧化物半导体层；与上述源极区域电连接的上述源极配线；和与上述漏极区域电连接的漏极电极，上述半导体装置还具有：在上述源极配线和上述漏极电极上设置且覆盖上述薄膜晶体管的保护膜；和在上述保护膜上形成且以与上述漏极电极接触的方式形成的像素电极，上述第一端子包括：在上述栅极配线的一部分形成的栅极端子部；和在设置于上述绝缘膜和上述保护膜的第一开口部内与上述栅极端子部接触，并且，由与上述像素电极相同的导电膜形成的第一像素电极配线，上述第一像素电极配线覆盖上述第一开口部中的上述绝缘膜和上述保护膜的端面，上述连接部包括：由与上述栅极配线相同的导电膜形成的源极端子连接配线；在上述源极端子连接配线上形成的上述绝缘膜；在上述绝缘膜上形成的上述源极配线和上述保护膜；和在上述保护膜上形成且由与上述像素电极相同的导电膜形成的第二像素电极配线，上述第二像素电极配线在设置于上述绝缘膜和上述保护膜的第二开口部内与上述源极端子连接配线和上述源极配线电连接，上述第二端子包括：上述源极端子连接配线；和在上述源极端子连接配线和上述绝缘膜上形成且由与上述像素电极相同的导电膜形成的第三像素电极配线，上述第三像素电极配线在设置于上述绝缘膜的第三开口部内与上述源极端子连接配线接触，并且覆盖上述第三开口部中的上述绝缘膜的端面，上述源极端子连接配线将上述第二端子和上述连接部电连接。
在某实施方式中，上述半导体装置在位于上述连接部与上述第二端子之间的上述保护膜的端面内，在位于上述第二端子侧的上述绝缘膜侧的端面的一部分形成有凹部。
在某实施方式中，上述凹部的高度与上述氧化物半导体层的厚度相等。
本发明的实施方式的半导体装置的制造方法制造上述半导体装置，其包括：(A)在基板上形成栅极配线用导电膜，将其图案化，由此形成栅极配线、第一栅极端子部和第二栅极端子部的工序；(B)在上述栅极配线、上述第一栅极端子部和第二栅极端子部上形成绝缘膜的工序；(C)在上述绝缘膜上，在上述第一栅极端子部和第二栅极端子部各自的周缘形成氧化物半导体层的工序；(D)在上述绝缘膜上形成源极配线的工序；(E)形成覆盖包括上述第一栅极端子部和第二栅极端子部的端子区域以外的区域的保护膜的工序；(F)通过将上述氧化物半导体层作为掩模进行上述绝缘膜的蚀刻，在上述第一栅极端子部和第二栅极端子部上的各个上述绝缘膜，形成使上述第一栅极端子部的表面露出的第一开口部和使第二栅极端子部的表面露出的第二开口部，并且，通过蚀刻上述绝缘膜和上述保护膜，在上述栅极配线上的上述绝缘膜和上述保护膜形成第三开口部，并且，通过蚀刻上述保护膜，在上述源极配线上的上述保护膜形成第四开口部的工序；(G)通过蚀刻来除去上述氧化物半导体层的工序；和(H)形成第一像素电极配线和第二像素电极配线的工序，该第一像素电极配线在上述绝缘膜上形成，在上述第一开口部内与上述第一栅极端子部电连接，并且在上述第三开口部内与上述栅极配线电连接，该第二像素电极配线在上述绝缘膜上形成，在上述第二开口部内与上述第二栅极端子部电连接，并且在上述第四开口部内与上述源极配线电连接。
在某实施方式中，上述工序(A)包括下述工序：通过将上述栅极配线用导电膜图案化，在上述第一栅极端子部与上述栅极配线之间和上述第二栅极端子部的上述栅极配线侧的至少任意一者形成辅助电容配线的一部分。
在某实施方式中，上述工序(F)包括下述工序：在上述栅极配线与上述第一栅极端子部之间和上述源极配线与上述第二栅极端子部之间的至少任意一者的上述绝缘膜形成开口区域。
在某实施方式中，上述工序(G)包括通过湿式蚀刻除去上述端子区域的氧化物半导体层的工序。
在某实施方式中，上述工序(H)包括下述工序：以覆盖上述第一开口部中的上述绝缘膜的端面的方式形成上述第一像素电极配线，以覆盖上述第二开口部中的上述绝缘膜的端面的方式形成上述第二像素电极配线。
本发明的另一实施方式的半导体装置的制造方法制造上述半导体装置，其包括：(A)在基板上形成栅极配线用导电膜，将其图案化，由此形成栅极配线和源极端子连接配线的工序；(B)在上述栅极配线和上述源极端子连接配线上形成绝缘膜的工序；(C)在上述源极端子连接配线上并且在上述绝缘膜上形成氧化物半导体层的工序；(D)在上述绝缘膜上形成源极配线的工序；(E)形成覆盖上述栅极配线和上述源极配线的保护膜的工序；(F)通过将上述氧化物半导体层作为掩模进行上述绝缘膜的蚀刻，在上述源极端子连接配线上的上述绝缘膜，形成使上述源极端子连接配线的表面露出的第一开口部的工序；(G)通过蚀刻来除去上述源极端子连接配线上的上述氧化物半导体层的工序；和(H)形成第一像素电极配线，该第一像素电极配线在上述绝缘膜上形成，在上述第一开口部内与上述源极端子连接配线接触，将上述源极端子连接配线和上述源极配线电连接的工序。
在某实施方式中，包括以覆盖上述第一开口部中的上述绝缘膜的端面的方式形成上述第一像素电极配线的工序。
在某实施方式中，上述工序(F)包括：在上述源极配线上的上述保护膜以及上述第一源极端子连接配线上的上述保护膜和上述绝缘膜形成第二开口部的工序，上述工序(H)包括形成第二像素电极配线的工序，该第二像素电极配线在上述保护膜上形成，在上述第二开口部内将上述源极配线和上述源极端子连接配线电连接。
在某实施方式中，上述工序(G)包括：通过湿式蚀刻除去上述源极端子连接配线上的上述氧化物半导体层，由此在上述源极端子连接配线上的上述保护膜的端面内，在位于上述第一开口部侧的上述绝缘膜侧的部分形成凹部的工序。
发明效果
根据本发明，能够提供适于量产具有氧化物半导体TFT的显示装置等半导体装置的制造方法和由这样的制造方法制造的半导体装置。特别的是，在具有TFT和将TFT的电极和外部配线连接的端子的TFT基板中，能够提高TFT基板的可靠性。
附图说明
图1(a)是本发明的实施方式的TFT基板100A、100B的显示区域的示意性的平面图，图1(b)是用于说明TFT基板100A的栅极端子的示意性的平面图，图1(c)是用于说明TFT基板100A的源极端子的示意性的平面图。
图2(a)是沿图1(a)的A-A’线的示意性的截面图，图2(b)是沿图1(a)的B-B’线的示意性的截面图，图2(c)是沿图1(b)的C-C’线的示意性的截面图，图2(d)是沿图1(c)的D-D’线的示意性的截面图。
图3(a)是用于说明TFT基板100B的栅极端子的示意性的平面图，图3(b)是用于说明TFT基板100B的源极端子的示意性的平面图，图3(c)是沿图3(a)的E-E’线的示意性的截面图，图3(d)是沿图3(b)的F-F’线的示意性的截面图。
图4(a)～(e)是用于说明TFT基板100A、100B的TFT和辅助电容的制造工序的示意性的截面图。
图5(a)～(e)是用于说明TFT基板100A的栅极端子的制造工序的示意性的截面图。
图6(a)～(f)是用于说明TFT基板100A的源极端子的制造工序的示意性的截面图。
图7(a)～(c)是用于说明TFT基板100B的栅极端子的制造工序的示意性的截面图。
图8(a)～(f)是用于说明TFT基板100B的源极端子的制造工序的示意性的截面图。
图9(a)是用于说明比较例1的TFT基板500的栅极端子的示意性的平面图，图9(b)是用于说明TFT基板500的源极端子的示意性的平面图，图9(c)是沿图9(a)的G-G’线的示意性的截面图，图9(d)是沿图9(b)的H-H’线的示意性的截面图。
图10(a)和图10(b)是用于说明TFT基板500的栅极端子的制造工序的示意性的截面图。
图11(a)和图11(b)是用于说明TFT基板500的源极端子的制造工序的示意性的截面图。
图12(a)是用于说明比较例2的TFT基板600的源极端子的示意性的平面图，图12(b)是沿图12(a)的I-I’线的示意性的截面图。
图13(a)和图13(b)是用于说明TFT基板600的源极端子的制造工序的示意性的截面图。
图14(a)是用于说明比较例3的TFT基板700的栅极端子的示意性的平面图，图14(b)是用于说明TFT基板700的源极端子的示意性的平面图，图14(c)是沿图14(a)的J-J’线的示意性的截面图，图14(d)是沿图14(b)的K-K’线的示意性的截面图。
图15(a)和图15(b)是用于说明TFT基板700的栅极端子的制造工序的示意性的截面图。
图16(a)和图16(b)是用于说明TFT基板700的源极端子的制造工序的示意性的截面图。
图17(a)是表示现有的TFT基板的概要的示意性的平面图，图17(b)是表示图17(a)的TFT基板的一个像素的放大平面图。
图18是图17所示的TFT基板的TFT和端子的示意性的截面图。
具体实施方式
本发明人发现氧化物半导体层与非晶硅层相比能够更容易有选择地除去，想到了包括将氧化物半导体层用作蚀刻掩模来除去覆盖端子部的导电层的绝缘膜的工序的半导体装置的制造方法。
以下，参照附图说明本发明的实施方式的半导体装置的制造方法和由该制造方法制造的半导体装置(此处为TFT基板)的结构。本实施方式的TFT基板只要形成有至少一个氧化物半导体TFT即可，包括各种显示装置的TFT基板。
此处，以具有氧化物半导体TFT作为开关元件的液晶显示装置的TFT基板100A、100B及其制造方法为例进行说明。TFT基板100A、100B具有：包括多个像素部的显示区域101；位于TFT基板100A、100B的大致外缘的端子区域102。本实施方式中，在显示区域101的各像素部形成氧化物半导体TFT和辅助电容Cs，第一端子(例如栅极端子)和第二端子(例如源极端子)形成于端子区域102。
图1(a)～(c)是用于说明本实施方式的TFT基板100A的示意性的平面图，图2(a)是沿图1(a)的A-A’线的示意性的截面图，图2(b)是沿图1(a)的B-B’线的示意性的截面图，图2(c)是沿图1(b)的C-C’线的示意性的截面图，图2(d)是沿图1(c)的D-D’线的示意性的截面图。另外，对TFT基板共用的构成要素标注相同附图标记。
首先，如图1所示，TFT基板100A具有：TFT、具有第一连接部30a的栅极配线3a、具有第二连接部30b的源极配线13as、辅助电容配线3b、第一端子40a和第二端子40b。
如图1(a)和图2(a)所示，TFT具有：栅极配线3a；在栅极配线3a上形成的绝缘膜(栅极绝缘膜)5；在绝缘膜5上形成的氧化物半导体层7a；在氧化物半导体层7a上形成的源极配线13as和漏极电极13ad。在氧化物半导体层7a、源极配线13as和漏极电极13ad上形成有保护膜25。在本实施方式中，保护膜25包括下层的保护膜25a和上层的保护膜25b。在保护膜25形成有开口部27’，TFT的漏极电极13ad在开口部27’内与形成在保护膜25上的像素电极29电连接。
如图1(a)和图2(b)所示，辅助电容Cs具有辅助电容配线3b、在辅助电容配线3b上形成的绝缘膜5和在绝缘膜5上形成的辅助电容电极13cs。而且，在辅助电容电极13cs上形成有保护膜25。此外，在辅助电容电极13cs上的保护膜25形成有开口部27”，辅助电容Cs的辅助电容电极13cs在开口部27”内与像素电极29电连接。
如图1(b)和图2(c)所示，第一连接部30a在栅极配线3a的一部分形成，并且在设置于绝缘膜5和保护膜25的开口部27a内与第一像素电极配线29a电连接，该第一像素电极配线29a由与像素电极29相同的导电膜形成。此外，第一像素电极配线29a在保护膜25上形成，并且覆盖开口部27a中的绝缘膜5和保护膜25的端面。而且，第一像素电极配线29a将第一连接部30a和后述的第一端子40a电连接。
第一端子40a具有：由与栅极配线3a相同的导电膜形成的第一栅极端子部41a；和在绝缘膜5上形成，并且由与像素电极29相同的导电膜形成的第一像素电极配线29a。此外，第一像素电极配线29a在设置于绝缘膜5的开口部27c内与第一栅极端子部41a接触，并且覆盖开口部27c中的绝缘膜5的端面。第一端子40a是将外部配线和TFT基板100A电连接的端子。
如图1(c)和图2(d)所示，第二连接部30b在源极配线13as的一部分形成，并且在设置于保护膜25的开口部27b内与第二像素电极配线29b电连接，该第二像素电极配线29b由与像素电极29相同的导电膜形成。此外，第二像素电极配线29b在保护膜25上形成，并且覆盖开口部27b中的保护膜25的端面。而且，第二像素电极配线29b将第二连接部30b和后述的第二端子40b电连接。
第二端子40b具有：由与栅极配线3a相同的导电膜形成的第二栅极端子部41b；和在绝缘膜5上形成，并且由与像素电极29相同的导电膜形成的第二像素电极配线29b。此外，第二像素电极配线29b在设置于绝缘膜5的开口部27d内与第二栅极端子部41b接触，并且覆盖开口部27d中的绝缘膜5的端面。第二端子40b是将外部配线和TFT基板100A电连接的端子。
如图1(b)、图1(c)、图2(c)和图2(d)所示，TFT基板100A还具有设置于绝缘膜5内的开口区域27e。开口区域27e形成在第一端子40a与第一连接部30a之间以及第二端子40b与第二连接部30b之间。从TFT基板100A的法线方向看，位于第一端子40a与第一连接部30a之间的第一开口区域27e1沿行方向延伸，位于第二端子40b与第二连接部30b之间的第二开口区域27e2沿列方向延伸。有仅形成第一开口区域27e1和第二开口区域27e2中的任意一者的情况，也有这两区域均没有形成的情况。
进一步，辅助电容配线3b的一部分形成在第一开口区域27e1与第一端子40a之间以及第二开口区域27e2与第二端子40b之间。有辅助电容配线3b的一部分仅形成在以上两者中的任意一者的情况，也有辅助电容配线3b的一部分在以上两者中均没有形成的情况。另外，在图1和图2中，为了简单，在显示区域101中各表示一个像素电极29、辅助电容Cs和TFT，但TFT基板通常具有多个像素部，在多个像素部的各个中配置像素电极29、辅助电容Cs和TFT。此外，在端子区域102中形成与源极配线13as和栅极配线3a数量相同的端子40a、40b。以下TFT基板100B也是同样的。
接着，参照图1(a)、图2(a)、图2(b)和图3说明另一实施方式的TFT基板100B。图3(a)是用于说明TFT基板100B的栅极端子的示意性的平面图，图3(b)是用于说明TFT基板100B的源极端子的示意性的平面图，图3(c)是沿图3(a)的E-E’线的示意性的截面图，图3(d)是沿图3(b)的F-F’线的示意性的截面图。
如图1(a)、图2(a)、图2(b)和图3所示，TFT基板100B具有TFT、栅极配线3a、源极配线13as、辅助电容配线3b、连接部30c、第一端子40c和第二端子40d。
如图1(a)和图2(a)所示，TFT基板100B所具有的TFT具有与TFT基板100A的TFT相同的结构。
如图1(a)和图2(b)所示，TFT基板100B所具有的辅助电容Cs具有与TFT基板100A的辅助电容Cs相同的结构。
如图3(a)和图3(c)所示，第一端子(例如栅极端子)40c具有：在栅极配线3a的一部分形成的栅极端子部41c；和由与像素电极29相同的导电膜形成的像素电极配线29c。像素电极配线29c在设置于绝缘膜5和保护膜25的开口部27f内与栅极端子部41c接触，并且覆盖开口部27f中的绝缘膜5和保护膜25的端面。第一端子40c是将外部配线和TFT基板100B电连接的端子。
如图3(b)和图3(d)所示，第二端子(例如源极端子)40d具有：源极端子连接配线41d；和由与像素电极29相同的导电膜形成的像素电极配线29d。像素电极配线29d在设置于绝缘膜5的开口部27g内与源极端子连接配线41d接触，并且覆盖开口部27g中的绝缘膜5的端面。第二端子40d是将外部配线和TFT基板100B电连接的端子。
连接部30c包括：源极端子连接配线41d；在源极端子连接配线41d上形成的绝缘膜5；在绝缘膜5上形成的源极配线13as；在源极配线13as上形成的保护膜25；由与像素电极29相同的导电膜形成的像素电极配线29e。像素电极配线29e在设置于绝缘膜5、源极配线13as和保护膜25的开口部27h内与源极端子连接配线41d和源极配线13as接触，并且覆盖开口部27h中的绝缘膜5、源极配线13as和保护膜25的端面。进一步，连接部30c通过源极端子连接配线41d与上述第二端子40d电连接。
进一步，在源极端子连接配线41d上的绝缘膜25的端面中的位于第二端子40d侧的绝缘膜5侧的一部分形成有凹部o。凹部o的高度与图2(a)所示的氧化物半导体层7a的厚度相等。凹部o的高度例如为30nm以上300nm以下。
栅极配线3a、辅助电容配线3b、第一栅极端子部41a、第二栅极端子部41b、栅极端子部41c和源极端子连接配线41d具有例如由TiN(氮化钛)/Ti(钛)/Al(铝)(Al为最下层)形成的叠层构造。栅极配线3a、辅助电容配线3b、第一栅极端子部41a、第二栅极端子部41b、栅极端子部41c和源极端子连接配线41d的厚度例如为150nm以上600nm以下。源极配线13as、漏极电极13ad和辅助电容电极13cs由MoN(氮化钼)/Al/MoN形成且具有叠层构造。源极配线13as、漏极电极13ad和辅助电容电极13cs的厚度例如为150nm以上600nm以下。此外，栅极配线3a、辅助电容配线3b、第一栅极端子部41a、第二栅极端子部41b、栅极端子部41c、源极端子连接配线41d、源极配线13as、漏极电极13ad和辅助电容电极13cs例如使用高熔点金属W(钨)、Ti、Ta(钽)、Mo、或它们的合金材料、或氮化物材料的任意一种、或Cu(铜)、或Al而形成。进一步，栅极配线3a、辅助电容配线3b、第一栅极端子部41a、第二栅极端子部41b、栅极端子部41c、源极端子连接配线41d、源极配线13as、漏极电极13ad和辅助电容电极13cs也可以具有单层构造。
绝缘膜5例如由厚度为约400nm的SiO2膜形成。另外，绝缘膜5也可以例如为包括SiO2膜的单层，也可以具有以SiNx膜为下层、以SiO2膜为上层的叠层构造。在为包括SiO2膜的单层的情况下，SiO2膜的厚度优选为300nm以上500nm以下。在具有包括SiNx膜(下层)和SiO2膜(上层)的叠层构造的情况下，SiNx膜的厚度优选为200nm以上500nm以下，SiO2膜的厚度优选为20nm以上150nm以下。
氧化物半导体层7a例如由厚度为30nm以上300nm以下的In-Ga-Zn-O类半导体(IGZO)膜形成。另外，代替IGZO膜，也可以使用其它的氧化物半导体膜形成氧化物半导体层。
保护膜25具有以厚度为约150nm的SiO2膜为下层25a，以厚度为约1000nm以上4000nm以下的感光性的有机绝缘膜为上层25b的叠层构造。此外，也可以例如由SiO2膜、SiNx膜形成保护膜25的下层25a和上层25b。进一步，保护膜25也可以具有例如由SiO2膜、SiNx膜形成的单层构造。
像素电极29和像素电极配线29a～29e例如由ITO(Indium TinOxide，铟锡氧化物)膜等透明导电膜形成。
TFT基板100A、100B所具有的各个端子中，各个端子所具有的像素电极配线不产生断线，而且由像素电极配线覆盖端子的开口部中的绝缘膜的端面，因此，将外部配线和端子连接的TAB的密接性高。结果TFT基板具有高可靠性，具有这样的TFT基板的液晶显示装置的显示品质稳定。
接着，说明TFT基板100A和100B的制造方法。另外，对TFT基板共用的构成要素标注相同的附图标记，省略重复说明。
参照图4～图6说明TFT基板100A的制造方法。图4(a)～(e)是用于说明TFT基板100A、100B的TFT和辅助电容的制造工序的示意性的截面图。图5(a)～(e)是用于说明TFT基板100A的栅极端子的制造工序的示意性的截面图。图6(a)～(f)是用于说明TFT基板100A的源极端子的制造工序的示意性的截面图。
如图4(a)、图5(a)和图6(a)所示，在基板1上形成栅极配线用导电膜，将其图案化，由此在基板1内，在要形成TFT的区域(TFT形成区域)101a形成栅极配线3a，在要形成辅助电容Cs的区域(辅助电容形成区域)101b形成辅助电容配线3b，在要形成栅极端子的区域(栅极端子形成区域)102c形成第一栅极端子部41a，在要形成源极端子的区域(源极端子形成区域)102d形成第二栅极端子部41b。另外，TFT形成区域101a和辅助电容形成区域101b分别位于显示区域101内的各像素部，栅极端子形成区域102c例如位于在位于基板的周缘的端子区域102内的沿行方向延伸的区域，源极端子形成区域102d例如位于在位于基板的周缘的端子区域102内的沿列方向延伸的区域。此外，栅极配线3a延伸设置至栅极端子形成区域102c附近。在栅极配线3a内，在栅极端子形成区域102c附近形成第一连接部30a。而且，在栅极端子形成区域102c附近和源极端子形成区域102d附近形成辅助电容配线3b的一部分。有这些辅助电容配线13b的一部分仅形成在该两者中的任意一者的情况，也有这些辅助电容配线13b的一部分在该两者均没有形成的情况。
栅极配线3a、辅助电容配线3b、第一栅极端子部41a、第二栅极端子部41b，通过在基板1上利用溅射法等例如形成厚度为150nm以上600nm以下的金属膜(例如TiN/Al/Ti膜)之后，将金属膜图案化而形成。金属膜的图案化是：通过公知的光刻形成抗蚀剂掩模，将没有被抗蚀剂掩模覆盖的部分使用氯类的气体进行干式蚀刻(RIE法：Reactive Ion Etching法，反应离子蚀刻)除去。之后将抗蚀剂掩模从基板1剥离。
接着，如图4(b)、图5(b)和图6(b)所示，以覆盖栅极配线3a、辅助电容配线3b和第一栅极端子部41a、第二栅极端子部41b的方式形成绝缘膜(栅极绝缘膜)5。在本实施方式中，作为绝缘膜5例如通过CVD法形成厚度为约400nm的SiO2膜。
接着，如图4(c)、图5(c)和图6(c)所示，在绝缘膜5上，在TFT形成区域101a形成成为TFT的沟道层的岛状的氧化物半导体层7a，在栅极端子形成区域102c和源极端子形成区域102d分别形成岛状的氧化物半导体层7b、7c。栅极端子形成区域102c的岛状的氧化物半导体层7b、7c在第一栅极端子部41a的周缘形成。源极端子形成区域102d的岛状的氧化物半导体层7b、7c在第二栅极端子部41b的周缘形成。
氧化物半导体层7a、7b、7c能够如下所述地形成。首先，使用溅射法在绝缘膜5上形成例如厚度为30nm以上300nm以下的In-Ga-Zn-O类半导体(IGZO)膜。之后通过光刻形成覆盖IGZO膜的规定区域的抗蚀剂掩模。接着，通过湿式蚀刻除去IGZO膜中没有被抗蚀剂掩模覆盖的部分。之后剥离抗蚀剂掩模。这样得到岛状的氧化物半导体层7a、7b、7c。另外，代替IGZO膜，也可以使用其它的氧化物半导体膜来形成氧化物半导体层7a、7b、7c。
接着，在基板1的整个表面形成导电膜。本实施方式中，例如通过溅射法，形成例如厚度为150nm以上600nm以下的MoN/Al/Ti膜等金属膜。之后例如通过光刻，进行金属膜的图案化。在进行图案化时使用磷酸/醋酸/硝酸蚀刻MoN/Al。之后通过使用氯类气体的干式蚀刻(RIE法)蚀刻Ti。由此，如图4(d)和图6(d)所示，在TFT形成区域101a中，以在绝缘膜5上与氧化物半导体层7a中位于成为沟道区域的区域的两侧的区域分别接触的方式，形成源极配线13as和漏极电极13ad。在辅助电容形成区域101b中，在绝缘膜5上形成辅助电容电极13cs。源极配线13as延伸设置至源极端子形成区域102d附近，在其附近的源极配线的一部分形成第二连接部30b。
这样，在TFT形成区域101a形成氧化物半导体TFT，在辅助电容形成区域102b形成辅助电容Cs。
接着，以覆盖TFT和Cs的方式，使保护膜25a沉积在基板1的整个表面。在本实施方式中，作为保护膜25a，通过CVD法形成SiO2膜等氧化物膜(厚度例如为约265nm)。绝缘膜25a可以是例如包括SiO2膜的单层，也可以具有以SiO2膜为下层、以SiNx膜为上层的叠层构造。在为包括SiO2膜的单层的情况下，SiO2膜的厚度优选为50nm以上300nm以下。在具有包括SiO2膜(下层)和SiNx膜(上层)的叠层构造的情况下，SiO2膜的厚度优选为50nm以上150nm以下，SiNx膜的厚度优选为50nm以上200nm以下。
接着，以覆盖除漏极电极13ad上的开口部、辅助电容电极13cs上的成为开口部的区域以及栅极端子区域102c、源极端子区域102d以外的区域的方式，在保护膜25a上形成保护膜25b。保护膜25b例如是通过光刻法形成感光性的有机绝缘膜(厚度例如为约1000nm以上4000nm以下)。
接着，将保护膜25b作为掩模，进行下层的保护膜25a的图案化。由此，如图4(e)、图5(d)和图6(e)所示，在TFT形成区域101a，在保护膜25a形成使漏极电极13ad的表面露出的开口部27’。此外，在辅助电容形成区域101b，在保护膜25a形成使辅助电容电极13ad的表面露出的开口部27”。此外，在栅极端子形成区域102c，氧化物半导体层7b、7c成为掩模，以使第一栅极端子部41a的表面露出的方式形成开口部27c。同样地，在源极端子形成区域102d，氧化物半导体层7b、7c成为掩模，以使第二栅极端子部41b的表面露出的方式形成开口部27d。
此处，绝缘膜5的蚀刻速率大于氧化物半导体层7b、7c的蚀刻速率，因此在开口部27c和27d内，绝缘膜5的端面形成在氧化物半导体层7b、7c之下。此外，在栅极端子形成区域102c中，在第一连接部30a与第一栅极端子部41a之间的绝缘膜5中没有被氧化物半导体层7b覆盖的部分，形成开口区域27e1。同样地，在源极端子形成区域102d中，在第二连接部30b与第二栅极端子部41b之间的绝缘膜5中没有被氧化物半导体层7b覆盖的部分形成开口区域27e2。
接着，如图5(e)和图6(f)所示，通过湿式蚀刻除去栅极端子形成区域102c和源极端子形成区域102d的氧化物半导体层7b、7d。湿式蚀刻的具体条件是，温度为30℃以上60℃以下，使用浓度为5％以上50％以下的草酸液，处理时间为10秒以上300秒以下。此外，草酸液由喷淋头散布。当在该条件下进行湿式蚀刻时，绝缘膜5不被蚀刻，容易进行绝缘膜5的剩余膜控制。
另外，当使用非晶硅层代替氧化物半导体层7b、7c作为掩模，之后通过蚀刻除去非晶硅层时，绝缘膜5也被蚀刻。绝缘膜5的蚀刻速率大于非晶硅层的蚀刻速率，因此绝缘膜5的剩余膜控制变得困难。即，半导体层用作蚀刻掩模的上述工艺，是基于氧化物半导体层与非晶硅层相比能够有更容易选择性地除去这样的见解而开始实现的。
接着，在保护膜25上和开口部17b、17c内形成透明导电膜，进行透明导电膜的图案化。在本实施方式中，例如通过溅射法沉积透明导电膜。作为透明导电膜例如使用ITO膜(厚度为50nm以上200nm以下)。接着，通过公知的光刻以公知的方法进行ITO膜的图案化。由此，如图2(a)～(d)所示，形成：与漏极电极13ad和辅助电容电极13cs接触的像素电极29；与第一连接部30a和第一栅极端子部41a接触的像素电极配线29a；与第二连接部30b和第二栅极端子部41b接触的像素电极配线29b。像素电极29在每个像素分离配置。像素电极配线29a、29b覆盖开口部27a、27b内的绝缘膜5和保护膜25的端面以及开口部27c、27d内的绝缘膜5的端面。利用像素电极配线29a，第一连接部30a和第一栅极端子部41a电连接。同样地，利用像素电极配线29b，第二连接部30b和第二栅极端子部41b电连接。这样，在栅极端子形成区域102c形成栅极端子40a，在源极端子形成区域102d形成源极端子40b。
此外，在上述TFT基板100A的制造工序中，除去端子区域102内的氧化物半导体层7b、7c，因此在例如图2(c)和图2(d)所示的开口部27j、27k内不形成氧化物半导体层7b、7c的端面，在其上形成的像素电极配线29a、29b不产生断线。此外，像素电极配线29a、29b以覆盖开口部27c、27d内的绝缘膜5的端面的方式形成，因此不会发生由于将源极端子40a、栅极端子40b和外部配线连接的TAB的密接性下降而导致的剥离、压接面积的不均等TAB压接不良的情况，TFT基板的可靠性提高。结果，例如具有这样的TFT基板的液晶显示装置的显示品质稳定。
接着，参照图7和图8说明TFT基板100B的制造方法。另外，TFT和辅助电容Cs与TFT基板100A是共同的，因此省略说明，对于共用的构成要素标注相同的参照附图标记。图7(a)～(c)是用于说明TFT基板100B的栅极端子的制造工序的示意性的截面图。图8(a)～(f)是用于说明TFT基板100B的源极端子的制造工序的示意性的截面图。
如图7(a)和图8(a)所示，在基板1上形成例如厚度为150nm以上600nm以下的栅极配线用导电膜，将其图案化，由此在基板1内，在栅极端子形成区域102c形成栅极端子部41c，在源极端子形成区域102d形成源极端子连接配线41d。另外，栅极端子部41c在延伸设置至栅极端子形成区域102c的未图示的栅极配线3a的一部分形成。
栅极端子部41c和源极端子连接配线41d通过在基板1上利用光刻法等形成金属膜(例如TiN/Al/Ti膜)之后，由上述方法将金属膜图案化而形成。之后将抗蚀剂掩模从基板1剥离。
接着，如图7(b)和图8(b)所示，以覆盖栅极端子部41c、源极端子连接配线41d的方式形成绝缘膜(栅极绝缘膜)5。如上所述，绝缘膜5例如通过CVD法形成厚度为约400nm的SiO2膜。
接着，如图8(c)所示，在源极端子形成区域102d的绝缘膜5上形成例如厚度为30nm以上300nm以下的岛状的氧化物半导体层7d、7e。岛状的氧化物半导体层7d、7e以成为形成后述的开口部时的掩模的方式形成。氧化物半导体层7d、7e通过上述方法形成。
如图8(d)所示，在基板1的整个表面形成导电膜。本实施方式中，例如通过溅射法，形成例如厚度为150nm以上600nm以下的MoN/Al/Ti膜等金属膜。之后通过上述方法进行金属膜的图案化。结果，在绝缘膜5上形成源极配线13as。源极配线13as延伸设置至源极端子形成区域102d附近。
之后，以覆盖TFT和Cs的方式，使保护膜25a沉积在基板1的整个表面。在本实施方式中，作为保护膜25a，如上所述，通过CVD法形成SiO2膜等氧化物膜(厚度例如为约265nm)。
接着，参照图7(c)和图8(e)。如上所述，通过光刻由感光性的有机绝缘膜形成保护膜25b。此外，将保护膜25b作为掩模，将绝缘膜5和保护膜25a图案化。由此，如图7(c)和图8(e)所示，在栅极端子形成区域102c中，以使栅极端子部41c的表面露出的方式，在绝缘膜5和保护膜25形成开口部27f，在显示区域101中，以形成在绝缘膜5和保护膜25且使源极配线13as和源极端子连接配线41d的表面露出的方式形成开口部27h。在源极端子形成区域102d中，氧化物半导体层7d、7e成为掩模，以形成在绝缘膜5且使源极端子连接配线41d的表面露出的方式分别形成开口部27g。
接着，如图8(f)所示，在源极端子形成区域102d中，由上述方法除去氧化物半导体层7d、7e。通过氧化物半导体层7d的除去，在位于开口部27h与开口部27g之间的保护膜25的端面内，在位于开口部27g侧的绝缘膜5侧的端面的一部分形成凹部o。此外，也有不形成凹部o的情况。
接着，如图3(c)和(d)所示，在保护膜25b上和开口部27f、27g、27h内，通过上述方法形成透明导电膜，进行透明导电膜的图案化。在本实施方式中，例如通过溅射法沉积透明导电膜。作为透明导电膜例如使用ITO膜(厚度为50nm以上200nm以下)。由此，形成与栅极端子部41c的表面接触且覆盖开口部27f内的绝缘膜5和保护膜25的端面的像素电极配线29c。此外，形成与源极端子连接配线41d的表面和源极配线13as的表面接触、并且覆盖开口部27h中的绝缘膜5、源极配线13as和保护膜25的端面的像素电极配线29e。进一步，形成与源极端子连接配线41d的表面接触，在开口部27g中覆盖绝缘膜5的端面的像素电极配线29d。这样，形成连接部30c、栅极端子40c和源极端子40d。另外，连接部30c和源极端子40d利用源极端子连接配线41d电连接。
TFT基板100B也和TFT基板100A同样，不产生像素电极配线29c和29d的断线，开口部内的绝缘膜5的端面被像素电极配线覆盖，因此不会产生TAB的压接不良状况，TFT基板的可靠性高。
以下，与比较例1～3的TFT基板进行比较，说明本实施方式的TFT基板100A、100B的优点。首先，参照图9～图11说明比较例1的TFT基板500及其制造方法。另外，为了简单，省略TFT和辅助电容Cs的说明。此外，对于共用的构成要素标注相同的参照附图。图9(a)是用于说明比较例1的TFT基板500的栅极端子的示意性的平面图，图9(b)是用于说明TFT基板500的源极端子的示意性的平面图，图9(c)是沿图9(a)的G-G’线的示意性的截面图，图9(d)是沿图9(b)的H-H’线的示意性的截面图。图10(a)和图10(b)是用于说明TFT基板500的栅极端子的制造工序的示意性的截面图。图11(a)和图11(b)是用于说明TFT基板500的源极端子的制造工序的示意性的截面图。
图9所示的比较例1的TFT基板500，在第一栅极端子部41a的周缘的绝缘膜5上形成有氧化物半导体层8b、8c，在第二栅极端子部41b的周缘的绝缘膜5上形成有氧化物半导体8b、8c。氧化物半导体8b、8c上的像素电极配线29a1和第一栅极端子部41a上的像素电极配线29a2不直接接触。此外，开口部27j中的绝缘膜5的端面露出。同样，氧化物半导体8b、8c上的像素电极配线29b1和第二栅极端子部41b上的像素电极配线29b2不直接接触。此外，开口部27k中的绝缘膜5的端面露出。进一步，在开口部27j、27k内，绝缘膜5的端面形成在氧化物半导体层8b、8c之下，因此像素电极配线29a、29b断线。结果，TFT基板500容易发生由于将栅极端子40e、源极端子40f和外部配线连接的TAB的密接性下降导致的剥离、压接面积的不均等TAB压接不良的情况。
接着，简单说明TFT基板500的制造方法。
首先，参照图10(a)和图11(a)。如在TFT基板100A的制造方法中叙述的那样，形成至绝缘膜5。如图10(a)和图11(a)所示，在第一栅极端子部41a的周缘的绝缘膜5上形成氧化物半导体层8b、8c，在第二栅极端子部41b的周缘的绝缘膜5上形成氧化物半导体层8b、8c。
接着，如图10(b)和图11(b)所示，不除去氧化物半导体层8b、8c地在绝缘膜5上形成保护膜25，以氧化物半导体层8b、8c为掩模在绝缘膜5上分别形成使第一栅极端子部41a、第二栅极端子部41b的表面露出的开口部27j、27k。此时，在各个开口部27j、27k内，绝缘膜5的端面形成在氧化物半导体层8b、8c之下。
接着，如图9(c)和图9(d)所示，在氧化物半导体层8b、8c上形成像素电极配线29a1、29b1，在第一栅极端子部41a和第二栅极端子部41b上形成像素电极配线29a2、29b2。此时，在各个开口部27j、27k内，绝缘膜5的端面形成在氧化物半导体层8b、8c之下，因此，像素电极配线29a1和像素电极配线29a2不直接接触地形成，像素电极配线29b1和像素电极配线29b2不直接接触地形成。即，像素电极配线29a1和像素电极配线29a2断线(像素电极配线29b1和29b2断线)。此外，在各个开口部27j、27k内，绝缘膜5的端面露出。
接着，参照图12和图13说明比较例2的TFT基板600及其制造方法。图12(a)是用于说明比较例2的TFT基板600的源极端子的示意性的平面图，图12(b)是沿图12(a)的I-I’线的示意性的截面图。图13(a)和图13(b)是用于说明TFT基板600的源极端子的制造工序的示意性的截面图。另外，为了简单，省略TFT、辅助电容Cs和栅极端子的说明。
比较例2的TFT基板600，在源极端子连接配线41d的周缘的绝缘膜5上形成有氧化物半导体层8d、8e。氧化物半导体层8d、8e上的像素电极配线29d1和源极端子连接配线41d上的像素电极配线29d2不直接接触。即，像素电极配线29d1和像素电极配线29d2断线。此外，在开口部27I中，绝缘膜5的端面露出。由此，与TFT基板500同样，产生源极端子40g和TAB的密接性的问题。
接着，简单说明TFT基板600的制造方法。
首先，参照图13(a)。如在TFT基板100B的制造方法中叙述的那样，形成至绝缘膜5。如图13(a)所示，在源极端子连接配线41d的周缘的绝缘膜5上形成氧化物半导体层8d、8e。
接着，如图13(b)所示，不除去氧化物半导体层8d、8e地在绝缘膜5上形成保护膜25，以氧化物半导体层8d、8e为掩模在绝缘膜5以使源极端子连接配线41d的表面露出的方式形成开口部27I。
接着，如图12(a)和图12(b)所示，在氧化物半导体层8d、8e上形成像素电极配线29d1，在源极端子连接配线41d上形成像素电极配线29d2。此时，在各个开口部27I内，绝缘膜5的端面形成在氧化物半导体层8d、8e之下，因此，像素电极配线29d1和像素电极配线29d2不直接接触地形成。此外，在开口部27I内，绝缘膜5的端面露出。
接着，参照图14～图16说明比较例3的TFT基板700及其制造方法。图14(a)是用于说明比较例3的TFT基板700的栅极端子的示意性的平面图，图14(b)是用于说明TFT基板700的源极端子的示意性的平面图，图14(c)是沿图14(a)的J-J’线的示意性的截面图，图14(d)是沿图14(b)的K-K’线的示意性的截面图。图15(a)和图15(b)是用于说明TFT基板700的栅极端子的制造工序的示意性的截面图。图16(a)和图16(b)是用于说明TFT基板700的源极端子的制造工序的示意性的截面图。
TFT基板700是TFT基板500的第一栅极端子部41a、第二栅极端子部41b的大致整个面被像素电极配线29a2、29b2覆盖的TFT基板。TFT基板700也同样，第一栅极端子部41a、第二栅极端子部41b上的绝缘膜5的端面形成在氧化物半导体层8b之下，因此氧化物半导体层8b上的像素电极配线29a1和第一栅极端子部41a上的像素电极配线29a2不直接接触，同样，氧化物半导体层8b上的像素电极配线29b1和第二栅极端子部41b上的像素电极配线29b2不直接接触。进一步，第一栅极端子部41a、第二栅极端子部41b上的各个绝缘膜5的端面露出。由此，与TFT基板500同样，产生栅极端子41e’和源极端子41f’与TAB的密接性的问题。
接着，简单说明TFT基板700的制造方法。
如图15(a)和图16(a)所示，通过与TFT基板500的制造方法相同的方法，在位于第一栅极端子部41a、第二栅极端子部41b上的绝缘膜5上分别形成氧化物半导体层8b。但是，在TFT基板700的制造方法中，不形成图10(a)和图11(a)所示的氧化物半导体层8c。
接着，如图15(b)和图16(b)所示，形成保护膜25，以氧化物半导体层8b为掩模，蚀刻栅极绝缘膜5。由此第一栅极端子部41a和第二栅极端子部41b的表面被露出。
接着，如图14(c)和图14(d)所示，在氧化物半导体层8b上分别形成像素电极配线29a1、29b1，在第一栅极端子部41a和第二栅极端子部41b上分别形成像素电极配线29a2、29b2。此时，第一栅极端子部41a和第二栅极端子部41b上的各个绝缘膜5的端面形成在氧化物半导体层8b之下，因此，像素电极配线29a1和像素电极配线29a2不直接接触，像素电极配线29b1和像素电极配线29b2不直接接触。即，像素电极配线29a1和像素电极配线29a2断线(像素电极配线29b1和像素电极配线29b2断线)。此外，在第一栅极端子部41a和第二栅极端子部41b上的各个绝缘膜5的端面露出。
在比较例1～3的TFT基板500～700的任意一者中，均在栅极端子、源极端子，在氧化物半导体层之下形成绝缘膜5的端面。此外，任意一个TFT基板500～700的端子中的第一栅极端子部41a和第二栅极端子部41b上的绝缘膜5的端面都不被像素电极配线覆盖。因此，TFT基板500～700中，栅极端子、源极端子内的像素电极配线断线，例如产生将外部配线和栅极端子、源极端子电连接的TAB的密接性的问题，TFT基板的可靠性低。与此相对，上述本发明的实施方式的TFT基板100A、100B不会产生这样的问题，因此TFT基板的可靠性高。由此，具有TFT基板100A、100B的例如液晶显示装置的显示品质稳定。
工业上的可利用性
本发明能够广泛应用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、图像传感装置等摄像装置、图像输入装置、指纹读取装置等电子装置等的具有薄膜晶体管的装置。特别适用于大型的液晶显示装置等。
附图标记说明
1基板
3a栅极配线
3b辅助电容配线
5绝缘膜(栅极绝缘膜)
7b、7c、7d、7e氧化物半导体层
25保护膜
13as源极配线
13ad漏极电极
13cs辅助电容电极
30a、30b、30c连接部
29像素电极
101显示区域
102端子区域

Claims (15)

1.一种半导体装置，其特征在于，包括：
基板；在所述基板上形成的薄膜晶体管；具有第一连接部的栅极配线；具有第二连接部的源极配线；和将所述薄膜晶体管和外部配线电连接的第一端子和第二端子，
所述薄膜晶体管包括：
在所述栅极配线上形成的绝缘膜；
在所述绝缘膜上形成的、具有沟道区域和分别位于所述沟道区域的两侧的源极区域和漏极区域的岛状的氧化物半导体层；
与所述源极区域电连接的所述源极配线；和
与所述漏极区域电连接的漏极电极，
所述半导体装置还包括：
在所述源极配线和漏极电极上设置且覆盖所述薄膜晶体管的保护膜；和
在所述保护膜上形成且以与所述漏极电极接触的方式形成的像素电极，
所述第一端子包括：
由与所述栅极配线相同的导电膜形成的第一栅极端子部；和
在所述绝缘膜上形成且由与所述像素电极相同的导电膜形成的第一像素电极配线，
所述第一像素电极配线在设置于所述绝缘膜的第一开口部内与所述第一栅极端子部接触，并且覆盖所述第一开口部中的所述绝缘膜的端面，而且与所述第一连接部电连接，
所述第二端子包括：
由与所述栅极配线相同的导电膜形成的第二栅极端子部；和
在所述绝缘膜上形成且由与所述像素电极相同的导电膜形成的第二像素电极配线，
所述第二像素电极配线在设置于所述绝缘膜的第二开口部内与所述第二栅极端子部接触，并且覆盖所述第二开口部中的所述绝缘膜的端面，而且与所述第二连接部电连接。
2.如权利要求1所述的半导体装置，其特征在于：
还具有设置于所述绝缘膜内的开口区域，
所述开口区域在所述第一端子与所述第一连接部之间和所述第二端子与所述第二连接部之间的至少任意一者形成。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述辅助电容配线的一部分在所述开口区域与所述第一端子之间和所述开口区域与所述第二端子之间的至少任意一者形成。
4.一种半导体装置，其特征在于，包括：
基板；在所述基板上形成的薄膜晶体管；栅极配线；源极配线；连接部；和将所述薄膜晶体管和外部配线电连接的第一端子和第二端子，
所述薄膜晶体管包括：
在所述栅极配线上形成的绝缘膜；
在所述绝缘膜上形成的、具有沟道区域和分别位于所述沟道区域的两侧的源极区域和漏极区域的岛状的氧化物半导体层；
与所述源极区域电连接的所述源极配线；和
与所述漏极区域电连接的漏极电极，
所述半导体装置还具有：
在所述源极配线和所述漏极电极上设置且覆盖所述薄膜晶体管的保护膜；和
在所述保护膜上形成且以与所述漏极电极接触的方式形成的像素电极，
所述第一端子包括：
在所述栅极配线的一部分形成的栅极端子部；和
在设置于所述绝缘膜和所述保护膜的第一开口部内与所述栅极端子部接触，并且，由与所述像素电极相同的导电膜形成的第一像素电极配线，
所述第一像素电极配线覆盖所述第一开口部中的所述绝缘膜和所述保护膜的端面，
所述连接部包括：
由与所述栅极配线相同的导电膜形成的源极端子连接配线；
在所述源极端子连接配线上形成的所述绝缘膜；
在所述绝缘膜上形成的所述源极配线和所述保护膜；和
在所述保护膜上形成且由与所述像素电极相同的导电膜形成的第二像素电极配线，
所述第二像素电极配线在设置于所述绝缘膜和所述保护膜的第二开口部内与所述源极端子连接配线和所述源极配线电连接，
所述第二端子包括：
所述源极端子连接配线；和
在所述源极端子连接配线和所述绝缘膜上形成且由与所述像素电极相同的导电膜形成的第三像素电极配线，
所述第三像素电极配线在设置于所述绝缘膜的第三开口部内与所述源极端子连接配线接触，并且覆盖所述第三开口部中的所述绝缘膜的端面，
所述源极端子连接配线将所述第二端子和所述连接部电连接。
5.如权利要求4所述的半导体装置，其特征在于：
在位于所述连接部与所述第二端子之间的所述保护膜的端面内，在位于所述第二端子侧的所述绝缘膜侧的端面的一部分形成有凹部。
6.如权利要求5所述的半导体装置，其特征在于：
所述凹部的高度与所述氧化物半导体层的厚度相等。
7.一种半导体装置的制造方法，其制造权利要求1～3中任一项所述的半导体装置，该半导体装置的制造方法的特征在于，包括：
(A)在基板上形成栅极配线用导电膜，将其图案化，由此形成栅极配线、第一栅极端子部和第二栅极端子部的工序；
(B)在所述栅极配线、所述第一栅极端子部和第二栅极端子部上形成绝缘膜的工序；
(C)在所述绝缘膜上，在所述第一栅极端子部和第二栅极端子部各自的周缘形成氧化物半导体层的工序；
(D)在所述绝缘膜上形成源极配线的工序；
(E)形成覆盖包括所述第一栅极端子部和第二栅极端子部的端子区域以外的区域的保护膜的工序；
(F)通过将所述氧化物半导体层作为掩模进行所述绝缘膜的蚀刻，在所述第一栅极端子部和第二栅极端子部上的各个所述绝缘膜，形成使所述第一栅极端子部的表面露出的第一开口部和使第二栅极端子部的表面露出的第二开口部，并且，
通过蚀刻所述绝缘膜和所述保护膜，在所述栅极配线上的所述绝缘膜和所述保护膜形成第三开口部，并且，通过蚀刻所述保护膜，在所述源极配线上的所述保护膜形成第四开口部的工序；
(G)通过蚀刻来除去所述氧化物半导体层的工序；和
(H)形成第一像素电极配线和第二像素电极配线的工序，
该第一像素电极配线在所述绝缘膜上形成，在所述第一开口部内与所述第一栅极端子部电连接，并且在所述第三开口部内与所述栅极配线电连接，
该第二像素电极配线在所述绝缘膜上形成，在所述第二开口部内与所述第二栅极端子部电连接，并且在所述第四开口部内与所述源极配线电连接。
8.如权利要求7所述的半导体装置的制造方法，其特征在于：
所述工序(A)包括下述工序：通过将所述栅极配线用导电膜图案化，在所述第一栅极端子部与所述栅极配线之间和所述第二栅极端子部的所述栅极配线侧的至少任意一者形成辅助电容配线的一部分。
9.如权利要求7或8所述的半导体装置的制造方法，其特征在于：
所述工序(F)包括下述工序：在所述栅极配线与所述第一栅极端子部之间和所述源极配线与所述第二栅极端子部之间的至少任意一者的所述绝缘膜形成开口区域。
10.如权利要求7至9中任一项所述的半导体装置的制造方法，其特征在于：
所述工序(G)包括通过湿式蚀刻除去所述端子区域的氧化物半导体层的工序。
11.如权利要求7至10中任一项所述的半导体装置的制造方法，其特征在于：
所述工序(H)包括下述工序：以覆盖所述第一开口部中的所述绝缘膜的端面的方式形成所述第一像素电极配线，以覆盖所述第二开口部中的所述绝缘膜的端面的方式形成所述第二像素电极配线。
12.一种半导体装置的制造方法，其制造权利要求4～6中任一项所述的半导体装置，该半导体装置的制造方法的特征在于，包括：
(A)在基板上形成栅极配线用导电膜，将其图案化，由此形成栅极配线和源极端子连接配线的工序；
(B)在所述栅极配线和所述源极端子连接配线上形成绝缘膜的工序；
(C)在所述源极端子连接配线上并且在所述绝缘膜上形成氧化物半导体层的工序；
(D)在所述绝缘膜上形成源极配线的工序；
(E)形成覆盖所述栅极配线和所述源极配线的保护膜的工序；
(F)通过将所述氧化物半导体层作为掩模进行所述绝缘膜的蚀刻，在所述源极端子连接配线上的所述绝缘膜，形成使所述源极端子连接配线的表面露出的第一开口部的工序；
(G)通过蚀刻来除去所述源极端子连接配线上的所述氧化物半导体层的工序；和
(H)形成第一像素电极配线，该第一像素电极配线在所述绝缘膜上形成，在所述第一开口部内与所述源极端子连接配线接触，
将所述源极端子连接配线和所述源极配线电连接的工序。
13.如权利要求12所述的半导体装置的制造方法，其特征在于：
包括以覆盖所述第一开口部中的所述绝缘膜的端面的方式形成所述第一像素电极配线的工序。
14.如权利要求12或13所述的半导体装置的制造方法，其特征在于：
所述工序(F)包括：在所述源极配线上的所述保护膜以及所述第一源极端子连接配线上的所述保护膜和所述绝缘膜形成第二开口部的工序，
所述工序(H)包括形成第二像素电极配线的工序，该第二像素电极配线在所述保护膜上形成，在所述第二开口部内将所述源极配线和所述源极端子连接配线电连接。
15.如权利要求12至14中任一项所述的半导体装置的制造方法，其特征在于：
所述工序(G)包括：通过湿式蚀刻除去所述源极端子连接配线上的所述氧化物半导体层，由此在所述源极端子连接配线上的所述保护膜的端面内，在位于所述第一开口部侧的所述绝缘膜侧的部分形成凹部的工序。
CN201180030012.3A 2010-06-24 2011-06-21 半导体装置及其制造方法 Active CN102947871B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010144049 2010-06-24
JP2010-144049 2010-06-24
PCT/JP2011/064140 WO2011162242A1 (ja) 2010-06-24 2011-06-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN102947871A true CN102947871A (zh) 2013-02-27
CN102947871B CN102947871B (zh) 2014-03-26

Family

ID=45371425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180030012.3A Active CN102947871B (zh) 2010-06-24 2011-06-21 半导体装置及其制造方法

Country Status (6)

Country Link
US (1) US8698153B2 (zh)
EP (1) EP2587472B1 (zh)
JP (1) JP5176003B2 (zh)
KR (1) KR101254479B1 (zh)
CN (1) CN102947871B (zh)
WO (1) WO2011162242A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150187948A1 (en) * 2012-07-27 2015-07-02 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
TWI577000B (zh) * 2015-01-21 2017-04-01 群創光電股份有限公司 顯示裝置
JP7427969B2 (ja) * 2020-01-22 2024-02-06 セイコーエプソン株式会社 電気光学装置および電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825449A (en) * 1995-08-19 1998-10-20 Lg Electronics, Inc. Liquid crystal display device and method of manufacturing the same
US6338989B1 (en) * 1999-08-02 2002-01-15 Lg. Philips Lcd Co., Ltd. Array substrate for use in liquid crystal display device and method of manufacturing the same
JP2003161957A (ja) * 2001-11-26 2003-06-06 Toshiba Corp 液晶表示装置及びその製造方法
CN1892394A (zh) * 2005-06-30 2007-01-10 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101740631A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
WO2011070981A1 (ja) * 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4072015B2 (ja) 2002-07-26 2008-04-02 シャープ株式会社 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
JP4663485B2 (ja) * 2005-11-04 2011-04-06 三菱電機株式会社 薄膜トランジスタアレイ及びその製造方法、半透過型液晶表示装置
JP2008170664A (ja) 2007-01-11 2008-07-24 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
KR101408715B1 (ko) * 2008-09-19 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102187427B1 (ko) * 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825449A (en) * 1995-08-19 1998-10-20 Lg Electronics, Inc. Liquid crystal display device and method of manufacturing the same
US6338989B1 (en) * 1999-08-02 2002-01-15 Lg. Philips Lcd Co., Ltd. Array substrate for use in liquid crystal display device and method of manufacturing the same
JP2003161957A (ja) * 2001-11-26 2003-06-06 Toshiba Corp 液晶表示装置及びその製造方法
CN1892394A (zh) * 2005-06-30 2007-01-10 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101740631A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
WO2011070981A1 (ja) * 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20130024952A (ko) 2013-03-08
WO2011162242A1 (ja) 2011-12-29
US20130087798A1 (en) 2013-04-11
EP2587472B1 (en) 2020-11-11
JP5176003B2 (ja) 2013-04-03
KR101254479B1 (ko) 2013-04-12
EP2587472A1 (en) 2013-05-01
US8698153B2 (en) 2014-04-15
EP2587472A4 (en) 2017-11-22
JPWO2011162242A1 (ja) 2013-08-22
CN102947871B (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN102652330B (zh) 半导体装置及其制造方法
US10340392B2 (en) Semiconductor device including mark portion and production method for same
TWI532190B (zh) 半導體裝置、顯示面板、及半導體裝置之製造方法
CN105814481B (zh) 半导体装置及其制造方法
CN102194831B (zh) 氧化物薄膜晶体管基板
US11302718B2 (en) Active matrix substrate and production method therefor
KR102050401B1 (ko) 디스플레이 장치 및 그 제조방법
CN102456619B (zh) 阵列基板及其制造方法和液晶显示器
CN104620389A (zh) 半导体装置及其制造方法
CN102947871B (zh) 半导体装置及其制造方法
CN109661696A (zh) 有源矩阵基板及其制造方法
US10283645B2 (en) Semiconductor device and method for manufacturing same
US20210294138A1 (en) Active matrix substrate and method for manufacturing same
CN111785635A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN101908478B (zh) 铜电极结构的制造方法及其应用
CN105321958A (zh) 薄膜晶体管阵列面板及其制造方法
CN106575062B (zh) 有源矩阵基板及其制造方法
CN103972245A (zh) 像素结构与其制造方法
CN110007529A (zh) 液晶显示面板及其制造方法
KR20090078527A (ko) 표시 기판
CN102914927B (zh) 一种阵列基板和制造阵列基板的方法
TW201336081A (zh) 半導體裝置及其製造方法
JP2009194152A (ja) 半導体集積回路装置
US20190377232A1 (en) Active matrix substrate and method for manufacturing the same
JP4183987B2 (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant