JP4183987B2 - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP4183987B2 JP4183987B2 JP2002198765A JP2002198765A JP4183987B2 JP 4183987 B2 JP4183987 B2 JP 4183987B2 JP 2002198765 A JP2002198765 A JP 2002198765A JP 2002198765 A JP2002198765 A JP 2002198765A JP 4183987 B2 JP4183987 B2 JP 4183987B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- liquid crystal
- display device
- crystal display
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、配線を有する液晶表示装置およびその製造方法に関し、特に、電気的な腐食が抑制された配線を有する液晶表示装置およびその製造方法に関する。
【0002】
【従来の技術】
従来、液晶表示装置は、マトリクス状に配列された複数の絵素電極とこれら絵素電極と対向して配される共通電極である対向電極とを備え、両電極間に表示媒体である液晶を介在させている。表示にあたっては、絵素電極に選択的に電位が書き込まれ、この絵素電極と対向電極との間の電圧差により、介在する液晶の光学的変調が行われ、表示パターンとして視認されることとなる。
【0003】
絵素電極の駆動方法としては、マトリクス状に配された絵素電極のそれぞれにスイッチング素子を接続し、絵素電極個々をスイッチング素子にて駆動する、いわゆるアクティブマトリクス駆動方式が知られている。上記のスイッチング素子としては、TFT(薄膜トランジスタ)、MIM(金属−絶縁膜−金属)素子等が一般的である。
【0004】
アクティブマトリクス型液晶表示装置は、透明な絶縁基板上に複数のゲート配線(走査線)と複数のソース配線(データ線)とが互いに交差して配設されると共に、各交差部ごとに、絵素電極、該絵素電極を駆動するスイッチング素子が形成された回路基板と、透明な絶縁基板上に対向電極が形成された対向基板とが、各対向面に配向膜を備えると共に、液晶層を介して貼り合わされている。
【0005】
さらに、上記回路基板は、液晶表示を行うための液晶駆動用ICを備えている。上記液晶駆動用ICは、回路基板における入力配線(各ゲート配線および各ソース配線)に設けられている入力端子(ゲート端子およびソース端子)に接続されている。上記液晶駆動用ICの回路基板への実装構造としては、例えば、COG実装方式が採用されている。このCOG実装方式によれば、この回路基板から製造される液晶表示装置において、低コスト、高信頼性、および薄膜化が可能となるという利点がある。
【0006】
また、入力端子を有する各入力配線は、最終的に互いに独立した島状となっている。しかしながら、上記回路基板の製造過程において、上記入力端子を始めから島状に形成した場合、上記スイッチング素子の静電破壊が生じる可能性がある。そこで、回路基板の製造過程においては、図5に示すように、各入力端子(ゲート端子または各ソース端子)を形成していない側(非端子側)に各入力配線(各ゲート配線または各ソース配線)130を接続する短絡配線(ショートリンク)129を形成して、短絡させることにより、スイッチング素子の静電破壊を防止することが行われている。そして、後にこの短絡配線129は、切断ラインLに沿って切断され、各入力配線130が島状にされ、入力配線130が電気的に開放される。
【0007】
さらに、従来の反射型液晶表示装置に用いられる回路基板の製造方法の一例について図6(a)および(b)に基づいて説明する。図6(a)は上記回路基板におけるTFT部の製造工程を示す図であり、(b)は上記回路基板における切断部の製造工程を示す図である。ここでは、TFT部および切断部は同時に形成されるので、各工程で平行して説明する。なお、上記回路基板では、ゲート配線(電極)にTiN/Al/Ti、ソース配線(電極)にAl/Tiを用いている。
【0008】
まず、工程(1)では、絶縁基板121上の一部にスパッタリング法などにより作製したTiN/Al/Tiをエッチングし、ゲート配線122を形成する。
【0009】
次に、工程(2)で、プラズマCVD法などにより窒化シリコン膜、または酸化シリコン膜からなるゲート絶縁膜123及び非晶質シリコン膜または多結晶シリコン膜からなる半導体層124を積層する。さらに、ゲート絶縁膜123及び半導体層124をエッチングによりパターン形成する。
【0010】
次に、工程(3)でスパッタリング法などにてソース(ドレイン)配線Al/Ti125を形成する。さらに、ソース(ドレイン)配線Al/Ti125をエッチングし、パターン形成する。切断部では、上記エッチングによりソース配線材料を除去しており、ソース配線パターンの形成はない。
【0011】
次に、工程(4)でプラズマCVD法などより形成される窒化シリコン膜などから成る保護膜126を積層し、工程(5)で有機絶縁膜127をスピンコート法などより所定のパターンに従って積層する。
【0012】
さらに、工程(6)で、有機絶縁膜127をマスクとして保護膜126をエッチングし、スパッタリング法等によりAl、Mo、Agなどの反射膜128を積層する。工程(3)と同様、切断部の反射膜128はエッチングにより除去されパターン形成はない。上記の各工程において、切断部では、図5に示すように、上記短絡配線129も形成されている。この後、上記切断部Lにおいて切断され、短絡配線129が除去される。ゲート配線122およびソース配線125は、図5における入力配線130に相当する。
【0013】
上記のように入力配線を低抵抗にして消費電力を抑えるために、入力配線には、配線材料として、例えばAlもしくはAl合金を用いた層を少なくとも1層形成している。
【0014】
上記のように回路基板が切断ラインLに沿って切断されると、上記入力配線は大気に露出されることとなる。このとき、上記入力配線に用いられるAlを含む材料は耐腐食性が低いため、上記配線は腐食される可能性がある。この腐食は、上記回路基板における隣合う配線間に生じる電位差により生じる電気化学的腐食である。さらに、上記入力配線が大気中の湿気や不純物等により汚染される可能性があり、この汚染により上記の腐食はより促進される傾向にある。
【0015】
上記腐食は、液晶表示装置の歩留まりの増加や耐信頼性低下の一因となる。具体的には、腐食等による入力配線の断線や腐食発生の際の水素等によるシール力低下、さらに液晶表示装置としたときの表示領域内における気泡の発生による表示不良を引き起こす。そこで、その回路基板の切断面に樹脂を塗布することにより、入力配線の腐食を防止している。
【0016】
【発明が解決しようとする課題】
ところが、上記回路基板の切断面に樹脂等を塗布しても、高温多湿等の厳しい環境下では、水分の侵入を完全には防止することができず、依然として入力配線の電気化学的腐食が生じる。
【0017】
本発明は、上記従来の問題に鑑みなされたものであり、その目的は、隣り合う配線における、印加電圧の影響に伴う腐食の発生を抑制することができる耐腐食に優れた配線配置を有する液晶表示装置およびその製造方法を提供することにある。
【0018】
【課題を解決するための手段】
本発明の液晶表示装置は、上記課題を解決するために、複数の絵素電極、該絵素電極に個別に接続されるスイッチング素子、該スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数のゲート配線およびソース配線を絶縁基板上に有する液晶表示装置において、上記ゲート配線およびソース配線の少なくとも一方は、第1配線と、第2配線とを少なくとも有し、上記第2配線は、第1配線よりもイオン化傾向の低い材料からなり、上記第1配線に隣り合う配線の少なくとも一方は、第2配線であり、上記第1配線には、第2配線より低い駆動電位が印加されるようになっていることを特徴としている。
【0019】
上記の構成によれば、第1配線が第2配線よりも電位が低い場合、第2配線の材料が第1配線の材料よりもイオン化傾向が低いため、第2配線におけるアノード反応による電気的な腐食を抑制することができる。もちろん、第1配線では上記のようなアノード反応による電気的な腐食は生じない。上記のように腐食を抑制することができるため、腐食による断線や腐食発生の際に生じる水素を抑制することができる。そのため、上記液晶表示装置では、基板における配線、樹脂等のシール力の低下、表示領域内における気泡の発生等による表示不良等を抑制することができる。従って、液晶表示装置の製品信頼性を向上させることができる。
【0020】
本発明の液晶表示装置は、上記の構成に加えて、上記第1配線は、Alを含むことが好ましい。
【0021】
これにより、上記第1配線における抵抗を低抵抗にして消費電力を抑制することができ、さらに、低コスト化を図ることができる。
【0022】
また、上記第2配線は、Nb、Ta、Ti、Crからなる群から選択される材料からなることが好ましい。
【0023】
さらに、上記第2配線は、Nb、Ta、Ti、Crからなる群から選択される材料の不動態であることが好ましい。
【0024】
これにより、上記不動態は、電気的に安定であるため、上記配線が露出していても上記の腐食をより抑制することができる。
【0025】
本発明の液晶表示装置の製造方法は、上記課題を解決するために、絶縁基板上に、複数の絵素電極、該絵素電極に個別に接続されるスイッチング素子、該スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数のゲート配線及びソース配線を形成する液晶表示装置の製造方法において、上記ゲート配線およびソース配線の少なくとも一方を形成する工程が、第1配線を形成するステップと、第1配線よりもイオン化傾向の低い材料からなり、かつ、上記第1配線より高い電位が印加されるようになっている第2配線を、該第1配線に隣り合うように形成するステップとを含むことを特徴としている。
【0026】
上記の構成によれば、第1配線が第2配線よりも電位が低い場合、第2配線の材料が第1配線の材料よりもイオン化傾向が低いため、第2配線におけるアノード反応による電気的な腐食を抑制することができる液晶表示装置を提供することができる。もちろん、第1配線では上記のようなアノード反応による電気的な腐食は生じない。上記のように腐食を抑制することができるため、腐食による断線や腐食発生の際に生じる水素を抑制することができる。そのため、上記液晶表示装置では、基板における配線、樹脂等のシール力の低下、表示領域内における気泡の発生等による表示不良等を抑制することができる。従って、製品信頼性を向上させた液晶表示装置を提供することができる。
【0027】
本発明の液晶表示装置の製造方法は、上記の構成に加え、Al層およびそれよりイオン化傾向の低い材料からなる層により上記第1配線を形成し、上記第1配線のAl層を除去することにより上記第2配線を形成することが好ましい。
【0028】
上記の構成によれば、前記配線形成は従来のプロセスを使用することで可能である。従って、新たにマスクの形成等の製造プロセスの追加等がないので、コストの増加を抑えることができる。
【0029】
【発明の実施の形態】
本発明の実施の一形態にかかる液晶表示装置について、図1に基づいて説明すれば以下の通りである。
【0030】
本発明の実施の一形態にかかる液晶表示装置は、回路基板と、透明な絶縁基板上に対向電極が形成された対向基板とが、各対向面に配向膜を備えると共に、液晶層を介して貼り合わされている構成である。
【0031】
本実施形態では、上記回路基板について、回路基板としてTFT基板を例に挙げて説明する。
【0032】
本実施の形態にかかる回路基板は、図1に示すように、透明な絶縁基板1上に複数のゲート配線(走査線)2・2と複数のソース配線(データ線)3・3とが格子状に互いに交差して配設されると共に、各交差部ごとに、絵素電極4、該絵素電極4を駆動するスイッチング素子であるTFT5が形成されている。そして、上記ゲート配線2・2およびソース配線3・3は、それぞれ、絶縁基板1の1端でゲート信号入力端子6およびソース信号入力端子7に接続されている。そして、上記配線等の上には、保護膜、絶縁樹脂膜等が形成されている。
【0033】
また、絶縁基板1のこれらゲート信号入力端子およびソース信号入力端子の形成されていない端部(ゲート信号非入力側8およびソース信号非入力側9)では、それぞれ、上記ゲート配線2・2およびソース配線3・3(合わせて配線と呼ぶことにする)が露出している。
【0034】
これら配線の露出は、上記ゲート信号非入力側8およびソース信号非入力側9において、上記従来の技術で説明した通り、上記回路基板の製造過程においてTFT(スイッチング素子)の静電破壊を防止するために形成した短絡配線(ショートリンク)が、切断線Lに沿って切断除去されることにより生じる。
【0035】
上記回路基板における配線の露出した部分では、各配線に電圧を印加した駆動状態において、腐食が発生する場合がある。この腐食は、各配線に印加される電圧極性や配線電位、配線間電位差に起因していることが明らかとなった。
【0036】
例えば、互いに隣合う配線(第1配線および第2配線)において、どちらか一方の配線により高い電位が印加されると、電位の低い配線における露出部分では、アノード反応により配線となっている金属が溶出する、電気的な腐食が生じやすい。特に、上記材料がイオン化傾向の高い場合には、上記電気的な腐食が生じやすい。
【0037】
上記配線は、低抵抗にして消費電力を抑制するために、例えばAl、Al合金等の電導性の高い材料からなる層を備えることが一般的である。さらに、上記のように配線にAl、Al合金等の安価な材料を用いることにより、低コスト化が図られている。
【0038】
しかしながら、上記Al、Al合金等の標準電極電位の卑な金属は、イオン化しやすく、水、水蒸気との反応性が高い。そのため、Al、Al合金等の標準電極電位の卑な金属は、上記のように回路基板から露出すると、外部大気中の水、水蒸気等との反応により腐食しやすい。また、Al、Al合金等の標準電極電位の卑な金属は、近接する金属より高電位となったとき、電気的な腐食が生じやすい。
【0039】
そこで、本実施の形態にかかる配線基板では、互いに隣り合う第1配線と第2配線において、上記第2配線の配線基板から露出している部分は上記第1配線よりもイオン化傾向の低い(上記第1配線よりも標準電極電位の貴な)材料からなっている。また、第2配線自体が上記第1配線よりもイオン化傾向の低い(上記第1配線よりも標準電極電位の貴な)材料からなっていてもよい。言い換えれば、上記第2配線は、第1配線よりも耐腐食性の材料からなっている。
【0040】
例えば、上記第1配線と上記第2配線とが、同一の材料で配線が形成されている場合、どちらか一方の配線により高い電位が印加されると、電位の低い配線には電気的な腐食が生じやすい。特に、より高い電位が印加された配線の材料がイオン化傾向の高い場合にはなおさら電気的な腐食が生じやすい。しかしながら、上記の構成とすることにより、第1配線が第2配線よりも電位が低い場合、第2配線の材料が第1配線の材料よりもイオン化傾向が低いため、第2配線におけるアノード反応による電気的な腐食を抑制することができる。もちろん、第1配線では上記のようなアノード反応による電気的な腐食は生じない。上記のように腐食を抑制することができるため、腐食による断線や腐食発生の際に生じる水素を抑制することができる。そのため、上記配線基板を用いた液晶表示装置では、基板における配線、樹脂等のシール力の低下、表示領域内における気泡の発生等による表示不良等を抑制することができる。従って、上記回路基板を用いた液晶表示装置の製品信頼性を向上させることができる。
【0041】
上記第1配線は、Al、Al合金等の金属を含んでいることが好ましい。これにより、上記第1配線における抵抗を低抵抗にして消費電力を抑制することができ、さらに、低コスト化を図ることができる。
【0042】
上記のように、上記第1配線にAl、Al合金を用いた場合には、第2配線には、よりイオン化傾向の低い材料として、Nb、Ta、Ti、Cr等からなる群から選択される材料を用いることが好適である。
【0043】
さらに、上記第2配線の回路基板から露出している部分は、上記材料の不動態となっていることが好ましい。上記に示したように、回路基板において短絡配線を形成した後に、その短絡配線を切断した場合、切断部が大気に露出する。つまり、配線がその切断部において露出する。その切断部における配線の露出部分を不動態化しておくことが好ましい。上記不動態は、電気的に安定であるため、上記配線が露出していても上記の腐食を抑制することができる。
【0044】
また、上記露出部分は、汚れ等を防止する樹脂を塗布する必要はなく、コストがかからない。
【0045】
さらに、上記の回路基板を用いている液晶表示装置では、AlあるいはAl合金を用いている第1配線に、第2配線よりも低い電位が印加されるようになっていることが好ましい。言い換えれば、上記液晶表示装置では、表示駆動した場合に、上記液晶表示装置における回路基板の第1配線の電位が、第2配線よりも低くなるように制御されていることが好ましい。
【0046】
これにより、回路基板における第1配線のアノード反応による電気的腐食を抑制することができる。つまり、上記のように第1配線の電位が第2配線の電位より低いので、腐食がほぼ生じることがなく、腐食による断線や腐食発生の際に生じる水素を抑制することができる。そのため、液晶表示装置における配線、樹脂等のシール力の低下、表示領域内における気泡の発生等による表示不良等を抑制することができる。従って、上記回路基板を用いた液晶表示装置の製品信頼性をさらに高くすることができる。
【0047】
ここで、本実施形態にかかる液晶表示装置における回路基板の製造方法の一例について、図2(a)および(b)に基づいて説明する。図2(a)は上記回路基板におけるTFT部の製造工程を示す図であり、(b)は上記回路基板における切断部の製造工程を示す図である。ここでは、TFT部および切断部は同時に形成されるので、各工程で平行して説明する。
【0048】
本実施の形態の回路基板では、ガラスからなる絶縁基板上にゲート配線(電極)を形成する例を挙げて説明する。このとき印加電圧の値によって腐食の起こりうる配線にはAlを含む材料を用いた配線を形成しない。そして、配線上には、ゲート絶縁膜を形成する。
【0049】
次に、ソース(ドレイン)配線(電極)を形成する。このとき上記で形成しなかった印加電圧の値によって腐食の起こりうるゲート配線をソース配線の一部で形成する。このソース配線の一部で形成したゲート配線は、最終的にAlが残らないように、エッチング等を行う。
【0050】
さらに、本実施形態にかかる液晶表示装置について、反射型液晶表示装置を例に挙げてより具体的に説明する。本実施の形態では、ゲート配線にTiN/Al/Ti膜を、ソース(ドレイン)配線にAl/Ti膜を用いた場合について説明する。TFT部については、上記従来の技術と同様に製造する。
【0051】
図2に示すように、まず、工程(1)において、絶縁基板21上にスパッタリング法などにより、TiN/Al/Ti膜を形成する。次いで、所定のパターン通りにエッチングすることによりゲート配線(第1配線)22を形成する。このとき、切断部では、腐食の起こり得るゲート配線は形成せず、エッチングにより排除しておく。
【0052】
次に、工程(2)において、プラズマCVD法などにより窒化シリコン膜または酸化シリコン膜を形成し、所定のパターン通りにエッチングすることによりゲート絶縁膜23を形成する。このゲート絶縁膜23上に非晶質シリコン膜または多結晶シリコン膜を形成し、所定のパターン通りにエッチングすることにより半導体層24を積層する。
【0053】
次に、工程(3)において、スパッタリング法などにてAl/Ti膜を形成し、所定のパターン通りにエッチングすることにより、ソース(ドレイン)配線を形成する。このとき、切断部では、上記エッチングにより、工程(1)で形成しなかったゲート配線25を形成する。このゲート配線25は、ソース配線の材料により形成されている。
【0054】
次に、工程(4)において、プラズマCVD法などより窒化シリコン膜などの無機系絶縁膜からなる保護膜26を積層する。
【0055】
次いで、工程(5)で有機絶縁膜27をスピンコート法などより所定のパターンに従って積層する。ここで、切断部では、ゲート配線25上に有機絶縁膜27を形成しないようにパターンを形成する。
【0056】
さらに、工程(6)において、有機絶縁膜27をマスクとして保護膜26をエッチングする。これにより、有機系絶縁膜27および保護膜26は櫛歯状のパターンとなる。さらに、スパッタリング法等によりAl、Mo、Agなどからなる反射膜28を積層する。工程(3)と同様、切断部の反射膜28はエッチングにより除去されパターン形成はない。この反射膜28のエッチングと同時に、切断部におけるゲート配線25のAl層をエッチングにより除去し、ゲート配線(第2配線)25’となる。これにより、製造工程が増加することはない。このとき、有機系絶縁膜27および保護膜26、並びに反射膜28およびゲート配線25のAl層を除去しているので、最表面は、ゲート配線25’のTi層となる。
【0057】
前記配線形成は従来のプロセスを使用することで可能である。従って、新たにマスクの形成等の製造プロセスの追加等がないので、コストの増加を抑えることができる。
【0058】
なお、上記の各工程において、切断部では、図3に示すように、上記短絡配線10も形成されている。この後、上記切断部Lにおいて切断され、短絡配線10が除去される。これにより、Alを含むゲート配線25と、Alを含まないゲート配線25’を形成することができる。
【0059】
上記のように、第1配線が第2配線よりも電位が低い場合、第2配線の材料が第1配線の材料よりもイオン化傾向が低いため、第2配線におけるアノード反応による電気的な腐食を抑制することができる液晶表示装置を提供することができる。もちろん、第1配線では上記のようなアノード反応による電気的な腐食は生じない。上記のように腐食を抑制することができるため、腐食による断線や腐食発生の際に生じる水素を抑制することができる。そのため、上記液晶表示装置では、基板における配線、樹脂等のシール力の低下、表示領域内における気泡の発生等による表示不良等を抑制することができる。従って、製品信頼性を向上させた液晶表示装置を提供することができる。
【0060】
さらに、ゲート配線25’に対して不動態化処理を施してもよい。これにより、上記不動態は、電気的に安定であるため、上記配線が露出していても上記の腐食をより抑制することができる。
【0061】
また、ソース配線において、上記ゲート配線と同様に隣り合う配線同士がAlを含まないようにするには、所定の配線のみをエッチングによりAl層を除去すればよい。
【0062】
【実施例】
以下、実施例および比較例によって、Alを含む配線と、Alを含まない配線とにおける、電気的な腐食について具体的に検討した。
【0063】
〔実施例1〕
上記実施の形態に従って形成された配線パターンと印加電圧の一例をゲート信号非入力側とソース信号非入力側とのそれぞれについて図4に示している。図4に示した配線におけるA−A’線は、図2(b)の工程(6)に示した配線A−A’における配線に相当する。ここで、配線a、bおよびdはAlを含まない配線であり、配線c、eおよびfはAlを含む配線である。また、配線aはソース配線、配線bおよびdはCOM配線、配線cは短絡配線、配線eはゲート配線である。静電破壊防止パターンのゲート配線形成(短絡配線)cは、配線が電気的に開放される為ゲート形成のままとすることによってTFT形成プロセスでの静電破壊は防止される。
各配線に印加する電圧は、表1に示す。この表では、最大電位であるVgh、ゲート配線a−COM配線b間の最大電位差、COM配線d−ソース配線e間の電位差(一定)およびこれら配線間にかかり得る最大の電位差を示している。
【0064】
【表1】
ここで、上記の電位を印加した配線について、表2に示す条件1〜3で各配線の腐食について光学顕微鏡にて観察した。その結果についても表2に示す。
【0065】
【表2】
この結果より、各配線において、腐食は生じなかった。よって、上記実施の形態のように、Alに隣り合う配線にAlを含まない配線を形成することにより、Alを含む配線の腐食を抑制することができることが分かった。
【0066】
〔比較例1〕
従来の技術に従って形成された配線パターンと印加電圧の一例をゲート信号非入力側とソース信号非入力側とのそれぞれについて図7に示している。図7に示した配線におけるA−A’線は、図6(b)の工程(6)に示した配線A−A’における配線に相当する。ここでは、上記実施例において、Alを含まない配線a、bおよびdがAlを含む配線a’、b’およびd’となっている構成である。各配線に印加する電位は、上記実施例と同様である。
【0067】
ゲート信号非入力側とソース信号非入力側をそれぞれ示しているが、ソース信号非入力側ではソース配線a’−配線b’間の電位差により電極作用を起こし、+電極となったソース配線a’のAlの腐食が生じた。さらに、配線a’の電圧は可変の為その変化に伴い配線b’での腐食も発生した。
【0068】
また、ゲート信号非入力側ではゲート配線d’−配線e間の電位差の影響で同様に+電極となった配線d’のAlの腐食が生じた。配線d’−配線e間の電位差は固定である為、腐食の発生する配線はd’のみであった。電位差の増加に伴い腐食発生の時間と進行速度は速くなることも経験則的に見られた。電位差は配線a’−b’間よりも配線d’−e間の方が大きく、前記の通り配線d’−e間での腐食発生と進行速度は速かった。また、配線a’−b’間の電位差を大きくすることによってもその傾向がみられた。
【0069】
【発明の効果】
本発明の液晶表示装置は、以上のように、複数の絵素電極、該絵素電極に個別に接続されるスイッチング素子、該スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数のゲート配線およびソース配線を絶縁基板上に有する液晶表示装置において、上記ゲート配線およびソース配線の少なくとも一方は、第1配線と、第2配線とを少なくとも有し、上記第2配線は、第1配線よりもイオン化傾向の低い材料からなり、上記第1配線に隣り合う配線の少なくとも一方は、第2配線であり、上記第1配線には、第2配線より低い駆動電位が印加されるようになっている構成である。
【0070】
上記の構成によれば、第1配線が第2配線よりも電位が低い場合、第2配線の材料が第1配線の材料よりもイオン化傾向が低いため、第2配線におけるアノード反応による電気的な腐食を抑制することができる。もちろん、第1配線では上記のようなアノード反応による電気的な腐食は生じない。上記のように腐食を抑制することができるため、腐食による断線や腐食発生の際に生じる水素を抑制することができる。そのため、上記液晶表示装置では、基板における配線、樹脂等のシール力の低下、表示領域内における気泡の発生等による表示不良等を抑制することができる。従って、液晶表示装置の製品信頼性を向上させることができるという効果を奏する。
【0071】
本発明の液晶表示装置は、上記の構成に加えて、上記第1配線は、Alを含むことが好ましい。
【0072】
これにより、上記第1配線における抵抗を低抵抗にして消費電力を抑制することができ、さらに、低コスト化を図ることができるという効果を奏する。
【0073】
また、上記第2配線は、Nb、Ta、Ti、Crからなる群から選択される材料からなることが好ましい。
【0074】
さらに、上記第2配線は、Nb、Ta、Ti、Crからなる群から選択される材料の不動態であることが好ましい。
【0075】
これにより、上記不動態は、電気的に安定であるため、上記配線が露出していても上記の腐食をより抑制することができるという効果を奏する。
【0076】
本発明の液晶表示装置の製造方法は、以上のように、絶縁基板上に、複数の絵素電極、該絵素電極に個別に接続されるスイッチング素子、該スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数のゲート配線及びソース配線を形成する液晶表示装置の製造方法において、上記ゲート配線およびソース配線の少なくとも一方を形成する工程が、第1配線を形成するステップと、第1配線よりもイオン化傾向の低い材料からなり、かつ、上記第1配線より高い電位が印加されるようになっている第2配線を、該第1配線に隣り合うように形成するステップとを含む構成である。
【0077】
上記の構成によれば、第1配線が第2配線よりも電位が低い場合、第2配線の材料が第1配線の材料よりもイオン化傾向が低いため、第2配線におけるアノード反応による電気的な腐食を抑制することができる液晶表示装置を提供することができる。もちろん、第1配線では上記のようなアノード反応による電気的な腐食は生じない。上記のように腐食を抑制することができるため、腐食による断線や腐食発生の際に生じる水素を抑制することができる。そのため、上記液晶表示装置では、基板における配線、樹脂等のシール力の低下、表示領域内における気泡の発生等による表示不良等を抑制することができる。従って、製品信頼性を向上させた液晶表示装置を提供することができるという効果を奏する。
【0078】
本発明の液晶表示装置の製造方法は、上記の構成に加え、上記第1配線は、Al層およびそれよりイオン化傾向の低い材料からなる層から形成され、上記第2配線は、上記第1配線と同時に形成されたAl層およびそれよりイオン化傾向の低い材料からなる層のうちのAl層を除去することにより形成されることが好ましい。
【0079】
上記の構成によれば、前記配線形成は従来のプロセスを使用することで可能である。従って、新たにマスクの形成等の製造プロセスの追加等がないので、コストの増加を抑えることができるという効果を奏する。
【図面の簡単な説明】
【図1】 本発明の一実施形態にかかる液晶表示装置における回路基板の平面図である。
【図2】 (a)は上記回路基板におけるTFT部の製造工程を示す断面図であり、(b)は上記回路基板における切断部の製造工程を示す断面図である。
【図3】 上記回路基板における切断部の平面図である。
【図4】 上記回路基板における切断部の配線の一部を示す平面図である。
【図5】 従来の液晶表示装置の回路基板における短絡回路を示す図である。
【図6】 (a)は従来の液晶表示装置の回路基板におけるTFT部の製造工程を示す断面図であり、(b)は上記回路基板における切断部の製造工程を示す断面図である。
【図7】 従来の回路基板における切断部の配線の一部を示す平面図である。
【符号の説明】
1 絶縁基板
2 ゲート配線(配線)
3 ソース配線(配線)
4 絵素電極
5 TFT(スイッチング素子)
6 ゲート入力端子
7 ソース入力端子
8 ゲート信号非入力側
9 ソース信号非入力側
25 ゲート配線(第1配線)
25’ ゲート配線(第2配線)
Claims (6)
- 複数の絵素電極、該絵素電極に個別に接続されるスイッチング素子、該スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数のゲート配線およびソース配線を絶縁基板上に有する液晶表示装置において、
上記ゲート配線およびソース配線の少なくとも一方は、第1配線と、第2配線とを少なくとも有し、
上記第2配線は、第1配線よりもイオン化傾向の低い材料からなり、
上記第1配線に隣り合う配線の少なくとも一方は、第2配線であり、
上記第1配線には、第2配線より低い駆動電位が印加されるようになっていることを特徴とする液晶表示装置。 - 上記第1配線は、Alを含むことを特徴とする請求項1に記載の液晶表示装置。
- 上記第2配線は、Nb、Ta、Ti、Crからなる群から選択される材料からなることを特徴とする請求項1または2に記載の液晶表示装置。
- 上記第2配線は、Nb、Ta、Ti、Crからなる群から選択される材料の不動態であることを特徴とする請求項1または2に記載の液晶表示装置。
- 絶縁基板上に、複数の絵素電極、該絵素電極に個別に接続されるスイッチング素子、該スイッチング素子を介して絵素電極を駆動する、格子状に配設された複数のゲート配線及びソース配線を形成する液晶表示装置の製造方法において、
上記ゲート配線およびソース配線の少なくとも一方を形成する工程が、
第1配線を形成するステップと、
第1配線よりもイオン化傾向の低い材料からなり、かつ、上記第1配線より高い電位が印加されるようになっている第2配線を、該第1配線に隣り合うように形成するステップとを含むことを特徴とする液晶表示装置の製造方法。 - Al層およびそれよりイオン化傾向の低い材料からなる層により上記第1配線を形成し、
上記第1配線のAl層を除去することにより上記第2配線を形成することを特徴とする請求項5に記載の液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002198765A JP4183987B2 (ja) | 2002-07-08 | 2002-07-08 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002198765A JP4183987B2 (ja) | 2002-07-08 | 2002-07-08 | 液晶表示装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004038101A JP2004038101A (ja) | 2004-02-05 |
JP4183987B2 true JP4183987B2 (ja) | 2008-11-19 |
Family
ID=31706132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002198765A Expired - Fee Related JP4183987B2 (ja) | 2002-07-08 | 2002-07-08 | 液晶表示装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4183987B2 (ja) |
-
2002
- 2002-07-08 JP JP2002198765A patent/JP4183987B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004038101A (ja) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3763381B2 (ja) | 液晶表示装置の製造方法 | |
US6731364B2 (en) | Liquid crystal display device | |
US6707513B2 (en) | Active matrix substrate and manufacturing method thereof | |
JP2004302466A (ja) | 水平電界印加型液晶表示装置及びその製造方法 | |
US6327443B1 (en) | Liquid crystal display device | |
JP2000330123A (ja) | 液晶表示装置 | |
JPH11258625A (ja) | 表示装置用アレイ基板及びその製造方法 | |
KR100342860B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
KR100654158B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
JP4824534B2 (ja) | 薄膜トランジスタ表示板用洗浄剤、及びこれを用いた薄膜トランジスタ表示板の製造方法 | |
KR100632216B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
US5287206A (en) | Active matrix display device | |
JP4183987B2 (ja) | 液晶表示装置およびその製造方法 | |
JP2010128323A (ja) | アクティブマトリクス基板及び液晶表示装置 | |
KR20010066244A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
JP3300336B2 (ja) | 液晶表示装置 | |
JPH05323375A (ja) | 液晶表示装置 | |
KR100229610B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR100926429B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP2005303220A (ja) | Tftアレイ基板 | |
JP2002124680A (ja) | アレイ基板及びその製造方法 | |
KR100710142B1 (ko) | 저저항 배선 액정표시장치 | |
JPH02272774A (ja) | アクティブマトリクス回路基板 | |
JPH04366923A (ja) | 薄膜トランジスタアレイの製造方法 | |
KR20050096306A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |