JP2005044934A - 半導体製造装置、半導体装置及びその製造方法 - Google Patents

半導体製造装置、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005044934A
JP2005044934A JP2003201890A JP2003201890A JP2005044934A JP 2005044934 A JP2005044934 A JP 2005044934A JP 2003201890 A JP2003201890 A JP 2003201890A JP 2003201890 A JP2003201890 A JP 2003201890A JP 2005044934 A JP2005044934 A JP 2005044934A
Authority
JP
Japan
Prior art keywords
oxide film
gate oxide
nitrogen
silicon oxide
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003201890A
Other languages
English (en)
Inventor
Tomokazu Horie
友和 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003201890A priority Critical patent/JP2005044934A/ja
Publication of JP2005044934A publication Critical patent/JP2005044934A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】シリコン酸化膜を窒化する部分を制御できる半導体製造装置、半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体製造装置は、シリコン酸化膜を窒化する装置であって、前記シリコン酸化膜を載置するステージ3と、前記ステージ3を収容する反応室1と、前記ステージに対向するように配置され、プラズマを発生させるプラズマソース9と、前記反応室内に窒素ガスを導入する窒素ガス導入機構と、 前記ステージの近傍に配置され、磁場を発生させる磁場発生パーツ6と、前記磁場発生パーツの近傍に配置された排気口7と、を具備し、前記プラズマを用いて前記窒素ガスを窒素ラジカル13と窒素イオン16とし、前記磁場によって前記窒素イオンを前記磁場発生パーツに引き寄せて前記排気口から排気し、前記窒素ラジカルを前記シリコン酸化膜に導入する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、シリコン酸化膜を窒化する部分を制御できる半導体製造装置、半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
CMOSデバイスを100nm以下に縮小する技術では、ゲート酸化膜の実効酸化膜厚を例えば1.5nm以下にする必要がある。しかし、超薄膜SiOの使用についてはゲートリーク電流とゲート電極からボロンなどの不純物が浸透する問題が伴うので、デバイスの性能に影響を及ぼすおそれがある。このような問題を解決するために、シリコン酸化膜からなるゲート酸化膜に窒素を導入して窒素含有量の高いゲート酸化膜を形成する技術が考えられている。
【0003】
ゲート酸化膜中に窒素を導入する手法として、プラズマ窒化プロセスが提案されている。この手法は次のようなものである。
シリコン基板を熱酸化することにより、該シリコン基板の表面にシリコン酸化膜からなるゲート酸化膜を形成する。次いで、このゲート酸化膜に窒素を導入する。具体的には、ゲート酸化膜の上方でプラズマを形成し、そのプラズマによってNラジカル及び窒素イオンを発生させ、このNラジカル及び窒素イオンによってゲート酸化膜を窒化するものである。この後、ゲート電極、ソースおよびドレイン領域の拡散層などを形成することによりトランジスタを作製する。
【0004】
【発明が解決しようとする課題】
前述したプラズマ窒化プロセスでは、ゲート酸化膜の表面が窒化されると共にゲート酸化膜とシリコン基板との界面が窒化される。このため、ゲート酸化膜の窒化される部分を制御することが非常に困難であった。つまり、ゲート酸化膜の表面のみを窒化すること、ゲート酸化膜とシリコン基板との界面を窒化することを制御することは困難であった。
【0005】
本発明は上記のような事情を考慮してなされたものであり、シリコン酸化膜を窒化する部分を制御できる半導体製造装置、半導体装置及びその製造方法を提供することにある。
【0006】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体製造装置は、シリコン酸化膜を窒化する装置であって、
前記シリコン酸化膜を載置するステージと、
前記ステージを収容する反応室と、
前記ステージに対向するように配置され、プラズマを発生させるプラズマソースと、
前記反応室内に窒素ガスを導入する窒素ガス導入機構と、
前記ステージの近傍に配置され、磁場を発生させる磁場発生パーツと、
前記磁場発生パーツの近傍に配置された排気口と、を具備し、
前記プラズマを用いて前記窒素ガスを窒素ラジカルと窒素イオンとし、前記磁場によって前記窒素イオンを前記磁場発生パーツに引き寄せて前記排気口から排気し、前記窒素ラジカルを前記シリコン酸化膜に導入する。
【0007】
上記半導体製造装置によれば、窒素イオンを除去した窒素ラジカルをシリコン酸化膜に導入することにより、シリコン酸化膜の表面のみを窒化すること又はシリコン酸化膜の表面を主に窒化することが可能となる。窒素ラジカルはシリコン酸化膜の表面を窒化する作用を有するからである。このようにしてシリコン酸化膜を窒化する部分を制御することができる。
【0008】
本発明に係る半導体製造装置は、シリコン酸化膜を窒化する装置であって、
前記シリコン酸化膜を載置するステージと、
前記ステージを収容する反応室と、
前記ステージに対向するように配置され、プラズマを発生させるプラズマソースと、
前記反応室内に窒素ガスを導入する窒素ガス導入機構と、
前記ステージの近傍に配置された排気口と、
前記ステージの近傍に配置され、前記プラズマソースに対して逆側に配置され、磁場を発生させる磁場発生パーツと、を具備し、
前記プラズマを用いて前記窒素ガスを窒素ラジカルと窒素イオンとし、前記窒素ラジカルを前記排気口から排気し、前記磁場によって前記窒素イオンを前記シリコン酸化膜に引き寄せて導入する。
【0009】
上記半導体製造装置よれば、窒素ラジカルを除去した窒素イオンをシリコン酸化膜に導入することにより、シリコン酸化膜と下地との界面のみを窒化すること又はシリコン酸化膜と下地との界面を主に窒化することが可能となる。窒素イオンはシリコン酸化膜と下地との界面を窒化する作用を有するからである。窒素ラジカルはシリコン酸化膜の表面を窒化する作用を有するが、窒素ラジカルの大部分を除去しているため、ゲート酸化膜の表面の窒化を抑制することができる。このようにしてシリコン酸化膜を窒化する部分を制御することができる。
【0010】
また、本発明に係る半導体製造装置において、前記シリコン酸化膜は、半導体基板上に形成されたシリコン酸化膜からなるゲート酸化膜であることが好ましい。
また、本発明に係る半導体製造装置においては、前記プラズマソースに巻かれたコイルと、前記コイルに接続されたRF電源と、をさらに具備することも可能である。
また、本発明に係る半導体製造装置においては、前記排気口に繋げられた排気ポンプをさらに具備することも可能である。
【0011】
本発明に係る半導体装置の製造方法は、プラズマを用いて窒素ガスを窒素ラジカルと窒素イオンとし、磁場によって前記窒素イオンを除去し、前記窒素ラジカルをシリコン酸化膜に導入することにより、前記シリコン酸化膜の表面を窒化するものである。
【0012】
本発明に係る半導体装置の製造方法は、半導体基板の表面にシリコン酸化膜からなるゲート酸化膜を形成する工程と、
プラズマを用いて窒素ガスを窒素ラジカルと窒素イオンとし、磁場によって前記窒素イオンを除去し、前記窒素ラジカルを前記ゲート酸化膜に導入することにより、前記ゲート酸化膜の表面を窒化する工程と、を具備する。
【0013】
本発明に係る半導体装置の製造方法は、半導体基板の表面にシリコン酸化膜からなるゲート酸化膜を形成する工程と、
プラズマを用いて窒素ガスを窒素ラジカルと窒素イオンとし、排気機構によって前記窒素ラジカルを除去し、前記窒素イオンを磁場によって前記ゲート酸化膜に引き寄せて導入することにより、前記ゲート酸化膜と前記半導体基板との界面を窒化する工程と、を具備する。
【0014】
また、本発明に係る半導体装置の製造方法においては、前記窒化する工程の後に、ゲート電極、ソース領域及びドレイン領域の拡散層を形成する工程をさらに具備することも可能である。
本発明に係る半導体装置は、半導体基板上に形成されたシリコン酸化膜からなるゲート酸化膜を有し、前記ゲート酸化膜の表面が、前記ゲート酸化膜と前記半導体基板との界面に比べて多く窒化されている。
【0015】
本発明に係る半導体装置は、半導体基板上に形成されたシリコン酸化膜からなるゲート酸化膜を有し、前記ゲート酸化膜と前記半導体基板との界面が、前記ゲート酸化膜の表面に比べて多く窒化されている。
本発明に係る半導体装置は、半導体基板と、
前記半導体基板上に形成されたシリコン酸化膜からなるゲート酸化膜と、
前記ゲート酸化膜上に形成されたゲート電極と、
前記半導体基板のソース領域及びドレイン領域に形成された不純物拡散層と、を具備し、
前記ゲート酸化膜の表面が、前記ゲート酸化膜と前記半導体基板との界面に比べて多く窒化されている。
【0016】
本発明に係る半導体装置は、半導体基板と、
前記半導体基板上に形成されたシリコン酸化膜からなるゲート酸化膜と、
前記ゲート酸化膜上に形成されたゲート電極と、
前記半導体基板のソース領域及びドレイン領域に形成された不純物拡散層と、を具備し、
前記ゲート酸化膜と前記半導体基板との界面が、前記ゲート酸化膜の表面に比べて多く窒化されている。
【0017】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
(実施の形態1)
図1は、本発明の実施の形態1による半導体製造装置を模式的に示す断面図である。この半導体製造装置はゲート酸化膜の表面を窒化する装置である。
【0018】
この半導体製造装置は反応室1を有しており、この反応室1内にはウエハ2を載置して固定するステージ3が配置されている。ステージ3はRFマッチングボックス4に接続されており、RFマッチングボックス4はRF電源5に接続されている。また、ステージ3の周囲の上方には磁場発生パーツ6が配置されている。磁場発生パーツ6は、磁場を発生させるものであれば種々のものを用いることが可能である。反応室1には排気口7が設けられており、この排気口7は磁場発生パーツ6の近傍に位置している。また、ウエハの上方において均等に排気されるように、排気口7は複数設けられていても良い。排気口7は、排気ポンプ(図示せず)に繋げられており、イオン成分を排気するものである。
【0019】
ステージ3及び磁場発生パーツ6の上方にはガス導入部8が配置されており、このガス導入部8によって窒素ガス等を反応室に導入するようになっている。ガス導入部8には図示せぬ窒素ガス等のボンベが接続されており、このボンベ及びガス導入部などによりガス導入機構が構成されている。ガス導入部8の上にはプラズマソース9が配置されており、プラズマソース9にはコイル10が巻かれている。コイル10にはRFマッチングボックス11が接続されており、RFマッチングボックス11はRF電源12に接続されている。
【0020】
次に、上記半導体製造装置を用いてゲート酸化膜の表面を窒化する方法について図2を参照しつつ説明する。
図2(A)〜(C)は、本発明の実施の形態1による半導体装置の製造方法を説明する断面図である。
まず、シリコン基板2の表面上に熱酸化法によりシリコン酸化膜(図示せず)を形成し、このシリコン酸化膜上にCVD法により図示せぬシリコン窒化膜(SiN膜)を堆積する。
【0021】
次いで、シリコン窒化膜上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光、現像することにより、シリコン窒化膜上にはトレンチ形成領域の上方が開口されたレジストパターンが形成される。次いで、このレジストパターンをマスクとしてシリコン窒化膜を選択的にエッチング除去した後、シリコン酸化膜を選択的にエッチング除去する。これにより、シリコン窒化膜及びシリコン酸化膜には開口部が形成され、この開口部下のシリコン基板2の表面が露出する。その後、レジストパターンを剥離する。
【0022】
次に、シリコン窒化膜をマスクとしてシリコン基板2を選択的にエッチングすることにより、シリコン基板2にはトレンチが形成される。この際のエッチング条件は、ClとOを用いたICP方式の異方性エッチングである。次いで、トレンチ内及びシリコン窒化膜上にプラズマCVD法により素子分離用のシリコン酸化膜を堆積する。
【0023】
この後、図2(A)に示すように、シリコン窒化膜を研磨ストッパーとしてシリコン酸化膜をCMP技術により研磨することにより、トレンチ内にはトレンチ素子分離膜14a,14bが形成される。次いで、素子分離幕14a,14bの相互間に露出するシリコン基板2の表面に熱酸化法によりゲート酸化膜15を形成する。
【0024】
次に、図2(B)に示すように、ゲート酸化膜15の表面を窒化する。つまり、ゲート酸化膜15の表面が該ゲート酸化膜15とシリコン基板2との界面に比べて多く窒化される。この際、図1に示す半導体製造装置を用いる。
すなわち、図2(A)に示す状態のシリコン基板2を図1に示すステージ3上に載置して固定する。このステージ3を反応室1内に挿入し、所定の位置に設置する。次いで、反応室1の内部を真空引きし、RF電源12によりRFマッチングボックス11を介してコイル10にRF電圧を印加すると共に、RF電源5によりRFマッチングボックス4、ステージ3を介してシリコン基板2に印加し、ガス導入部8から窒素ガスを導入し、プラズマソース9から発生させたプラズマにより前記窒素ガスを窒素ラジカル13及び窒素イオン16とする。これらの窒素ラジカル13及び窒素イオン16はシリコン基板2上のゲート酸化膜に導入される。この際、磁場発生パーツ6により磁場を発生させることにより、大部分の窒素イオン16を磁場発生パーツ6の側に引き寄せ、排気ポンプにより排気口7から排気する。従って、ゲート酸化膜には窒素ラジカル13が導入され、窒素ラジカル13によってゲート酸化膜の表面が窒化される。
【0025】
この後、図2(C)に示すように、ゲート酸化膜15上にゲート電極17を形成し、このゲート電極17をマスクとしてシリコン基板2に不純物イオンをイオン注入し、熱処理を施すことにより、シリコン基板2のソース領域およびドレイン領域には不純物拡散層18,19が形成される。このようにしてトランジスタが作製される。
【0026】
尚、磁場発生パーツ6により発生させる磁場の強さを制御することによって、ゲート酸化膜に導入される窒素イオン16の量を制御することができる。本実施の形態では、反応室1内で発生させた窒素イオン16の一部を磁場発生パーツ6及び排気口7により除去することが好ましい。
【0027】
上記実施の形態1によれば、ゲート酸化膜15に窒素イオン16を除去した窒素ラジカル13を導入することにより、ゲート酸化膜15の表面のみを窒化すること又はゲート酸化膜15の表面を主に窒化することが可能となる。窒素ラジカル13はゲート酸化膜の表面を窒化する作用を有するからである。窒素イオン16はゲート酸化膜15とシリコン基板2との界面を窒化する作用を有するが、窒素イオン16の大部分を除去しているため、ゲート酸化膜とシリコン基板との界面の窒化を抑制することができる。また、このようにゲート酸化膜を窒化することにより、ゲートリーク電流の抑制及びゲート電極17からの不純物の浸透の抑制が可能となる。
【0028】
(実施の形態2)
図3は、本発明の実施の形態2による半導体製造装置を模式的に示す断面図であり、図1と同一部分には同一符号を付し、異なる部分についてのみ説明する。この半導体製造装置はゲート酸化膜とシリコン基板との界面を窒化する装置である。
【0029】
図3の半導体製造装置において実施の形態1と異なるのは、磁場発生パーツ6の位置である。すなわち、磁場発生パーツ6はステージ3の下方に配置されている。
以下に、上記半導体製造装置を用いてゲート酸化膜とシリコン基板との界面を窒化する方法について説明する。
【0030】
実施の形態1と同様の方法でシリコン基板にトレンチ素子分離膜及びゲート酸化膜を形成する。この後、ゲート酸化膜とシリコン基板との界面を窒化する。つまり、ゲート酸化膜とシリコン基板との界面が該ゲート酸化膜の表面に比べて多く窒化される。
【0031】
すなわち、シリコン基板2を図3に示すステージ3上に載置して固定する。このステージ3を反応室1内に挿入し、所定の位置に設置する。次いで、反応室1の内部を真空引きし、RF電源12によりRFマッチングボックス11を介してコイル10にRF電圧を印加すると共に、RF電源5によりRFマッチングボックス4、ステージ3を介してシリコン基板2に印加し、ガス導入部8から窒素ガスを導入し、プラズマソース9から発生させたプラズマにより前記窒素ガスを窒素ラジカル13及び窒素イオン16とする。これらの窒素ラジカル13及び窒素イオン16はシリコン基板2上のゲート酸化膜に導入される。この際、排気ポンプにより大部分の窒素ラジカル13を排気口7から排気しながら、磁場発生パーツ6により磁場を発生させることにより、大部分の窒素イオン16をシリコン基板2に引き寄せて導入する。これにより、ゲート酸化膜とシリコン基板との界面が窒化される。
【0032】
この後は、実施の形態1と同様に、ゲート酸化膜上にゲート電極を形成し、このゲート電極をマスクとしてシリコン基板に不純物イオンをイオン注入し、熱処理を施すことにより、シリコン基板のソース領域およびドレイン領域には不純物拡散層が形成される。このようにしてトランジスタが作製される。
【0033】
尚、排気ポンプにより排気口から排気する強さを制御することによって、ゲート酸化膜に導入される窒素ラジカル13の量を制御することができる。本実施の形態では、反応室1内で発生させた窒素ラジカル16の一部を排気口7により除去することが好ましい。
【0034】
上記実施の形態2によれば、ゲート酸化膜に窒素ラジカル13を除去した窒素イオン16を導入することにより、ゲート酸化膜とシリコン基板との界面のみを窒化すること又はゲート酸化膜とシリコン基板との界面を主に窒化することが可能となる。窒素イオン16はゲート酸化膜とシリコン基板との界面を窒化する作用を有するからである。窒素ラジカル13はゲート酸化膜15の表面を窒化する作用を有するが、窒素ラジカル13の大部分を除去しているため、ゲート酸化膜の表面の窒化を抑制することができる。
【0035】
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図1】実施の形態1による半導体製造装置を模式的に示す断面図。
【図2】実施の形態1による半導体装置の製造方法を説明する断面図。
【図3】実施の形態2による半導体製造装置を模式的に示す断面図。
【符号の説明】
1…反応室、2…ウエハ(シリコン基板)、3…ステージ、4…RFマッチングボックス、5…RF電源、6…磁場発生パーツ、7…排気口、8…ガス導入部、9…プラズマソース、10…コイル、11…RFマッチングボックス、12…RF電源、13…窒素ラジカル、14a,14b…トレンチ素子分離膜、15…ゲート酸化膜、16…窒素イオン、17…ゲート電極、18,19…不純物拡散層

Claims (13)

  1. シリコン酸化膜を窒化する装置であって、
    前記シリコン酸化膜を載置するステージと、
    前記ステージを収容する反応室と、
    前記ステージに対向するように配置され、プラズマを発生させるプラズマソースと、
    前記反応室内に窒素ガスを導入する窒素ガス導入機構と、
    前記ステージの近傍に配置され、磁場を発生させる磁場発生パーツと、
    前記磁場発生パーツの近傍に配置された排気口と、を具備し、
    前記プラズマを用いて前記窒素ガスを窒素ラジカルと窒素イオンとし、前記磁場によって前記窒素イオンを前記磁場発生パーツに引き寄せて前記排気口から排気し、前記窒素ラジカルを前記シリコン酸化膜に導入する半導体製造装置。
  2. シリコン酸化膜を窒化する装置であって、
    前記シリコン酸化膜を載置するステージと、
    前記ステージを収容する反応室と、
    前記ステージに対向するように配置され、プラズマを発生させるプラズマソースと、
    前記反応室内に窒素ガスを導入する窒素ガス導入機構と、
    前記ステージの近傍に配置された排気口と、
    前記ステージの近傍に配置され、前記プラズマソースに対して逆側に配置され、磁場を発生させる磁場発生パーツと、を具備し、
    前記プラズマを用いて前記窒素ガスを窒素ラジカルと窒素イオンとし、前記窒素ラジカルを前記排気口から排気し、前記磁場によって前記窒素イオンを前記シリコン酸化膜に引き寄せて導入する半導体製造装置。
  3. 前記シリコン酸化膜は、半導体基板上に形成されたシリコン酸化膜からなるゲート酸化膜である請求項1又は2に記載の半導体製造装置。
  4. 前記プラズマソースに巻かれたコイルと、前記コイルに接続されたRF電源と、をさらに具備する請求項1〜3のうちいずれか1項に記載の半導体製造装置。
  5. 前記排気口に繋げられた排気ポンプをさらに具備する請求項1〜4のうちいずれか1に項記載の半導体製造装置。
  6. プラズマを用いて窒素ガスを窒素ラジカルと窒素イオンとし、磁場によって前記窒素イオンを除去し、前記窒素ラジカルをシリコン酸化膜に導入することにより、前記シリコン酸化膜の表面を窒化する半導体装置の製造方法。
  7. 半導体基板の表面にシリコン酸化膜からなるゲート酸化膜を形成する工程と、
    プラズマを用いて窒素ガスを窒素ラジカルと窒素イオンとし、磁場によって前記窒素イオンを除去し、前記窒素ラジカルを前記ゲート酸化膜に導入することにより、前記ゲート酸化膜の表面を窒化する工程と、を具備する半導体装置の製造方法。
  8. 半導体基板の表面にシリコン酸化膜からなるゲート酸化膜を形成する工程と、
    プラズマを用いて窒素ガスを窒素ラジカルと窒素イオンとし、排気機構によって前記窒素ラジカルを除去し、前記窒素イオンを磁場によって前記ゲート酸化膜に引き寄せて導入することにより、前記ゲート酸化膜と前記半導体基板との界面を窒化する工程と、を具備する半導体装置の製造方法。
  9. 前記窒化する工程の後に、ゲート電極、ソース領域及びドレイン領域の拡散層を形成する工程をさらに具備する請求項7又は8に記載の半導体装置の製造方法。
  10. 半導体基板上に形成されたシリコン酸化膜からなるゲート酸化膜を有し、前記ゲート酸化膜の表面が、前記ゲート酸化膜と前記半導体基板との界面に比べて多く窒化されている半導体装置。
  11. 半導体基板上に形成されたシリコン酸化膜からなるゲート酸化膜を有し、前記ゲート酸化膜と前記半導体基板との界面が、前記ゲート酸化膜の表面に比べて多く窒化されている半導体装置。
  12. 半導体基板と、
    前記半導体基板上に形成されたシリコン酸化膜からなるゲート酸化膜と、
    前記ゲート酸化膜上に形成されたゲート電極と、
    前記半導体基板のソース領域及びドレイン領域に形成された不純物拡散層と、を具備し、
    前記ゲート酸化膜の表面が、前記ゲート酸化膜と前記半導体基板との界面に比べて多く窒化されている半導体装置。
  13. 半導体基板と、
    前記半導体基板上に形成されたシリコン酸化膜からなるゲート酸化膜と、
    前記ゲート酸化膜上に形成されたゲート電極と、
    前記半導体基板のソース領域及びドレイン領域に形成された不純物拡散層と、を具備し、
    前記ゲート酸化膜と前記半導体基板との界面が、前記ゲート酸化膜の表面に比べて多く窒化されている半導体装置。
JP2003201890A 2003-07-25 2003-07-25 半導体製造装置、半導体装置及びその製造方法 Withdrawn JP2005044934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003201890A JP2005044934A (ja) 2003-07-25 2003-07-25 半導体製造装置、半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003201890A JP2005044934A (ja) 2003-07-25 2003-07-25 半導体製造装置、半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005044934A true JP2005044934A (ja) 2005-02-17

Family

ID=34261816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003201890A Withdrawn JP2005044934A (ja) 2003-07-25 2003-07-25 半導体製造装置、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005044934A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874517B1 (ko) 2005-05-30 2008-12-16 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874517B1 (ko) 2005-05-30 2008-12-16 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법

Similar Documents

Publication Publication Date Title
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
US7446052B2 (en) Method for forming insulation film
JP4926219B2 (ja) 電子デバイス材料の製造方法
KR101333352B1 (ko) 에칭 방법 및 장치
JP2007027777A (ja) 電子デバイス材料の製造方法
JP2010062576A (ja) 電子デバイス材料の製造方法
US20120083127A1 (en) Method for forming a pattern and a semiconductor device manufacturing method
JP2008277844A (ja) 絶縁膜の形成方法
TW200428658A (en) Method for fabricating a gate structure of a field effect transistor
WO2015060929A1 (en) Methods for patterning a hardmask layer for an ion implantation process
JP2007258266A (ja) 半導体装置の製造方法
US8119540B2 (en) Method of forming a stressed passivation film using a microwave-assisted oxidation process
JP2007096002A (ja) 半導体装置の製造方法および半導体装置
US7807586B2 (en) Method of forming a stressed passivation film using a non-ionizing electromagnetic radiation-assisted oxidation process
US20080217294A1 (en) Method and system for etching a hafnium containing material
JP2009188256A (ja) プラズマエッチング方法及び記憶媒体
US20080176388A1 (en) Methods for removing photoresist from semiconductor structures having high-k dielectric material layers
JP2005044934A (ja) 半導体製造装置、半導体装置及びその製造方法
JP4162448B2 (ja) 炭化ケイ素フィルムからフォトレジスト汚染を低減する方法
JP4282391B2 (ja) 半導体装置の製造方法
US20170301550A1 (en) Method for preferential oxidation of silicon in substrates containing silicon and germanium
JP2008078209A (ja) エッチング処理方法
WO2006025164A1 (ja) 半導体装置の製造方法
US20040007756A1 (en) Semiconductor device and fabrication method therefor
KR20100079149A (ko) Sti구조에서의 실리콘 질화막 라이너 형성방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003