JP2514250B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2514250B2 JP2514250B2 JP1131538A JP13153889A JP2514250B2 JP 2514250 B2 JP2514250 B2 JP 2514250B2 JP 1131538 A JP1131538 A JP 1131538A JP 13153889 A JP13153889 A JP 13153889A JP 2514250 B2 JP2514250 B2 JP 2514250B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- hole
- electrode wiring
- film
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は微細で高密度なLSIの多層配線形成におい
て、電極配線の微細な穴領域に絶縁膜を埋め込む技術に
関するものである。
て、電極配線の微細な穴領域に絶縁膜を埋め込む技術に
関するものである。
［従来の技術］ 高密度な集積回路を実現するには、多層配線技術が不
可欠である。多層配線を形成する場合、微細なコンタク
ト部に被覆した電極配線上に形成された微細穴部は、ア
スペクト比1.0以上となる。この穴に絶縁膜を形成する
必要がある。第７図は従来の化学気相成長法（CVD法）
で形成された絶縁膜の形状を示す。第７図（ａ）は半導
体基板１上に直接、または絶縁層を介して電極配線２、
および絶縁膜４を形成した後に接続孔を設け、さらにそ
の上に電極配線５および絶縁膜６を形成した状態を示
す。第７図（ｂ）は半導体基板１上に絶縁膜４を形成し
た後に接続孔を設け、さらに電極配線５および絶縁膜６
を形成した状態を示す。第７図（ｂ）において７は拡散
層である。いずれの場合にも、電極配線４には微細な穴
部が形成される。しかし、この微細穴部に化学気相成長
法（CVD法）を用いて絶縁膜を形成すると第７図（ａ）
および（ｂ）に示すように、ボイド８が発生する。この
ボイドが発生した場合、後の工程において、ボイドから
のガス発生や、真空装置に処理のために入れた場合に絶
縁膜が割れるなど工程の妨げとなる。これまでに、微細
穴への絶縁膜形成が不可能と考えられ、電極配線を形成
する前にコンタクト部を平坦化する試みがなされてき
た。特に、最近第８図に示すようにタングステンの選択
CVD法によりコンタクト部のみにタングステン９を成長
させ、その上に平坦な電極配線４を形成する技術が注目
されている。しかし、この方法で、コンタクト部にタン
グステンを成長させる場合、図示するように下地のシリ
コン基板１をタングステンが侵食するという問題があ
る。図中10で示すのは侵食部である。この問題を解決す
るためにシラン還元法等が検討されているのが実情であ
り、プロセスに導入されるには至っていない。また、ス
ルーホール部においてもタングステン選択成長を適用す
ることが試みられているが、堆積前の金属配線表面の処
理法および表面状態の制御が難しく実用化には至ってい
ない。
可欠である。多層配線を形成する場合、微細なコンタク
ト部に被覆した電極配線上に形成された微細穴部は、ア
スペクト比1.0以上となる。この穴に絶縁膜を形成する
必要がある。第７図は従来の化学気相成長法（CVD法）
で形成された絶縁膜の形状を示す。第７図（ａ）は半導
体基板１上に直接、または絶縁層を介して電極配線２、
および絶縁膜４を形成した後に接続孔を設け、さらにそ
の上に電極配線５および絶縁膜６を形成した状態を示
す。第７図（ｂ）は半導体基板１上に絶縁膜４を形成し
た後に接続孔を設け、さらに電極配線５および絶縁膜６
を形成した状態を示す。第７図（ｂ）において７は拡散
層である。いずれの場合にも、電極配線４には微細な穴
部が形成される。しかし、この微細穴部に化学気相成長
法（CVD法）を用いて絶縁膜を形成すると第７図（ａ）
および（ｂ）に示すように、ボイド８が発生する。この
ボイドが発生した場合、後の工程において、ボイドから
のガス発生や、真空装置に処理のために入れた場合に絶
縁膜が割れるなど工程の妨げとなる。これまでに、微細
穴への絶縁膜形成が不可能と考えられ、電極配線を形成
する前にコンタクト部を平坦化する試みがなされてき
た。特に、最近第８図に示すようにタングステンの選択
CVD法によりコンタクト部のみにタングステン９を成長
させ、その上に平坦な電極配線４を形成する技術が注目
されている。しかし、この方法で、コンタクト部にタン
グステンを成長させる場合、図示するように下地のシリ
コン基板１をタングステンが侵食するという問題があ
る。図中10で示すのは侵食部である。この問題を解決す
るためにシラン還元法等が検討されているのが実情であ
り、プロセスに導入されるには至っていない。また、ス
ルーホール部においてもタングステン選択成長を適用す
ることが試みられているが、堆積前の金属配線表面の処
理法および表面状態の制御が難しく実用化には至ってい
ない。
一方、電極配線を形成した後に、樹脂を塗布して微細
穴を埋め込む方法もあるが、微細穴部の樹脂からガスが
発生する等の問題があり、プロセスに導入するに至って
いない。また、樹脂では、耐熱性や膜質の点から未だに
LSIプロセスに使える材料がないのが現状である。また
金属膜を堆積する場合に基板ホルダにバイアスを印加し
ながら形成するバイアスパッタ法で微細な穴に金属膜を
埋め込み平坦化する方法も検討されている。しかし、こ
の方法は、スパッタガスとしてAr等の不活性ガスを使用
していること、および堆積粒子の飛来方向か斜め方向の
ために、アスペクト比が1.0以上になる穴では、バイア
スを印加しながら膜を形成すると堆積量よりもエッチン
グ成分が勝り、穴の底部を削り込んでしまう現象が生じ
るという問題がある。さらに、第７図（ａ），（ｂ）に
示すように、絶縁膜の微細穴部に金属が埋め込まれても
堆積量が少ないか、もしくは、堆積されていない場合が
あり、導通を困難にすることがある。そこで第９図に示
すように、絶縁膜４を設ける接続孔の形状をテーパ化
し、金属が埋め込まれやすくする方法がとられる。しか
し、この方法で、電極配線を形成しても電極配線に微細
穴部が形成されることに変わりはなく、その上に絶縁膜
を形成することは困難である。
穴を埋め込む方法もあるが、微細穴部の樹脂からガスが
発生する等の問題があり、プロセスに導入するに至って
いない。また、樹脂では、耐熱性や膜質の点から未だに
LSIプロセスに使える材料がないのが現状である。また
金属膜を堆積する場合に基板ホルダにバイアスを印加し
ながら形成するバイアスパッタ法で微細な穴に金属膜を
埋め込み平坦化する方法も検討されている。しかし、こ
の方法は、スパッタガスとしてAr等の不活性ガスを使用
していること、および堆積粒子の飛来方向か斜め方向の
ために、アスペクト比が1.0以上になる穴では、バイア
スを印加しながら膜を形成すると堆積量よりもエッチン
グ成分が勝り、穴の底部を削り込んでしまう現象が生じ
るという問題がある。さらに、第７図（ａ），（ｂ）に
示すように、絶縁膜の微細穴部に金属が埋め込まれても
堆積量が少ないか、もしくは、堆積されていない場合が
あり、導通を困難にすることがある。そこで第９図に示
すように、絶縁膜４を設ける接続孔の形状をテーパ化
し、金属が埋め込まれやすくする方法がとられる。しか
し、この方法で、電極配線を形成しても電極配線に微細
穴部が形成されることに変わりはなく、その上に絶縁膜
を形成することは困難である。
［発明が解決しようとする課題］ 以上述べたように、スルーホールやコンタクト部での
平坦な構造を得るか、もしくは、絶縁膜や金属膜の埋め
込みを達成することは現状の技術では不可能である。
平坦な構造を得るか、もしくは、絶縁膜や金属膜の埋め
込みを達成することは現状の技術では不可能である。
本発明の目的は、高密度な集積回路を実現するための
多層配線における絶縁膜形成に際し、微細な電極配線上
に形成された穴へ絶縁膜を確実に埋め込むことによっ
て、信頼性の高い半導体装置を製造する方法を提供する
ことにある。
多層配線における絶縁膜形成に際し、微細な電極配線上
に形成された穴へ絶縁膜を確実に埋め込むことによっ
て、信頼性の高い半導体装置を製造する方法を提供する
ことにある。
［課題を解決するための手段］ 本発明は、穴部を含む配線層を表面に有する半導体基
板をプラズマ処理装置の基板支持手段上に支持し、支持
手段にバイアスを印加しながら、絶縁膜の原料ガスと共
に酸素および窒素の少なくとも一種をプラズマ処理装置
に導入し、穴部を含む配線層上に絶縁膜を形成する工程
を含むことを特徴とする。
板をプラズマ処理装置の基板支持手段上に支持し、支持
手段にバイアスを印加しながら、絶縁膜の原料ガスと共
に酸素および窒素の少なくとも一種をプラズマ処理装置
に導入し、穴部を含む配線層上に絶縁膜を形成する工程
を含むことを特徴とする。
［作 用］ 本発明は、電極配線上の微細な穴に絶縁膜を埋め込む
技術であり、基板ホルダにバイアスを印加可能なプラズ
マ処理装置を用い、絶縁膜堆積用に導入した酸素および
窒素の少なくとも一種のイオン成分によって、電極配線
をエッチングぜずに穴開口部に付着した絶縁膜を除去な
がら、開口部の面積を縮めることなく絶縁膜を形成す
る。この際、堆積雰囲気のガス圧を低くして平均自由行
程を長くし、堆積粒子が穴の底部に到達できる条件の下
で絶縁膜に埋め込むことは有効である。本発明によるこ
のような方法によってボイドが発生することなく絶縁膜
が形成できる。
技術であり、基板ホルダにバイアスを印加可能なプラズ
マ処理装置を用い、絶縁膜堆積用に導入した酸素および
窒素の少なくとも一種のイオン成分によって、電極配線
をエッチングぜずに穴開口部に付着した絶縁膜を除去な
がら、開口部の面積を縮めることなく絶縁膜を形成す
る。この際、堆積雰囲気のガス圧を低くして平均自由行
程を長くし、堆積粒子が穴の底部に到達できる条件の下
で絶縁膜に埋め込むことは有効である。本発明によるこ
のような方法によってボイドが発生することなく絶縁膜
が形成できる。
［実施例］ 以下に図面を参照して本発明の実施例を説明する。
第１図に本発明の第１の実施例を示す。第１図（ａ）
は半導体基板１上に電極配線２および絶縁膜３を形成
後、絶縁膜４を堆積し、次にリソグラフィ工程により絶
縁膜４にスルーホール形成し、さらに、電極配線５を形
成したものである。本実施例では、電極配線２としてAl
をスパッタ法により5000Å堆積し、リソグラフィ工程に
より成形した。絶縁膜４としては、CVD法によりSiO2をS
iH4とO2雰囲気で5000Å堆積し、次に、リソグラフィ工
程により直径0.5μｍのスルーホールを形成した。さら
に、電極配線５として、Alをスパッタ法により5000Å堆
積した後にリソグラフィ工程により成形した。従って、
第１図（ａ）の工程により、スリーホール部の電極配線
のアスペクト比1.0以上の微細な穴が形成されることに
なる。第１図（ｂ）および（ｃ）は第１図（ａ）で形成
された微細な電極配線５の穴を絶縁膜６で埋め込み形成
したことを示したものである。特に、第１図（ｂ）は、
その埋め込まれる途中を示すものである。第１図（ｄ）
は、穴を埋め込んだ後に膜堆積をすると共に、エッチン
グをしながら膜形成を行い、最終的に絶縁膜の表面を平
坦に形成したものである。
は半導体基板１上に電極配線２および絶縁膜３を形成
後、絶縁膜４を堆積し、次にリソグラフィ工程により絶
縁膜４にスルーホール形成し、さらに、電極配線５を形
成したものである。本実施例では、電極配線２としてAl
をスパッタ法により5000Å堆積し、リソグラフィ工程に
より成形した。絶縁膜４としては、CVD法によりSiO2をS
iH4とO2雰囲気で5000Å堆積し、次に、リソグラフィ工
程により直径0.5μｍのスルーホールを形成した。さら
に、電極配線５として、Alをスパッタ法により5000Å堆
積した後にリソグラフィ工程により成形した。従って、
第１図（ａ）の工程により、スリーホール部の電極配線
のアスペクト比1.0以上の微細な穴が形成されることに
なる。第１図（ｂ）および（ｃ）は第１図（ａ）で形成
された微細な電極配線５の穴を絶縁膜６で埋め込み形成
したことを示したものである。特に、第１図（ｂ）は、
その埋め込まれる途中を示すものである。第１図（ｄ）
は、穴を埋め込んだ後に膜堆積をすると共に、エッチン
グをしながら膜形成を行い、最終的に絶縁膜の表面を平
坦に形成したものである。
本実施例では、バイアスECR法により絶縁膜６としてS
iO2を堆積した。ここで、バイアスECR法とは、10-5〜10
-3Torrの低ガス圧において、電子サクロトロン共鳴法
（共鳴条件；マイクロ波周波数2,45GHz,磁場強度875Gau
ss）により、ガス導入口より導入したSiH4とO2と用い
て、膜形成に必要なプラズマを生成し、試料基板ホルダ
にrfバイアスを印加しながら膜形成を行う方法である。
SiO2膜６の形成は、本実施例ではガス圧0.45mTorr,マイ
クロ波パワー900W,バイアスパワー3.51W/cm2の条件で行
い、膜圧5000Åの絶縁膜を形成した。バイアスECR法は
堆積粒子が試料基板に対して垂直に入射するために、ア
スペクト比（配線膜厚／配線の間隔、または穴の深さ／
穴の直径）の高いサブミクロン配線の狭い線間、もしく
は穴に絶縁膜を埋め込むのに有効である。
iO2を堆積した。ここで、バイアスECR法とは、10-5〜10
-3Torrの低ガス圧において、電子サクロトロン共鳴法
（共鳴条件；マイクロ波周波数2,45GHz,磁場強度875Gau
ss）により、ガス導入口より導入したSiH4とO2と用い
て、膜形成に必要なプラズマを生成し、試料基板ホルダ
にrfバイアスを印加しながら膜形成を行う方法である。
SiO2膜６の形成は、本実施例ではガス圧0.45mTorr,マイ
クロ波パワー900W,バイアスパワー3.51W/cm2の条件で行
い、膜圧5000Åの絶縁膜を形成した。バイアスECR法は
堆積粒子が試料基板に対して垂直に入射するために、ア
スペクト比（配線膜厚／配線の間隔、または穴の深さ／
穴の直径）の高いサブミクロン配線の狭い線間、もしく
は穴に絶縁膜を埋め込むのに有効である。
第２図は埋め込み特性のバイアス（rfパワー密度）依
存性を示す。横軸の穴部のアスペクト比（D/H）、縦軸
が穴部での埋め込み比（S2/S1）である。D,H,S1およびS
2に関しては第３図に示す。第２図の検討は、マイクロ
波パワー900W,ガス圧1.0mTorr一定で行った。第２図よ
りバイアスパワーが小さい1.17W/cm2では、アスペクト
比が大きくなるに従って埋め込み比1.1から0.9と小さく
なっている（ここで、埋め込み比が1.0以上を示すこと
は絶縁膜の堆積膜厚が穴の中の方が平坦部よりも厚いこ
とを意味する）。しかし、バイアスパワー2.34W/cm2で
はこの傾向は逆転し、特にバイアスパワーが大きい3.51
W/cm2では、埋め込み比は、アスペクト比3.0でも1.3と
大きい値を示している。この理由として、バイアスパワ
ーが小さいエッチング成分が小さいために穴開口部での
エッチング量が少なく、開口部を堆積膜で塞ぎ、堆積粒
子そのものが穴底部に到達できなくなっているために埋
め込み比が小さくなっているものと考える。一方、バイ
アスパワーが大きいと開口部に付着した絶縁膜はエッチ
ングされると同時に穴底部へと飛来させられ、埋め込み
特性を向上させる一因となっていると考える。さらに、
第４図にバイアスパワーが高い時のガス圧依存性を示
す。第４図の横軸は穴部のアスペクト比、縦軸は埋め込
み比である。図よりガス圧が0.45mTorrの時の方が1.0mT
orrの時より優れていることがわかる。すなわち、ガス
圧が低いほど、埋め込み特性がよいと言える。この理由
としてガス圧が低いと粒子の平均自由行程が長くなり、
穴の底部に堆積粒子が到達しやすくなるためであると考
える。第２図および第４図から、微細な穴を絶縁膜で埋
めるには、穴開口部での絶縁膜の成長を抑制する（エッ
チング）と同時に堆積粒子の垂直方向性を増してやるこ
とが有効であることがわかる。
存性を示す。横軸の穴部のアスペクト比（D/H）、縦軸
が穴部での埋め込み比（S2/S1）である。D,H,S1およびS
2に関しては第３図に示す。第２図の検討は、マイクロ
波パワー900W,ガス圧1.0mTorr一定で行った。第２図よ
りバイアスパワーが小さい1.17W/cm2では、アスペクト
比が大きくなるに従って埋め込み比1.1から0.9と小さく
なっている（ここで、埋め込み比が1.0以上を示すこと
は絶縁膜の堆積膜厚が穴の中の方が平坦部よりも厚いこ
とを意味する）。しかし、バイアスパワー2.34W/cm2で
はこの傾向は逆転し、特にバイアスパワーが大きい3.51
W/cm2では、埋め込み比は、アスペクト比3.0でも1.3と
大きい値を示している。この理由として、バイアスパワ
ーが小さいエッチング成分が小さいために穴開口部での
エッチング量が少なく、開口部を堆積膜で塞ぎ、堆積粒
子そのものが穴底部に到達できなくなっているために埋
め込み比が小さくなっているものと考える。一方、バイ
アスパワーが大きいと開口部に付着した絶縁膜はエッチ
ングされると同時に穴底部へと飛来させられ、埋め込み
特性を向上させる一因となっていると考える。さらに、
第４図にバイアスパワーが高い時のガス圧依存性を示
す。第４図の横軸は穴部のアスペクト比、縦軸は埋め込
み比である。図よりガス圧が0.45mTorrの時の方が1.0mT
orrの時より優れていることがわかる。すなわち、ガス
圧が低いほど、埋め込み特性がよいと言える。この理由
としてガス圧が低いと粒子の平均自由行程が長くなり、
穴の底部に堆積粒子が到達しやすくなるためであると考
える。第２図および第４図から、微細な穴を絶縁膜で埋
めるには、穴開口部での絶縁膜の成長を抑制する（エッ
チング）と同時に堆積粒子の垂直方向性を増してやるこ
とが有効であることがわかる。
上記方法が実現できる理由は、堆積用として導入した
酸素イオンにより、電極配線をエッチングせずに絶縁膜
をエッチング可能なことである。この特性を第５図に示
す。第５図は、実際にSiO2,Mo,A lのエッチング速度のO
2濃度に対する依存性を示したものである。横軸がO2/
（O2＋Ar）で、縦軸がSiO2,Mo,Alのエッチング速度であ
る。この時のAr流量は20sccm,マイクロ波パワーは200W,
rfバイアスパワーは300Wである。第５図に示すように、
Arのみの時は、AlとMoのエッチング速度は、400Å/min
以上である。一方SiO2のエッチング速度は300Å/minで
ある。O2のみの時は、金属の表面は酸化され、AlとMoの
エッチング速度は零である。しかし、SiO2のエッチング
速度は150Å/minである。ArとO2の両者が存在する時
は、Arによるエッチング速度とO2による酸化において、
相対的にエッチング速度が小さくなっているものと考え
る。このようにO2ではSiO2をエッチングし、金属をエッ
チングしない。従来の方法では、スパッタガスとしてAr
を用いていたために電極配線までエッチングされ本方法
の概念は考えられなかった。従って、第１図（ｂ）〜
（ｄ）に示すように微細穴を埋め込むことが可能であ
る。
酸素イオンにより、電極配線をエッチングせずに絶縁膜
をエッチング可能なことである。この特性を第５図に示
す。第５図は、実際にSiO2,Mo,A lのエッチング速度のO
2濃度に対する依存性を示したものである。横軸がO2/
（O2＋Ar）で、縦軸がSiO2,Mo,Alのエッチング速度であ
る。この時のAr流量は20sccm,マイクロ波パワーは200W,
rfバイアスパワーは300Wである。第５図に示すように、
Arのみの時は、AlとMoのエッチング速度は、400Å/min
以上である。一方SiO2のエッチング速度は300Å/minで
ある。O2のみの時は、金属の表面は酸化され、AlとMoの
エッチング速度は零である。しかし、SiO2のエッチング
速度は150Å/minである。ArとO2の両者が存在する時
は、Arによるエッチング速度とO2による酸化において、
相対的にエッチング速度が小さくなっているものと考え
る。このようにO2ではSiO2をエッチングし、金属をエッ
チングしない。従来の方法では、スパッタガスとしてAr
を用いていたために電極配線までエッチングされ本方法
の概念は考えられなかった。従って、第１図（ｂ）〜
（ｄ）に示すように微細穴を埋め込むことが可能であ
る。
第６図に本発明の第２の実施例を示す。この実施例に
おいては、半導体基板１上にSiOなどの絶縁膜４を形成
してコンタクトホールを設け、その上に電極配線５を形
成し（第６図（ａ））、電極配線５の穴をSiO2からなる
絶縁膜６で埋め（第６図（ｂ），（ｃ））、最後に絶縁
膜６を平坦になるまで成長させた（第６図（ｄ））。絶
縁膜4,6および電極配線５の形成条件は第１の実施例と
同様である。
おいては、半導体基板１上にSiOなどの絶縁膜４を形成
してコンタクトホールを設け、その上に電極配線５を形
成し（第６図（ａ））、電極配線５の穴をSiO2からなる
絶縁膜６で埋め（第６図（ｂ），（ｃ））、最後に絶縁
膜６を平坦になるまで成長させた（第６図（ｄ））。絶
縁膜4,6および電極配線５の形成条件は第１の実施例と
同様である。
上述した各実施例においては絶縁膜の原料ガスSiH4と
共に酸素を導入したが、酸素をかえて窒素または酸素と
窒素の混合ガスを導入しても同様の効果を得ることがで
きる。さらに、絶縁膜の形成の過程において原料ガスの
導入を一時中止して、酸素，窒素またはそれらの混合ガ
スのみを導入して、形成されつつある絶縁膜の開口を拡
げることも有効である。
共に酸素を導入したが、酸素をかえて窒素または酸素と
窒素の混合ガスを導入しても同様の効果を得ることがで
きる。さらに、絶縁膜の形成の過程において原料ガスの
導入を一時中止して、酸素，窒素またはそれらの混合ガ
スのみを導入して、形成されつつある絶縁膜の開口を拡
げることも有効である。
［発明の効果］ 以上説明したようい、本発明によれば、微細な穴を絶
縁膜で埋め込むことが可能であり、 （１）絶縁膜で穴を埋め込む工程の前工程は、従来の技
術を用いることができ、プロセスとして単純であり信頼
性が高い、 （２）微細な穴に良質の絶縁膜を形成したことにより、
後の工程でのトラブルを生じない、という利点がある。
縁膜で埋め込むことが可能であり、 （１）絶縁膜で穴を埋め込む工程の前工程は、従来の技
術を用いることができ、プロセスとして単純であり信頼
性が高い、 （２）微細な穴に良質の絶縁膜を形成したことにより、
後の工程でのトラブルを生じない、という利点がある。
第１図は本発明の実施例を示す斜視図、 第２図は埋め込み特性とバイアスとの関係を示す特性
図、 第３図は穴部の構造を示す断面図、 第４図は埋め込み特性とガス圧の関係を示す特性図、 第５図は酸素による選択エッチングを示す特性図、 第６図は本発明の第２の実施例を示す斜視図、 第７図ないし第９図は従来の方法を説明する断面図であ
る。 １……半導体基板、 2,5……電極配線、 3,4,6……絶縁膜、 ７……拡散層、 ８……ボイド、 ９……タングステン。
図、 第３図は穴部の構造を示す断面図、 第４図は埋め込み特性とガス圧の関係を示す特性図、 第５図は酸素による選択エッチングを示す特性図、 第６図は本発明の第２の実施例を示す斜視図、 第７図ないし第９図は従来の方法を説明する断面図であ
る。 １……半導体基板、 2,5……電極配線、 3,4,6……絶縁膜、 ７……拡散層、 ８……ボイド、 ９……タングステン。
Claims (1)
- 【請求項１】穴部を含む配線層を表面に有する半導体基
板をプラズマ処理装置の基板支持手段上に支持し、該支
持手段にバイアスを印加しながら、絶縁膜の原料ガスと
共に酸素および窒素の少なくとも一種を前記プラズマ処
理装置を導入し、前記穴部を含む配線層上に絶縁膜を形
成する工程を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131538A JP2514250B2 (ja) | 1989-05-26 | 1989-05-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131538A JP2514250B2 (ja) | 1989-05-26 | 1989-05-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02310926A JPH02310926A (ja) | 1990-12-26 |
| JP2514250B2 true JP2514250B2 (ja) | 1996-07-10 |
Family
ID=15060419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1131538A Expired - Lifetime JP2514250B2 (ja) | 1989-05-26 | 1989-05-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514250B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62111436A (ja) * | 1985-11-09 | 1987-05-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63299347A (ja) * | 1987-05-29 | 1988-12-06 | Matsushita Electric Ind Co Ltd | 薄膜の堆積方法 |
-
1989
- 1989-05-26 JP JP1131538A patent/JP2514250B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02310926A (ja) | 1990-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6507081B2 (en) | In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application | |
| US7259079B2 (en) | Methods for filling high aspect ratio trenches in semiconductor layers | |
| JPH0697660B2 (ja) | 薄膜形成方法 | |
| JP2002534807A (ja) | フィーチャ表面カバレッジの改善を促進する銅シード層の堆積方法 | |
| KR20130095283A (ko) | 성막 방법 및 성막 장치 | |
| JPH07226393A (ja) | ドライエッチング方法およびドライエッチング装置 | |
| US20070077755A1 (en) | Method of forming metal wiring in a semiconductor device | |
| JP3266492B2 (ja) | 半導体装置の製造方法 | |
| JP2000332106A (ja) | 半導体装置およびその製造方法 | |
| JP2514250B2 (ja) | 半導体装置の製造方法 | |
| JP3063519B2 (ja) | 薄膜の形成方法 | |
| JP2003059918A (ja) | プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法 | |
| TWI509094B (zh) | 包括嵌入金屬膜的步驟之電子元件製造方法 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JP3289479B2 (ja) | 高融点金属層のｃｖｄ方法および半導体装置の製造方法 | |
| KR920002863B1 (ko) | 접속공을 사이에 둔 배선의 접속방법 | |
| JPH1167766A (ja) | 半導体装置の製造方法 | |
| JP2913672B2 (ja) | 絶縁膜形成方法 | |
| JPH0864676A (ja) | 半導体装置の製造方法 | |
| JPH0334430A (ja) | 半導体装置の製造方法 | |
| JPH0653332A (ja) | メタルプラグの形成方法 | |
| JP2985204B2 (ja) | 半導体装置の製造方法 | |
| JPH1197388A (ja) | 半導体装置の製造方法とその製造装置 | |
| JPH02185023A (ja) | 選択気相成長方法 | |
| JP2945886B2 (ja) | 半導体集積回路装置用配線構造の製造法 |