JPH02185023A - 選択気相成長方法 - Google Patents

選択気相成長方法

Info

Publication number
JPH02185023A
JPH02185023A JP1005421A JP542189A JPH02185023A JP H02185023 A JPH02185023 A JP H02185023A JP 1005421 A JP1005421 A JP 1005421A JP 542189 A JP542189 A JP 542189A JP H02185023 A JPH02185023 A JP H02185023A
Authority
JP
Japan
Prior art keywords
plasma
semiconductor
conductor
processing chamber
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1005421A
Other languages
English (en)
Inventor
Renpei Nakada
錬平 中田
Hitoshi Ito
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1005421A priority Critical patent/JPH02185023A/ja
Priority to KR1019890016970A priority patent/KR940000906B1/ko
Priority to DE68926656T priority patent/DE68926656T2/de
Priority to EP89312090A priority patent/EP0370775B1/en
Publication of JPH02185023A publication Critical patent/JPH02185023A/ja
Priority to US08/327,450 priority patent/US5620925A/en
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置の製造方法に係り、特に選択気相
成長法の改良に関する。
(従来の技術) 近年半導体集積回路は、素子の微細化、高密度化が著し
く進んでいる。これに伴い、配線も複雑になり、配線幅
は狭く、配線長は長くなっている。そのため1通常用い
られているl!  CA1合金を含む)配線に関して1
種々の問題が生じて来ている。第1に、配線のオープン
不良が増し、電気的ストレスによるエレクトロマイグレ
ーションの影響も顕著に現われる。第2に1例えばMO
S集積回路のソース、ドレイン等の拡散層が極めて浅い
ものとなり、これにAp配線をコンタクトさせることが
難しくなる。即ち浅い拡散層にAlp配線をコンタクト
させて熱処理を行うと、AlとStの相互拡散によりA
l原子が拡散層を突抜ける。所謂「ピット」と称される
不良がしばしば発生する。第3に、配線を拡散層に接続
するコンタクト孔のアスペクト比(−コンタクト孔深さ
/コンタクト幅)が大きくなり、コンタクト孔部での配
線の段切れやコンタクト抵抗の増大が生じる。
第2.第3の問題は、配線と拡散層のコンタクトに限ら
れない。多層配線を施した場合の配線層間の接続につい
ても同様の問題が生じる。
これらの問題を解決するため、タングステン(W)など
の高融点金属膜をAll配線上に気相成長法(CVD法
)により形成する方法や、同様の方法でコンタクト孔に
高融点金属膜を埋込み形成する方法等が提案されている
。これらの方法では。
成長条件を選ぶことにより、基板上の特定の領域にのみ
高融点金属膜を成長させることができる。
これは選択CVD法と呼ばれる。例えばW膜の選択CV
Dは、六フッ化タングステン(WF6)などのハロゲン
化物とシラン(S i H4)との混合ガスを反応ガス
として、シリコンやAl、高融点金属等の表面に選択的
にW膜を形成するもので。
シリコン酸化膜等の絶縁膜上にはW膜は成長しない。
ところが、上記した選択CVD法により拡散層上のコン
タクト孔やAI配線上のプイアホールにW膜を選択成長
させたとき、コンタクト抵抗がかなり高い値を示すこと
が認められる。本発明者らの検証によれば、拡散層や接
続孔のパターニング時に拡散層や配線層表面に絶縁性の
高いフッ化物。
炭化物、酸化物等が形成されるのがこのコンタクト抵抗
増大の原因であることがわかった。これらのフッ化物、
炭化物、酸化物は蒸気圧が低く、化学的に安定な物質で
あって化学的に除去することは難しい。そこで考えられ
るのは、不活性ガスのプラズマを利用したスパッタリン
グで表面処理を行うことである。
しかしながら、プラズマ処理を行うと今度は。
絶縁膜であるシリコン酸化膜の表面が活性化され。
W膜の選択CVD工程での選択性が損われ、酸化膜上に
もW膜が形成されるという問題が生じる。
このシリコン酸化膜表面の活性化は、プラズマ処理によ
って表面にシリコンのダグリング・ボンドが多数露出し
た状態になるためと思われる。同様の問題は、W膜の選
択CVDに限らず、SH4ガスを用いた多結晶シリコン
膜の選択CVD、)リメチルアルミニウム(AI (C
H3)3 )を用いたAfI膜の選択CVDなどにおい
ても見られる。
(発明が解決しようとする課題) 以上のように従来の選択CVD法においては。
コンタクト部を形成した後に何等の表面処理を行わない
とコンタクト抵抗が大きくなり、プラズマ処理を行って
コンタクト抵抗を小さくしようとすると選択性が損われ
る。という問題があった。
本発明は、この様な問題を解決した選択CVD法を提供
すること、およびその様な選択CVD法を用いた半導体
装置の製造方法を提供することを目的とする。
f発明の構成] (課題を解決するための手段) 本発明は、絶縁膜により囲まれて導体または半導体が露
出する状態の半導体基板をプラズマ処理室内にセットし
、不活性ガスを用いたプラズマにより表面清浄化を行い
、その後露出している導体または半導体上に導体または
半導体を選択CVDにより形成するに際して、前記プラ
ズマ処理室内にプラズマ生成に先立ってハロゲン原子を
含むガスまたは固体を導入しておくことを特徴とする。
(作用) 本発明によれば、プラズマ処理による表面清浄化によっ
て1選択CVDによる導体または半導体のコンタクト抵
抗が小さいものとなる。しかもこのプラズマ処理によっ
ても選択性の劣化はなく。
安定した選択成長が可能になる。その理由は次のように
考えられる。プラズマ処理室にプラズマ生成に先立って
ハロゲン原子を含むガスを導入してこれをプラズマ処理
室内壁に吸着させておくと。
プラズマ生成時にハロゲン原子のラジカルやイオンが叩
き出される。叩き出されたハロゲン原子のイオンは、イ
オン衝撃によってシリコン酸化膜表面にプラズマにより
形成されるダングリングボンドと結合し、またラジカル
は過剰となったシリコンをエツチングし、活性化された
シリコン酸化膜表面を不活性化するように働く。この活
性化と不活性化は同時的に進行するが1両者のバランス
を適当に保つことにより1選択性を損うことなく。
低いコンタクト抵抗を得ることができるのである。
ハロゲン原子を含むガスのプラズマ処理室内壁への吸着
゛、に限らず、プラズマにより容易に叩き出される状態
でハロゲン原子を含む部材をプラズマ処理室内’ll+
設置しておくことによっても、同様の作用が得られる。
(実施例) 以下2、本発明の実施例を図面を参照して説明する。 
 : 第1図(a)〜(d)は1本発明の一実施例の半導体装
置製造工程を示す。第1図(a)に示すように、μ素子
形成されたシリコン基板11上をシリコレ酸化膜12で
被覆し、この上に膜厚8000χの第1のAI?配線1
3を形成する。
AI!配線13のバターニングは1通常のPEP工程と
反応性イオンエツチング工程による。次いで第1図(b
)に示すように1層間絶縁膜としてシリコン酸化膜14
を例えば14000人堆積する。このシリコン酸化膜堆
積は例えば、5LH4と02を用いたプラズマCVD法
による。続いて。
PEP工程とフッ素系ガスを用いた区応性イオンエッチ
ング工程によって、第1図(C)に示すように酸化膜1
4にブイアホール15を形成する。
こうして得られた基板を次に薄膜形成装置に導き1選択
CVDを行う。薄膜形成装置は、プラズマ処理室(即ち
プラズマを生成して基板表面をスパッタエツチングする
前処理室)と、CVDを行う反応室とが、基板を真空状
態を破ることなく移動できるように構成されたものであ
る。例えばプラズマ処理室は第2図に示すよう容器21
がAl製であり、接地電位に保たれる。基板22は電極
23上に設置され、この電極23に外部高周波電源24
から電力が供給されるようになっている。
この様なプラズマ処理室に先ず、基板設置に先だって、
フッ化水素を10 cc/ sinで1分間流す。
これにより大部分のフッ化水素は処理室内壁に吸着する
。その後、基板をこのプラズマ処理室にセットし、基板
表面をスパッタエツチングする。
エツチング条件は例えば、Arガス流量10cc/分、
圧力2 X 10−3torr、印加高周波電力300
W、基板バイアス−400V、エツチング時間約1分と
する。これにより、第1のAl配線13の表面が約12
0人、シリコン酸化膜14表面が約500人エツチング
される。以上の前処理により、ブイアホール内に付着し
ているフッ化物。
炭化物、酸化物等は除去される。
こうして前処理の済んだ基板を大気にさらすことなく1
図示しない反応室に移動し1選択CVDにより第1図(
d)に示すようにプイアホール15内にW膜16を選択
的に埋込む。このW膜の選択CVDの条件は例えば、堆
積温度300℃。
圧力0.2torr、WF6流量10cc/分、シラン
流量10cc/sin 、 H2流量500cc/分と
する。このときW膜の成長速度は約500人分である。
この後9図示しないが周知の工程で第1のAfi配線1
3に接続される第2のAl配線を形成する。
この実施例によれば、極めて選択性よくブイアホール内
にW膜を埋込むことができる。前処理の段に流すフッ化
水素により処理室内壁にフッ化物が吸着し、プラズマ処
理時にフッ素のラジカルやイオンが生成されてこれがシ
リコン酸化膜表面を不活性化する結果である。また第1
のAI配線13とW膜16のコンタクト抵抗は1表面清
浄化工程で最初に流すフッ化水素の流量を低くすること
により、良好に保つことができる。
第4図は、この実施例により得られたW膜埋込み状態の
電子顕微鏡写真を模写したものである。
ブイアホール周囲のシリコン酸化膜14上にはW膜は成
長していない。参考までにハロゲン原子を含むガスを流
さない他、実施例と同様の条件でW膜埋込みを行った場
合の様子を第5図に示す。シリコン酸化膜14上には多
数のW粒40が成長している。
別の実施例を説明する。ブイアホール形成までの工程は
先の実施例と同様である。この後のW膜成長の前処理工
程が先の実施例と若干具なる。第3図に示すようプラズ
マ処理室には基板収納部を取り囲むようにフッ素樹脂製
の仕切り板25を配置する。この状態で基板22をセッ
トし、アルゴンガスを10 cc/ sin流し、圧力
を2×10″″3torrにする。そして300Wの高
周波電力を印加し、AI膜の表面を約120人エツチン
グする。
エツチング時間は約1分、基板バイアスは一400vと
する。この後先の実施例と同様にW膜の選択成長を行な
う。
この実施例によっても、プラズマ処理待仕切り板がプラ
ズマにより叩かれてフッ素ラジカルやイオンが生成され
るため、先の実施例と同様の効果が得られる。
実施例では、Ap配線上へのW膜の選択成長について説
明したが1本発明はこれに限られない。
例えば、Wの他にWシリサイドやシリコンなどを選択成
長させる場合に本発明は有効である。またAI配線以外
の導体(モリブデン、タングステン。
チタン、チタンナイトライド等)や半導体(多結晶シリ
コン膜、単結晶シリコン等)が絶縁膜に囲まれて露出し
ている状態の基板に対して1選択CVDによりその露出
している導体または半導体上に導体または半導体を形成
する場合に本発明は有効である。
[発明の効果] 以上述べたように本発明によれば、素子形成された半導
体基板に選択CVDのためのプラズマを用いた表面処理
を施すに際して、プラズマにより活性化される絶縁膜表
面の不活性化処理を同時に進行させることにより1選択
性を損うことなく。
選択成長される導体または半導体のコンタクト抵抗を十
分に小さいものとすることができる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例のAI配線形
成工程を示す図、第2図はその薄膜形成装置の前処理室
の構成を示す図、第3図は他の実施例の前処理室の構成
を示す図、第4図は本発明の実施例によりW膜がブイア
ホールに埋め込まれた状態を示す図、第5図は従来法で
選択性の悪いW膜成長が行われた状態を示す図である。 11・・・シリコン基板、12・・・シリコン酸化膜。 13・・・第1のAI配線、14・・・シリコン酸化膜
。 15・・・ブイアホール、16・・・W膜、21・・・
プラズマ処理室容器、22・・・基板、23・・・電極
、24・・・高周波電源、25・・・フッ素樹脂仕切り
板。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図

Claims (3)

    【特許請求の範囲】
  1. (1)周囲が絶縁膜により囲まれて導体または半導体が
    露出する構造を有する半導体基板をプラズマ処理室内に
    セットし、不活性ガスを用いたプラズマにより前記導体
    または半導体の表面を清浄化した後、その表面に選択的
    に導体または半導体を気相成長させる方法において、前
    記プラズマ処理室内にプラズマの生成に先立ってハロゲ
    ン原子を含むガスを流して処理室内壁に吸着させておく
    ことを特徴とする選択気相成長方法。
  2. (2)周囲が絶縁膜により囲まれて導体または半導体が
    露出する構造を有する半導体基板をプラズマ処理室内に
    セットし、不活性ガスを用いたプラズマにより前記導体
    または半導体の表面を清浄化した後、その表面に選択的
    に導体または半導体を気相成長させる方法において、前
    記プラズマ処理室内にプラズマの生成に先立ってハロゲ
    ン原子含有材を配置することを特徴とする選択気相成長
    方法。
  3. (3)素子が形成された半導体基板をシリコン酸化膜で
    覆う工程と、前記シリコン酸化膜を選択エッチングして
    拡散層または電極配線層の少なくとも一方に対する接続
    孔を形成する工程と、前記接続孔が形成された基板をプ
    ラズマ処理室にセットし不活性ガスを用いたプラズマに
    より表面清浄化を行う工程と、選択気相成長法により前
    記接続孔に露出した拡散層または電極配線層上に導体ま
    たは半導体を堆積する工程と、堆積された導体または半
    導体を介して下の拡散層または電極配線層に接続される
    配線を形成する工程とを有する半導体装置の製造方法に
    おいて、前記プラズマ処理室での清浄化工程に際して予
    めプラズマ処理室にハロゲン原子供給源を持たせること
    を特徴とする半導体装置の製造方法。
JP1005421A 1988-11-21 1989-01-12 選択気相成長方法 Pending JPH02185023A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1005421A JPH02185023A (ja) 1989-01-12 1989-01-12 選択気相成長方法
KR1019890016970A KR940000906B1 (ko) 1988-11-21 1989-11-21 반도체장치의 제조방법
DE68926656T DE68926656T2 (de) 1988-11-21 1989-11-21 Verfahren zum Herstellen eines Halbleiterbauelementes
EP89312090A EP0370775B1 (en) 1988-11-21 1989-11-21 Method of manufacturing semiconductor device
US08/327,450 US5620925A (en) 1988-11-21 1994-10-21 Method of manufacturing semiconductor device using a hagolen plasma treatment step

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1005421A JPH02185023A (ja) 1989-01-12 1989-01-12 選択気相成長方法

Publications (1)

Publication Number Publication Date
JPH02185023A true JPH02185023A (ja) 1990-07-19

Family

ID=11610697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1005421A Pending JPH02185023A (ja) 1988-11-21 1989-01-12 選択気相成長方法

Country Status (1)

Country Link
JP (1) JPH02185023A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525649A (ja) * 1991-07-09 1993-02-02 Korea Advanced Inst Of Sci Technol プラズマ化学蒸着法に依るタングステン薄膜蒸着方法
JP2011249643A (ja) * 2010-05-28 2011-12-08 Bondtech Inc 接合方法および接合システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525649A (ja) * 1991-07-09 1993-02-02 Korea Advanced Inst Of Sci Technol プラズマ化学蒸着法に依るタングステン薄膜蒸着方法
JP2011249643A (ja) * 2010-05-28 2011-12-08 Bondtech Inc 接合方法および接合システム

Similar Documents

Publication Publication Date Title
JP3740508B2 (ja) 窒化チタンのプラズマエンハンスアニール処理
US5498768A (en) Process for forming multilayer wiring
JP3374322B2 (ja) チタン膜及びチタンナイトライド膜の連続成膜方法
JPH11220021A (ja) 半導体装置の製造方法
JP2004536960A (ja) フッ素を含まないタングステン核生成によるw−cvd
JPH09148268A (ja) 半導体装置の製造方法
JPH08232080A (ja) 新規なタングステン溶着プロセス
JPH0697111A (ja) バリアメタルの形成方法
US6051492A (en) Method of manufacturing a wiring layer in semiconductor device
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JP3381774B2 (ja) CVD−Ti膜の成膜方法
JPH01191778A (ja) タングステン被着法
JP3266492B2 (ja) 半導体装置の製造方法
JPH02185023A (ja) 選択気相成長方法
JP3399798B2 (ja) 半導体装置の製造方法
JPH06140358A (ja) 半導体装置の製造方法
JP3488498B2 (ja) 半導体装置における金属薄膜形成方法
JPH07142411A (ja) 半導体装置における金属薄膜形成方法
JPH1022379A (ja) 半導体装置の製造方法
JP3191477B2 (ja) 配線構造およびその製造方法
JP2917929B2 (ja) 金属薄膜の形成方法
JPH07245300A (ja) 半導体装置の製造方法
JP2002217133A (ja) バリアメタル膜の形成方法
JPH07183250A (ja) コンタクト形成方法