JP2917929B2 - 金属薄膜の形成方法 - Google Patents

金属薄膜の形成方法

Info

Publication number
JP2917929B2
JP2917929B2 JP8236018A JP23601896A JP2917929B2 JP 2917929 B2 JP2917929 B2 JP 2917929B2 JP 8236018 A JP8236018 A JP 8236018A JP 23601896 A JP23601896 A JP 23601896A JP 2917929 B2 JP2917929 B2 JP 2917929B2
Authority
JP
Japan
Prior art keywords
film
thin film
forming
metal thin
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8236018A
Other languages
English (en)
Other versions
JPH1083991A (ja
Inventor
和己 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8236018A priority Critical patent/JP2917929B2/ja
Priority to KR1019970045954A priority patent/KR100278217B1/ko
Publication of JPH1083991A publication Critical patent/JPH1083991A/ja
Application granted granted Critical
Publication of JP2917929B2 publication Critical patent/JP2917929B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置におけ
る配線用金属薄膜の形成方法に関する。
【0002】
【従来の技術】従来の金属薄膜の形成方法は、例えば特
開平7−29904に示される。図4は従来の金属薄膜
の形成方法の一例を示す半導体装置の斜視図である。T
iN/Al層からなる下層配線22の上に形成された絶
縁膜23の表面にポリシリコン膜24を設け、そのポリ
シリコン層24および酸化シリコン膜23にビアホール
26および溝27を設ける。その後、四塩化チタンガス
を吸着させ、四塩化チタン吸着層28を有するビアホー
ル26および溝27内にアルミニウム膜を選択CVD法
で堆積して上層配線29を形成する。ポリシリコン膜2
4は四塩化チタンガスを吸着しないのでアルミニウム膜
が堆積しない。また、特開平7−193064に記載さ
れているように、ハロゲンを含まないTiガスの吸着層
を用いた選択気相化学成長法により、配線溝とスルーホ
ール内にのみAlを形成する方法がある。さらに、特開
平7−153757に記載されているように、リフロー
スパッタリングにより、基板全面にAlを形成した後研
磨して余剰のAlを除去する方法がある。
【0003】
【発明が解決しようとする課題】通常選択CVDを行う
際には、CVD装置が使用されるが、半導体装置をCV
D装置に移送する際大気にふれ、半導体装置表面に汚染
層が形成される。この汚染層は、抵抗値が高く、またA
lに対するぬれ性も悪い。
【0004】上述した選択気相化学成長を用いた従来例
では、Alに対するぬれ特性をよくするために特定のガ
ス分子が吸着させ、その吸着層によって活性化された表
面にのみAlが堆積することを利用している。しかしな
がら、この方法では、下層配線との界面に前記ガス分子
あるいはその分解物が吸着しているため、この部分での
抵抗値を低減することはできない。
【0005】また、リフロースパッタリングを用いた従
来例では、バリアメタル形成からAl形成までを真空を
破ることなく連続して成膜しなければならず、装置が大
型化するという問題点がある。
【0006】
【課題を解決するための手段】本発明の金属薄膜の形成
方法は、半導体基板上に高融点金属膜を形成する第1の
工程と、高融点金属膜表面に形成されている汚染層を塩
素ガス、塩素化合物ガスあるいはこれらを主成分とする
混合ガスを用いて除去する第2の工程と、汚染層が除去
された高融点金属膜上に低抵抗金属薄膜を形成する第3
の工程とを有する
【0007】また、本発明の別の金属薄膜の形成方法
は、高融点金属膜層を形成する工程と、高融点金属膜表
面に形成された汚染層を除去する工程と、引き続き真空
を破らずに、曝露量10000L以下の状態で低抵抗金
属薄膜を形成する工程からなる。
【0008】本願発明者は、高融点金属膜を形成後、自
然酸化膜などの汚染層が形成された基板と、塩素ガスあ
るいは塩素化合物ガスを主成分とするガスを反応させる
と、自然酸化膜や有機物などの汚染層が化学反応により
除去されることを見出した。この反応は、プラズマ、
熱、紫外光などを用いて基板あるいはガスを励起すれば
可能であった。汚染層除去後、1分子層以下の厚さで塩
素系ガスが基板表面に残留する場合があったが、引き続
いて行った加熱、紫外光照射、プラズマ照射により、全
て除去され、清浄な高融点金属面が現れた。この後、A
lの気相化学成長を行うことにより、清浄な高融点Al
の界面が得られ、界面抵抗を零にすることができた。
【0009】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
【0010】図1は金属薄膜の形成方法の第1の実施の
形態の主要工程における半導体装置の断面図である。本
実施の形態はシリコン集積回路における配線工程に適用
した場合を例示する。
【0011】標準的な集積回路製作方法を用いて形成し
た、接続孔形成後の構造を有する基板を図1(a)に示
す。図において、1はシリコン基板、2は酸化シリコン
膜、3は第1層配線、4は第2の酸化シリコン膜であ
る。続いて、TiN膜5を通常の反応性スパッタリング
で形成する。TiN膜5は、絶縁膜4に対する密着性が
よく、その結果、配線層の信頼性が向上する。その後、
Alの気相化学成長装置(図3参照)に搬送すると、図
1(b)に示すように、基板表面に自然酸化膜や有機物
の汚染層6が形成された。この汚染層6は、後述の気相
化学成長、特にAl原料を用いた気相化学成長に対し、
ねれ特性が良くない。前記気相化学成長装置のクリーニ
ング室31に基板を設置後、ClF3 雰囲気で室温から
400℃の範囲、特に200℃に加熱した。ClF3 の
流量は100sccmである。これによって、図1
(c)に示すように、汚染層6は除去され、清浄なTi
N膜5が現れた。この清浄なTiN膜表面は活性でねれ
特性がよい。引き続いて、真空を破らずに圧力が0.1
mTorr以下で100秒以内、すなわち曝露量100
00L(1Lは10-6Torr×1秒)以下で、薄膜形
成室30に搬送し、有機Al原料を用いた気相化学成長
を行うと、図1(d)のように基板全面にAl膜8が堆
積した。有機Al原料としては、(CH3 )2 AlHを
用い、水素ガス300sccmでCVD室に搬送した。
基板温度と圧力はそれぞれ170℃、2Torrであ
る。続いて、図1(e)に示すように、通常のリソグラ
フィとエッチングにより、Al配線9を形成した。この
ようにクリーニング後の曝露量10000L以下で形成
した配線は、その界面の抵抗をほぼ零にすることができ
た。
【0012】図2は金属薄膜の形成方法の第2の実施の
形態の主要工程における半導体装置の断面図である。
【0013】接続孔と配線溝を形成した後の構造を有す
る基板を図2(a)に示す。図において、11はシリコ
ン基板、12は酸化シリコン膜、13は第1層配線、1
4は第2の酸化シリコン膜である。続いて、WSi膜1
5をスパッタリングで形成した後、Alの気相化学成長
装置に搬送すると、図2(b)に示すように、基板表面
に自然酸化膜や有機物の汚染層16が形成された。前記
気相化学成長装置のクリーニング室に基板を設置後、C
Cl4とArの混合ガスのプラズマ中に基板を曝した。
CCl4とArの流量はそれぞれ30sccm、100
sccmで、プラズマは13.56MHzの高周波で発
生させた。これによって、図2(c)に示すように、汚
染層16は除去され、清浄なWSi膜15が現れた。続
いて、真空を破らずに圧力が0.1mTorr以下で1
00秒以内、すなわち曝露量10000L以下で、薄膜
形成室に搬送し、有機Al原料を用いた気相化学成長を
行うと、図2(d)のように基板全面にAl膜8が堆
積した。有機Al原料としては、(CH32AlHを用
い、水素ガス300sccmでCVD室に搬送した。基
板温度と圧力はそれぞれ170℃、2Torrである。
続いて、化学機械研磨により、第2の酸化シリコン膜1
3上に堆積しているAl膜を除去すると、図2(e)に
示すようにAl配線19を形成することできた。このよ
うに形成した配線は、Al配線19とWSi15との界
面に汚染層16が存在しないため、その界面の抵抗をほ
ぼ零にすることができた。
【0014】上述の2つの実施例で、搬送時に圧力を高
くしたり、搬送時間を長くして、曝露量を10000L
以上にすると、界面の抵抗が劇的に増加した。一方、搬
送時の圧力を下げて、曝露量を10000L以下にする
と、界面抵抗はほとんどかわらず、零になった。実験の
結果、大気曝露のとき、スルーホール抵抗は4Ω(深さ
1μm)、10000L以下のとき1Ω以下であった。
なお、スルーホールの径はφ0.45μmである。
【0015】上記実施例では、高融点金属膜として、T
iNまたはWSiを用いた場合を例示したが、Ti、
W、Ta、Nb、Mo、V、Zr、Hfあるいはこれら
の窒化物、例えばTiSi、TaN、または珪化物など
を用いても同様の効果がある。
【0016】上述の実施例では、有機Al原料を用いた
気相化学成長を行っていることより、接続孔にAlを充
分に埋めることができる。スパッタ法では接続孔にAl
を充分に埋めることができない。
【0017】上述の実施例では、クリーニングガスとし
てCCl4 あるいはClF3 を用いた場合を例示した
が、BCl3 、HCl、Cl2 、C2 ClF5 、AlC
l3 を用いても、汚染層除去が可能であり、同様の効果
がある。また、熱やプラズマ以外にも紫外光などの光で
汚染層除去のための反応を起こさせることも可能であ
る。
【0018】また、上述の実施例では、ClF3 を用い
た加熱クリーニング、あるいはCCl4 とArを用いた
プラズマクリーニング後、すぐにAlの気相化学成長を
行った場合を例示したが、これらのクリーニング処理
後、基板をArでスパッタリングすると、残留塩素を低
減でき、さらに低抵抗な界面が得られた。Ar以外にも
Heなどの希ガスを用いたスパッタリングや、加熱、光
照射などもクリーニング後の残留物除去に効果がある。
【0019】上述の2つの実施例では、Al原料として
(CH3 )2 AlHを用いた場合を例示したが、N(C
H3 )2 (C2 H5 )AlH3 N(CH3 )2 (C2 H
5 )などの水素化アルミニウムアダクトや、Al(CH
3 )3 、Al(C2 H5 )3、Al(CH3 )2 H、A
l(i・C4 H9 )、Al(n・C3 H7 )3 、Al
(n・C4 H9 )3 、Al(C2 H5 )2 H、Al(i
・C4 H9 )2 Hなどのアルミニウム(Al)とそれぞ
れ独立なアルキル基またはオレフィン炭化水素(R1、
R2、R3)と水素(H)で構成される、 R1n AlH3-n (n≦3、nは正の整数) R1n R2m AlH3-n-m (n,m≦2、n+m≦3、
n,mは正の整数) R1R2R3Al の構造を持つ分子あるいはこれらの分子の混合物を用い
ても同様の効果がある。
【0020】
【発明の効果】以上説明したように本発明は、高融点金
属膜とその上に形成する金属膜を異なる装置で形成して
も、上下配線層間の界面抵抗を低減することができるの
で、半導体装置の信号遅延を小さくできる。したがっ
て、低コストの製造装置で高速動作可能な半導体装置を
作製することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の金属薄膜の形成方法の実施の形態の主
要工程を示す断面図である。
【図2】本発明の金属薄膜の形成方法の実施の形態の主
要工程を示す断面図である。
【図3】本発明の金属薄膜の形成方法に使用される装置
の概略図である。
【図4】従来の金属薄膜の形成方法を示す半導体装置の
上面図である。
【符号の説明】
1 シリコン基板 2 第1の酸化シリコン膜 3 第1層配線 4 第2の酸化シリコン膜 5 TiN膜 6 汚染層 7 ClF3 8 Al膜 9 Al配線 11 シリコン基板 12 第1の酸化シリコン膜 13 第1層配線 14 第2の酸化シリコン膜 15 WSi膜 16 汚染層 17 CCl4 とArのプラズマ 18 Al膜 19 Al配線 21 絶縁膜 22 下層配線 23 酸化シリコン膜 24 ポリシリコン膜 25 穴 26 ビアホール 27 溝 28 四塩化チタン吸着層 29 上層配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に高融点金属膜を形成する
    第1の工程と、前記高融点金属膜表面に形成されている
    汚染層を塩素ガス、塩素化合物ガスあるいはこれらを主
    成分とする混合ガスを用いて除去する第2の工程と、前
    記汚染層が除去された前記高融点金属膜上に低抵抗金属
    薄膜を形成する第3の工程とを有し、前記第2の工程終
    了後から前記低抵抗金属薄膜を形成するまでの曝露量が
    10000L以下であることを特徴とする金属薄膜の形
    成方法。
  2. 【請求項2】 半導体基板上に高融点金属膜を形成する
    工程と、前記高融点金属膜表面に形成された汚染層を除
    去する工程と、引き続き真空を破らずに、曝露量100
    00L以下の状態で低抵抗金属薄膜を形成する工程から
    なることを特徴とする金属薄膜の形成方法。
  3. 【請求項3】 前記高融点金属膜上に形成された汚染層
    を除去するために、塩素ガス、塩素化合物ガスあるいは
    これらを主成分とする混合ガスを用い、前記混合ガスに
    プラズマ、光、熱などによりエネルギーを与え、前記汚
    染層と反応させることを特徴とする請求項2記載の金属
    薄膜の形成方法。
  4. 【請求項4】 前記塩素化合物ガスとして、BCl 3
    CCl 4 、ClF 3 、HCl、Cl 2 、C 2 ClF 5 、Al
    Cl 3 ガスを用いることを特徴とする請求項記載の金
    属薄膜の形成方法。
  5. 【請求項5】 前記汚染層を除去した後、希ガス、もし
    くは不活性ガスを用いたプラズマ中に前記半導体基板を
    曝すことを特徴とする請求項記載の金属薄膜の形成方
    法。
  6. 【請求項6】 前記汚染層を除去した後、前記半導体基
    板を加熱することを特徴とする請求項記載の金属薄膜
    の形成方法。
  7. 【請求項7】 前記汚染層を除去した後、前記半導体基
    板に紫外光を照射することを特徴とする請求項記載の
    金属薄膜の形成方法。
  8. 【請求項8】 前記低抵抗金属薄膜の形成を気相化学成
    長を用いて行うことを特徴とする請求項1乃至5記載の
    金属薄膜の形成方法。
  9. 【請求項9】 前記半導体基板上に設けられた配線層上
    に絶縁膜を堆積する工程と、前記絶縁膜に開口部を設け
    る工程と、前記絶縁膜上に前記高融点金属膜を 堆積し前
    記開口部を介して前記配線層および前記絶縁膜上に前記
    高融点金属層を形成する工程を有することを特徴とする
    請求項1乃至記載の金属薄膜の形成方法。
JP8236018A 1996-09-06 1996-09-06 金属薄膜の形成方法 Expired - Fee Related JP2917929B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8236018A JP2917929B2 (ja) 1996-09-06 1996-09-06 金属薄膜の形成方法
KR1019970045954A KR100278217B1 (ko) 1996-09-06 1997-09-05 금속박막의형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8236018A JP2917929B2 (ja) 1996-09-06 1996-09-06 金属薄膜の形成方法

Publications (2)

Publication Number Publication Date
JPH1083991A JPH1083991A (ja) 1998-03-31
JP2917929B2 true JP2917929B2 (ja) 1999-07-12

Family

ID=16994558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8236018A Expired - Fee Related JP2917929B2 (ja) 1996-09-06 1996-09-06 金属薄膜の形成方法

Country Status (2)

Country Link
JP (1) JP2917929B2 (ja)
KR (1) KR100278217B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178445B2 (en) * 2009-06-10 2012-05-15 Hitachi Kokusai Electric Inc. Substrate processing apparatus and manufacturing method of semiconductor device using plasma generation

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177257A (ja) * 1992-12-07 1994-06-24 Oki Electric Ind Co Ltd 半導体素子の多層配線形成方法

Also Published As

Publication number Publication date
KR19980024380A (ko) 1998-07-06
KR100278217B1 (ko) 2001-02-01
JPH1083991A (ja) 1998-03-31

Similar Documents

Publication Publication Date Title
JP2828540B2 (ja) シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法
US5804505A (en) Method of producing semiconductor device having buried contact structure
US5670421A (en) Process for forming multilayer wiring
JPH0922896A (ja) 金属膜の選択的形成方法
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP3270196B2 (ja) 薄膜形成方法
JP2917929B2 (ja) 金属薄膜の形成方法
JPH0922907A (ja) 埋め込み導電層の形成方法
JP2726438B2 (ja) 薄膜形成装置
JP2000091266A (ja) タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
JP3149912B2 (ja) 半導体装置およびその製造方法
JP2538607B2 (ja) 気相成長法
JPH0722416A (ja) アルミニウム配線の形成方法
JPH1022379A (ja) 半導体装置の製造方法
JP2907236B2 (ja) 半導体装置の製造方法
KR100370143B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JPH06224150A (ja) 多層配線構造の形成方法
JP2772416B2 (ja) 成膜方法
JP3058053B2 (ja) アルミニウム薄膜の形成方法
JPH02185023A (ja) 選択気相成長方法
JPH05343354A (ja) 半導体装置の密着層及びメタルプラグ形成方法
JP3641488B2 (ja) 多層配線構造の形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990323

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees