DE4315435C2 - Verfahren zum selektiven Ätzen von auf einem Halbleitersubstrat angeordneten Isolier- und Pufferschichten - Google Patents

Verfahren zum selektiven Ätzen von auf einem Halbleitersubstrat angeordneten Isolier- und Pufferschichten

Info

Publication number
DE4315435C2
DE4315435C2 DE19934315435 DE4315435A DE4315435C2 DE 4315435 C2 DE4315435 C2 DE 4315435C2 DE 19934315435 DE19934315435 DE 19934315435 DE 4315435 A DE4315435 A DE 4315435A DE 4315435 C2 DE4315435 C2 DE 4315435C2
Authority
DE
Germany
Prior art keywords
etching
polysilicon
semiconductor substrate
layer
buffer layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19934315435
Other languages
English (en)
Other versions
DE4315435A1 (de
Inventor
Juergen Dipl Phys Nagel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19934315435 priority Critical patent/DE4315435C2/de
Publication of DE4315435A1 publication Critical patent/DE4315435A1/de
Application granted granted Critical
Publication of DE4315435C2 publication Critical patent/DE4315435C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruchs 1, das insbesondere zum Ätzen von Schichtstrukturen beim Polybuffered-LOCOS-Verfahren geeignet ist.
Im Rahmen der Herstellung hochintegrierter Schaltungen ist die LOCOS-Technik immer noch eine der vorherrschenden Techniken bei der elektrischen Isolierung von Halbleiterbauelementen, insbesondere von CMOS-Bauelementen. Ihre Einfachheit und Kompatibilität mit der Bildung des Gate-Oxides hat sich in vielen Verfahren bewährt. Nachteilig ist jedoch die nicht zu vermeidende laterale Oxydation des Siliciums unter die maskierende Siliciumnitrid-Schicht, wodurch der aktive Bereich eingeengt und die Packungsdichte begrenzt wird. Die zur Streßentlastung erforderliche Oxidzwischenschicht begünstigt darüber hinaus noch die laterale Oxydation und muß deshalb so dünn wie möglich gewählt werden.
Durch entsprechende Optimierung der Schichtdicke des Oxids und der Nitridschicht, sowie der Feldoxydationsparameter und Ätzbedingungen läßt sich eine verringerte laterale Oxydation (bird′s beak = Vogelschnabel) erreichen. Dies erlaubt den Einsatz der herkömmlichen LOCOS-Technik in der CMOS-Technologie mit Strukturen herunter bis 0,8 µm. Eine weitere Reduzierung erfordert neuartige Isolationsmethoden, da nicht nur die Länge des Vogelschnabels selbst, sondern auch seine Änderung und die resultierenden Streuungen in den Bauelement-Parametern nicht toleriert werden können. Unter den vielen vorgeschlagenen Isolationsmöglichkeiten scheint die sogenannte Polybuffered-LOCOS-Technik (nachstehend PBLOCOS-Technik genannt) die vielversprechendste zu sein, da sie aus der bewährten LOCOS-Technik einfach nur durch Zufügung einer weiteren Schicht hervorgeht und dabei deren einschränkende Nachteile überwindet.
Um die seitliche Ausdehnung zu unterdrücken, wird das Pufferoxid beim PBLOCOS-Verfahren auf die kleinstmögliche Dicke verringert, die Funktion der Streßverminderung wird durch eine dünne Polysiliciumschicht übernommen, die auf dem Pufferoxid abgeschieden ist. Siliciumnitrid komplettiert den Stapel oder Schichtenfolge und dient sowohl als Oxydationsmaske als auch elastische Schicht, die Kompressionskräfte verursacht. Die Strukturierung der Feldoxidmaske erfordert einen anisotropen Ätzschritt des Siliciumnitrids. Üblicherweise wählt man die Ätzparameter so, daß der Vorgang in der Polysiliciumschicht stoppt. Innerhalb der nachfolgenden Feldoxydation wird das freigelegte Polysilicium zusammen mit dem darunterliegenden Silicium oxydiert.
Schwierigkeiten ergeben sich dabei oftmals bei der Entfernung des Nitrid/Polysilicium/Oxid/Stapels nach der Feldoxydation, siehe T.Lin, N. Tsai, and C. Yoo, Journal of Electrochem. Society 138, 2145 (1991) und G.A. Dixit, R.L. Hodges, J.W. Staman, F.R.Bryant, R.Sundaresan, C.C.Wei, and F.T.Liou, Appl.Phys.Lett., 60, 2228 (1992). Es wurde beobachtet, daß nach dem Naßätzen der Nitridschicht mit heißer Phosphorsäure die darunterliegende Polysilicium­ schicht in Nachbarschaft zum Feldoxid Löcher aufweist. Dadurch wird das Substrat im Bereich der aktiven Transistorfläche geschädigt, denn die Löcher in der Puffer- Polysiliziumschicht nach der Naßätzung vom Nitrid werden bei der Polysiliciumätzung in das Siliciumsubstrat übertragen. Untersuchungen mit dem Rasterelektronen­ mikroskop haben gezeigt, daß die nach der Nitridentfernung beobachteten Defekte von Löchern im Polysiliciumfilm herrühren und bereits während der Feldoxydation gebildet wurden, siehe H.S.Yang, C.S.Han, W.G.Lee, K.M.Lee, H.S. Park, and K.H.Oh, Abstract 274, p.442, The Electrochemical Society Extended Abstracts, Vol. 92-1, St. Louis, May 17-22, 1992. Durch diese Löcher dringt dann beim Ätzen die Ätzlösung bis auf das Oxid und nach dessen Durchätzen bis in das Substrat.
Die in dem Polysilicium-Pufferfilm während der lokalen Oxidation gebildeten Löcher können also zu ernsthafter Beschädigung des Siliciumsubstrates in den aktiven Transistorbereichen während der Entfernung der Nitrid/Polysiliciumschichten führen. Das herkömmliche Verfahren zur Entfernung des Nitrids ist Ätzen in heißer Phosphorsäure. Dieses Ätzverfahren weist bekanntermaßen eine hohe Selektivität zum Polysilicium auf. Da die Löcher unterhalb der Nitridschicht liegen und oftmals bis zum Pufferoxid hinunterreichen, ist die hohe Selektivität in diesem Falle jedoch unerwünscht. Beim Entfernen des Nitrids mittels heißer Phosphorsäure bleibt die perforierte Polysiliciumschicht weitgehend erhalten und wirkt somit quasi als Ätzschablone für das darunterliegende Substrat. Naßchemisches Ätzen mittels heißer Phosphorsäure ist deshalb in diesem speziellen Fall ungeeignet.
Aus J. Electrochem. Soc., Nov. 1982, Seiten 2559 ff ist ein selektives isotropes Trockenätzverfahren einer Schichtfolge aus Siliciumdioxid und Siliciumnitrid bekannt, bei dem das Plasma aus einer Mischung von CF₄ und Sauerstoff unter Zusatz von Brom aus z. B. CF₃ Br besteht.
In der Patentschrift EP 0482 519 wird ein Verfahren zum Ätzen von Oxid oder Nitrid beschrieben, bei dem zur Plasmaherstellung eine Mischung von CHF₃ und CO verwendet wird, wobei der CO-Anteil aus zugesetztem Methanol stammt.
In "Solid State Technology", April 1988, Seiten 127 bis 129 wird die selektive Ätzung von Siliziumnitrid gegenüber Siliciumdioxid in einem Mikrowellen-Entladungsgerät beschrieben. Die Quelle für das Plasma ist dabei ein Gemisch aus NF₃/Cl₂.
Aus dem US Patent 4 717 447 ist ein Verfahren bekannt, bei dem eine Doppelschicht aus Siliziumdioxid und Siliciumnitrid in einem Gasplasma geätzt wird, das einerseits sauerstofffrei ist und andererseits aus einem Gemisch aus Fluor oder fluorhaltiger Verbindung mit einem weiteren Halogen besteht. Auch hier wird wieder eine hohe Selektivität hinsichtlich der Ätzung der beiden unterschiedlichen Schichten erreicht.
Schließlich gibt noch ein Artikel in "Rev. Sci. Instrum.", 63(4), April 1992, Seiten 2394 bis 2396 den Hinweis darauf, beim Ätzen von Siliziumdioxidschichten bei der Herstellung von integrierten Schaltungen zur Erzeugung des erforderlichen Plasmas einen Mikrowellenofen zu benutzen.
Der Erfindung liegt die Aufgabe zugrunde, ein selektives Ätzverfahren für SiO₂ und Si₃ N₄ anzugeben, bei dem sich das obenbeschriebene Vorhandensein von Löchern nicht nachteilig erweist.
Die Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Anspruchs 1 durch die im kennzeichnenden Teil angegebenen Merkmale gelöst. Eine Weiterbildung ist im Unteranspruch gekennzeichnet.
Die Vorteile der Erfindung liegen in der Lösung der Aufgabe. Der Erfindung liegt somit die Aufgabe zugrunde, ein Ätzverfahren anzugeben, bei dem sich das Vorhandensein der Löcher nicht nachteilig bemerkbar macht.
Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Anspruchs 1 durch die im kennzeichnenden Teil angegebenen Merkmale gelöst. Zweckmäßige Ausgestaltungen sind in den Unteransprüchen gekennzeichnet.
Die Vorteile der Erfindung liegen in der Lösung der Aufgabe selbst sowie in der damit verbundenen Verbesserung der Ausbeute an integrierten Schaltungen.
Das erfindungsgemäße Ätzverfahren, das sich einer Mischung aus einem Halogenkohlenwasserstoff, Sauerstoff, gasförmigen Halogen, aliphatischen Alkohol und einem Inertgas als Träger und Verdünnungsmittel bedient, ist bezüglich des Pufferoxids hochselektiv, zeigt dagegen keine Selektivität beim Ätzen von Polysilicium: Nitrid und Polysilicium werden gleich schnell geätzt und somit stören die Löcher in der Polysiliciumschicht nicht mehr.
Die Erfindung wird nachstehend anhand eines speziellen Ausführungsbeispiels näher erläutert.
Ausgehend von einem Siliciumsubstrat wird darauf im Rahmen der Herstellung einer integrierten Schaltung nach der PBLOCOS-Technik zunächst das Pufferoxid aufgebracht und dieses mit einer Polysiliciumschicht abgedeckt. Nach Abscheidung von Siliziumnitrid wird dieses strukturiert, um den aktiven Bereich zur Herstellung einer Transistorfunktion festzulegen. Durch Oxydation in einer Sauerstoffatmosphäre wird das Feldoxid erzeugt, gleichzeitig entstehen dabei die bekannten bird′s beaks (Vogelschnäbel), die sich unter die Schichtfolge Siliciumnitrid/Polysilicium schieben. Im letzten Schritt wird nunmehr in einem dreistufigen Verfahren in einer vorzugsweise aus CF₄/O₂/Cl₂/CH₃OH und N₂ bestehenden Gesamtgasatmosphäre in einem Plasma-Ätzer die Schichtenfolge Siliciumnitrid/Polysilicium abgeätzt und der sogenannte aktive Bereich für die weitere Einbringung der aktiven Zonen hergestellt. Das Verhältnis der Gase beträgt dabei in Stufe 1 6 : 6 : 0 : 1 : 0, in
Stufe 2 5 : 5 : 1 : 1 : 0 und in
Stufe 3 3 : 4 : 1,5 : 1 : 0.

Claims (2)

1. Verfahren zum selektiven Ätzen von auf einem Halbleitersubstrat angeordneten Isolier- und Pufferschichten, bei dem der Ätzvorgang mittels eines Gasplasmas durchgeführt wird, dadurch gekennzeichnet, daß das Gemisch aus CF₄/O₂/Cl₂/CH₃OH und N₂ zusammengesetzt ist und der Ätzvorgang in drei Stufen durchgeführt wird, wobei das Verhältnis der genannten Gase in den einzelnen Stufen wie folgt lautet: Stufe 1: 6 : 6 : 0 : 1 : 0
Stufe 2: 5 : 5 : 1 : 1 : 0
Stufe 3: 3 : 4 : 1,5 : 1 : 0.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ätzvorgang in einem Reaktor mit Mikrowellen-Entladung durchgeführt wird.
DE19934315435 1993-05-08 1993-05-08 Verfahren zum selektiven Ätzen von auf einem Halbleitersubstrat angeordneten Isolier- und Pufferschichten Expired - Fee Related DE4315435C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19934315435 DE4315435C2 (de) 1993-05-08 1993-05-08 Verfahren zum selektiven Ätzen von auf einem Halbleitersubstrat angeordneten Isolier- und Pufferschichten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19934315435 DE4315435C2 (de) 1993-05-08 1993-05-08 Verfahren zum selektiven Ätzen von auf einem Halbleitersubstrat angeordneten Isolier- und Pufferschichten

Publications (2)

Publication Number Publication Date
DE4315435A1 DE4315435A1 (de) 1994-11-10
DE4315435C2 true DE4315435C2 (de) 1995-03-09

Family

ID=6487630

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19934315435 Expired - Fee Related DE4315435C2 (de) 1993-05-08 1993-05-08 Verfahren zum selektiven Ätzen von auf einem Halbleitersubstrat angeordneten Isolier- und Pufferschichten

Country Status (1)

Country Link
DE (1) DE4315435C2 (de)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8204437A (nl) * 1982-11-16 1984-06-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met behulp van plasma-etsen.
KR910010516A (ko) * 1989-11-15 1991-06-29 아오이 죠이치 반도체 메모리장치

Also Published As

Publication number Publication date
DE4315435A1 (de) 1994-11-10

Similar Documents

Publication Publication Date Title
DE10244569B4 (de) Gate-Bearbeitungsverfahren mit reduzierter Gateoxid Ecken- und Kantenverdünnung
DE4142469B4 (de) Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen
DE4219529C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen in CMOS-Technik mit "local interconnects"
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE3334624C2 (de)
EP0111086A2 (de) Verfahren zum Herstellen von Strukturen mit Abmessungen im Submikrometerbereich und die Anwendung dieses Verfahrens zur Herstellung einer tiefen dielektrischen Isolation mit Submikrometerbreite in einem Siliciumkörper
DE4001372A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3537047C2 (de) Verfahren zur lokalen Oxidation von Silizium
DE2615754C2 (de)
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE2213037A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung von Trockenätzte chniken
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE4123711A1 (de) Verfahren zum trockenaetzen von halbleiter-substratscheiben
EP0126969B1 (de) Verfahren zum Herstellen von Strukturen von aus Metallsiliziden bzw. Silizid-Polysilizium bestehenden Schichten für integrierte Halbleiterschaltungen durch reaktives Ionenätzen
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE19839079A1 (de) Verfahren zum Formen einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE69534412T2 (de) III-V-Halbleiterstruktur und Verfahren zu deren Herstellung
EP1145286A2 (de) Verfahren zum strukturieren einer metallhaltigen schicht
DE102004060443A1 (de) Halbleiterbauelement mit der Fähigkeit einer Threshold-Spannungsanpassung durch Anlegen einer externen Spannung
DE4315435C2 (de) Verfahren zum selektiven Ätzen von auf einem Halbleitersubstrat angeordneten Isolier- und Pufferschichten
EP0257328A1 (de) Verfahren zur Stabilisierung von pn-Übergängen
DE60016423T2 (de) Ätzmethode und plasmabehandlungsmethode
DE19645440A1 (de) Verfahren zur Isolierung der Elemente einer Halbleiter-Vorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MICRONAS INTERMETALL GMBH, 79108 FREIBURG, DE

8327 Change in the person/name/address of the patent owner

Owner name: MICRONAS GMBH, 79108 FREIBURG, DE

8339 Ceased/non-payment of the annual fee