JP3942601B2 - キャパシタ絶縁膜の形成方法及び半導体記憶装置の形成方法 - Google Patents

キャパシタ絶縁膜の形成方法及び半導体記憶装置の形成方法 Download PDF

Info

Publication number
JP3942601B2
JP3942601B2 JP2004086496A JP2004086496A JP3942601B2 JP 3942601 B2 JP3942601 B2 JP 3942601B2 JP 2004086496 A JP2004086496 A JP 2004086496A JP 2004086496 A JP2004086496 A JP 2004086496A JP 3942601 B2 JP3942601 B2 JP 3942601B2
Authority
JP
Japan
Prior art keywords
film
forming
insulating film
silicon oxide
capacitor insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004086496A
Other languages
English (en)
Other versions
JP2004193633A (ja
Inventor
尚克 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004086496A priority Critical patent/JP3942601B2/ja
Publication of JP2004193633A publication Critical patent/JP2004193633A/ja
Application granted granted Critical
Publication of JP3942601B2 publication Critical patent/JP3942601B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Description

この発明は、キャパシタ絶縁膜の形成方法、及びこれを用いた半導体記憶装置の形成方法に関するものである。
例えばDRAM(ダイナミックランダムアクセスメモリ)の高集積化を所望の電気的特性を満足しつつ行なうためには、キャパシタの平面積を拡張することなく所望の容量を示すキャパシタを形成出来ることが重要になる。この要求を満足し得る従来技術として例えば非特許文献1に開示のキャパシタ形成方法があった。この方法では、(1):キャパシタの一方の電極となる電化蓄積電極(ストレージノード)としてのストレージノードポリシリコン層上に、スピンオングラス(SOG)とレジストとの混合物を塗布する。(2):次に、この試料を160℃の温度でベークする。(3):次に、この試料をフッ酸緩衝液中に入れSOGを選択的にエッチングする。(4):このエッチングではレジストは残存しSOGであった部分は穴部となるので、次に、レジスト部分を耐エッチングマスクとして用いストレージノードポリシリコン層を異方性エッチングによりエッチングして該層に凹部を多数形成する。この結果、ストレージノードポリシリコン層に凹凸が形成される。(5):次に、凹凸が形成されたこのポリシリコン層表面を例えば酸化して表面にキャパシタ絶縁膜を形成する。このように形成されたキャパシタ絶縁膜は同じ平面積であっても凹凸がある分実効面積が増加するので、キャパシタの容量は凹凸がない場合に比べ2倍程度に向上するという。
Extended Abstracts of the 21st Conference on Solid State Devices and Materials,Tokyo,1988,pp.137-140 応用物理学会誌、第61巻第11号(1992),pp.1147−1151
しかしながら、上述した従来の方法では、ストレージノードポリシリコン層上にスピンオングラス(SOG)とレジストとの混合物を塗布し、次にこの試料をベークし、次にこの試料をフッ酸緩衝液中に入れてSOGを選択的にエッチングし、このエッチングで除去されず残存するレジストを耐エッチングマスクとして用いるというように、耐エッチングマスクを得るまでの工程が複雑であるという問題点がある。したがって、これに変わる新たな技術が望まれる。この新たな技術を実現するためのひとつのヒントとして、この出願に係る発明者は例えば非特許文献2に開示の技術に着目した。この技術とは、多結晶シリコン層の形成条件を工夫することにより、ある部分は粒状(半球状グレイン)でそれら粒状部分の間は薄膜状という状態の凹凸表面を有する多結晶シリコン膜(以下、「粗面多結晶シリコン膜」という。)を形成する技術である。そしてこの粗面多結晶シリコン膜を被エッチング物である下地上に形成した後に下地をエッチングした場合、粗面多結晶シリコン膜の粒状の部分が耐エッチングマスクとして機能するのではないかと考え、結果として、粗面多結晶シリコン膜の凹凸が下地に転写されるのではないかと考えた。そこで、この出願に係る発明者は酸化シリコン膜上に粗面多結晶シリコン膜を形成し、次に、ドライエッチング装置(具体的には平行平板型のリアクティブイオンエッチング装置)により、この酸化シリコン膜のエッチングを試みてみた。しかし、この場合、粗面多結晶シリコン膜の凹凸を酸化シリコン膜に転写することは期待した程できなかった。粗面多結晶シリコン膜における粒状の部分間の薄膜部分も耐エッチングマスクとして働くためと思われる。そこで今度は、下地である酸化シリコン膜のエッチング時の多結晶シリコンに対する選択比を下げる条件で(つまり粗面多結晶シリコン膜がエッチングされ易くなる条件で)下地をエッチングすることも試みてみた。しかし、このような条件では今度は粗面多結晶シリコンの粒状部分までも極めて高速度にエッチングされてしまうという問題点が生じることが分かった。したがって、粗面多結晶シリコン膜をエッチングマスクとするにはさらなる工夫が必要であった。また、粗面多結晶シリコン膜をエッチングマスクとする方法以外にも、キャパシタ絶縁膜に凹凸を簡易に形成し得る方法があれば望ましい。
そこで、この発明によれば、キャパシタ絶縁膜を得る方法として、(i)シリコン酸化膜上に、SiH ガスを吸着させた後、WF とSiH の混合ガスを供給することにより、タングステンの核をそれがこのシリコン酸化膜上に点在するよう成長させる工程と、(ii)このタングステンの核を耐エッチングマスクとして用い、このシリコン酸化膜をエッチングしてこのシリコン酸化膜に凹凸を形成する工程と、(iii)凹凸の形成されたシリコン酸化膜上に別途にキャパシタ絶縁膜形成用の膜兼ストレージ電極形成用膜である導電性の膜を形成して、シリコン酸化膜の凹凸をこのキャパシタ絶縁膜形成用の膜に転写して、さらにキャパシタ絶縁膜形成用の膜表面にキャパシタ絶縁膜を形成する工程とを含む方法を主張する。
この発明のキャパシタ絶縁膜の形成方法によれば、タングステンの核をエッチングマスクとして用いるので、点在するタングステンの核の分布具合に応じた凹凸がエッチング後の下地に形成される。
以下、図面を参照してこの発明のキャパシタ絶縁膜の形成方法、これを用いた半導体記憶装置の形成方法及びこれらの実施に好適な半導体装置の各実施例について併せて説明する。なお、説明に用いる各図はこの発明を理解出来る程度に各構成成分の寸法、形状および配置関係を概略的に示してあるにすぎない。また、説明に用いる各図において同様な構成成分については同一の番号を付して示してある。また、以下の説明で述べる各条件例えば数値的条件等はこの発明の範囲内の一例でありこの発明がこれら条件にのみ限定されるものでないことは理解されたい。また、以下の実施例では、1つのスイッチング素子(ここでは電界効果トランジスタ)と1つのキャパシタとで各メモリセルが構成されている半導体記憶装置の製造にこの発明のキャパシタ絶縁膜形成方法を適用した例を説明する。
1.第1実施例
図1〜図3は第1実施例の説明に供する工程図である。半導体記憶装置の製造工程における主な工程での試料の様子を1つのメモリセル部分での断面図により示した工程図である。
先ず、図1(A)に示したように、P型シリコン基板11の(100)面上にLOCOS法によりフィールド酸化膜13を選択的に成長させた後、この基板11上にゲート酸化膜15を例えば100Åの厚さに形成する。次にこの基板上全面にゲート電極形成のための多結晶シリコン膜(図示せず)を1500Å程度の厚さで形成する。次に、この多結晶シリコン膜に導電性を持たせるためにこの膜にPOCl3 を拡散源としてリンをドープする。次に、この多結晶シリコン膜をゲート電極形状に加工するためのフォトリソグラフィ工程及びエッチング工程をこの膜に施してゲート電極17を得る。次に、このゲート電極17をマスクとして基板11に砒素75As を例えば加速エネルギー40keV、ドーズ量5×1015ion/cm2 でイオン注入することによりソース・ドレイン領域19を形成する。次に、この試料上に層間絶縁膜21としてここでは、CVD法によりシリコン酸化膜21aを3000Å、シリコン窒化膜21bを200Å、シリコン酸化膜21cを4000Å程度順次に形成する。この実施例の場合、この発明でいう下地とは主にシリコン酸化膜21cである。次に、層間絶縁膜21に所定のフォトリソグラフィ工程及びエッチング工程を実施してコンタクトホール23を形成する。その後、この試料上全面に、LPCVD(低圧CVD)法により、この発明でいう粗面多結晶シリコン膜25を形成する(図1(A))。
ここで、粗面多結晶シリコン膜25を形成する具体的な方法の一例とその成長の様子について図4(A)〜(C)を参照してもう少し詳しく説明する。ここで、図4(A)〜(C)は、粗面多結晶シリコン膜25が形成される様子を模式的に示した断面図である。
先ず、図4(A)に示したように、層間絶縁膜21までの形成が済んだ試料をLPCVD装置の成長室に入れた後この成長室にSiH4 ガスを0.2Torrの圧力条件で150sccmのガス流量で30分間流しシリコン膜(図示せず)を形成する。この際の形成温度は上記シリコン膜25がアモルファス状態から多結晶シリコンに変わる遷移温度、例えば575℃で成長させる。この結果、図4(A)に示すように、界面付近(酸化シリコン膜21c表面付近)は多結晶シリコン25aが成長するがその上には大部分アモルファスシリコン25bが形成される。この試料を真空搬送装置により別の真空チャンバに搬送しそこで真空雰囲気で上記結晶成長時の温度よりやや高い温度例えば600℃にてアニールをする。その結果、図4(B)、(C)に示すように、上層のアモルファスシリコン層25bはシリコン原子が拡散するのに必要なエネルギーが最も低い部分すなわち層25bの表面から次第に結晶化が進んでくる。図4(B)、(C)に結晶化により生じた多結晶シリコン膜の粒状の部分を25cとして模式的に示した。同時に界面付近に予め存在していた多結晶シリコン25aも次第に結晶化が進み、ついには図4(C)に示したように、両者がぶつかったところで結晶化は停止し、最終的には表面に凹凸を有する粗面多結晶シリコン膜25が形成される。このときの粗面多結晶シリコン膜25を平面的に見た場合の模式図は図5(A)のようであると考えられる。また、その断面を見た場合の模式図は図6(A)のようであると考えられる。すなわち、粗面多結晶シリコン膜25において粒状の部分25c(図5(A)では平面図であるがハッチングを示してあるもの)各々が互いに独立して存在しそれらの間は薄い多結晶シリコン膜となっていると考えられる。
次に、この粗面多結晶シリコン膜25に対しエネルギー粒子の照射を行う。この実施例では、粗面多結晶シリコン膜25に対し、質量数75の砒素イオン(75As )を30keVの加速エネルギーでドーズ量5×1015ion/cm2 の条件でイオンインプランテーションを行なう。その結果、粗面多結晶シリコン膜25ではイオンインプランテーションされた領域の一部がアモルファス化すると考えられる。特に、イオンインプランテーション前に表面が平坦であった部分は完全にアモルファス化することになると考えられ、また、粒状の部分25cでは表層部分がアモルファス化すると考えられ内部は多結晶シリコンの状態を維持すると考えられる。この様子を図6(B)に模式的に示した。この図6(B)においてアモルファス化した部分を25dで示している。このアモルファス化した部分25dは後に行われるシリコン酸化膜21cのエッチングの際に極めて高速でエッチングされるため、マスク効果を有さないようになり、結果としてアモルファス化しないで残った部分25c(図6(B)参照)がマスクとなる。このため、図1(B)および図6(C)に示したように、シリコン酸化膜21cの一部に凹部27が形成されるので結局、この酸化膜21cには凹凸が形成されることになる。なお、ここでイオンインプランテーションを行なうことのもう一つの利点は、となり合った粒状の部分25c同士が結合するようになることである。この様子を図5(B)に模式的な平面図として示している。図5(B)において粒状の部分25c同士が結合した領域にハッチングを付してある。このようにひとつひとつの粒形状多結晶シリコンが変形して互いに結合することによりパターン転写の際のマスク効果が著しく向上するという効果が確認された。ひとつひとつの粒形状の多結晶シリコン膜が互いに結合した形状を呈するようになるためには、粗面多結晶シリコン膜25の形成条件すなわち多結晶シリコン膜における粒状の部分25cの密度及びイオンインプランテーション条件が大きく影響することが分かっている。上記成長条件を前提とした場合、イオンインプランテーション時の砒素イオンのドーズ量を1.0×1015ion/cm2 以上としないと上述のような粒状の部分25c同士の結合は生じないことが分かっている。またさらに、上記イオンインプランテーションを行なった後その試料をアニーリングすると、シリコン酸化膜21cのドライエッチング時の粗面多結晶シリコン膜25のエッチングマスクとしての選択比が極めて向上することも分かっている。このときのアニーリングの条件としては、例えば窒素ガス雰囲気中で850℃の温度で30分間アニーリングする条件が挙げられる。
下地としてのシリコン酸化膜21cに凹部27を形成することでこのシリコン酸化膜21cに凹凸を形成した後は、図2(A)に示したように、この試料上全面に、LPCVD法により、シラン(SiH4 )を原料ガスとしてキャパシタ絶縁膜形成用の膜(ただし、この膜はストレージ電極形成用膜ともなる。)としてこの場合多結晶シリコン膜29を形成する。
次に、この多結晶シリコン膜29に導電性を持たせるためにこの膜29に例えばPOCl3 を拡散源としてリンをドープする(図示せず)。
次に、この多結晶シリコン膜29をキャパシタ形状に即した形状になるようにリソグラフィ技術及びエッチング技術により加工する。次に、等方性エッチングにより下地であるシリコン酸化膜21cをエッチングする(図2(B))。このエッチングにおいてシリコン窒化膜21bがエッチングストップ層として機能するので、シリコン酸化膜21cのみを所望通り除去できる。なお、図2(B)では粗面多結晶シリコン膜の残存部分は多結晶シリコン膜29と一体化したように示している。
次に、ストレージ電極及びキャパシタ絶縁膜形成用の膜である多結晶シリコン膜29(ただし、キャパシタ形状に加工が済んだもの)に対しここでは窒化処理を行って該多結晶シリコン膜29表面にキャパシタ絶縁膜としてのシリコン窒化膜31を例えば100Å以下の所定の厚さに形成する(図3(A))。なお、この窒化処理でも窒化されないで多結晶シリコン膜として残っている部分がストレージ電極33となる(同じく図3(A))。
次に、この試料上全面にセルプレート電極形成用の膜としてここでは多結晶シリコン膜を例えば2000Åの厚さに形成し、これに導電性を持たせるために例えばPOCl3 を拡散源としてリンをドープする。そして、この多結晶シリコン膜をセルプレート電極形状に加工してセルプレート電極35を得る(同じく図3(A))。
次に、図3(B)に示すように、例えばBPSG膜37をCVD法により例えば8000Åの膜厚に形成し、ついでこのBPSG膜37を例えば900℃の温度の窒素雰囲気中でフロー処理をする。次に、このBPSG膜37の所定部に公知の技術でコンタクトホール39を形成する。次に、この試料上に配線形成材料の薄膜として例えばアルミニウム膜を例えばスパッタ法により例えば7000Åの膜厚に形成後、公知のフォトリソグラフィ技術及びエッチング技術によりこのアルミニウム膜をパターニングして配線41を得る。
上述のとおり、この発明の方法によれば、半導体記憶装置のメモリセルにおけるキャパシタのキャパシタ絶縁膜と電極とが凹凸を持った状態で接触された構造を、簡易に形成出来る。このため、限られた平面積の基板領域に電極面積の広いキャパシタすなわち容量の大きなキャパシタを簡易に形成出来る。したがって、高集積化された半導体記憶装置であって所望の電気特性を示す(例えばソフトエラーが生じにくく、所望のホールドタイムを示す)半導体記憶装置を簡易に製造できる。
なお、この第1実施例ではイオンインプランテーションによる改質の場合の使用イオン種がAsである例を示しているが、用いるイオン種はこれに限られず他の好適なものでも良い。
2.第2実施例
上述の第1実施例では、粗面多結晶シリコン膜25が形成された試料(図1(A)参照)の当該多結晶シリコン膜25に対しエネルギー粒子を照射した後は、この試料を一度装置より大気に出してドライエッチング装置に移してエッチング処理を行っていた。粗面多結晶シリコン膜25に対するエネルギー粒子の照射と、その後の下地酸化シリコン膜に凹部を形成するためのエッチングとを連続して行うことが出来れば、スループットを著しく向上出来るので好ましい。この第2実施例はその例である。
このため、この第2実施例では、ドライエッチング装置の反応室内に不活性ガスとして例えばアルゴンガスを導入し、このアルゴンガスを放電させてArイオンを発生させ、このArイオンをこの発明でいうエネルギー粒子として粗面多結晶シリコン膜25に照射するようにする。そして、Arイオンの照射が終了した後は反応室にエッチングガスを導入して下地であるシリコン酸化膜21cのエッチングを行うようにする。この一連の処理の具体例について以下図7を参照して説明する。ここで、図7はECR(電子サイクロトロン共鳴)を利用したドライエッチング装置の一構成例を概略的に示した図である。なお、このドライエッチング装置は従来公知の構成のものである。
マグネトロン(図示せず)から発せられた例えば2.45GHzのマイクロ波は導波管53を伝わった後石英窓55を通って反応室57へ導入される。このように反応室57に導入されたマイクロ波は反応室57の周りに設置されているソレノイドコイル59a,59bに流れる電流によって形成された磁界と相互作用をし、反応室57に導入されているアルゴンガスの励起を促進する。特に反応室57内の磁束密度が875ガウスのポイント(位置)においては電子サイクロトロン共鳴が引き起こされるのでこのポイントを中心に前記アルゴンガスは電子衝突によって準安定状態のアルゴン(Ar)への励起やArイオンへの電離が著しく促進される。一方、反応室57内の、ウエハ59(図1(A)の状態の試料)が置かれている電極61には、高周波電源63より400KHzの高周波電力が印加されているためウエハ59表面にはイオンシースが形成される。このシース電界の大きさは、前記高周波電源63の印加電圧によって制御することができる。このシース電界により反応室57内で発生した前記Arイオンは加速されウエハ59表面に入射することになる。ここで述べたタイプのエッチングシステムは、反応室57内でのAr イオンへの電離化(すなわちイオン電流密度)と、入射イオンエネルギーを独立に制御できるというメリットがある。このドライエッチング装置を用いウエハにArイオンを照射する際に、例えば、Arガスを70(sccm)の流量で反応室内へ導入し、かつ、反応室を4mTorrの圧力下とし、かつ、装置の上下に設けられているソレノイドコイル59a,59bを流れる電流値をそれぞれ19Aと7Aに設定し、かつ、約0.8Wのマイクロ波を導入する。しかも、ウエハ59に印加する周波数400KHzの高周波電力のパワーを400Wに設定する。すくなくともこの条件でArイオンを照射した粗面多結晶シリコン膜25では、第1実施例の場合と同様な改質現象すなわち、一部のアモルファス化および、となり合った粒状の多結晶シリコン膜同士が結合する状態が生じることが確認出来た。
次に、Arイオンの照射が済んだ粗面多結晶シリコン膜25を耐エッチングマスクとして用いてシリコン酸化膜21cをエッチングすることを行う。このため、この実施例の場合は、反応室57にエッチングガスとしてCH2 2 とCHF3 との混合ガスを前者が14(sccm)後者が50(sccm)という流量比で供給する。そして反応室57内の圧力を4mTorrとしかつ上記高周波電力のパワーを200Wとした条件でエッチングを行う。このエッチングの結果、下地としてのシリコン酸化膜21cには凹部が生じ粗面多結晶シリコン膜25の凹凸が良好に転写される。
なお、上述ではECRエッチング装置を用いる例であったが、平行平板型のリアクティブイオンエッチング(RIE)装置(図示せず)の反応室内に図1(A)の状態のウエハを入れ、さらにこの反応室にアルゴンガスを入れてArイオンを発生させてこのArイオンをウエハに照射した場合も粗面多結晶シリコン膜の改質はECRエッチング装置を用いた場合と同様に生じることを確認している。また、この改質処理の後に平行平板型のRIE装置の反応室にエッチングガスを引き続き導入して下地であるシリコン酸化膜21cのエッチングを行ったところ、粗面多結晶シリコン膜25の凹凸がシリコン酸化膜21cに良好に転写されることも確認している。
この第2実施例の結果からも理解出来るように、ドライエッチング装置を用いる場合も、粗面多結晶シリコン膜25にイオンインプランテーションを行った場合と同様な効果がえられることが分かる。また特にこの第2実施例の場合は、粗面多結晶シリコン膜25の改質と、この改質された粗面多結晶シリコン膜25を耐エッチングマスクとして用いてのシリコン酸化膜21cのエッチングとを、同一の装置を用い連続的に行えるという利点が得られる。このように連続的な処理が行なえるとスループットの向上が図れる。さらに、試料上に不要な自然酸化膜が形成されることを防止出来る効果、さらにコンタミネーションの影響をより軽減できるという効果も得られる。なお、第1実施例で75As イオンをエネルギー粒子として用いた場合及び、第2実施例でArイオンをエネルギー粒子として用いた場合いずれも、粗面多結晶シリコン膜25の改質が行われていることから、この改質は物理的な衝撃によって誘発された現象であると推定される。
なお、この第2実施例では使用ガスがアルゴンガスである例を示しているが用いるガスはこれに限られず例えば他の不活性ガスやその他の好適なガスでも良い。例えば、Kr、Xe、N2 、Heなどはこのガスとして用いることが出来る。ただし、質量数の大きなもののガスほど、より大きな効果が得られると考える。
3.第3実施例
キャパシタを有する半導体装置の製造に当たって本発明のキャパシタ絶縁膜形成方法を適用する場合、実際には、粗面多結晶シリコン膜の特定の領域すなわちキャパシタを形成する領域のみを改質しそして下地への凹凸転写を行うことになる。このような特定領域へキャパシタを形成する場合でこれを第1実施例の方法または第2実施例の方法で行おうとした場合は、上記特定領域は露出しそれ以外の領域は覆うようなマスク例えばレジストパターンを形成するのが一般的である。しかし、粗面多結晶膜は非常に急峻な凹凸を有すると考えられるので、このような粗面多結晶シリコン膜表面にレジストパターンを形成すること自体困難な場合が考えられる。たとえば、フォトレジストが良好に塗布できないとか、フォトレジストが粗面多結晶シリコン膜の凹凸内に入り込むので現像工程で本来は除去されるべきレジストが除去しきれずに残存してしまう場合等である。したがって、マスクを用いることなく特定領域のみを改質しそして下地への凹凸転写が行えれば好適である。この第3実施例はその例である。この第3実施例を、図8を参照して説明する。この図8は、半導体製造装置の説明に供する図である。ここで、図8において、71は試料(処理対象の試料)を固定するための手段73を具える処理室である。さらに、75は処理室71と接続されているイオン照射部、77は処理室71と接続されているエッチング部である。イオン照射部75は、ある特定のイオンを引き出して加速するための手段79、加速されたイオンを収束させるための手段81及び、収束されたイオンを前記試料上の特定領域に照射するための手段83(イオン収束手段83)を具える。この場合、イオンを引き出し加速するための手段79はニードル79a、引き出し電極79bおよびEXB質量分離器79cで構成してある。また、イオン収束手段81はアパーチャー81a、第1のレンズ81bおよび第2のレンズ81cで構成してある。また、イオンを特定領域へ照射する手段83は、第1偏向器83a、第2偏向器83bおよびイオンビーム走査コントローラ83cで構成してある。このイオン照射部75は基本的にはフォーカスドイオンビーム装置で構成出来る。また、エッチング部は、処理室71にエッチングガスを供給するための手段77a、該処理室71内の真空度を制御するための排気系77b及び前記エッチングガスの前記試料に対する作用を促すための電気系77c,73を具える。このエッチング部77の具体的な構成は例えば公知のドライエッチング装置の構成で良い。
この第3実施例では、第1実施例において図1(A)を参照して説明した手順により粗面多結晶シリコン膜まで形成したウエハ59(図1(A)に示したもの)を、処理室71内の試料台も兼ねる電極73上に置く。このウエハ59に対しイオン照射部75から収束されたイオンをウエハ59上の任意の特定領域に照射する。ここでは、収束イオンビーム種としてAs を例にとって説明する。イオン照射部75のニードル79a先端で電界電離によって生成されたAs イオンを含んだイオンは、引き出し電極79bにより引き出されイオンビームとして加速される。このイオンビームは2つのアパーチャー81aを通った後第1のレンズ81bによって一度収束させられた後EXB質量分離器79c内に導入されここで特定の質量数を持ったAs だけが選別される。この選別されたAs イオンは第2のレンズ81cによって収束され収束イオンビームとなってウエハ59の特定領域に照射される。この特定領域への照射はイオンビーム走査コントローラ83c及びこのコントローラから出力される特定領域を支持する電気信号に従って駆動される第1および第2偏向器83a,83bによって制御される。このビーム走査の結果As イオンビームが照射された特定領域の粗面多結晶シリコン膜部分は第1の実施例などで説明したと同様に改質される。すなわち、となり合った粒形状の多結晶シリコン膜部分同士は結合しまた、一部の多結晶シリコン膜はアモルファスシリコン化すると考えられる。また、As イオンが照射されなかった粗面多結晶シリコン膜部分は、依然、粒状の多結晶シリコン部分とその間の薄い膜厚の多結晶シリコン部分とで構成されるので、その全体が耐エッチングマスクの効果を維持する。
As イオンの照射が済んだ後は、エッチング部77のガス供給手段77aにより処理室71内に例えばCF4 ガスとCHF3 ガスとアルゴンガスとの混合ガスであって、例えば、15(sccm)、25(sccm)及び400(sccm)の混合比の混合ガスを供給する。そして、処理室内の圧力を排気系77bによって例えば1.0Torrとし制御した状態でかつ380KHzの周波数を持ちかつパワーが300Wの高周波電力を電気系77c,73により処理室空間に印加することによりウエハ59のシリコン酸化膜21c(例えば図1(A)参照)のエッチングを行う。
このシリコン酸化膜21cのエッチングでは、As イオンを照射した部分下のシリコン酸化膜部分で所望のエッチングが生じるのでこの部分には粗面多結晶シリコン膜の凹凸が転写される。一方、粗面多結晶シリコン膜のAs イオンを照射しなかつた部分はこの部分全体が依然エッチングマスクとしての効果を有しているのでこの部分下のシリコン酸化膜部分は全くエッチングされないことになる。したがって、特定領域のシリコン酸化膜部分のみに所望の凹凸を形成できる。
なお、この第3実施例では収束イオンビーム種としてAs イオンビームを用いる例を説明したが、収束イオンビーム種は任意好適なものとできる。例えば、Arイオンビームもその一例である。
この第3実施例の方法では、粗面多結晶シリコン膜の改質と、このシリコン膜を耐エッチングマスクとして用いてのシリコン酸化膜のエッチングとを、同一の装置を用い連続的に行えるという第2実施例での利点に加え、特定の領域のみにこれら処理を施せるという利点が得られる。またこのように特定の領域のみの処理をするに当たってもレジストパターンなどの特殊なマスクを設けることなくこの処理を行えるという利点が得られる。
また、粗面多結晶シリコン膜表面にレジストパターンを形成することが可能な場合は、上述した、処理室71と接続されていて、ある特定のイオンを引き出して加速するための手段79、加速されたイオンを収束させるための手段81、及び、収束されたイオンを前記試料上の特定領域に照射するための手段83を具えるイオン照射部の代わりに、ある特定のイオンを引き出して加速するための手段及び加速されたイオンをシャワー状に前記試料に照射するための手段を有するイオン照射部を具える構成としても良い。
4.第4実施例
上述の第1〜第3の各実施例では粗面多結晶シリコン膜にエネルギー粒子を照射することによって所望のエッチングマスクを得る例を説明したが、粗面多結晶シリコン膜を用いることなく以下のような方法でもキャパシタ絶縁膜に所望の凹凸を形成することが可能であることがこの出願に係る発明者の研究により分かった。この第4実施例はその例である。この第4実施例の方法の主な特徴は、(i)下地上に、タングステンの核をそれが該下地上に点在するよう成長させる工程と、(ii)このタングステンの核を耐エッチングマスクとして用い、前記下地をエッチングして該下地に凹凸を形成する工程と、(iii)凹凸の形成された下地上に別途に、導電性の、ストレージ電極形成用膜でもある、キャパシタ絶縁膜形成用の膜を形成して下地の凹凸をこのキャパシタ絶縁膜形成用の膜に転写して、さらに該キャパシタ絶縁膜形成用の膜表面にキャパシタ絶縁膜を形成する工程とを具えることである。以下、図9(A)及び(B)を主に参照して具体的に説明する。
先ず、第1実施例において図1(A)を参照して説明した手順のうちの粗面多結晶シリコン膜を形成する前までの手順に従い、P型シリコン基板の(100)面上にフィールド酸化膜、ゲート酸化膜、ゲート電極、層間絶縁膜およびセルコンタクトまでを形成する。次に、この試料をLPCVD装置の成長室中に入れる。そして基板温度を300℃程度の高温度に保ち、かつ、成長室内の圧力を200mTorr程度の圧力とした下でSiH4 ガスを5(sccm)程度の比較的少流量で30秒間成長室に導入する。このプロセスにおいては層間絶縁膜21まで形成が済んだ試料上にSiH4 ガスが吸着する。したがって、この発明でいう主なる下地であるシリコン酸化膜21c上にSiH4 ガスが吸着する。下地に吸着したSiH4 ガスは後に説明するようにその後に続く粒形状タングステンの核成長の触発にとって不可欠な要素となる。次に、WF6 とSiH4 との混合ガスであってSiH4 の流量がWF6 に比べ少ない混合ガス、例えばSiH4 =1sccm及びWF6 =10sccmの流量比の混合ガスを例えば5mTorrの圧力下でLPCVD装置の成長室に供給し、下地上にタングステンの核91を成長させる(図9(A))。このプロセスでは、WF6 +SiH4 →SiF4 +H2 なる還元反応が起こり、下地上に粒形状のタングステンの核91が成長することになる。このようにSiH4 の流量をWF6 のそれより少なくすることでタングステンの核91が成長するのは、この成長がSiH4 が供給律速する領域で起こっていることに起因する。
次に、このタングステンの核91を耐エッチングマスクとして用い下地(主にシリコン酸化膜21c)を異方性エッチング技術によりエッチングする。このエッチングにおいて下地の、タングステンの核91で覆われていない部分は、エッチングされるので凹部27となるから、結局、下地に凹凸が形成できる(図9(B))。なお、このエッチングの条件は例えば第1実施例において説明した条件とすれば良い。その後、成長室(エッチング室にもなる)にSF6 ガスを導入することによりタングステンの核91を除去する。
その後は、図2及び図3を用いて説明した第1実施例の手順と同様な手順でキャパシタ絶縁膜形成用の膜(ストレージ電極形成用膜でもある。)である多結晶シリコン膜の形成等を行なって所望のキャパシタを得れば良い。
この第4実施例の方法によれば、粗面多結晶シリコン膜を形成し、かつ、これにエネルギー粒子を照射するという工程を施すことなく所望のエッチングマスクを下地上に形成出来る。
なお、この第4実施例において、予め成長室にSiHを流して試料上にSiHを吸着させておくことがタングステンの核91の成長に不可欠であると述べたが、これの代わりに、試料に予めイオンビーム照射等の物理的な衝撃を与えその後タングステンの成長をさせることによっても同様な効果が得られることがこの出願に係る発明者の詳細な研究で分かった。具体的には、試料(層間絶縁膜21、コンタクトホール23まで形成が済んだ試料)に対し上記第2実施例において説明したように図7を用いて説明した装置によりArイオンの物理的な衝撃を与えた後、例えばこの第4実施例で上記した条件すなわち、基板温度を300℃とし、かつ、5mTorrの圧力下でSiH/WF=1(sccm)/10(sccm)の流量比で流すという条件でタングステンを成長させることで下地上にタングステンの核が成長することが分かった。ここでの核成長のメカニズムは下記の(1)および(2)のようなものと考えられる。(1):上記Arイオンをシリコン酸化膜上に照射することによってシリコン酸化膜中のSi−Oボンドが崩され選択的にOがスパッタリング除去され、この結果シリコン酸化膜の表面付近は相対的にSi(Siのダングリングボンド)に富んだ層になる。(2):このSiダングリングボンドはその後のWFやSiHの吸着に対して極めて活性であるので粒状のタングステンの核の成長が容易に起こる。
ここで、不活性ガスのイオンビームを照射した領域のみタングステンの核成長を生じさせることが出来るというこの技術は、試料の特定の領域すなわちキャパシタ形成領域のみにエッチングマスクとしてのタングステンの膜を成長させることが可能なことを意味するので、第3実施例(収束イオンビームを特定領域に照射することとエッチングを連続して行なうことを、レジストパターンを用いることなく可能とした技術)の代替技術としても用い得る。この点でも、この第4実施例の変形例は利用度が高い。
上述においてはこの出願の各発明の実施例について説明したがこれら発明は上述の実施例に限られない。たとえば、上述の実施例では半導体記憶装置のキャパシタを形成する例を挙げていたが、半導体装置中の一般的なキャパシタを形成する場合にもこの出願の各発明は適用出来る。また、上述の実施例では、下地に凹凸を形成した後に別途にキャパシタ絶縁膜形成用の膜(実施例ではストレージ電極形成用膜も兼ねる膜)を形成し、そして下地を除去することで下地の凹凸を転写する例を述べた。すなわち下地自体が犠牲層としてふるまうような例を述べた。しかし、下地自体をキャパシタ絶縁膜形成用の膜としこの膜表面に凹凸を形成する場合にもこの出願の各発明は適用できる。
主に第1実施例の説明に供する工程図である。 主に第1実施例の説明に供する図1に続く工程図である。 主に第1実施例の説明に供する図2に続く工程図である。 主に第1実施例の説明に供する図であり、粗面多結晶シリコン膜の形成メカニズムの推定説明に供する図である。 主に第1実施例の説明に供する図であり、粗面多結晶シリコン膜にエネルギー粒子を照射した際の効果を説明する図である。 主に第1実施例の説明に供する図であり、図5同様、粗面多結晶シリコン膜にエネルギー粒子を照射した際の効果を説明する図である。 第2実施例の説明に供する図である。 第3実施例の説明に供する図である。 第4実施例の説明に供する図である。
符号の説明
11 シリコン基板
13 フィールド酸化膜
15 ゲート絶縁膜(ゲート酸化膜)
19 ソース・ドレイン領域
21 層間絶縁膜
21a シリコン酸化膜
21b シリコン窒化膜
21c シリコン酸化膜(実施例におけるこの発明で言う下地に主に当たるもの)
23 コンタクトホール
25 粗面多結晶シリコン膜
25a 多結晶シリコン膜
25b アモルファスシリコン
25c 粗面多結晶シリコン膜における粒状の部分
27 凹部
29 キャパシタ絶縁膜形成用の膜
31 キャパシタ絶縁膜
33 ストレージ電極
35 セルプレート電極
71 処理室
75 イオン照射部
77 エッチング部

Claims (4)

  1. シリコン酸化膜上にSiH ガスを吸着させた後、WF とSiH の混合ガスを供給することにより、タングステンの核をそれが該シリコン酸化膜上に点在するよう成長させる工程と、
    タングステンの核を耐エッチングマスクとして用い、前記シリコン酸化膜をエッチングして該シリコン酸化膜に凹凸を形成する工程と、
    凹凸の形成されたシリコン酸化膜上に別途にキャパシタ絶縁膜形成用の膜兼ストレージ電極形成用膜である導電性の膜を形成して、該凹凸を該キャパシタ絶縁膜形成用の膜に転写して、さらに該キャパシタ絶縁膜形成用の膜表面にキャパシタ絶縁膜を形成する工程と
    を含むことを特徴とするキャパシタ絶縁膜の形成方法。
  2. シリコン酸化膜上にイオンビーム照射を行った後、WF とSiH の混合ガスを供給することにより、タングステンの核をそれが該シリコン酸化膜上に点在するよう成長させる工程と、
    該タングステンの核を耐エッチングマスクとして用い、前記シリコン酸化膜をエッチングして該シリコン酸化膜に凹凸を形成する工程と、
    該凹凸の形成されたシリコン酸化膜上に別途にキャパシタ絶縁膜形成用の膜兼ストレージ電極形成用膜である導電性の膜を形成して、該凹凸を該キャパシタ絶縁膜形成用の膜に転写して、さらに該キャパシタ絶縁膜形成用の膜表面にキャパシタ絶縁膜を形成する工程と
    を含むことを特徴とするキャパシタ絶縁膜の形成方法。
  3. 前記イオンビーム照射として、Ar イオンを照射する
    ことを特徴とする請求項2に記載のキャパシタ絶縁膜の形成方法。
  4. スイッチング素子とキャパシタとでメモリセルが構成されている半導体記憶装置を形成するに当たり、
    キャパシタにおけるキャパシタ絶縁膜を請求項1〜3のいずれか一項に記載の方法により形成すること
    を特徴とする半導体記憶装置の形成方法。
JP2004086496A 2004-03-24 2004-03-24 キャパシタ絶縁膜の形成方法及び半導体記憶装置の形成方法 Expired - Fee Related JP3942601B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004086496A JP3942601B2 (ja) 2004-03-24 2004-03-24 キャパシタ絶縁膜の形成方法及び半導体記憶装置の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004086496A JP3942601B2 (ja) 2004-03-24 2004-03-24 キャパシタ絶縁膜の形成方法及び半導体記憶装置の形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP06123394A Division JP3601847B2 (ja) 1994-03-30 1994-03-30 キャパシタ絶縁膜の形成方法、半導体記憶装置の形成方法

Publications (2)

Publication Number Publication Date
JP2004193633A JP2004193633A (ja) 2004-07-08
JP3942601B2 true JP3942601B2 (ja) 2007-07-11

Family

ID=32768319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004086496A Expired - Fee Related JP3942601B2 (ja) 2004-03-24 2004-03-24 キャパシタ絶縁膜の形成方法及び半導体記憶装置の形成方法

Country Status (1)

Country Link
JP (1) JP3942601B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6311547B2 (ja) 2013-11-05 2018-04-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体

Also Published As

Publication number Publication date
JP2004193633A (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
US9515139B2 (en) Trap rich layer formation techniques for semiconductor devices
JP3493300B2 (ja) Mosfetデバイスの製造方法
JP5172352B2 (ja) パルス化高周波源電力を使用する選択プラズマ再酸化プロセス
JP5172353B2 (ja) パルス化高周波源電力を使用するプラズマゲート酸化プロセス
US7348243B2 (en) Semiconductor device and method for fabricating the same
TWI476862B (zh) 利用氣體團簇離子束成長製程形成渠溝隔離之方法
WO2011108663A1 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
KR20030004930A (ko) 반도체 장치의 제조방법 및 그에 사용되는 고밀도플라즈마를 이용한 층간 절연막의 형성방법
JPH05304273A (ja) 半導体装置の製造方法
KR100555573B1 (ko) Seg막에 의해 확장된 접합영역을 갖는 반도체 소자 및그의 제조방법
US6645870B2 (en) Process for fabricating semiconductor device
KR100802215B1 (ko) 반구형 실리콘을 갖는 실리콘 전극 형성에 의한 커패시터제조방법
US7115463B2 (en) Patterning SOI with silicon mask to create box at different depths
US20030116277A1 (en) Semiconductor etching apparatus and method of etching semiconductor devices using same
JP3187364B2 (ja) 半導体装置の製造方法
Agnello Process requirements for continued scaling of CMOS—the need and prospects for atomic-level manipulation
KR100523014B1 (ko) 반도체 장치의 제조 방법
US20140193963A1 (en) Techniques For Forming 3D Structures
JP3942601B2 (ja) キャパシタ絶縁膜の形成方法及び半導体記憶装置の形成方法
JP3601847B2 (ja) キャパシタ絶縁膜の形成方法、半導体記憶装置の形成方法
TW490811B (en) Control of oxide thickness in vertical transistor structures
JPH0950968A (ja) 半導体素子製造方法および半導体素子
JP3550276B2 (ja) 半導体装置の製造方法
US7615164B2 (en) Plasma etching methods and contact opening forming methods
JP2937600B2 (ja) ストレージ電極の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070403

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees