JP2937600B2 - ストレージ電極の製造方法 - Google Patents
ストレージ電極の製造方法Info
- Publication number
- JP2937600B2 JP2937600B2 JP853492A JP853492A JP2937600B2 JP 2937600 B2 JP2937600 B2 JP 2937600B2 JP 853492 A JP853492 A JP 853492A JP 853492 A JP853492 A JP 853492A JP 2937600 B2 JP2937600 B2 JP 2937600B2
- Authority
- JP
- Japan
- Prior art keywords
- storage electrode
- polysilicon
- oxygen
- polysilicon film
- chlorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、メモリキャパシタ部
を有する半導体装置のそのキャパシタ部のストレージ電
極の形成方法に関するもので、特に該電極表面を凹凸状
にする方法を提供するものである。
を有する半導体装置のそのキャパシタ部のストレージ電
極の形成方法に関するもので、特に該電極表面を凹凸状
にする方法を提供するものである。
【０００２】
【従来の技術】半導体記憶素子の一種であるダイナミッ
ク・ランダム・アクセス・メモリ（ＤＲＡＭ）のメモリ
・セル構造の一つに、図７に示すようなスタックト・キ
ャパシタ・セルがある。図中の１はＳｉ基板、２はフィ
ールド酸化膜、３は第１ポリシリコン（ワード線）、４
は層間絶縁膜、５は第２ポリシリコン（キャパシタのス
トレージ電極）、６はキャパシタ誘電膜、７は第３ポリ
シリコン（キャパシタのセルプレート電極）、８はスイ
ッチング・トランジスタである。このメモリ・セルはキ
ャパシタ誘電膜６に蓄積された電荷の有無で“１”と
“０”の情報を記憶し、スイッチング・トランジスタ８
のオン・オフで読み出し・書き込み及び記憶保持などの
動作を行なっている。
ク・ランダム・アクセス・メモリ（ＤＲＡＭ）のメモリ
・セル構造の一つに、図７に示すようなスタックト・キ
ャパシタ・セルがある。図中の１はＳｉ基板、２はフィ
ールド酸化膜、３は第１ポリシリコン（ワード線）、４
は層間絶縁膜、５は第２ポリシリコン（キャパシタのス
トレージ電極）、６はキャパシタ誘電膜、７は第３ポリ
シリコン（キャパシタのセルプレート電極）、８はスイ
ッチング・トランジスタである。このメモリ・セルはキ
ャパシタ誘電膜６に蓄積された電荷の有無で“１”と
“０”の情報を記憶し、スイッチング・トランジスタ８
のオン・オフで読み出し・書き込み及び記憶保持などの
動作を行なっている。
【０００３】このメモリ・セルのキャパシタ部では、
種々の要因で起こる電荷の漏洩に対してある一定時間の
記憶状態を保持するため、センスアンプの感度以上の
信号を得るため、アルファ線によるソフトエラー対策
のため、ある一定値以上の電荷蓄積量を確保する必要が
ある。このスタックト・キャパシタ・セルのセル容量Ｃ
S は、ストレージ電極（第２ポリシリコン５）とセルプ
レート電極（第３ポリシリコン７）の間に挟まれたキャ
パシタ誘電膜６の面積Ｓ、その誘電率εとその膜厚ｄに
より ＣS ＝ε・Ｓ／ｄと表わされる。
種々の要因で起こる電荷の漏洩に対してある一定時間の
記憶状態を保持するため、センスアンプの感度以上の
信号を得るため、アルファ線によるソフトエラー対策
のため、ある一定値以上の電荷蓄積量を確保する必要が
ある。このスタックト・キャパシタ・セルのセル容量Ｃ
S は、ストレージ電極（第２ポリシリコン５）とセルプ
レート電極（第３ポリシリコン７）の間に挟まれたキャ
パシタ誘電膜６の面積Ｓ、その誘電率εとその膜厚ｄに
より ＣS ＝ε・Ｓ／ｄと表わされる。
【０００４】近年の半導体素子の高集積化に伴うメモリ
・セル寸法の縮小により、キャパシタ誘電膜６の面積Ｓ
が減少し、前述のある値以上のＣS を確保することが困
難になってきている。
・セル寸法の縮小により、キャパシタ誘電膜６の面積Ｓ
が減少し、前述のある値以上のＣS を確保することが困
難になってきている。
【０００５】この問題を解決する方法の一例としてExte
nded Abstracts of the 21st Conference on Solid Dev
ices and Materials. Tokyo.（１９８９）Ｐ．１３７−
１４０に開示されるものがある。その方法はストレージ
電極表面に微小な凹凸を多数形成し、その上にキャパシ
タ誘電膜を形成することにより、キャパシタ誘電膜の面
積Ｓを増加させることでＣS を増加させたものである。
その凹凸形成手順を図８に示す。
nded Abstracts of the 21st Conference on Solid Dev
ices and Materials. Tokyo.（１９８９）Ｐ．１３７−
１４０に開示されるものがある。その方法はストレージ
電極表面に微小な凹凸を多数形成し、その上にキャパシ
タ誘電膜を形成することにより、キャパシタ誘電膜の面
積Ｓを増加させることでＣS を増加させたものである。
その凹凸形成手順を図８に示す。
【０００６】まず、図８（ａ）に示すように、ストレー
ジ電極としての第２ポリシリコン５上にスピン・オン・
グラス（ＳＯＧ）とレジストの混合物９を塗布し、１６
０℃でベーク後フッ酸緩衝液中でＳＯＧを選択的にエッ
チングし、図８（ｂ）に示すようにレジスト粒子１０を
ポリシリコン５上に残す。このレジスト粒子１０をマス
クにしてポリシリコン５をエッチングすることで、図８
（ｃ）に示すようにポリシリコン上に微小な凹凸が形成
される。しかる後、この凹凸ポリシリコンをストレージ
電極へとパターニングし、さらにこの上にキャパシタ誘
電膜を形成することにより、キャパシタ誘電膜の面積Ｓ
が増加し、凹凸がない場合に比較して２倍程度のＣS が
得られる。
ジ電極としての第２ポリシリコン５上にスピン・オン・
グラス（ＳＯＧ）とレジストの混合物９を塗布し、１６
０℃でベーク後フッ酸緩衝液中でＳＯＧを選択的にエッ
チングし、図８（ｂ）に示すようにレジスト粒子１０を
ポリシリコン５上に残す。このレジスト粒子１０をマス
クにしてポリシリコン５をエッチングすることで、図８
（ｃ）に示すようにポリシリコン上に微小な凹凸が形成
される。しかる後、この凹凸ポリシリコンをストレージ
電極へとパターニングし、さらにこの上にキャパシタ誘
電膜を形成することにより、キャパシタ誘電膜の面積Ｓ
が増加し、凹凸がない場合に比較して２倍程度のＣS が
得られる。
【０００７】このように、ポリシリコン（ストレージ電
極）上に凹凸を形成する方法は、メモリ・セル寸法の縮
小するなかでＣS を確保するという点において、たいへ
ん有効である。
極）上に凹凸を形成する方法は、メモリ・セル寸法の縮
小するなかでＣS を確保するという点において、たいへ
ん有効である。
【０００８】
【発明が解決しようとする課題】しかしながら、前述し
た従来方法においては、ポリシリコン表面に凹凸を形成
した後、ストレージ電極のパターニングを行なうため次
のような問題がある。ひとつは、レジストパターニング
時にポリシリコン表面の凹部に入り込んだレジストが、
ストレージ電極パターン以外のところでレジスト残さ
（スカム）となり、これがエッチングマスクになってポ
リシリコン残さを発生させるという問題である。もうひ
とつは、エッチング後のレジスト除去時にポリシリコン
表面の凹部に入り込んだレジストを完全に除去すること
が困難であるという問題である。
た従来方法においては、ポリシリコン表面に凹凸を形成
した後、ストレージ電極のパターニングを行なうため次
のような問題がある。ひとつは、レジストパターニング
時にポリシリコン表面の凹部に入り込んだレジストが、
ストレージ電極パターン以外のところでレジスト残さ
（スカム）となり、これがエッチングマスクになってポ
リシリコン残さを発生させるという問題である。もうひ
とつは、エッチング後のレジスト除去時にポリシリコン
表面の凹部に入り込んだレジストを完全に除去すること
が困難であるという問題である。
【０００９】また、このような表面凹凸形成方法は、ポ
リシリコン表面を凹凸にするため、ＳＯＧとレジスト
の混合物をポリシリコン上に塗布する、１６０℃でベ
ークする、フッ酸溶液に浸漬する、ポリシリコンを
エッチングする、マスクを除去する、というように工
程が複雑であるという問題を有している。
リシリコン表面を凹凸にするため、ＳＯＧとレジスト
の混合物をポリシリコン上に塗布する、１６０℃でベ
ークする、フッ酸溶液に浸漬する、ポリシリコンを
エッチングする、マスクを除去する、というように工
程が複雑であるという問題を有している。
【００１０】この発明は、以上述べたストレージ電極の
パターニング時にポリシリコン凹部にスカムが発生する
という問題と、レジスト除去時にポリシリコン凹部に入
り込んだレジストを完全に除去することが困難であると
いう問題と、また工程の複雑さを解決し、電荷蓄積量の
大きいキャパシタを能率的に形成するためのストレージ
電極の製造方法を提供することを目的とする。
パターニング時にポリシリコン凹部にスカムが発生する
という問題と、レジスト除去時にポリシリコン凹部に入
り込んだレジストを完全に除去することが困難であると
いう問題と、また工程の複雑さを解決し、電荷蓄積量の
大きいキャパシタを能率的に形成するためのストレージ
電極の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】この発明は、表面に凹凸
を有するストレージ電極の製造方法において、ストレー
ジ電極材料としてポリシリコン（第１の実施例）または
リンドープポリシリコン（第２の実施例）あるいは砒素
ドープポリシリコン（第３の実施例）をストレージ電極
として堆積した後、或いはさらにそれをパターニングし
た後（第４の実施例）、このストレージ電極を塩素（Ｃ
ｌ2 ）と酸素（Ｏ2 ）の混合ガスプラズマ中に曝して表
面処理することによりストレージ電極表面に無数の微小
な凹凸を形成するようにしたものである。
を有するストレージ電極の製造方法において、ストレー
ジ電極材料としてポリシリコン（第１の実施例）または
リンドープポリシリコン（第２の実施例）あるいは砒素
ドープポリシリコン（第３の実施例）をストレージ電極
として堆積した後、或いはさらにそれをパターニングし
た後（第４の実施例）、このストレージ電極を塩素（Ｃ
ｌ2 ）と酸素（Ｏ2 ）の混合ガスプラズマ中に曝して表
面処理することによりストレージ電極表面に無数の微小
な凹凸を形成するようにしたものである。
【００１２】
【作用】従来方法では凹凸形成のためにエッチングマス
クを用いていたが、前述のように本発明ではこれを用い
ずプラズマ処理のみで凹凸を形成できるため、従来方法
に比べ大幅に工程を簡略化できる。
クを用いていたが、前述のように本発明ではこれを用い
ずプラズマ処理のみで凹凸を形成できるため、従来方法
に比べ大幅に工程を簡略化できる。
【００１３】さらに、ストレージ電極のパターニング後
にストレージ電極表面に凹凸を形成するようにすれば、
ストレージ電極のパターニング時にポリシリコン凹部に
スカムが発生するという問題と、レジスト除去時にポリ
シリコン凹部に入り込んだレジストを完全に除去するこ
とが困難であるという問題とを一挙に解決できる。
にストレージ電極表面に凹凸を形成するようにすれば、
ストレージ電極のパターニング時にポリシリコン凹部に
スカムが発生するという問題と、レジスト除去時にポリ
シリコン凹部に入り込んだレジストを完全に除去するこ
とが困難であるという問題とを一挙に解決できる。
【００１４】
【実施例】図１は、本発明の第１の実施例を示す。
【００１５】まず図１（ａ）に示すように、従来同様層
間絶縁膜４まで形成し、その層間絶縁膜４に、セルコン
タクト１１を開口後、電荷蓄積ポリシリコン５を堆積さ
せる。次にＣｌ2 ＋Ｏ2 プラズマに電荷蓄積ポリシリコ
ン５表面を曝す処理により、ポリシリコン５の表面を凹
凸形状とする。その手段として、例えば、図５に示す様
なマグネトロン方式リアクティブイオンエッチング装置
を用いる。この装置は、平行平型電極を備え、上下に例
えば１３．５６ＭHzの高周波電力を印加する事により、
チャンバー内のガスをプラズマ化する。チャンバー内圧
力は７５ｍＴｏｒｒ程度の低圧力に保たれ、このような
低圧力でも十分なプラズマ密度を確保できる様に、永久
磁石２６によって生ずるウェハーに平行な磁界とウェハ
ーに垂直な高周波電界との相互作用を利用して、高密度
プラズマを発生できるシステム構成になっている。
間絶縁膜４まで形成し、その層間絶縁膜４に、セルコン
タクト１１を開口後、電荷蓄積ポリシリコン５を堆積さ
せる。次にＣｌ2 ＋Ｏ2 プラズマに電荷蓄積ポリシリコ
ン５表面を曝す処理により、ポリシリコン５の表面を凹
凸形状とする。その手段として、例えば、図５に示す様
なマグネトロン方式リアクティブイオンエッチング装置
を用いる。この装置は、平行平型電極を備え、上下に例
えば１３．５６ＭHzの高周波電力を印加する事により、
チャンバー内のガスをプラズマ化する。チャンバー内圧
力は７５ｍＴｏｒｒ程度の低圧力に保たれ、このような
低圧力でも十分なプラズマ密度を確保できる様に、永久
磁石２６によって生ずるウェハーに平行な磁界とウェハ
ーに垂直な高周波電界との相互作用を利用して、高密度
プラズマを発生できるシステム構成になっている。
【００１６】エッチングガスは、Ｃｌ2 ＋Ｏ2 ガスをＯ
2 ガス混合比が１％以上１０％以下になる様に設定して
装置内に導入する。本実施例として、例えば、Ｃｌ2 ＝
１００（ｓｃｃｍ），Ｏ2 ＝５（ｓｃｃｍ）とし、７５
ｍＴｏｒｒの真空度に保って、１２５Ｗの高周波電力を
印加すると、図１（ｂ）に示す様に、表面に凹凸形状を
持った電荷蓄積電極の為のポリシリコン５が形成され
る。その後図１（ｃ）のように、キャパシタ誘電膜６を
堆積後、第３ポリシリコン（セルプレート）電極７を形
成する。このようにして形成されたキャパシタは、誘電
膜の実効表面積が大きくなり、大きなキャパシタ容量を
確保する事が可能となる。ポリシリコン表面が、凹凸に
なるメカニズムは、Ｏ2 添加によってポリシリコン表面
が酸化されながらそれがマスクとなってエッチング反応
が進行する為と考えられ、１０％より混合比を多くする
と、エッチングが全く進行しなくなってしまう。最適形
状の得られるＯ2 の添加量は放電圧力、印加電力、等の
プロセス条件によって変化するばかりでなく、エッチン
グ方式（例えば、ＥＣＲ方式や、ＲＩＥ方式）によって
も影響を受ける。
2 ガス混合比が１％以上１０％以下になる様に設定して
装置内に導入する。本実施例として、例えば、Ｃｌ2 ＝
１００（ｓｃｃｍ），Ｏ2 ＝５（ｓｃｃｍ）とし、７５
ｍＴｏｒｒの真空度に保って、１２５Ｗの高周波電力を
印加すると、図１（ｂ）に示す様に、表面に凹凸形状を
持った電荷蓄積電極の為のポリシリコン５が形成され
る。その後図１（ｃ）のように、キャパシタ誘電膜６を
堆積後、第３ポリシリコン（セルプレート）電極７を形
成する。このようにして形成されたキャパシタは、誘電
膜の実効表面積が大きくなり、大きなキャパシタ容量を
確保する事が可能となる。ポリシリコン表面が、凹凸に
なるメカニズムは、Ｏ2 添加によってポリシリコン表面
が酸化されながらそれがマスクとなってエッチング反応
が進行する為と考えられ、１０％より混合比を多くする
と、エッチングが全く進行しなくなってしまう。最適形
状の得られるＯ2 の添加量は放電圧力、印加電力、等の
プロセス条件によって変化するばかりでなく、エッチン
グ方式（例えば、ＥＣＲ方式や、ＲＩＥ方式）によって
も影響を受ける。
【００１７】また本実施例は、マグネトロン方式のリア
クティブイオンエッチング装置を用いたが、他の方式、
例えばＥＣＲ方式やＲＩＥ方式を用いた場合も、Ｏ2 ガ
スに、１％以上１０％以下のＯ2 を添加する事により、
同様の効果を奏することができる。
クティブイオンエッチング装置を用いたが、他の方式、
例えばＥＣＲ方式やＲＩＥ方式を用いた場合も、Ｏ2 ガ
スに、１％以上１０％以下のＯ2 を添加する事により、
同様の効果を奏することができる。
【００１８】次にこの発明の第２の実施例を図２を参照
して説明する。
して説明する。
【００１９】図２（ａ）において、１はＳｉ基板、２は
フィールド酸化膜、３は第１ポリシリコン（ワード
線）、４は層間絶縁膜であり、このような下地構造部上
に図２（ｂ）のように、第１の実施例同様キャパシタの
ストレージ電極材料として膜厚１５００Åのポリシリコ
ン膜１６（第２ポリシリコン）を堆積させる。次にＰＯ
Ｃｌ3 を酸化雰囲気中で８８０℃に加熱し、ポリシリコ
ン中に不純物であるリンを１０20cm-3程度拡散させるこ
とにより、図２（ｃ）に示すようにリンドープポリシリ
コン１７を生成する。この処理によりポリシリコン表面
に形成されるシリコン酸化膜１８は、フッ酸水溶液（Ｈ
Ｆ濃度５％）への２０秒の浸漬によって除去する。
フィールド酸化膜、３は第１ポリシリコン（ワード
線）、４は層間絶縁膜であり、このような下地構造部上
に図２（ｂ）のように、第１の実施例同様キャパシタの
ストレージ電極材料として膜厚１５００Åのポリシリコ
ン膜１６（第２ポリシリコン）を堆積させる。次にＰＯ
Ｃｌ3 を酸化雰囲気中で８８０℃に加熱し、ポリシリコ
ン中に不純物であるリンを１０20cm-3程度拡散させるこ
とにより、図２（ｃ）に示すようにリンドープポリシリ
コン１７を生成する。この処理によりポリシリコン表面
に形成されるシリコン酸化膜１８は、フッ酸水溶液（Ｈ
Ｆ濃度５％）への２０秒の浸漬によって除去する。
【００２０】次に、このリンドープポリシリコン１７表
面をマグネトロンエッチャー（図５）あるいは有磁場マ
イクロ波エッチャー（図６）を用いて生成したプラズマ
中に曝し処理する。
面をマグネトロンエッチャー（図５）あるいは有磁場マ
イクロ波エッチャー（図６）を用いて生成したプラズマ
中に曝し処理する。
【００２１】まず、図５に示すマグネトロンエッチャー
でのプラズマによる処理について述べる。このマグネト
ロンエッチャーは第１の実施例で概略述べたが、真空チ
ャンバー２８内に平行平板電極２１，２２を具備し、下
部電極に半導体基板２３を載せ、この電極２２に高周波
電源２４より１３．５６ＭHzの高周波を印加し、ガス導
入管２５より真空チャンバー内２８に導入したガスをプ
ラズマ化するものである。さらに真空チャンバー２８外
に置かれた永久磁石２６がつくる磁界の作用によりプラ
ズマは高密度化される。なお、ガスは排気管２７より真
空チャンバー外に排気される。この時のプラズマ生成条
件は、圧力１０Ｐａ、塩素：１００ｓｃｃｍ、酸素：３
ｓｃｃｍ、高周波電力１５０Ｗであり、処理時間は２０
秒である。この処理により図２（ｄ）に示すように、リ
ンドープポリシリコン表面に段差１３００Å程度の無数
の微小な凹凸１９が形成される。ここで、塩素と酸素の
ガス流量比（酸素流量／塩素流量×１００（％））を３
％にしているが、このガス流量比に必ずしも限定される
ものではない。同様にリンドープポリシリコン表面に凹
凸を形成することはガス流量比１％以上・７％以下で可
能である。また、処理時間は必ずしも２０秒に限定され
るものではなく、その処理時間を変化させることにより
種々の段差をもつ凹凸を形成することができる。
でのプラズマによる処理について述べる。このマグネト
ロンエッチャーは第１の実施例で概略述べたが、真空チ
ャンバー２８内に平行平板電極２１，２２を具備し、下
部電極に半導体基板２３を載せ、この電極２２に高周波
電源２４より１３．５６ＭHzの高周波を印加し、ガス導
入管２５より真空チャンバー内２８に導入したガスをプ
ラズマ化するものである。さらに真空チャンバー２８外
に置かれた永久磁石２６がつくる磁界の作用によりプラ
ズマは高密度化される。なお、ガスは排気管２７より真
空チャンバー外に排気される。この時のプラズマ生成条
件は、圧力１０Ｐａ、塩素：１００ｓｃｃｍ、酸素：３
ｓｃｃｍ、高周波電力１５０Ｗであり、処理時間は２０
秒である。この処理により図２（ｄ）に示すように、リ
ンドープポリシリコン表面に段差１３００Å程度の無数
の微小な凹凸１９が形成される。ここで、塩素と酸素の
ガス流量比（酸素流量／塩素流量×１００（％））を３
％にしているが、このガス流量比に必ずしも限定される
ものではない。同様にリンドープポリシリコン表面に凹
凸を形成することはガス流量比１％以上・７％以下で可
能である。また、処理時間は必ずしも２０秒に限定され
るものではなく、その処理時間を変化させることにより
種々の段差をもつ凹凸を形成することができる。
【００２２】次に図６に示す有磁場マイクロ波エッチャ
ーでのプラズマによる処理について述べる。このエッチ
ャーは２．４５ＧHzのマイクロ波がマグネトロン３１か
ら発振され、アイソレータ３２導波管３３を経て石英チ
ャンバー３４に導入される。一方、電磁石３５によりＥ
ＣＲ放電に必要な磁場を発生させる。ガス導入管３６よ
り石英チャンバー３４に導入されたガスは、マイクロ波
による電場と磁場とを直交させて起こる電子のサイクロ
トロン共鳴によりプラズマ化される。半導体基板３７を
載せたステージ３８には高周波電源３９より１３．５６
ＭHzの高周波が印加され、半導体基板３７へのイオン入
射エネルギーが制御される。本エッチャーでのプラズマ
生成条件は、圧力０．２７Ｐａ、塩素：３８ｓｃｃｍ、
酸素：２ｓｃｃｍ、マイクロ波電力６００Ｗ、高周波電
力１００Ｗであり、プラズマ処理時間は１５秒である。
この処理により図２（ｄ）に示すように、リンドープポ
リシリコン表面に段差１３００Å程度の無数の微小な凹
凸が形成される。ここで、塩素と酸素のガス流量比（酸
素流量／塩素流量×１００（％））を５．３％にしてい
るが、必ずしもこのガス流量比に限定されるものではな
い。同様にリンドープポリシリコン表面に凹凸を形成す
ることは、ガス流量比５％以上・１１％以下で可能であ
る。また、処理時間は必ずしも２０秒に限定されるもの
ではなく、その処理時間を変化させることにより、種々
の段差をもつ凹凸を形成することができる。
ーでのプラズマによる処理について述べる。このエッチ
ャーは２．４５ＧHzのマイクロ波がマグネトロン３１か
ら発振され、アイソレータ３２導波管３３を経て石英チ
ャンバー３４に導入される。一方、電磁石３５によりＥ
ＣＲ放電に必要な磁場を発生させる。ガス導入管３６よ
り石英チャンバー３４に導入されたガスは、マイクロ波
による電場と磁場とを直交させて起こる電子のサイクロ
トロン共鳴によりプラズマ化される。半導体基板３７を
載せたステージ３８には高周波電源３９より１３．５６
ＭHzの高周波が印加され、半導体基板３７へのイオン入
射エネルギーが制御される。本エッチャーでのプラズマ
生成条件は、圧力０．２７Ｐａ、塩素：３８ｓｃｃｍ、
酸素：２ｓｃｃｍ、マイクロ波電力６００Ｗ、高周波電
力１００Ｗであり、プラズマ処理時間は１５秒である。
この処理により図２（ｄ）に示すように、リンドープポ
リシリコン表面に段差１３００Å程度の無数の微小な凹
凸が形成される。ここで、塩素と酸素のガス流量比（酸
素流量／塩素流量×１００（％））を５．３％にしてい
るが、必ずしもこのガス流量比に限定されるものではな
い。同様にリンドープポリシリコン表面に凹凸を形成す
ることは、ガス流量比５％以上・１１％以下で可能であ
る。また、処理時間は必ずしも２０秒に限定されるもの
ではなく、その処理時間を変化させることにより、種々
の段差をもつ凹凸を形成することができる。
【００２３】次に、図示しないがポリシリコン膜１９の
凹凸表面上にキャパシタ誘電膜を形成し、さらにその上
に第３ポリシリコン（セルプレート電極）を形成するこ
とにより、キャパシタを完成させる。
凹凸表面上にキャパシタ誘電膜を形成し、さらにその上
に第３ポリシリコン（セルプレート電極）を形成するこ
とにより、キャパシタを完成させる。
【００２４】次にこの発明の第３実施例を図３を参照し
て説明する。この実施例は第２の実施例においてリンド
ープポリシリコンで形成したストレージ電極を砒素ドー
プポリシリコンにしたものである。即ち不純物として砒
素を導入するものである。
て説明する。この実施例は第２の実施例においてリンド
ープポリシリコンで形成したストレージ電極を砒素ドー
プポリシリコンにしたものである。即ち不純物として砒
素を導入するものである。
【００２５】図３（ａ）は第２の実施例の図２（ａ）と
同一であるので説明を省略する。
同一であるので説明を省略する。
【００２６】図３（ａ）の工程に続いて、図３（ｂ）の
ように、キャパシタのストレージ電極材料として膜厚１
５００Åのポリシリコン膜１６（第２ポリシリコン）を
ＳｉＨ4 を原料とするＣＶＤ法により堆積させ、次にＳ
ｉＨ4 ・ＡｓＨ3 ・Ｏ2 を原料とするＣＶＤ法により２
０００Åの砒素ガラス２７を形成する。次にこれを１０
００℃のＮ2 雰囲気中で１５分間熱処理することによ
り、砒素ガラス２７中の砒素をポリシリコン膜１６中へ
約１０20atoms ／cm3 の濃度にドライブインさせる。さ
らに、砒素ガラス２７をフッ酸水溶液（ＨＦ濃度５％）
への６０秒の浸漬によりて除去することにより図３
（ｃ）に示すように、キャパシタのストレージ電極材料
となる砒素ドープポリシリコン膜２８が形成される。
ように、キャパシタのストレージ電極材料として膜厚１
５００Åのポリシリコン膜１６（第２ポリシリコン）を
ＳｉＨ4 を原料とするＣＶＤ法により堆積させ、次にＳ
ｉＨ4 ・ＡｓＨ3 ・Ｏ2 を原料とするＣＶＤ法により２
０００Åの砒素ガラス２７を形成する。次にこれを１０
００℃のＮ2 雰囲気中で１５分間熱処理することによ
り、砒素ガラス２７中の砒素をポリシリコン膜１６中へ
約１０20atoms ／cm3 の濃度にドライブインさせる。さ
らに、砒素ガラス２７をフッ酸水溶液（ＨＦ濃度５％）
への６０秒の浸漬によりて除去することにより図３
（ｃ）に示すように、キャパシタのストレージ電極材料
となる砒素ドープポリシリコン膜２８が形成される。
【００２７】以上の実施例では、砒素のポリシリコンへ
のドープ方法として砒素ガラスによる固相拡散を用いて
たが、この場合には砒素ガラスの形成、ポリシリコ
ンへの砒素のドライブイン、砒素ガラスの除去という
処理が必要なため、プロセスが複雑である。そこで、こ
れを簡略化した方法としてイオン注入法を用いた方法も
本発明に適用できる。それは図３（ｂ）のように、キャ
パシタのストレージ電極材料として膜厚１５００Åのポ
リシリコン膜１６（第２ポリシリコン）をＳｉＨ4 を原
料とするＣＶＤ法により堆積させ、砒素を５０ＫｅＶの
加速エネルギーで約１０15atomes／cm2 イオン注入する
ものである。これで図３（ｃ）に示すようにキャパシタ
のストレージ電極材料となる砒素ドープポリシリコン膜
２８が形成される。
のドープ方法として砒素ガラスによる固相拡散を用いて
たが、この場合には砒素ガラスの形成、ポリシリコ
ンへの砒素のドライブイン、砒素ガラスの除去という
処理が必要なため、プロセスが複雑である。そこで、こ
れを簡略化した方法としてイオン注入法を用いた方法も
本発明に適用できる。それは図３（ｂ）のように、キャ
パシタのストレージ電極材料として膜厚１５００Åのポ
リシリコン膜１６（第２ポリシリコン）をＳｉＨ4 を原
料とするＣＶＤ法により堆積させ、砒素を５０ＫｅＶの
加速エネルギーで約１０15atomes／cm2 イオン注入する
ものである。これで図３（ｃ）に示すようにキャパシタ
のストレージ電極材料となる砒素ドープポリシリコン膜
２８が形成される。
【００２８】次に、この砒素ドープポリシリコン２８表
面を第２の実施例同様マグネトロンエッチャーあるいは
有磁場マイクロ波エッチャーを用いてプラズマ処理す
る。条件も第２実施例と同様である。
面を第２の実施例同様マグネトロンエッチャーあるいは
有磁場マイクロ波エッチャーを用いてプラズマ処理す
る。条件も第２実施例と同様である。
【００２９】この処理により図３（ｄ）に示すように、
砒素ドープポリシリコン表面に段差１３００Å程度の無
数の微小な凹凸１９が形成される。ここで、塩素と酸素
のガス流量比（酸素流量／塩素流量×１００（％））を
５．３％にしているが、必ずしもこのガス流量比に限定
されるものではない。同様にリンドープポリシリコン表
面に凹凸を形成することは、ガス流量比１％以上・１１
％以下である。また、処理時間は必ずしも２０秒に限定
されるものではなく、その処理時間を変化させることに
より、種々の段差をもつ凹凸を形成することができる。
砒素ドープポリシリコン表面に段差１３００Å程度の無
数の微小な凹凸１９が形成される。ここで、塩素と酸素
のガス流量比（酸素流量／塩素流量×１００（％））を
５．３％にしているが、必ずしもこのガス流量比に限定
されるものではない。同様にリンドープポリシリコン表
面に凹凸を形成することは、ガス流量比１％以上・１１
％以下である。また、処理時間は必ずしも２０秒に限定
されるものではなく、その処理時間を変化させることに
より、種々の段差をもつ凹凸を形成することができる。
【００３０】次に、図示しないがポリシリコン膜１９の
凹凸表面上にキャパシタ誘電膜を形成し、さらにその上
に第３ポリシリコン（セルプレート電極）を形成するこ
とにより、キャパシタを完成させる。
凹凸表面上にキャパシタ誘電膜を形成し、さらにその上
に第３ポリシリコン（セルプレート電極）を形成するこ
とにより、キャパシタを完成させる。
【００３１】次にこの発明の第４の実施例を図４を参照
して説明する。
して説明する。
【００３２】第２の実施例と同様、図４（ａ）におい
て、１はＳｉ基板、２はフィールド酸化膜、３は第１ポ
リシリコン（ワード線）、４は層間絶縁膜（酸化膜）で
あり、このような下地構造部上に図４（ｂ）のように、
キャパシタのストレージ電極材料として膜厚１５００Å
のポリシリコン膜１６（第２ポリシリコン）を堆積させ
る。次にＰＯＣｌ3 を酸化雰囲気中で８８０℃に加熱
し、ポリシリコン中にリンを１０20atom／cm3 程度拡散
させることにより、図４（ｃ）に示すようにリンドープ
ポリシリコン１７を生成する。この処理によりポリシリ
コン表面に形成されるシリコン酸化膜１８は、フッ酸水
溶液（ＨＦ濃度５％）への２０秒の浸漬によって除去す
る。
て、１はＳｉ基板、２はフィールド酸化膜、３は第１ポ
リシリコン（ワード線）、４は層間絶縁膜（酸化膜）で
あり、このような下地構造部上に図４（ｂ）のように、
キャパシタのストレージ電極材料として膜厚１５００Å
のポリシリコン膜１６（第２ポリシリコン）を堆積させ
る。次にＰＯＣｌ3 を酸化雰囲気中で８８０℃に加熱
し、ポリシリコン中にリンを１０20atom／cm3 程度拡散
させることにより、図４（ｃ）に示すようにリンドープ
ポリシリコン１７を生成する。この処理によりポリシリ
コン表面に形成されるシリコン酸化膜１８は、フッ酸水
溶液（ＨＦ濃度５％）への２０秒の浸漬によって除去す
る。
【００３３】次に、図４（ｄ）に示すようにホトレジス
トによりストレージ電極のパターン１９を形成し、これ
をマスクにしてリンドープポリシリコン１７を第２の実
施例で説明した有磁場マイクロ波エッチャー（図６）を
用いてエッチングする。本エッチャーでのエッチング条
件は、圧力２Ｐａ、塩素：４０ｓｃｃｍ、マイクロ波電
力６００Ｗ、高周波電力１００Ｗであり、エッチング時
間は約４０秒である。エッチング後ホトレジストを酸素
プラズマで除去することにより、図４（ｅ）に示すよう
にストレージ電極２０が形成される。
トによりストレージ電極のパターン１９を形成し、これ
をマスクにしてリンドープポリシリコン１７を第２の実
施例で説明した有磁場マイクロ波エッチャー（図６）を
用いてエッチングする。本エッチャーでのエッチング条
件は、圧力２Ｐａ、塩素：４０ｓｃｃｍ、マイクロ波電
力６００Ｗ、高周波電力１００Ｗであり、エッチング時
間は約４０秒である。エッチング後ホトレジストを酸素
プラズマで除去することにより、図４（ｅ）に示すよう
にストレージ電極２０が形成される。
【００３４】次に、このストレージ電極２０の表面を第
２の実施例で説明したマグネトロンエッチャー（図５）
あるいは有磁場マイクロ波エッチャー（図６）を用いて
生成した塩素と酸素の混合ガスプラズマ中に曝して処理
する。
２の実施例で説明したマグネトロンエッチャー（図５）
あるいは有磁場マイクロ波エッチャー（図６）を用いて
生成した塩素と酸素の混合ガスプラズマ中に曝して処理
する。
【００３５】第２の実施例同様圧力１０Ｐａ、塩素：１
００ｓｃｃｍ、酸素：３ｓｃｃｍ、高周波電力１５０Ｗ
であり、処理時間は２０秒である。この処理により図４
（ｆ）に示すようにストレージ電極表面に段差１３００
Å程度の無数の微小な凹凸２１が形成される。ここで、
塩素と酸素のガス流量比（酸素流量／塩素流量×１００
（％））を３％にしているが、このガス流量比に必ずし
も限定されるものではない。同様にストレージ電極表面
に凹凸を形成することはガス流量比１％以上・７％以下
で可能である。
００ｓｃｃｍ、酸素：３ｓｃｃｍ、高周波電力１５０Ｗ
であり、処理時間は２０秒である。この処理により図４
（ｆ）に示すようにストレージ電極表面に段差１３００
Å程度の無数の微小な凹凸２１が形成される。ここで、
塩素と酸素のガス流量比（酸素流量／塩素流量×１００
（％））を３％にしているが、このガス流量比に必ずし
も限定されるものではない。同様にストレージ電極表面
に凹凸を形成することはガス流量比１％以上・７％以下
で可能である。
【００３６】また、処理時間は必ずしも２０秒に限定さ
れるものではなく、その処理時間を変化させることによ
り種々の段差をもつ凹凸を形成することができる。
れるものではなく、その処理時間を変化させることによ
り種々の段差をもつ凹凸を形成することができる。
【００３７】以上の実施例は第３の実施例の砒素ドープ
ポリシリコンにも適用できる。
ポリシリコンにも適用できる。
【００３８】次に図６に示す有磁場マイクロ波エッチャ
ーでのプラズマ処理でのプラズマ生成条件は、これも第
２の実施例同様圧力０．２７Ｐａ、塩素：３８ｓｃｃ
ｍ、酸素：２ｓｃｃｍ、マイクロ波電力６００Ｗ、高周
波電力１００Ｗであり、プラズマ処理時間は１５秒であ
る。この処理により図４（ｆ）に示すように、ストレー
ジ電極表面に段差１３００Å程度の無数の微小な凹凸２
１が形成される。ここで、塩素と酸素のガス流量比（酸
素流量／塩素流量×１００（％））を５．３％にしてい
るが、必ずしもこのガス流量比に限定されるものではな
い。同様にストレージ電極表面に凹凸を形成すること
は、ガス流量比５％以上・１１％以下で可能である。
ーでのプラズマ処理でのプラズマ生成条件は、これも第
２の実施例同様圧力０．２７Ｐａ、塩素：３８ｓｃｃ
ｍ、酸素：２ｓｃｃｍ、マイクロ波電力６００Ｗ、高周
波電力１００Ｗであり、プラズマ処理時間は１５秒であ
る。この処理により図４（ｆ）に示すように、ストレー
ジ電極表面に段差１３００Å程度の無数の微小な凹凸２
１が形成される。ここで、塩素と酸素のガス流量比（酸
素流量／塩素流量×１００（％））を５．３％にしてい
るが、必ずしもこのガス流量比に限定されるものではな
い。同様にストレージ電極表面に凹凸を形成すること
は、ガス流量比５％以上・１１％以下で可能である。
【００３９】また、処理時間は必ずしも２０秒に限定さ
れるものではなく、その処理時間を変化させることによ
り、種々の段差をもつ凹凸を形成することができる。
れるものではなく、その処理時間を変化させることによ
り、種々の段差をもつ凹凸を形成することができる。
【００４０】以上のようなプラズマ処理によりストレー
ジ電極表面に微小な凹凸が形成される理由は、第１の実
施例での説明と同様塩素と酸素の混合ガスプラズマによ
りリンドープポリシリコンの結晶粒界部分が他部分に比
較し非常に速くエッチングされるためである。なお、ス
トレージ電極表面の凹凸形成の間ずっとプラズマに曝さ
れる層間絶縁膜（酸化膜）の削れについて言えば、その
削れは絶縁特性上問題になるレベルではない。これは、
本実施例での塩素と酸素の混合ガスプラズマにおいて
は、酸素を添加しない場合に比較し酸化膜のエッチング
速度が非常に低くなることによる。前述のマグネトロン
エッチャーの例では酸化膜とのエッチング速度は６０Å
／min であり、本実施例のプラズマ処理により削られる
酸化膜は僅か２０Åである。また、有磁場マイクロ波エ
ッチャーの例では酸化膜とのエッチング速度は２３０Å
／min であり、本実施例のプラズマ処理により削られる
酸化膜は６０Å程度である。両者の例とも、層間絶縁膜
（酸化膜）の厚さが通常１０００Å以上あることから、
層間絶縁膜の絶縁特性を損なうものではない。
ジ電極表面に微小な凹凸が形成される理由は、第１の実
施例での説明と同様塩素と酸素の混合ガスプラズマによ
りリンドープポリシリコンの結晶粒界部分が他部分に比
較し非常に速くエッチングされるためである。なお、ス
トレージ電極表面の凹凸形成の間ずっとプラズマに曝さ
れる層間絶縁膜（酸化膜）の削れについて言えば、その
削れは絶縁特性上問題になるレベルではない。これは、
本実施例での塩素と酸素の混合ガスプラズマにおいて
は、酸素を添加しない場合に比較し酸化膜のエッチング
速度が非常に低くなることによる。前述のマグネトロン
エッチャーの例では酸化膜とのエッチング速度は６０Å
／min であり、本実施例のプラズマ処理により削られる
酸化膜は僅か２０Åである。また、有磁場マイクロ波エ
ッチャーの例では酸化膜とのエッチング速度は２３０Å
／min であり、本実施例のプラズマ処理により削られる
酸化膜は６０Å程度である。両者の例とも、層間絶縁膜
（酸化膜）の厚さが通常１０００Å以上あることから、
層間絶縁膜の絶縁特性を損なうものではない。
【００４１】次に、図示しないが凹凸表面をもつストレ
ージ電極２１上にキャパシタ誘電膜を形成し、さらにそ
の上にセルプレート電極としてポリシリコンを形成し
て、キャパシタを完成させる。
ージ電極２１上にキャパシタ誘電膜を形成し、さらにそ
の上にセルプレート電極としてポリシリコンを形成し
て、キャパシタを完成させる。
【００４２】
【発明の効果】以上説明した様に、本発明によれば、ポ
リシリコン或いは不純物ドープポリシリコンをＣｌ2 ＋
Ｏ2 のプラズマ中に曝す処理によるだけで、ストレージ
ノード電極表面を凹凸にし、大きなキャパシタ容量を確
保する事が可能となったので、従来に比べて、制御性、
再現性が大幅に向上すると同時に、工程が非常に簡単
で、量産性に優れたプロセスにする事が可能となった。
リシリコン或いは不純物ドープポリシリコンをＣｌ2 ＋
Ｏ2 のプラズマ中に曝す処理によるだけで、ストレージ
ノード電極表面を凹凸にし、大きなキャパシタ容量を確
保する事が可能となったので、従来に比べて、制御性、
再現性が大幅に向上すると同時に、工程が非常に簡単
で、量産性に優れたプロセスにする事が可能となった。
【００４３】さらに第４の実施例のように、ストレージ
電極のパターニング後にストレージ電極表面に凹凸を形
成するようにすれば、ストレージ電極のパターニング時
にポリシリコン凹部にスカムが発生するという問題と、
レジスト除去時にポリシリコン凹部に入り込んだレジス
トを完全に除去することが困難であるという問題とを一
挙に解決できる。
電極のパターニング後にストレージ電極表面に凹凸を形
成するようにすれば、ストレージ電極のパターニング時
にポリシリコン凹部にスカムが発生するという問題と、
レジスト除去時にポリシリコン凹部に入り込んだレジス
トを完全に除去することが困難であるという問題とを一
挙に解決できる。
【図１】本発明の第１の実施例
【図２】本発明の第２の実施例
【図３】本発明の第３の実施例
【図４】本発明の第４の実施例
【図５】マグネトロンエッチャーの概略構造
【図６】有磁場マイクロ波エッチャーの概略構造
【図７】従来のスタックト・キャパシタ・セルの断面図
【図８】従来の表面凹凸形成法
１ 基板 ２ フィールド酸化膜 ３ ワードライン ４ 層間絶縁膜 ５，１９，２１ ストレージ電極 ６ キャパシタ誘電膜 ７ セルプレート １１ セルコンタクトホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 C23F 4/00 H01L 21/3065 H01L 21/822
Claims (7)
- 【請求項１】 キャパシタ部を有する半導体装置におけ
る前記キャパシタ部のストレージ電極の形成方法とし
て、 該ストレージ電極材料としてポリシリコン膜を半導体基
板上に堆積した後、塩素と酸素との混合ガスプラズマ中
に曝し表面処理して、前記ポリシリコン膜表面を凹凸状
にすることを特徴とするストレージ電極の製造方法。 - 【請求項２】 前記ポリシリコン膜を、不純物を注入し
た不純物ドープポリシリコン膜としたことを特徴とする
請求項１記載のストレージ電極の製造方法。 - 【請求項３】 キャパシタ部を有する半導体装置におけ
る前記キャパシタ部のストレージ電極の形成方法とし
て、 該ストレージ電極材料として不純物を注入した不純物ド
ープポリシリコン膜を半導体基板上に堆積し、ストレー
ジ電極と成るようパターニングした後、塩素と酸素との
混合ガスプラズマ中に曝し表面処理して、前記パターニ
ングしたポリシリコン膜表面を凹凸状にすることを特徴
とするストレージ電極の製造方法。 - 【請求項４】 前記不純物をリンにして前記ポリシリコ
ン膜をリンドープポリシリコンとしたことを特徴とする
請求項２又は３記載のストレージ電極の製造方法。 - 【請求項５】 前記不純物を砒素にして前記ポリシリコ
ン膜を砒素ドープポリシリコンとしたことを特徴とする
請求項２又は３記載のストレージ電極の製造方法。 - 【請求項６】 前記塩素と酸素との混合ガスプラズマに
よる処理を、マグネトロンエッチャーで行ない、かつそ
のときの酸素の割合を１％以上７％以下とすることを特
徴とする請求項１ないし５のいずれか１項に記載のスト
レージ電極の製造方法。 - 【請求項７】 前記塩素と酸素との混合ガスプラズマに
よる処理を、有磁場マイクロ波エッチャーで行ない、か
つそのときの酸素の割合を５％以上１１％以下とするこ
とを特徴とする請求項１ないし５のいずれか１項に記載
のストレージ電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP853492A JP2937600B2 (ja) | 1991-09-18 | 1992-01-21 | ストレージ電極の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23796691 | 1991-09-18 | ||
| JP3-237966 | 1991-09-18 | ||
| JP853492A JP2937600B2 (ja) | 1991-09-18 | 1992-01-21 | ストレージ電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136341A JPH05136341A (ja) | 1993-06-01 |
| JP2937600B2 true JP2937600B2 (ja) | 1999-08-23 |
Family
ID=26343069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP853492A Expired - Fee Related JP2937600B2 (ja) | 1991-09-18 | 1992-01-21 | ストレージ電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2937600B2 (ja) |
-
1992
- 1992-01-21 JP JP853492A patent/JP2937600B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05136341A (ja) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5372962A (en) | Method of making a semiconductor integrated circuit device having a capacitor with a porous surface of an electrode | |
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| US5192702A (en) | Self-aligned cylindrical stacked capacitor DRAM cell | |
| JP2002033313A (ja) | ディープ・トレンチ・シリコン・エッチングの反応性イオン・エッチング・ラグを低減する方法 | |
| US5726102A (en) | Method for controlling etch bias in plasma etch patterning of integrated circuit layers | |
| US20010005634A1 (en) | Dry etching method and manufacturing method of semiconductor device for realizing high selective etching | |
| KR900004055B1 (ko) | 레지스트 제거방법 및 이에 의하여 형성되는 반도체장치 | |
| US20130001692A1 (en) | Semiconductor Devices Including a Layer of Polycrystalline Silicon Having a Smooth Morphology | |
| JPS63194326A (ja) | 半導体装置の製造方法 | |
| US6057243A (en) | Method for producing semiconductor device | |
| US5837615A (en) | Integrated circuit device fabrication by plasma etching | |
| JP2937600B2 (ja) | ストレージ電極の製造方法 | |
| TWI244662B (en) | Method for fabricating a capacitor | |
| US20030045113A1 (en) | Fabrication method of semiconductor integrated circuit device | |
| JPH10135419A (ja) | 白金薄膜の形成方法 | |
| JP2867799B2 (ja) | 半導体装置の製造方法 | |
| JPH01194325A (ja) | ドライエッチング方法 | |
| US6136644A (en) | Method of manufacturing a multi-pillared storage node using silylated photoresist | |
| JPH04208528A (ja) | 半導体装置の製造方法 | |
| JP3601847B2 (ja) | キャパシタ絶縁膜の形成方法、半導体記憶装置の形成方法 | |
| JPH02119135A (ja) | 半導体装置およびその製造方法 | |
| JP3550276B2 (ja) | 半導体装置の製造方法 | |
| KR100192365B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR20020096136A (ko) | 반도체 소자의 격리막 제조방법 | |
| JPH09232543A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |