KR900004055B1 - 레지스트 제거방법 및 이에 의하여 형성되는 반도체장치 - Google Patents
레지스트 제거방법 및 이에 의하여 형성되는 반도체장치 Download PDFInfo
- Publication number
- KR900004055B1 KR900004055B1 KR1019870004949A KR870004949A KR900004055B1 KR 900004055 B1 KR900004055 B1 KR 900004055B1 KR 1019870004949 A KR1019870004949 A KR 1019870004949A KR 870004949 A KR870004949 A KR 870004949A KR 900004055 B1 KR900004055 B1 KR 900004055B1
- Authority
- KR
- South Korea
- Prior art keywords
- resist
- layer
- thickness
- plasma
- removal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 63
- 229920002120 photoresistant polymer Polymers 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000000126 substance Substances 0.000 claims abstract description 11
- 239000002253 acid Substances 0.000 claims abstract description 4
- 239000003960 organic solvent Substances 0.000 claims abstract description 4
- 239000003513 alkali Substances 0.000 claims abstract description 3
- 230000007935 neutral effect Effects 0.000 claims abstract 2
- 229910001385 heavy metal Inorganic materials 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000003672 processing method Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000002923 metal particle Substances 0.000 claims 1
- 238000001311 chemical methods and process Methods 0.000 abstract 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 150000001340 alkali metals Chemical group 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- -1 alkalis Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003113 dilution method Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
내용 없음.
Description
제 1a 내지 1c 도는 플라즈마 제거방법을 이용한 이전기술처리에 있어서의 문제점을 설명하는 도면.
제 2a 및 2b 도는 본 발명에 따른 레지스트 제거방법을 적용하여 형성된 반도체장치의 일예를 설명하는 단면도 및 등가회로도.
제 3a 내지 3e 도는 제 2a 도에 도시된 장치와 관련하여 본 발명에 따른 레지스트 제거 처리방법의 예를 설명하는 도면.
본 발명은 레지스트(resist)제거기술, 특히 반도체기판위에 형성된 예를들면 절연충에 코팅된 레지스트 제거방법 및 이 방법에 의해 형성된 반도체 장치에 관한 것이다.
본 발명에 따른 레지스트 제거기술은 예를들면, 반도체 집적회로의 제조에 사용되는 에칭법 혹은 이온주입법에서 마스크로 사용도는 레지스트가 후속처리방법 이전에 제거될때 사용된다.
종래에는 레지스트의 제거는 습식법, 플라즈마의 잔광(afterglow)을 이용한 방법, 오존을 이용한 방법 및 이와 유사한 방법과 같은 화학적처리방법에 의해 수행되었다. 예를들면, 습식법은 산, 알칼리, 유기용매등의 용액, 예를들면 상업상 이용가능한 레지스트 제거용액을 이용하여 수행되었다.
그러나 레지스트는 화학적 방법에 의하여 완전히 제거될 수 없다고 알려져 있다. 예를들면 이온주입법에서 레지스트는 카본화된다. 또한 레지스트의 표면은 플루오린 개스 혹은 플루오르화물을 이용한 에칭법에서는 해(damage)를 입는다. 이 커리과정중에 카본화되거나 해를 입은 부분을 완전히 제거되지 않고 레지스트 제거공정이후에도 여전히 존재한다.
상기 상태로 말미암아, 화학적 제거방법은 건식법 혹은 희분화 방법, 예를들면 산소함량이 높은 개스를 이용한 플라즈마 제거방법에 의해 대체되었다. 이 플라즈마 제거방법은 고주파전계 및 이와 유사한 것을 가하여 다수의 하전입자(charged particles ), 예를들면 전자, 이온등을 생성하고, 생성입자와 레지스트의 구성원자 혹은 분자사이에 화학반응을 사용하여 레지스트를 제거함에 의하여 개스가 플라즈마 상태로 되는 방법을 포함한다. 플라즈마 제거방법은 레지스트를 완전히 제거하는데 이는 플라즈마의 하전입자가 레지스트의 구성원자 혹은 분자의 결함을 파괴하는데 충분한 에너지를 갖고 있기 때문이다.
반도체장치의 제조에 있어서 정확성 혹은 반도체장치의 소형화, 즉 고집적도가 요구되어, 이를 만족시키기 위하여 반도체기판에 형성된 절연층 예를들면 이산화실리콘층(SiO2층)의 두께가 20nm(200Å) 이하로 감소되었다.
그러나 표면에 형성된 얇은 SiO2층을 갖는 반도체장치의 제조중에 본 발명자는 플라즈마 제거방법에 의하여 SiO2층에 코팅된 레지스트를 제거하였고 이로부터 발생한 다음과 같은 문제점을 발견하였다.
레지스트는 적은 양의 중금속원자를 함유한다는 것이 알려져 있다. 에를들면, 상업상 이용가능한 포지티브형 레지스트(도요꾜오 오오까캄파니 리미티드에 의해 제작된 OFPR-800)는 철(Fe) 360ppb, 납(pb) 190ppb, 등 (Cu) 20ppb 등을 함유한다.
그러한 중금속원자는 플라즈마 제거공정중에 20nm(200Å) 이하의 두께를 갖는 이산화실리콘층을 통하여 침투하여, 반도체 예를들면 실리콘(Si)기판으로 들어가서 반도체내에 존재하여 결과적으로 반도체에 형성된 기능소자의 파괴를 초래한다고 알려져 있다. 특히, 소수 반송자 생성수명은 플라즈마 밀도, 플라즈마 온도, 개스압력등과 같은 플라즈마 상태, 이산화 실리콘층의 두께 및 질, 기판온도 등에 따라서 500-600μsec로부터 l00μsec까지 감소된다고 알려져 있다.
더우기 레지스트는 전술한 중극속원자와 더불어 나트륨(Na), 칼륨(K)등의 알칼리금속원자도 포함하며 알칼리금속원자 및 중금속원자는 플라즈마 제거공정 중에 반도체로 들어간다는 것이 알려져 있다. 이 경우에 후속 공정예를 들면, Hc1 게터링(gettering)에 의하여 알칼리 금속원자를 제거하는 것이 가능하다. 그러나 중금속원자는 어떤 후속공징에 의해서도 제거될 수 없다.
따라서 알칼리금속원자가 반도체에 함유되는 것을 영원한 것이 아니며 일시적인 것이며, 상술한 중금속원자가 반도체에 함유된 것과는 근본적으로 다르다는 것에 주목해야 한다.
본 발명의 목적은 반도체 기판에 형성된 기능소자의 파괴를 방지할 수 있고, 이에 의하여 장치에 있어서 소수 반송자 생성수명의 감소를 방지할 수 있는 레지스트 제거방법을 제공하는 데 있다.
본 발명의 다른 목적은 본 발명의 레지스트 제거방법을 이용하여 형성된 반도체장치를 제공하는 것이다.
본 발명의 일취지에 따라서, 플라즈마 처리방법을 적용함에 의하여 소정두께만큼 그 두께의 방향으로 기능영역을 갖는 반도체 기판에 형성된 층의 레지스트를 제거하는 단계 및 화학방법을 적용하여 잔여 레지스트를 제거하는 단계를 포함하는 반도체장치의 레지스트 제거방법이 제공되었다.
본 발명의 다른 취지에 따라서, 기능영역을 갖는 반도체기판 및 반도체기판에 형성되며 소정두께를 갖는층을 포함하며, 레지스터에 함유된 중금속 입자가 기능영역에 침투하는 것을 방지하도록 플라즈마 처리방법에 의하여 소정두께만큼 기능영역에 형성된 층의 레지스트를 제거하고 화학방법에 의하여 잔여 레지스트를 제거함에 의하여 형성된 반도체장치가 제공된다.
본 발명의 기타 목적 및 특징은 지금부터 첨부도면을 참고로한 바람직한 실시예에 의하여 상세히 기술된 것이다.
바람직한 실시예의 이해를 돕기 위하여, 이전기술의 문제점이 플라즈마 제거방법을 이용한 이전기술처리방법을 설명하는 제 1a 내지 lc도는 참고로 하여 기술될 것이다.
제 1a 도는 제거이전의 상태, 예를들면 마스크로서 레지스트를 이용한 이온주입공정의 완료 이후를 도시한다. 제 1a 도에서, 11은 실리콘기판, 12는 SiO2층, 13은 레지스트, 14는 레지스트(13)에 함유된 중금속 원자를 나타낸다. 이 경우에, 레지스트(13)의 표면을 이온주입공정중에 카본화 되거나 해를 입을 수 있다. 이카본화되거나 해를 입은 부분을 지금부터 질변화층(quality-changed layer)이라 지칭된다.
제 1b 도는 플라즈마 공정에 의하여 제거된 레지스트(13)를 도시한다. 이경우에 상술한 질변화층이 완전히 제거되었다 할지라도, 중금속원자(14)는 플라즈마의 에네제틱 스테시즈(energetic species)의 충돌에 의하여 레지스트(13)의 하부에 강제이동되며, 중금속 원자(14)의 일부는 제 1b 도의 화살표에 의해 도시된 것처럼 SiO2층을 통하여 실리콘 기판(11)으로 강제이동된다.
결과적으로 기판(11)의 중금속원자(14)는 레지스트(13)가 완전히 제거된 후에 제 1c 도와 같이 여전히 그곳에 존재한다. 기판(11)의 중금속원자는 어떤 후속공정에 의해서도 제거될 수 없으며, 따라서 기판(11)에 영구히 존재한다. 따라서 중금속원자는 반도체내에, 특히 기능소자가 형성되는 이온주입 영역의 근처에 오염영역(contamination region)을 형성한다. 이는 소자의 파괴 및 장치의 소수 반송자 생성 수명의 감소를 초래한다.
본 발명의 일실시예가 제 2s, 2b 및 3a 내지 3e 도를 참고도로 하여 기술될 것이다.
제 2a 및 2b 도는 본 발명에 따른 레지스트 제거 방법을 적용하여 형성된 반도체장치의 일예에 대한 각각의 단면도 및 등가회로도를 도시한 것이다.
제 2a 도에 도시된 반도체장치는 다이나믹형 랜덤 억세스메모리(DRAM)셀 구조를 갖는다.
제 2a 도에서, 참조번호(21)는 P형 실리콘 기판을 나타내며 그위에는 각각 게이트 절연층, 유전층 및 필드절연층의 역할을 하는 SiO2층(22a, 22b 및 22c)이 형성된다.
참조번호(23)는 게이트전극의 기능을 하는 폴리실리콘층, 24는 셀플레이트, 즉 역전극(counterelectrode)의 기능을 하는 폴리실리콘층, 25는 누적 전극의 역할을 하는 반전층, 26 및 27은 각각 약 300nm(3000Å)의 깊이를 가지며 소오스영역 및 드레인 영역의 기능을 하는 고농도 n형 확산영역, 28은 각층 사이의 절연용 SiO2층; 및 29는 대략400nm(4000Å)의 두께를 가지며 비트선의 역할을 하는 폴리실리콘층을 나타낸다.
즉, 제 2b에 도시된 것처럼, 콘덴서는 셀플레이트(24), 반전층(25) 및 유전층(22b)에 의하여 구성되며, 트랜지스터는 게이트전극(23), 게이트 절연층(22a) 및 확산영역(26,27)에 의해 구성된다.
제 3a 내지 3e 도는 제 2a 도에 도시된 장치의 제조에서 레지스트 제거공정의 예를 나타낸다.
제 3a 도는 제거전의 상태를 나타내며, 참조번호(30)는 중금속원자(31)를 함유하는 레지스트를 나타낸다. 이 레지스트(30)는 확산영역(26)의 위치에 대응하여 Si O2층(28)과 확산영역(26)에 걸쳐 형성된 폴리실리콘층(29)의 영역위에 코팅되어 있다. 레지스트(30)는 이온의 주입깊이의 2 내지 3배의 두께를 갖도록 코팅된다.
먼저, 제 3b 도의 공정에 있어서, 폴리실리콘층(29)은 마스크로서 레지스트(30)를 사용함에 의하여 에칭된다. 이 경우에, 질변화층(32)은 레지스트(30)의 표면위에 형성된다.
다음에 제 3c 도의 공정에서, 레지스트(30)의 제거는 레지스트(30)의 두께와 방향으로 산호함유량이 높은개스를 이용하여 플라즈마에서 시작된다. 이 경우에, 질변화층(32) 및 전 레지스트(30)가 플라즈마 공정에 의하여 제거되면, 일부의 중금속 원자(31)는 폴리실리콘층(29)으로 들어가며 더 나아가서 열처리, 예를 들면 아넬처리(anneal process)중에 열확산에 의하여 영역(26)에 들어가서 본 레지스터 제거공정이 수행된다.
이는 기능소자, 즉 트랜지스터의 파괴를 초래한다. 그러나 플라즈마에 의한 레지스트 제거는 제 3d 도에 도시된 것처럼 대략 레지스트(30)의 반정도가 제거되었을때 종료된다.
예를들면, 대략 500nm(5000Å)내지 600nm(6000Å)의 레지스트가 인(P)의도우즈양이 1×10l6cm-2이며 가속도가 70keV 인 이온주입조건하에 제거된다.
이 경우에, 질변화층(32) 및 레지스트(30)의 일부는 플라즈마의 에네제틱 스페시즈의 충돌로 인하여 완전히제거된다. 레지스트제거가 플라즈마에 제거되지만 중금속원자(31), 가령 Fe, Cu등은 폴리실리콘층(29)에 들어가지 않는데, 이는 대략 레지스트(30)의 두께의 반이 제거되었을때 플라즈마 제거공정이 멈추기 때문이다.
따라서, 플라즈마는 레지스트(30)의 하부에 있는 중금속원자(31)에 영향을 미치지 않아서, 중금속 원자(31)는 폴리실리콘층(29)에 강제이동되지 않는다. 결과적으로 기능소자, 즉 트랜지스터는 중금속원자(31)에 의해 오염되지 않으며 따라서 소자의 파괴를 방지할 수 있고, 장치의 소수 반송자 생성수명은 감소되지 않는다.
마지막으로, 제 3e 도의 공정에서, 잔여 레지스트는 플라즈마의 "잔광" 혹은 "다운 스트리임(down stream)" 효과에 의해 제거되는데 여기서는 여기된(excited)전기적 중성 및 화학적 활성개스가 사용된다. 이 경우에 잔여 레지스트의 중금속원자(31)는 플라즈마의 에네제틱 스페시즈가 잔광에서는 본질적으로 충돌하지 않으므로 폴리실리콘층(29)에 강제 이동되지 않는다.
따라서 확산영역(26) 및 실리콘기판(2l)은 중금속원자(31)에 의해 오염되지 않으므로 구성소자로서 확산영역(26)을 갖는 트랜지스트의 파괴가 방지되며 장치의 소수 반송자 생성수명은 감소되지 않는다.
본 출원인은 다양한 조건하에 제 3a 내지 3e도에 도시된 공정을 실행하였다. 그 조건의 일예는 다음과 같다 : 실리콘기판(2l)의 온도는 100℃; 이온이 플라즈마에서 가속되는 에너지는 100eV : 여기 주파수는 13.56MHz; 및 산소개스만을 사용한 반응이온에칭(RIE). 이 조건하에 폴리실리콘층(29)에 코팅된 레지스트(30)의 두께는 약 1.3μm이었다. 그리고 플리라즈마에 의한 제거이후의 잔여 레지스트의 두께는 대략 500nm(5000Å)이었다. 이 경우에, 플라즈마 공정에 의하여 잔여 레지스트의 두께를 대략 100nm(1000Å)로 감소하였고 중금속원자(31)는 폴리실리콘층(29)에 들어가지 않음을 알았다.
본 발명에 따른 레지스트 제거방법은 폴리실리콘층(29)의 형성에 관련된 제 3a 내지 3a도를 참고로 한예에 의하여 기술되지만 폴리실리콘충(23) 및 폴리 실리콘층(24)의 형성에도 적용될 수 있다.
이 경우에, 폴리실리콘층(23 및 24)은 SiO2층(22a, 22b 및 22c)에 의하여 반도체영역, 즉 기판(21), 반전층(25) 및 확산영역(26 혹은 27)에 접속되는 반면에 폴리실리콘층(29)은 직접 반도체 영역, 즉 확산영역(26)에 접속된다. 그러므로 레지스트에 포함된 중금속원자가 반도체 영역으로 들어갈 가능성이 폴리실리콘총(23 및 24)의 형성시보다 폴리실리콘층(29)의 형성시가 높다. 실제적으로 폴리실리콘층(29)를 형성할때, 본 발명자는 제 3a 내지 3e에 도시된 공정에 따라서 레지스트 제거를 수행하였으며, 반도체 영역이 중금속원자에 의해 오염되지 않았으며 장치의 소수반송자 생성수명이 감소되지 않았음을 알아냈다.
또한 본 발명자는 제 3e 도의 공정에서 화학적처리 방법으로서 잔광방법을 사용하였지만, 산, 알칼리 및 유기용매를 이용한 용액에 의한 종래의 습식법도 대체가능한 화학적 처리방법이다.
본 발명은 단지 일실시예에 의해 기술 및 서술되었지만, 본 발명의 취지 및 본질적인 특성을 벗어남이 없이 본 발명에 대한 기타 실시예 및 수정이 가능함은 당분야의 전문가에게는 명확한 것이다.
Claims (6)
- 플라즈마 처리방법을 적용하여 소정의 두께만큼 그 두께의 방향으로, 기능영역을 갖는 반도체기판에 형성된 층위의 레지스트를 제거하는 단계; 및 화학적 처리방법을 적용하여 잔여 레지스트를 제거하는 단계로 구성된 것을 특징으로 하는 반도체장치의 레지스트 제거방법.
- 제 1 항에 있어서, 상기 화학적 처리 방법은 상기 레지스트를 화학적으로 제거할 전기적 중성 개스를 이용한 처리방법을 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 화학적 처리 방법은 산, 알칼리 및 유기용매를 포함하는 용액을 이용하는 처리방법을 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 층은 대략 20nm 이하의 두께를 갖는 이산화 실리콘절연층을 포함하며, 상기 플라즈마 처리방법에 의한 제거이후의 상기 잔여 레지스트의 두께는 대략 100nm인 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 좋은 폴리실리콘 도전층을 포함하며, 상기 플라즈마 처리방법에 의한 제거 이후의 상기 잔여 레지스트의 두께는 대략 100nm인 것을 특징으로 하는 방법.
- 기능영역을 갖는 반도체기판 : 및 상기 반도체 기판위에 형성되고 소정두께를 갓는 층을 구성되며, 레지스트에 함유된 중금속입자가 상기 기능 영역에 들어가는 것이 방지되도록, 플라즈마 처리방법에 의하여 소정 두께만큼 상기 기능영역에 형성된 상기층의 레지스트를 제거하고 화학적 처리방법에 의하여 잔여 레지스트를 제거함에 의하여 형성된 것을 특징으로 하는 반도체장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-113602 | 1986-05-20 | ||
| JP61113602A JPS62271435A (ja) | 1986-05-20 | 1986-05-20 | レジストの剥離方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870011689A KR870011689A (ko) | 1987-12-26 |
| KR900004055B1 true KR900004055B1 (ko) | 1990-06-09 |
Family
ID=14616372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870004949A KR900004055B1 (ko) | 1986-05-20 | 1987-05-19 | 레지스트 제거방법 및 이에 의하여 형성되는 반도체장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4789427A (ko) |
| EP (1) | EP0250092B1 (ko) |
| JP (1) | JPS62271435A (ko) |
| KR (1) | KR900004055B1 (ko) |
| DE (1) | DE3767582D1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105381B2 (ja) * | 1986-09-11 | 1995-11-13 | 東京エレクトロン株式会社 | アツシング装置 |
| JPS6415934A (en) * | 1987-07-10 | 1989-01-19 | Nec Corp | Manufacture of semiconductor device |
| JPH0770524B2 (ja) * | 1987-08-19 | 1995-07-31 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH0777211B2 (ja) * | 1987-08-19 | 1995-08-16 | 富士通株式会社 | アッシング方法 |
| US5316616A (en) * | 1988-02-09 | 1994-05-31 | Fujitsu Limited | Dry etching with hydrogen bromide or bromine |
| EP0328350B1 (en) * | 1988-02-09 | 1999-04-28 | Fujitsu Limited | Dry etching with hydrogen bromide or bromine |
| JP2541851B2 (ja) * | 1989-03-10 | 1996-10-09 | 富士通株式会社 | 有機物の剥離方法 |
| JPH03177021A (ja) * | 1989-12-05 | 1991-08-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0443643A (ja) * | 1990-06-11 | 1992-02-13 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3391410B2 (ja) * | 1993-09-17 | 2003-03-31 | 富士通株式会社 | レジストマスクの除去方法 |
| US5773367A (en) * | 1996-09-06 | 1998-06-30 | Integrated Device Technology, Inc. | High throughput planarization etch process for interlayer oxide films between metals and pre-metals |
| US6231775B1 (en) | 1998-01-28 | 2001-05-15 | Anon, Inc. | Process for ashing organic materials from substrates |
| US6375859B1 (en) * | 1999-02-04 | 2002-04-23 | International Business Machines Corporation | Process for resist clean up of metal structures on polyimide |
| US20020170897A1 (en) * | 2001-05-21 | 2002-11-21 | Hall Frank L. | Methods for preparing ball grid array substrates via use of a laser |
| US6740594B2 (en) | 2001-05-31 | 2004-05-25 | Infineon Technologies Ag | Method for removing carbon-containing polysilane from a semiconductor without stripping |
| US10078266B2 (en) * | 2016-02-26 | 2018-09-18 | Mattson Technology, Inc. | Implanted photoresist stripping process |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1399163A (en) * | 1972-11-08 | 1975-06-25 | Ferranti Ltd | Methods of manufacturing semiconductor devices |
| US4028155A (en) * | 1974-02-28 | 1977-06-07 | Lfe Corporation | Process and material for manufacturing thin film integrated circuits |
| US3920483A (en) * | 1974-11-25 | 1975-11-18 | Ibm | Method of ion implantation through a photoresist mask |
| JPS5467778A (en) * | 1977-11-10 | 1979-05-31 | Toshiba Corp | Production of semiconductor device |
| US4349409A (en) * | 1980-05-12 | 1982-09-14 | Fujitsu Limited | Method and apparatus for plasma etching |
| US4477310A (en) * | 1983-08-12 | 1984-10-16 | Tektronix, Inc. | Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas |
| JPH0691049B2 (ja) * | 1986-02-28 | 1994-11-14 | 東京応化工業株式会社 | 有機膜の除去方法及び装置 |
-
1986
- 1986-05-20 JP JP61113602A patent/JPS62271435A/ja active Pending
-
1987
- 1987-05-18 DE DE8787304393T patent/DE3767582D1/de not_active Expired - Fee Related
- 1987-05-18 EP EP87304393A patent/EP0250092B1/en not_active Expired - Lifetime
- 1987-05-19 KR KR1019870004949A patent/KR900004055B1/ko not_active IP Right Cessation
- 1987-05-19 US US07/051,396 patent/US4789427A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3767582D1 (de) | 1991-02-28 |
| KR870011689A (ko) | 1987-12-26 |
| EP0250092B1 (en) | 1991-01-23 |
| US4789427A (en) | 1988-12-06 |
| EP0250092A1 (en) | 1987-12-23 |
| JPS62271435A (ja) | 1987-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004055B1 (ko) | 레지스트 제거방법 및 이에 의하여 형성되는 반도체장치 | |
| US5192702A (en) | Self-aligned cylindrical stacked capacitor DRAM cell | |
| US5650041A (en) | Semiconductor device fabrication method | |
| US6140024A (en) | Remote plasma nitridation for contact etch stop | |
| JPS60220963A (ja) | 電界効果型集積構造体の形成方法 | |
| US6399504B1 (en) | Methods and etchants for etching oxides of silicon with low selectivity | |
| US5762813A (en) | Method for fabricating semiconductor device | |
| JP3679216B2 (ja) | 半導体基板の洗浄液及びこれを使用する洗浄方法 | |
| US5328867A (en) | Peroxide clean before buried contact polysilicon deposition | |
| US6756267B2 (en) | Method of manufacturing a semiconductor device including a capacitor with a roughened-surface electrode | |
| US6077776A (en) | Polysilicon residue free process by thermal treatment | |
| KR19980026333A (ko) | 커패시터의 구조 및 제조방법 | |
| KR100567530B1 (ko) | 반도체 소자의 산화막 형성 방법 | |
| US4452881A (en) | Method of adjusting the edge angle in polysilicon | |
| US20080227265A1 (en) | Methods for Fabricating Semiconductor Devices | |
| US6103587A (en) | Method for forming a stacked structure capacitor in a semiconductor device | |
| JP3416320B2 (ja) | 半導体装置の製造方法 | |
| KR100340867B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| EP0209794A2 (en) | Method for producing a contact for a semiconductor device | |
| US5691221A (en) | Method for manufacturing semiconductor memory device having a stacked capacitor | |
| KR100192365B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR20010030433A (ko) | 반도체장치 제조방법 | |
| JPS61129872A (ja) | 半導体装置の製造方法 | |
| KR100431711B1 (ko) | 반도체장치의전하저장전극형성방법 | |
| KR100250749B1 (ko) | 캐패시터의 전하저장전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030523 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |