TWI476862B - 利用氣體團簇離子束成長製程形成渠溝隔離之方法 - Google Patents

利用氣體團簇離子束成長製程形成渠溝隔離之方法 Download PDF

Info

Publication number
TWI476862B
TWI476862B TW099103572A TW99103572A TWI476862B TW I476862 B TWI476862 B TW I476862B TW 099103572 A TW099103572 A TW 099103572A TW 99103572 A TW99103572 A TW 99103572A TW I476862 B TWI476862 B TW I476862B
Authority
TW
Taiwan
Prior art keywords
gcib
substrate
sti
forming
trench isolation
Prior art date
Application number
TW099103572A
Other languages
English (en)
Other versions
TW201034117A (en
Inventor
John J Hautala
Original Assignee
Tel Epion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tel Epion Inc filed Critical Tel Epion Inc
Publication of TW201034117A publication Critical patent/TW201034117A/zh
Application granted granted Critical
Publication of TWI476862B publication Critical patent/TWI476862B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2

Description

利用氣體團簇離子束成長製程形成渠溝隔離之方法
本發明係關於利用氣體團簇離子束(GCIB)形成介電層的方法，尤有關於利用GCIB成長製程形成介電層的方法。
【交叉參考之相關申請案】
本申請案係與西元2008年6月24日所申請之名稱為『METHOD FOR FORMING TRENCH ISOLATION』之同時待審的美國專利申請案第12/145,199號(Docket No. EP-153)相關。此專利申請案的整體內容以全文引用的方式併入本文。
實現電子電路涉及經由特定電子路徑而連接隔離的裝置或電路元件。在矽基的積體電路(IC)製造中，必須使在單一基板上所形成的裝置彼此隔離。隨後使個別的裝置或電路元件相互連接，以創建特定的電路組態。
隨著裝置密度持續升高，寄生設備間的電流更成為一個問題。因此，隔離技術已成為IC製造的重要面向。例如，動態隨機存取記憶體(DRAM)裝置一般包括用以儲存數據的記憶單元陣列，及用以控制該記憶單元中之數據的外圍電路。DRAM中的每一個記憶單元儲存一位元的數據，且係由一電晶體和一電容器組成。在此陣列內，每個記憶單元與毗鄰的記憶單元必須電氣絕緣。除其它因素外，單一IC晶片可整合多大量的記憶單元至何種程度還取決於記憶單元之間的絕緣程度。同樣地，在金屬氧化物半導體(MOS)的技術中，在毗鄰的裝置(如NMOS或PMOS電晶體或CMOS電路)間必須提供絕緣，以防止寄生通道的形成。
淺渠溝隔離(STI)係一種可用以使裝置(如記憶單元或電晶體)彼此隔離的技術。典型的STI製程係由下述組成：毯覆式墊氧化層及毯覆式氮化矽，接著渠溝遮層，並蝕刻穿過該氮化矽及墊氧化層至底下的矽晶基板中。剝除該遮層，且成長襯墊氧化層並使其退火。接著，沈積高密度電漿(HDP)氧化物，以填滿該渠溝，並再次加熱之，使所沈積之氧化物緻密化。最後，將過多的HDP氧化物拋光回至所埋入的氮化矽，且在閘氧化之前剝除該氮化矽/墊氧化層。隨著HDP填入該渠溝，會形成一垂直接縫，於該處HDP沈積層開始結合而填滿該渠溝。
於襯墊氧化層退火及HDP氧化物緻密化的高溫處理期間，可能因基板之非均勻地受熱而形成應力。在有效區內，這些應力可能改變電晶體效能。於基板層級，不均勻的應力可能在閘極遮罩處理期間引起局部對位精度誤差。此外，於機械平坦化期間，此HDP之接縫會較毗鄰的HDP層更易受過蝕刻(over-etching)的傷害。因此，可能在該接縫處產生缺陷，導致裝置的操作問題。
因此，需要改善渠溝隔離的技術，以解決那些或相似的問題。
本發明係關於利用氣體團簇離子束(GCIB)形成介電層的方法，尤有關於利用GCIB成長製程形成介電層的方法。
本發明更關於利用GCIB在基板上形成渠溝隔離用之介電層的方法。
依據一實施例，描述在基板上形成淺渠溝隔離的方法。該方法包括：產生GCIB，且以該GCIB照射該基板，以藉由在該基板上之至少一區域中成長介電層而形成淺渠溝隔離(STI)結構。
依據另一實施例，描述積體電路。該積體電路包括：包括第一區的半導體基板；在該第一區中的複數個有效區；及分隔該等有效區中至少二者的STI結構，其中該STI結構包括具有介電襯墊之介電渠溝，該介電襯墊藉由使用GCIB在該半導體基板上成長介電襯墊而形成。
依據另一實施例，描述半導體結構的STI結構。該STI結構包含介電材料，其具有一接縫在其中，其中使用GCIB將一或多個物種引入該介電材料之上表面中，而使毗鄰該接縫之介電材料緻密化。
依據另一實施例，描述記憶裝置。該記憶裝置包括：包括第一區的半導體基板；在該第一區中所設置的複數個有效區；分隔該等有效區中至少二者的STI結構，其中該STI結構包括具有介電襯墊之介電渠溝，該介電襯墊藉由使用GCIB在該半導體基板上成長介電襯墊而形成；及使用另一GCIB將一或多個物種引入該介電渠溝之表面中，其中該一或多個物種延伸至該介電渠溝中，深度範圍達約30nm至約80nm。
依據另一實施例，描述電子系統。該電子系統包括：控制器，及與該控制器結合的記憶裝置，其中該記憶裝置包括記憶單元陣列。該等記憶單元包括：包括第一區的半導體基板；在該第一區中的複數個有效區；及分隔該等有效區的STI結構，該STI結構包括介電渠溝，其具有介電襯墊，其中藉由使用GCIB在該半導體基板上成長介電襯墊而形成該介電襯墊，且其中以使用另一GCIB所引入至該介電渠溝之上表面中的一或多個物種使該介電渠溝緻密化。
在各種實施例中揭露使用氣體團簇離子束(GCIB)在基板上製備介電層的方法及系統。然而，熟悉相關技藝者將認知到，不用這些特定細節的一或多者即可實行各種實施例，或可以其它取代及/或額外的方法、材料、或構件實行之。在其它例子中，為了避免搞混本發明之各種實施例的實施態樣，而沒有詳盡地顯示或描述眾所皆知的結構、材料或操作。同樣地，對於解釋之目的，為提供本發明之徹底了解而闡明具體數目、材料、及組態。然而，不用特定細節即可實行本發明。此外，應了解到，圖中所示的各種實施例係說明性表示法且未必按比例繪製。
在本描述與請求項中，會使用「接合」與「連接」一詞及其衍生字。應了解到，這些字詞不意味彼此為同義字。相反地，在特殊的實施例中，「連接」可用以指明兩個以上元件彼此係直接物理或電性上接觸，而「接合」更意味兩個以上元件彼此係非直接接觸，但仍彼此相合作或交互作用。
參照此具體說明的全文，「一個實施例」或「一實施例」意味在本發明之至少一實施例中包括關於本實施例所描述的特殊形體、結構、材料，或特徵，但不表示在每一實施例中都會存在。因此，在此詳細說明的全文種種地方中，詞組「一個實施例」或「一實施例」的出現未必涉及本發明的相同實施例。此外，在一或多個實施例中可以任何適當的方式結合特殊形體、結構、材料，或特徵。在其它實施例中可包括各式額外層別與/或結構，與/或省略所描述的形體。
依據數個實施例，描述在基板上形成淺渠溝隔離的方法。這些方法包括產生GCIB，且以該GCIB照射該基板，以形成淺渠溝隔離(STI)結構。產生GCIB，且該GCIB係用以在該基板上成長介電層達預定的深度。將一或多個物種引至該介電層。此外，經由退火法使帶有所引入之物種的介電材料緻密化。
GCIB包括氣體團簇，其係常溫常壓力的情況下為氣態之奈米級材料聚集體。這樣的氣體團簇可由包括幾個至數千，或更多鬆散鍵結一起之分子的聚集體組成。此氣體團簇可藉由電子轟擊而離子化，其允許此氣體團簇被形成具可控能量的導向射束。這樣的團簇離子各個通常攜帶正電荷，該正電荷係由電子電荷數值與代表此團簇離子之電荷狀態的整數(其大於或等於一)的乘積所給定。
因為較大尺寸的團簇離子在每個團簇離子中能攜帶大量的能量，又在每一個別分子中僅有不太大的能量，故較大尺寸的團簇離子經常係最有用的。此離子團簇與基板撞擊時就粉碎了。在特定已粉碎之離子團簇中的每一個別分子僅帶有此總團簇能量的一小部份。在高壓氣體自噴口進入真空中的絕熱膨脹期間，GCIBs可藉由個別氣體原子(或分子)的凝聚而產生。帶有小孔隙的分離器自此膨脹氣流的核心中除去發散氣流，而產生準直的團簇束。各式尺寸的中性團簇被產生，且藉由名為凡得瓦力(Van der Waals forces)的弱原子間力而維繫一起。此後，該氣體團簇束中的氣體團簇被離子化(如藉由移除一或多個電子)以形成GCIB。
本文所用的「基板」或「基板組件」係指如基底半導體層的半導體基板，或具有一或多層、結構或區域形成其上的半導體基板。基底半導體層通常為晶圓上之矽材料的最底層，或為另一材料上所沈積的矽層(如藍寶石上的矽)。當提到基板組件時，各種製程步驟可先用以形成或定義區域、接點、各種結構或特徵、及開口，如電容器極板或電容器的障壁。
本文所用的「層」係指使用沈積法在基板上所形成的層。「層」一詞對半導體工業而言意味著包括特定層，如“障壁層”、“介電層”和“導電層”。(「層」一詞與半導體工業經常使用的『薄膜』一詞同義)。「層」一詞也意味著包括在半導體技術以外之技術中所建立的層，如玻璃上的塗料。
參照圖1A，依據實施例顯示STI結構1100之示範部分的橫剖面視圖。STI結構1100包括基板1102，其可為含矽結構或其它包括大塊基板區的半導體基板。為了便於說明，圖式顯示在單一井式中的有效區及STI場隔離區。然而，這個及其它實施例通常適用於其它半導體裝置隔離區，如p型基板、n型基板及磊晶基板中的n井及p井區域，其包括p+ 上的p、p- 上的p、n+ 上的n及n- 上的n，取決於欲製造的半導體裝置類型。在若干實施中，基板1102可包括砷化鎵(GaAs)或其它包括下述物的半導體材料：Si、Ge、SiGe、GaAs、InAs、InP、CdS、CdTe、其它III/V化合物等等，但不限於此。
在基板1102頂上設置墊氧化層1104(如SiO2 )，例如藉由沈積或氧化法。在後者，氧化可包括在高溫(如800度C至約1100度C)的氧化環境中加熱基板1102，直至在基板1102的表面上形成氧化層。也可能以習知沈積法形成墊氧化層1104，譬如：化學蒸氣沉積法(CVD)、電漿輔助化學氣相沈積法(PECVD)或物理氣相沉積法(PVD)，但不限於此。此外，可能使用GCIB以執行氧化製程及成長墊氧化層1104而形成墊氧化層1104。
停止層1106設置在墊氧化層1104之上並定義外表面1108，該停止層諸如氮化物(如SiNx )層、碳化物(如SiCx )層、氮氧化物(如SiOx Ny )層、碳氮化物(如SiCx Ny )層或其它介電層，其於後續的平坦化及蝕刻期間能抵抗腐蝕。接著如圖示般沈積並圖形化遮層1110(如光阻層)。可以習知微影技術圖形化遮層1110。在不脫離這些及其它實施例下，其它材料及額外層別也可用以形成遮層1110。
圖形化遮層1110，以裸露形成渠溝1112之區。就渠溝而言，其意味著包括任何凹陷輪廓，譬如孔洞、溝槽等等。此外，就基板而言，其意味著任何半導體層，且就基板組件而言，其意味著任何具有一或多層形成其上或摻雜區形成其中的基板。
接著可移除經由遮層1110所裸露的停止層1106及墊氧化層1104。圖形化這些層的合適技術包括乾式蝕刻技術與濕式蝕刻技術，但不限於此。乾式蝕刻技術可包括乾式蝕刻、濕式蝕刻、乾式電漿蝕刻、離子束蝕刻、GCIB蝕刻等。該等蝕刻技術(如箭頭所示)可持續穿過這些層別，以移除至少一部分的基板1102而形成渠溝1112。基板1102所形成之渠溝1112的蝕刻深度通常約10nm(奈米)至約1000nm。然而，如同將被充分瞭解的那樣，可取決基板1102之開口所需的高寬比(即深度對寬度)而需要其它深度。如電漿或活性離子蝕刻(RIE)法的非等向性蝕刻可用作為該乾式蝕刻法。接著，如下文所示般，在成長介電層之前或之後，藉由使用習知技術濕式或乾式地剝除光阻而移除遮層1110。
參照圖1B，顯示於渠溝1112之基底處成長介電層1114的步驟期間，圖1A所繪之STI結構1100之示範性部分的橫剖面視圖。產生GCIB 1101，且以GCIB 1101照射基板1102或基板1102上的一或多層，以形成介電層1114。GCIB 1101係用以在基板1102上之至少一區域中成長介電層1114達預定深度。介電層1114可包括渠溝1112之底端1112A所形成的底端部分1114A，且可視需要地包括渠溝1112之側壁1112B所形成的側壁部分1114B。介電層1114可用作為渠溝1112中的介電襯底。介電層1114可包括氧化物，如SiO2 或更普遍的SiOx 。或者，介電層1114可包括氮化物(如SiNx )，或介電層1114可包括氮氧化物(如SiOx Ny )。當基板1102或基板1102上之受照層包括矽時，可藉由使用含氧氣體及/或含氮氣體(如O2 、N2 、N2 O、NO2 或NO)經GCIB 1101成長SiO2 、SiNx 或SiOx Ny 。此外，也可引入其它材料，如可使用含碳氣體(如CH4 )而引入碳以形成碳化物。在名為『METHOD AND SYSTEM FOR GROWING A THIN FILM USING A GAS CLUSTER ION BEAM』之共同待審之美國專利申請案第12/144,968號(Docket No. EP-118)中提供例如使用氧化製程成長薄膜或層的額外細節。此專利申請案的整體內容以全文引用的方式併入本文。
可使用如下文所討論的GCIB處理系統形成GCIB 1101。可形成GCIB 1101並以自約1kV至約70kV的加速電壓範圍加速之。或者，該加速電壓範圍可自約1kV至約20kV。在一實施例中，基於介電層1114所需的深度而選擇加速電壓。或者，或此外，可基於毗鄰介電層1114的層形式而選擇加速電壓。
另外，如圖1B所示，介電層1114在渠溝1112中的形成可為定向的。例如，可在一或多個實質垂直於入射之GCIB的表面上進行材料的成長，同時可在一或多個實質平行於入射之GCIB的表面上實質避免或降低材料成長。然而，可調整薄膜成長的方向性，俾在一或多個實質平行於入射之GCIB的表面(如渠溝1112的側壁1112B)上發生若干成長。
例如，隨著增大或降低GCIB能量(或波束加速電壓)，可個別增大或降低GCIB的非均向性(或方向性)。因此，藉由調整該波束加速電壓，可相對於渠溝1112之底端1112A變化渠溝1112之側壁1112B所成長或沈積的薄膜量。或者，例如，調整基板相對於GCIB之入射方向的方位可在其它表面上進行成長。又或者，調整GCIB能量分布(即增寬或變窄)可在其它表面上進行成長。
再者，為了定向地將多層材料膜(其在實質垂直於入射GCIB的一或多個表面上自一子層至毗鄰子層具有不同特性)的成長分等，可調整或交替GCIB的一或多種特性，其包括波束組成。
參照圖1C，顯示以第二介電層1116至少部分填塞渠溝1112之後，圖1B所繪之STI結構之示範性部分的橫剖面視圖。第二介電層1116可由摻雜或未摻雜的氧化矽(如SiO2 )形成。若干未摻雜的氧化矽包括熱四乙氧基矽烷(thermal TEOS)及高密度電漿(HDP)氧化矽。若干摻雜的氧化矽包括磷矽玻璃(Phosphosilicate Glass，PSG)、硼矽玻璃(borosilicate glass，BSG)、硼磷矽玻璃(borophosphosilicate glass，BPSG)、摻硼TEOS(B-TEOS)、摻磷TEOS(P-TEOS)、氟化TEOS(F-TEOS)、氧化矽鍺(silicon germanium oxide)等等。例如，PECVD可用以沈積介電材料，以填塞渠溝1112並形成第二介電層1116。
參照圖1D，圖1C中所繪之STI結構1100可經歷各種平坦化技術，使第二介電層1116平坦化至停止層1106。該平坦化技術可包括機械性平坦化技術(如化學機械研磨(CMP))，或離子束蝕刻(如GCIB平坦化或蝕刻)。
仍參照圖1D，以第二GCIB 1126照射STI結構1100，以在第二介電層1116的上部1128中引入一或多個物種。如本文所提的，第二介電層1116的上部1128包括裸露表面1130，和延伸至第二介電層1116中的介電材料預定深度1132。如本文所提的，經由形式為充滿能量的氣體團簇離子之第二GCIB1126，將引入上部1128中的一或多個物種傳送到裸露表面1130。如上述，經由高壓氣體進入真空中的膨脹及後續所產生之氣體團簇的離子化(電子撞擊)，而形成這些氣體團簇離子。
依據一實施例，預定深度1132的範圍可自約30nm至約80nm。或者，或此外，可在第二介電層1116的表面1130處引入或注入一或多個物種，其深度至少與停止層1106及墊氧化層1104的深度一樣大。更一般地，注入第二介電層1116中所引入物種的預定深度1132在範圍上可為渠溝1112之深度的約3%至約80%。在一例中，注入所引入物種，深度在範圍上達渠溝1112之深度的約10%至約40%。注入第二介電層1116之上部1128中所引入物種也可具有物種濃度的梯度，其隨自表面1130至渠溝1112的距離增加而降低。
引入以產生GCIB的合適進給氣體之例包括一或多個氣態物種，其含有O2 、N2 、Xe、Ar、Si、BF2 、或Ge或其二或多種的任意組合。另外，引入以產生GCIB的合適進給氣體之例包括一或多個氣態物種，其含有O、N、C、H、Si、Ge、F、Cl、Br、He、Ne、Xe、Ar、B、P、或As或其二或多種的任意組合。該物種在表面造成的流量可表示為既定曝光時間內單位面積上的原子(或分子)密度(如atoms/cm2 )。
如下文所討論的，可使用GCIB處理系統形成第二GCIB 1126。可形成第二GCIB 1126並以自約1kV至約70kV的加速電壓範圍加速之。或者，該加速電壓範圍可自約1kV至約20kV。在一實施例中，基於注入第二介電層1116中所引入物種的所需深度而選擇加速電壓。或者，或此外，可基於毗鄰第二介電層1116的層形式而選擇加速電壓。
可執行引入第二介電層1116之一或多個物種的緻密化，以降低第二介電層1116於機械平坦化後濕式清洗處理期間的高濕式移除(如蝕刻)率及/或接縫擴散。可聯同標準實質非氧化的退火使用該緻密化處理，及在機械平坦化清洗步驟後應用該緻密化處理。於後續處理步驟期間，產生的緻密化可提供足夠的濕式蝕刻餘量(margin)，對抗STI填塞凹口及鍵孔擴散。此外，可在低溫及不會與基板材料過度反應之低腐蝕性氧化環境中，獲得注入第二介電層1116中所引入物種的緻密性。
可在有效地使第二介電層1116中所注入一或多個物種緻密化的條件下，使圖1D的STI結構1100退火。具體地說，可選擇所用的退火條件，俾使注入第二介電層1116中已退火之物種的移除率實質上符合毗鄰停止層1106的移除率。此選擇性退火步驟可確保任一後續移除處理(如蝕刻)將以相同速率移除注入第二介電層1116及停止層1106中充滿能量的物種，從而防止任一等向性缺陷或"坑洞"在第二介電層1116中的形成。
在一實施例中，可在惰性氣體的氛圍中實現退火，如氮、氬、氦等等，其可或不需與O2 、N2 O、NO2 或NO混合。退火步驟中所用之氛圍的一例係溫度約600度C至約700度C的水蒸氣、且時間間隔之範圍自約30秒至約120秒。在額外例子中，退火步驟中所用的氛圍係溫度約75度C至約600度C的水蒸氣、且時間間隔之範圍自約30秒至約120秒。應注意到，可在單一升溫步驟實現該退火步驟，或可使用一連串升溫及持溫的循環實現之。
在第二介電層1116中所注入之一或多個物種的退火及緻密化之後，STI結構1100可經歷選擇性移除步驟，其在移除停止層1106中為高選擇性的。可運用的合適氧化蝕刻技術包括，但不限於，濕式蝕刻技術及/或乾式蝕刻技術，如活性離子蝕刻(RIE)、電漿蝕刻、離子束蝕刻、GCIB蝕刻及化學乾式蝕刻。這些蝕刻技術中所用的氣體係對停止層1106和第二介電層1116中所注入之一或多個物種具有高親和性及選擇性。
對於乾式蝕刻處理，乾式蝕刻處理中所用的合適氣體之例包括：CF4 、SF6 、NF3 、CHF3 、CH2 F2 、C4 F6 、C4 F8 、C5 F8 、HBr、Cl2 、Br2 、BCl3 及其組合。也可聯同含氧氣體、含碳氣體、含氫氣體、含氮氣體或如稀有氣體的惰性氣體而使用這些氣體。對於濕式蝕刻處理，合適的化學蝕刻劑包括，但不限於，HF及/或HNO3 。
現在參照圖2A，依據另一實施例顯示STI結構1200之示範部分的橫剖面視圖。STI結構1200包括基板1202，其可為含矽結構或其它包括大塊基板區的半導體基板。為了便於說明，圖式顯示在單一井式中的有效區及STI場隔離區。然而，這個及其它實施例通常適用於其它半導體裝置隔離區，如p型基板、n型基板及磊晶基板中的n井及p井，其包括p+ 上的p、p- 上的p、n+ 上的n及n- 上的n，取決於欲製造的半導體裝置類型。在若干實施中，基板1202可包括砷化鎵(GaAs)或其它包括下述物的半導體材料：Si、Ge、SiGe、GaAs、InAs、InP、CdS、CdTe、其它III/V化合物等等，但不限於此。
參照圖2B，顯示於成長介電層1204的步驟期間，圖2A所繪之STI結構1200之示範性部分的橫剖面視圖。產生GCIB 1201，且以GCIB 1201照射基板1202或基板1202上的一或多層，以形成介電層1204。GCIB 1201係用以在基板1202上之至少一區域中成長介電層1204達預定深度。介電層1204包括具有淺穿透深度的第一區1211，其可用作為墊氧化層，且介電層1204包括具有相對較深穿透深度的第二區1212，其可用作為渠溝隔離。或者，在第二區1212成長介電層1204，但不在第一區1211成長之。
介電層1204可包括氧化物，如SiO2 或更普遍的SiOx 。或者，介電層1204可包括氮化物(如SiNx )，或介電層1204可包括氮氧化物(如SiOx Ny )。當基板1202或基板1202上之受照層包括矽時，可藉由使用含氧氣體及/或含氮氣體(如O2 、N2 、N2 O、NO2 或NO)經GCIB成長SiO2 、SiNx 或SiOx Ny 。在名為『METHOD AND SYSTEM FOR GROWING A THIN FILM USING A GAS CLUSTER ION BEAM』之共同待審之美國專利申請案第12/144,968號(Docket No. EP-118)中提供例如使用氧化製程成長薄膜或層的額外細節。此專利申請案的整體內容以全文引用的方式併入本文。
依據一實施例，藉由變化GCIB劑量(如時間及/或波束電流)或GCIB能量(如GCIB加速電壓)或兩者，而實現第一區1211與第二區1212間之穿透深度的變化。依據另一實施例，可藉由下述而實現此穿透深度的變化：在基板1202上形成一或多個遮層(未顯示)，在其中有建立近乎對齊第二區1212的圖形、將基板1202裸露於第一GCIB氧化處理，用以在第二區1212針對成長介電層產生較深穿透深度、移除該一或多個遮層、及使基板1202裸露於第二GCIB氧化處理，用以在第一區1211針對成長介電層產生較淺穿透深度。
如下文所討論的，可使用GCIB處理系統形成GCIB 1201。可形成GCIB 1201並以自約1kV至約70kV的加速電壓範圍加速之。或者，該加速電壓範圍可自約1kV至約20kV。在一實施例中，基於介電層1204的所需深度而選擇加速電壓。或者，或此外，可基於毗鄰介電層1204的層形式而選擇加速電壓。
可藉由注入一或多個原子或分子物種、藉由緻密化、或藉由退火、或其二或多種任意組合而使介電層1204改性。
參照圖3A，依據實施例顯示STI結構1300之示範部分的橫剖面視圖。STI結構1300包括基板1302，其可為含矽結構或其它包括大塊基板區的半導體基板。為了便於說明，圖式顯示在單一井式中的有效區及STI場隔離區。然而，這個及其它實施例通常適用於其它半導體裝置隔離區，如p型基板、n型基板及磊晶基板中的n井及p井，其包括p+ 上的p、p- 上的p、n+ 上的n及n- 上的n，取決於欲製造的半導體裝置類型。在若干實施中，基板1302可包括砷化鎵(GaAs)或其它包括下述物的半導體材料：Si、Ge、SiGe、GaAs、InAs、InP、CdS、CdTe、其它III/V化合物等等，但不限於此。
在基板1302頂上設置墊氧化層1304(如SiO2 )，例如藉由沈積或氧化法。在後者，氧化可包括在高溫(如800度C至約1100度C)的氧氣環境中加熱基板1302，直至在基板1302的表面上形成氧化層。也可能以習知沈積法形成墊氧化層1304，譬如：化學蒸氣沉積法(CVD)、電漿輔助化學氣相沈積法(PECVD)或物理氣相沉積法(PVD)，但不限於此。此外，可能使用GCIB以執行氧化製程及成長墊氧化層1304而形成墊氧化層1304。
任選的停止層1306可設置在墊氧化層1304之上並可定義外表面1308，該停止層諸如氮化物(如SiNx )層、碳化物(如SiCx )層、氮氧化物(如SiOx Ny )層、碳氮化物(如SiCx Ny )層或其它介電層，其於後續的平坦化及蝕刻期間能抵抗腐蝕。接著如圖示般沈積並圖形化遮層1310(如光阻層)。可以習知微影技術圖形化遮層1310。在不脫離這些及其它實施例下，其它材料及額外層別也可用以形成遮層1310。
圖形化遮層1310，以裸露基板1302中成長介電層1312用之區。就基板而言，其意味著任何半導體層，且就基板組件而言，其意味著任何具有一或多層形成其上或摻雜區形成其中的基板。
接著可移除經由遮層1310所裸露的停止層1306及墊氧化層1304。圖形化這些層的合適技術包括乾式蝕刻技術與濕式蝕刻技術，但不限於此。乾式蝕刻技術可包括乾式蝕刻、濕式蝕刻、乾式電漿蝕刻、離子束蝕刻、GCIB蝕刻等。接著，藉由使用習知技術濕式或乾式地剝除光阻而移除遮層1310。
參照圖3B，顯示成長介電層1312的步驟期間，圖3A所繪之STI結構1300之示範性部分的橫剖面視圖。產生GCIB 1301，且以GCIB 1301照射基板1302或基板1302上的一或多層，以形成介電層1312。GCIB 1301係用以在基板1302上之至少一區域中成長介電層1312達預定深度。介電層1312可包括氧化物，如SiO2 。或者，介電層1312可包括氮化物(如SiNx )，或介電層1312可包括氮氧化物(如SiOx Ny )。當基板1302或基板1302上之受照層包括矽時，可藉由使用含氧氣體(如O2 )經GCIB1301成長SiO2 。在名為『METHOD AND SYSTEM FOR GROWING A THIN FILM USING A GAS CLUSTER ION BEAM』之共同待審之美國專利申請案第12/144,968號(Docket No. EP-118)中提供例如使用氧化製程成長薄膜或層的額外細節。此專利申請案的整體內容以全文引用的方式併入本文。
可使用如下文所討論的GCIB處理系統形成GCIB 1301。可形成GCIB 1301並以自約1kV至約70kV的加速電壓範圍加速之。或者，該加速電壓範圍可自約1kV至約20kV。在一實施例中，基於介電層1312所需的深度而選擇加速電壓。或者，或此外，可基於毗鄰介電層1312的層形式而選擇加速電壓。
可藉由注入一或多個原子或分子物種、藉由緻密化、或藉由退火、或其二或多種任意組合而使介電層1312改性。
可使用已知技術執行額外的處理，以完成電子系統用的積體電路(IC)，該電子系統包括控制器(如處理器)及STI結構所隔離的有效半導體區，其中該STI結構包括具有介電襯底之介電渠溝，其使用GCIB在半導體基板上成長介電襯底而形成。可在該有效區形成各種形式的裝置。如此的裝置包括成像裝置、記憶裝置或邏輯裝置。例如，完整的IC可包括DRAM或其它記憶裝置的記憶單元陣列。在其它IC中，可在該有效區形成閘陣列的邏輯裝置、微處理器或數位訊號處理器。STI結構1100、1200及1300可將該等有效區彼此隔離。
其它實施例更包括積體電路、形成該積體電路、記憶裝置及包括該記憶裝置的電子系統的方法，該等實施例在半導體的第一區中具有STI結構所隔離的複數個有效區。如本文所討論的，使該等有效區中至少二者彼此隔離的介電渠溝可包括使用GCIB在半導體基板上成長介電襯底所形成的介電襯底。
如本文所討論的，在以介電材料至少部分填塞渠溝之後，接著使用GCIB使一或多個物種導向基板的上表面處。在一實施例中，在該介電材料之表面之下深度約30nm至約80nm處注入含有一或多個物種的離子化氣體團簇。如本文所討論的，填塞渠溝的介電材料也包括接縫。緻密化後，介電材料之表面中所注入的一或多個物種可在介電材料之整個表面(包括接縫)上提供均勻的濕式蝕刻率。圖4說明示範性積體電路之包括隔離有效區的STI結構部份。使用上述的技術形成該STI結構。
在圖4中，堆疊單元DRAM 1440包括半導體基板1442，其中STI區1446A、1446B分隔了多個有效區1444A、1444B及1444C。每一隔離區1446A、1446B包括依據上述實施例所形成的介電層。
例如，可藉由擴散佈植或注入法形成雜質摻雜區1452、1453，其中區域1452用作為DRAM之記憶單元的儲存節點(如源極或汲極)，而區域1453用作為接觸節點。在閘極氧化層1456上設置堆疊閘，其中在該閘極的任一側設置氮化物或其它間隔物1458。該堆疊閘包括多晶矽層1454及絕緣層1455。例如，絕緣層1455可包括所沈積的氧化物、沈積的氮化物、或氧化物/氮化物或氧化物/氮化物/氧化物的複合堆疊。在若干實施中，每一堆疊閘在多晶矽層1454及絕緣層1455間也包括矽化層。該矽化層可包括，例如鎢矽化物、鈦矽化物或鈷矽化物。在其它實施中，該堆疊閘在多晶矽層1454及絕緣層1455間包括障壁金屬層及金屬層。合適的障壁金屬層包括鎢氮化物、鈦氮化物及鉭氮化物。該金屬層可包括鎢、鎢矽化物、鈦矽化物或鈷矽化物。多晶矽栓塞1460形成與區域1452的接觸。
在圖4之所說明的IC中，電容器單元包括較低的儲存節點電極1462、單元介電質(cell dielectric)1464及上電極1466。金屬接觸部1468提供多晶矽栓塞1460之一(其作為位元線)與第一金屬層1470間的電氣連接。絕緣層1472分隔了第一金屬層1470與第二金屬層1474。保護層1476覆蓋整個半導體晶圓。
儘管圖4說明堆疊單元DRAM，依據上述之技術所形成的隔離區可併入任何形式的記憶裝置，如渠溝單元DRAM、快閃記憶體、嵌入式記憶體、電子可改寫式可編程唯讀記憶體(electrically erasable programmable readonly memory，EEPROM)等等。
如上述，藉由在GCIB處理系統中產生GCIB並以該GCIB照射基板，而在該基板上之一或多個區域中產生一或多個介電層。該GCIB可用以成長介電膜或在沈積該介電材料之前成長渠溝襯底。例如，含有O2 的GCIB可用以在矽上成長SiO2 。此外，第二GCIB可用以將一或多個物種引入介電材料中。此外，第三GCIB可用以使所沈積的介電材料平坦化。例如，含有CF4 、NF3 或SF6 的GCIB可用以使所沈積的介電材料平坦化。更此外，第四GCIB可用以蝕刻該介電材料、停止層或該介電材料及停止層兩者。例如，含有CF4 、NF3 或SF6 的GCIB可用以蝕刻該介電材料或停止層。更此外，第五GCIB可用以形成渠溝。例如，含有NF3 或SF6 的GCIB可用以在矽上蝕刻渠溝或介層孔。
依據實施例，除了別的以外，圖5還繪製產生成長介電材料用之GCIB的GCIB處理系統100。GCIB處理系統100包括真空槽102、基板座150(待處理之基板152固定在其上)及真空泵系統170A、170B及170C。基板152可為半導體基板、晶圓、平面顯示器(FPD)、液晶顯示器(LCD)或任何其它工作件。GCIB處理系統100係用以產生處理基板152用的GCIB。
仍參照圖5的GCIB處理系統100，真空槽102包括三個連通腔，名為源腔104、游離/加速腔106，與處理腔108，以提供減壓的包圍區。真空泵系統170A、170B及170C分別將該三腔抽至合適的操作壓力。在三個連通腔104、106及108中，可在第一腔(源腔104)中形成氣體團簇束，同時在第二腔(游離/加速腔106)中形成GCIB，其中使該氣體團簇束離子化並任意地加速之。接著在第三腔(處理腔108)中，加速的或未加速的GCIB可用以處理基板152。
如圖5所示，GCIB處理系統100可包括一或多個氣源，用以引入一或多種氣體或氣體混合物至真空槽102中。例如，加壓下，第一氣體源111所儲的第一氣體成份經由第一氣體控制閥113A而送入氣體計量閥或閥113。此外，例如，加壓下，第二氣體源112所儲的第二氣體成份經由第二氣體控制閥113B而送入氣體計量閥或閥113。此外，例如，該第一氣體成份或該第二氣體成份或兩者可包括含有一或多個物種的氣體成份，用以成長介電材料或用以注入該介電材料。更此外，例如，該第一氣體成份或該第二氣體成份或兩者可包括壓縮的惰性氣體、載體氣體或稀釋氣體。例如，該惰性氣體、載體氣體或稀釋氣體可包括稀有氣體，即He、Ne、Ar、Kr、Xe或Rn。此外，可單獨或聯合彼此地使用第一氣體源111及第二氣體源112以產生離子化團簇。
經由氣體進給管114引入含有該第一氣體成份或該第二氣體成份或兩者之高壓、壓縮的氣體至滯留腔116，且經由適當形狀的噴嘴110而噴射至實質上較低壓的真空中。因為高壓、壓縮氣體自滯留腔116至源腔104之較低壓區的膨脹，該氣體速度加速至超音速且自噴嘴110發出氣體團簇束118。
當靜焓(static enthalpy)轉換為動能時(其起因於噴流的膨脹)，噴流的自然冷卻使部分氣體噴流凝聚且形成具有團簇(每一者由數個至數千弱鍵結的原子或分子組成)的氣體團簇束118。設置在噴嘴110之出口下游處(位在源腔104與游離/加速腔106之間)的氣體分離器120部份地分隔了在氣體團簇束118之週邊邊緣上的氣體分子(其尚未凝結成團簇)與氣體團簇束118之核心中的氣體分子(其已凝結成團簇)。除其它原因外，如此選擇部份氣體團簇束118還會把在較高的壓力係不利的下游區域(例如：離子器122與處理腔108)中的壓力降低。此外，氣體分離器120定義氣體團簇束進入游離/加速腔106的初始維度。
在源腔104中形成氣體團簇束118之後，離子器122使氣體團簇束118中的成份氣體團簇離子化以形成GCIB 128。離子器122可包括電子撞擊離子器，其自一或多個燈絲124中產生電子，該等電子被加速並導向而與游離/加速腔106內之氣體團簇束118中的氣體團簇碰撞。在與該氣體團簇碰撞後，帶有足夠能量的電子自該氣體團簇中的分子逐出電子，以產生離子化的分子。氣體團簇的離子化可引起帶電的氣體團簇離子群聚(一般具有淨正電荷)。
如圖5所示，波束電子器130係用以離子化、萃取、加速及聚焦GCIB 128。波束電子器130包括燈絲電源供應器136，其提供電壓VF 以加熱離子器的燈絲124。
此外，波束電子器130包括在游離/加速腔106中的一組施加適當偏壓的高壓電極126，其萃取來自離子器122之團簇離子。高壓電極126接著加速所萃取的團簇離子至所需的能量，並聚焦之以定義GCIB 128。GCIB 128中之團簇離子的動能通常自約1000電子伏特(1keV)至數十keV不等。例如，GCIB 128可被加速達1至70keV。
如圖5所說明的，波束電子器130更包括陽極電源供應器134，其對離子器122的陽極提供電壓VA ，用以加速自燈絲124射出的電子及使電子轟擊氣體團簇束118中的氣體團簇，而產生團簇離子。
此外，如圖5所說明的，波束電子器130包括萃取電源供應器138，其提供電壓VE 以對高壓電極126之一施加偏壓而萃取來自離子器122的游離區域中之離子及形成GCIB 128。例如，萃取電源供應器138對高壓電極126之第一電極提供電壓，該電壓小於或等於離子器122的陽極電壓。
此外，波束電子器130可包括加速器電源供應器140，其提供電壓VAcc 以對高壓電極126之一施加相對於離子器122的偏壓而導致等於約VAcc 電子伏特(eV)的全GCIB加速能量。例如，加速器電源供應器140可對高壓電極126之第二電極提供電壓，該電壓小於或等於離子器122的陽極電壓及該第一電極的萃取電壓。
此外，波束電子器130可包括透鏡電源供應器142與144，其可對高壓電極126之若干者施加偏壓(例如VL1 與VL2 )而聚焦GCIB 128。例如，透鏡電源供應器142可對高壓電極126之第三電極提供電壓，該電壓小於或等於離子器122的陽極電壓、該第一電極的萃取電壓及該第二電極的加速器電壓，且透鏡電源供應器144可對高壓電極126之第四電極提供電壓，該電壓小於或等於離子器122的陽極電壓、該第一電極的萃取電壓、該第二電極的加速器電壓及該第三電極的第一透鏡電壓。
注意到，在離子化及萃取方案兩者上可使用許多變體。儘管本文所描述的方案係用於說明之目的，另外的萃取方案涉及將離子器及萃取電極之第一元件(或萃取光學器件)設定在Vacc 。此通常需要離子器電源供應器之控制電壓的光纖光學編程(fiber optic programming)，但建立更簡單的整體光學列(optics train)。不論離子器及萃取透鏡偏壓的細節如何，本文所述的發明仍有助益的。
游離/加速腔106中高壓電極126下游處的波束過濾器146可用以消除來自GCIB 128的單體，或單體與輕團簇離子，以定義進入處理腔108之經過過濾的處理GCIB 128A。在一實施例中，波束過濾器146實質降低具有100、或更少原子或分子或兩者之團簇的數目。該波束過濾器可包括磁組件，用以實施跨越GCIB 128的磁場，以幫助該過濾處理。
仍參照圖5，在游離/加速腔106中之GCIB 128的路徑中設置波束閘148。波束閘148具有允許GCIB 128自游離/加速腔106通往處理腔108的開放狀態，以定義處理GCIB 128A，及具有阻擋GCIB 128進入處理腔108的封閉狀態。控制電纜將控制訊號自控制系統190傳至波束閘148。該控制訊號可控地將波束閘148在開放或封閉狀態間做切換。
在處理腔108中之處理GCIB 128A的路徑中設置基板152，其可為待GCIB處理的晶圓或半導體晶圓、平面顯示器(FPD)、液晶顯示器(LCD)或其它基板。因為大多數應用以空間地均勻結果考慮大型基板的處理，一掃描系統係合適於使處理GCIB 128A均勻地掃描橫越大區域以產生空間均勻的結果。
X-掃描致動器160提供基板座150在X-掃描移動方向(進出此紙張面)的線性移動。Y-掃描致動器162提供基板座150在Y-掃描移動164方向的線性移動，其通常垂直於X-掃描移動。X-掃描與Y-掃描移動的組合以柵狀掃描移動方式使基板座150所支撐的基板152移動通過處理GCIB 128A，以藉由處理GCIB128A均勻地(或另外的編程方法)照射基板152的表面，用以處理基板152。
基板座150以相對於處理GCIB 128A之軸心的一角度設置基板152，而使處理GCIB 128A具有相對於基板152表面的波束入射角166。波束入射角166可為90度或若干其它角度，但通常為90度或接近90度。在Y-掃描期間，基板152與基板座150自所示的位置移動至交替的位置〝A〞，此位置分別由符號152A與150A代表。注意到，當於這兩位置之間移動時，經由處理GCIB 128A掃描基板152，及在極點位置兩處，基板152係完全地移出處理GCIB 128A的路徑(過度掃描)。雖然在圖5中未明白地顯示出，在(通常)垂直的X-掃描移動的方向(進出此紙張面)中執行相似的掃描與過度掃描。
波束電流感應器180係設置在處理GCIB 128A路徑上且於基板座150後方，而當掃描基板座150超出處理GCIB 128A路徑時，截取處理GCIB 128A的取樣。波束電流感應器180通常為法拉第杯(faraday cup)或相似物，除波束進入時打開之外係關閉的，且通常以電性絕緣架座182固定於真空槽102的壁上。
如圖5所示，控制系統190經由電纜連接X-掃描致動器160與Y-掃描致動器162，及控制X-掃描致動器160與Y-掃描致動器162而使基板152進出處理GCIB 128A，且相對於處理GCIB 128A均勻地掃描基板152以藉由處理GCIB 128A執行基板152所需的處理。控制系統190以電纜接收藉波束電流感應器180所收集的取樣波束電流，從而監控GCIB及控制基板152所接收的GCIB劑量，且當已傳送預定的所需劑量時，自處理GCIB 128A中移開基板152。
在圖6所示的實施例中，GCIB處理系統200係與圖5的實施例相似，且更包括X-Y定位平台253，用以支持基板152並在兩軸上移動之，以相對於處理GCIB 128A而有效地掃描基板252。例如，X-移動可包括進出此紙張面的移動，且Y-移動可包括沿著方向264的移動。
處理GCIB 128A於投射撞擊區286處並以相對於基板152表面的波束入射角266撞擊基板252的表面。藉由X-Y移動，X-Y定位平台253可將基板252之表面的每一部份定位在GCIB 128A的路徑中，俾使該基板的每一區域可與投射撞擊區286一致，以藉由處理GCIB 128A來進行處理。X-Y控制器262經由電纜提供電子訊號予X-Y定位平台253，用以控制X-軸與Y-軸方向中每一軸的位置及速度。X-Y控制器262經由電纜接收來自控制系統190的控制訊號，並受其控制，依據習知X-Y平台定位技術，X-Y定位平台253以持續式移動或以步進式移動而移動，以在投射撞擊區286內定位基板252的不同區域。在一實施例中，藉由系統控制系統190程控地操控X-Y定位平台253，而以程控速度掃描基板252的任一區，經由投射撞擊區286域藉處理GCIB 128A進行GCIB處理。
定位平台253的基板支撐面254係導電的，且與控制系統190所操作的劑量測定處理器連接。定位平台253的電氣絕緣層255將基板252及基板支撐面254與定位平台253的基座部分260隔絕。基板252藉由撞擊處理GCIB 128A所感應的電荷經由基板252及基板支撐面254傳導，且訊號經由定位平台253與控制系統190結合，用以劑量測定量測。劑量測定量測具有整合裝置，用以整合GCIB電流以判定GCIB處理劑量。在某些情況下，電子的中和目標源(target-neutralizing source)(未顯示)，有時被稱為電子流，可用以中和處理GCIB 128A。在這種情況下，任憑電荷的增源，法拉第杯(Faraday cup，未顯示，可類似於圖5中的波束電流感應器180)可用以確保精確的劑量測定，其理由係典型的法拉第杯僅允許高能正離子進入並被量測。
在操作中，控制系統190發送信號啟動波束閘148的開放狀態，以用處理GCIB 128A照射基板252。為了計算基板252所接收之累積的劑量，控制系統190監視基板252所收集之GCIB電流的量測值。當基板252所接收之劑量達預定的劑量時，控制系統190關閉波束閘148，且基板252的處理便完成。基於基板252之既定區域所接收的GCIB劑量量測值，控制系統190可調整掃描速度，以完成合適的照射目標時間，而處理基板252的不同區域。
或者，可使處理GCIB 128A在基板252的整個表面以固定圖案定速掃描，卻調制GCIB強度(通常指的是Z軸調變)而把強度上非均勻劑量送至樣品。可藉由種種的方法中的任一種調制GCIB處理系統200中的GCIB強度，包括變化來自GCIB源供應器的氣體流量；藉由變化燈絲電壓VF 或變化陽極電壓VA 調制離子器122；藉由變化透鏡電壓VL1 與/或VL2 調制透鏡聚焦；或以可變波束擋塊、可調續斷器或可調孔隙機械性地阻擋此波束的一部份。此調制變化可為連續類比變化或可為時間調制切換或開關。
處理腔108可包括原位量測系統。例如，該原位量測系統可包括具有光發送器280及光接收器282的光診斷系統，光發送器280及光接收器282個別用以以入射光訊號284照明基板252，及接收來自基板252的散射光訊號288。該光診斷系統包括光學窗，以允許入射光訊號284及散射光訊號288進出處理腔108。此外，光發送器280及光接收器282可各自包括發送及接收光。光發送器280接收並響應來自控制系統190的控制用電子訊號。光接收器282回傳量測訊號至控制系統190。
該原位量測系統可包括任何用以監視GCIB處理過程的儀器。依據一實施例，該原位量測系統可組成光學散射系統(optical scatterometry system)。該散射系統可包括散射儀，其包含波束剖面的橢圓偏光儀(橢圓偏光計)及波束剖面反射量測術(反射儀)，係Therma-Wave,Inc.(1250 Reliance Way,Fremont,CA 94539)或Nanometrics,Inc.(1550 Buckeye Drive,Milpitas,CA 95035)市售系統。
例如，該原位量測系統可包括整合式光學數位輪廓量測(integrated Optical Digital Profilometry，iODP)散射模組，用以量測執行GCIB處理系統200之處理程序造成的處理效能數據。例如，該量測系統可量測或監視處理程序造成的量測數據。例如，該量測數據可用以判定象徵處理程序的處理效能數據，如處理速率、相對處理速率、特徵輪廓角、臨界尺寸、特徵厚度或深度、特徵形狀等。例如，於基板上定向地沈積材料的過程中，處理效能數據可包括臨界尺寸(CD)，如特徵部(即介層孔、線等)中的頂部、中間或底部CD、特徵深度、材料厚度、側壁角度、側壁形狀、沈積速率、相對沈積速率、其任一參數的空間分布、象徵其任一空間分布之均勻性的參數等等。經由控制系統190的控制訊號操作X-Y定位平台253，該原位量測系統可繪製基板252之一或多個特徵的地圖。
控制系統190包含微處理器、記憶器及數位I/O埠，該數位I/O埠能夠產生足以傳輸與啟動至GCIB處理系統100(或200)之輸入的控制電壓，同時監視來自GCIB處理系統100(或200)之輸出。此外，控制系統190可與下述結合，並與其交換資訊：真空泵系統170A、170B及170C、第一氣體源111、第二氣體源112、第一氣體控制閥113A、第二氣體控制閥113B、波束電子器130、波束過濾器146、波束閘148、X-掃描致動器160、Y-掃描致動器162及波束電流感應器180。例如，為了在基板152上執行GCIB製程，該記憶器中所存的程式可用以依據處理配方，而啟動前述之GCIB處理系統100零件的輸入。
然而，控制系統190可用作為一般用途的電腦系統，執行部分或全部本發明之實施例的微處理器處理步驟，以響應處理器執行記憶器中所含之一或多個指令的一或多個序列。控制器記憶器可自另一電腦可讀式媒體(如硬碟或可移式媒體驅動器)讀取如此的指令。多元處理設備中的一或多個處理器也可用作為控制器微處理器，以執行主記憶器中所含的指令序列。在另外的實施例中，可使用固線式電路代替軟體指令或與軟體指令結合。因此，實施例不限於固線式電路與軟體的任一特定組合。
如上述般，控制系統190可用以架構任一數量的處理元件，且控制系統190可收集、提供、處理、記憶及顯示來自處理元件的數據。控制系統190可包括若干應用程式和若干控制器，用以控制一或多個處理元件。例如，控制系統190可包括圖形使用者界面(GUI)構件(未顯示)，其提供使用者監視及/或控制一或多個處理元件的介面。
控制系統190可相對GCIB處理系統100(或200)而坐落旁邊，或可相對於GCIB處理系統100(或200)而坐落遠處。例如，控制系統190可使用至少下述方法與GCIB處理系統100交換數據：直接連接、內部網路及/或網際網路。例如，控制系統190可在客戶位置(即裝置製造者等)處與內部網路相結合，或在供應商位置(即設備製造者等)處與內部網路相結合。或者或另外，控制系統190可與網際網路相結合。此外，例如，另一電腦(即控制器、伺服器等)可經至少下述方法而存取控制系統190以交換數據：直接連接、內部網路、與網際網路。
基板152(或252)可藉夾持系統(未顯示)而固定在基板座150(或基板座250)上，如機械夾持系統或電夾持系統(如靜電夾持系統)。此外，基板座150(或250)可包括加熱系統(未顯示)或冷卻系統(未顯示)，用以調整及/或控制基板座150(或250)及基板152(或252)的溫度。
真空泵系統170A、170B及170C可包括渦輪分子真空泵(TMP)及閘閥，該TMP抽氣速率能夠高達約每秒5000升(且更多)，且該閘閥用以節流腔室壓力。在習知真空處理裝置中，可使用每秒1000至3000升的TMP。TMP係有助於低壓處理，通常低於約50mTorr。此外，用以監視腔室壓力的裝置(未顯示)可與真空槽102或三個真空腔104、106、108中任一者結合。例如，該壓力量測裝置可為電容式壓力計或游離壓力計(ionization gauge)。
現在參照圖7，顯示使氣體團簇噴流(圖5及6中的氣體團簇束118)離子化之氣體團簇離子器(圖5及6中的122)的剖面300。剖面300垂直於GCIB 128之軸。對於典型的氣體團簇大小(2000至15000個原子)，離開分離器孔(圖5及6中的120)及進入離子器(圖5及6中的122)的團簇將攜有約130至1000電子伏特(eV)的動能而移動。在這些低能量處，離子器122內與空間電中性的任何偏差將導致噴流的快速擴散暨波束電流的重大損失。圖7說明自我中和的離子器。隨著帶有其它離子器，以電子撞擊使氣體團簇離子化。在此設計中，自多重線性熱離子燈絲(通常為鎢絲)302a、302b及302c發射出熱電子(310所指的七個例子)，並藉由電子反射極電極(electron-repeller electrode)306a、306b及306c及波束形成電極304a、304及304c所提供的合適電場的作動而萃取及聚焦之。熱電子310通過氣體團簇噴流及噴流軸，接著撞擊對面的波束形成電極304b，以產生低能二次電子(例中所指的312、314及316)。
儘管(為了簡單化)未顯示，線性熱燈絲302b及302c也產生熱電子，其隨後產生低能二次電子。按維持空間電中性的要求，藉由提供可吸引至帶正電之離子化氣體團簇噴流的低能電子，所有的二次電子有助於確保離子化的團簇維持空間電中性。對波束形成電極304a、304b及304c施加相對於線性熱離子燈絲302a、302b及302c的正偏壓，且對電子反射極電極306a、306b及306c施加相對於線性熱離子燈絲302a、302b及302c的負偏壓。絕緣器308a、308b、308c、308d、308e及308f使電極304a、304b、304c、306a、306b及306c電氣絕緣並支撐之。例如，此自我中和離子器係有效的，且實現超過1000微安培的氬氣GCIB。
或者，離子器可自電漿中萃取電子以離子化團簇。這些離子器的幾何結構與本文所述之三個燈絲離子器相當不同，但操作及離子器控制的原理非常雷同。
參照圖8，依據實施例說明使用GCIB在基板上形成淺渠溝隔離的方法。該方法包括流程圖800，其開始於在GCIB處理系統中產生GCIB的810。如上述，高壓氣體膨脹進到減壓的環境中以形成氣體團簇、將該氣體團簇離子化、加速該離子化的氣體團簇及根據情況過濾之。
可形成GCIB，並以自約1kV至約70kV範圍的加速電壓加速之。或者，該加速電壓範圍可自約1kV至約20kV。在一實施例中，基於介電層所需的深度而選擇加速電壓。或者，或此外，可基於毗鄰該介電層的層形式而選擇加速電壓。
GCIB處理系統可為上文圖5或6所述之GCIB處理系統(100或200)中任一者或其任意組合。基板可置於該GCIB處理系統的基板座上，且可被該基板座牢固地固定著。可控制或不控制該基板的溫度。例如，於成長處理期間可加熱或冷卻該基板。該基板周遭的環境維持在減壓中，同時自包含一或多個薄膜形成物種的高壓氣體中形成GCIB。
該基板可包括導體材料、非導體材料或半導體材料，或其二或多種材料的組合。此外，該基板可能包括一個或多個結構形成其上，或該基板可為無材料結構的毯覆式基板。
在820中，以該GCIB照射該基板，以藉由在該基板之至少一區域中成長介電層而形成STI結構。GCIB係用以在該基板上之至少一區域中成長介電層達預定深度。當該基板或該基板上之受照層包括矽時，可藉由使用含氧氣體(如O2 )經該GCIB成長SiO2 。
儘管上文已詳述本發明之僅有的特定實施例，熟悉本技藝者將迅速地理解在不實質脫離本發明之新穎教示及優點下，實施例中的許多改良係可行的。因此，所有如此的改良旨在被涵蓋進本發明的範疇內。
100．．．GCIB處理系統
102．．．真空槽
104．．．源腔
106．．．游離/加速腔
108．．．處理腔
110．．．噴嘴
111．．．第一氣體源
112．．．第二氣體源
113．．．氣體計量閥
113A．．．第一氣體控制閥
113B．．．第二氣體控制閥
114．．．氣體進給管
116．．．滯留腔
118．．．氣體團簇束
120．．．氣體分離器
122．．．離子器
124．．．燈絲
126．．．高壓電極
128．．．GCIB
128A．．．GCIB
130．．．波束電子器
134．．．陽極電源供應器
136．．．燈絲電源供應器
138．．．篩選電源供應器
140．．．加速器電源供應器
142．．．透鏡電源供應器
144．．．透鏡電源供應器
146．．．波束過濾器
148．．．波束閘
150．．．基板座
150A．．．符號
152．．．基板
152A．．．符號
160．．．X-掃描致動器
162．．．Y-掃描致動器
164．．．Y-掃描移動
166．．．入射角
170A．．．真空泵系統
170B．．．真空泵系統
170C．．．真空泵系統
180．．．波束電流感應器
182．．．電性絕緣架座
190．．．控制系統
200．．．GCIB處理系統
250．．．基板座
252．．．基板
253．．．X-Y定位平台
254．．．基板支撐面
255．．．電器絕緣層
260．．．基座部分
262．．．X-Y控制器
264．．．方向
266．．．波束入射角
280．．．光發送器
282．．．光接收器
284．．．光訊號
286．．．投射撞擊區
288．．．光訊號
300．．．剖面
302a．．．熱離子燈絲
302b．．．熱離子燈絲
302c．．．熱離子燈絲
304a．．．波束形成電極
304b．．．波束形成電極
304c．．．波束形成電極
306a．．．電子反射極電極
306b．．．電子反射極電極
306c．．．電子反射極電極
308a．．．絕緣器
308b．．．絕緣器
308c．．．絕緣器
308d．．．絕緣器
308e．．．絕緣器
308f．．．絕緣器
310．．．熱電子
312．．．二次電子
314．．．二次電子
316．．．二次電子
800．．．流程圖
810．．．步驟
820．．．步驟
1100．．．STI結構
1101．．．GCIB
1102．．．基板
1104．．．墊氧化層
1106．．．停止層
1108．．．外表面
1110．．．遮層
1112．．．渠溝
1112A．．．底端
1112B．．．側壁
1114．．．介電層
1114A．．．底端部分
1114B．．．側壁部分
1116．．．第二介電層
1126．．．第二GCIB
1128．．．上部
1130．．．表面
1132．．．預定深度
1200．．．STI結構
1201．．．GCIB
1202．．．基板
1204．．．介電層
1211．．．第一區
1212．．．第二區
1300．．．STI結構
1301．．．GCIB
1302．．．基板
1304．．．墊氧化層
1306．．．停止層
1308．．．外表面
1310．．．遮層
1312．．．介電層
1440．．．DRAM
1442．．．基板
1444A．．．有效區
1444B．．．有效區
1444C．．．有效區
1446A．．．STI區/隔離區
1446B．．．STI區/隔離區
1452．．．雜質摻雜區
1453．．．雜質摻雜區
1454．．．多晶矽層
1455．．．絕緣層
1456．．．閘極氧化層
1458．．．間隔物
1460．．．多晶矽栓塞
1462．．．儲存節點電極
1464．．．單元介電質
1466．．．上電極
1468．．．金屬接觸部
1470．．．第一金屬層
1472．．．絕緣層
1474．．．第二金屬層
1476．．．保護層
VA ．．．電壓
VE ．．．電壓
VF ．．．電壓
VACC ．．．電壓
VL1 ．．．偏壓
VL2 ．．．偏壓
在附圖中：
圖1A至1D說明依據該方法之實施例之STI結構示範部分的橫剖面視圖。
圖2A至2B說明依據該方法之另一實施例之STI結構示範部分的橫剖面視圖。
圖3A至3B說明依據該方法之另一實施例之STI結構示範部分的橫剖面視圖。
圖4係依據另一實施例之包括隔離有效區之STI結構的示範積體電路橫剖面視圖。
圖5係GCIB處理系統的說明。
圖6係GCIB處理系統的另一說明。
圖7係GCIB處理系統之游離源的說明。
圖8係流程圖，說明依據另一實施例在基板上形成STI結構的方法。
800．．．流程圖
810．．．產生氣體團簇離子束
820．．．以該氣體團簇離子束照射基板，以形成淺渠溝隔離結構

Claims (18)

  1. 一種在一基板上形成淺渠溝隔離(STI)結構的方法，包括：在該基板上形成一渠溝；藉由執行以下步驟而在該渠溝內之至少一表面上成長一介電襯墊：產生一氣體團簇離子束(GCIB)；選定一波束加速電壓及波束劑量以在實質上垂直於該GCIB之一或更多表面上達成該介電襯墊的一第一厚度，該第一厚度大於在實質上平行於該GCIB之一或更多表面上之該介電襯墊的一第二厚度；及以該GCIB照射該渠溝，以在該渠溝內之該至少一表面上成長該介電襯墊；且之後，以額外的介電材料至少部份填塞該渠溝以形成該STI結構，該額外的介電材料與該介電襯墊直接接觸。
  2. 如申請專利範圍第1項之在一基板上形成淺渠溝隔離(STI)結構的方法，其中該成長該介電襯墊包括使該渠溝內之該至少一表面氧化，以形成一氧化層，或使該渠溝內之該至少一表面氮化，以形成一氮化層，或使該渠溝內之該至少一表面氧化及氮化兩者，以形成一氮氧化層。
  3. 如申請專利範圍第2項之在一基板上形成淺渠溝隔離(STI)結構的方法，其中該GCIB包括選自下述氣體組成群體中的一或多氣體：O2 、N2 、N2 O、NO2 及NO，及任選的惰性氣體。
  4. 如申請專利範圍第2項之在一基板上形成淺渠溝隔離(STI)結構的方法，其中該氧化層包括SiO2 ，或該氮化層包括SiNx ，或該氮氧化層包括SiOx Ny 。
  5. 如申請專利範圍第1項之在一基板上形成淺渠溝隔離(STI)結構的方法，其中以該GCIB照射該渠溝在該渠溝之一底部表面上形成該介電襯墊，然而實質上避免該介電襯墊在該渠溝之側壁上的成長。
  6. 如申請專利範圍第5項之在一基板上形成淺渠溝隔離(STI)結構的方法，其中該照射該渠溝包括使該渠溝之該底部表面氧化。
  7. 如申請專利範圍第1項之在一基板上形成淺渠溝隔離(STI)結構的方法，更包括：使該額外的介電材料平坦化。
  8. 如申請專利範圍第1項之在一基板上形成淺渠溝隔離(STI)結構的方法，更包括：處理該額外的介電材料，以修正該額外的介電材料中所形成的接縫。
  9. 如申請專利範圍第1項之在一基板上形成淺渠溝隔離(STI)結構的方法，更包括：使該介電襯墊退火。
  10. 如申請專利範圍第1項之在一基板上形成淺渠溝隔離(STI)結構的方法，更包括：產生另一GCIB；及以該另一GCIB照射該介電襯墊，以引入一或多個物種至該介電襯墊中達一預定深度。
  11. 如申請專利範圍第10項之在一基板上形成淺渠溝隔離(STI)結構的方法，其中該引入該一或多個物種包括引入O2 、N2 、Xe、Ar、Si、BF2 或Ge，或其二或多個之任一組合。
  12. 如申請專利範圍第10項之在一基板上形成淺渠溝隔離(STI)結構的方法，其中該引入該一或多個物種包括引入O、N、C、H、S、Si、Ge、F、Cl、Br、He、Ne、Xe、Ar、B、P或As，或其二或多個之任一組合。
  13. 如申請專利範圍第10項之在一基板上形成淺渠溝隔離(STI)結構的方法，更包括：在以該另一GCIB照射後，使帶有該一或多個物種的該介電襯墊退火。
  14. 如申請專利範圍第1項之在一基板上形成淺渠溝隔離(STI) 結構的方法，更包括：在一記憶裝置裝使用該STI結構。
  15. 如申請專利範圍第1項之在一基板上形成淺渠溝隔離(STI)結構的方法，更包括：修改該GCIB之一波束能量分布。
  16. 一種在一基板上形成淺渠溝隔離(STI)結構的方法，包含：在該基板上形成一渠溝；藉由執行以下步驟而在該渠溝內之至少一表面上成長一介電襯墊：產生一氣體團簇離子束(GCIB)；調整該GCIB之方向性；及以該GCIB照射該渠溝，以在該渠溝內之一底部表面上定向成長該介電襯墊，然而實質上避免該介電襯墊在該渠溝之側壁上的成長；且之後，以額外的介電材料至少部份填塞該渠溝以形成該STI結構。
  17. 如申請專利範圍第16項之在一基板上形成淺渠溝隔離(STI)結構的方法，更包括：修改該GCIB之一波束能量分布。
  18. 如申請專利範圍第17項之在一基板上形成淺渠溝隔離(STI)結構的方法，其中該成長該介電襯墊包括使該底部表面氧化，以形成一氧化層，或使該底部表面氮化，以形成一氮化層，或使該底部表面氧化及氮化兩者，以形成一氮氧化層。
TW099103572A 2009-02-09 2010-02-05 利用氣體團簇離子束成長製程形成渠溝隔離之方法 TWI476862B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/367,697 US7968422B2 (en) 2009-02-09 2009-02-09 Method for forming trench isolation using a gas cluster ion beam growth process

Publications (2)

Publication Number Publication Date
TW201034117A TW201034117A (en) 2010-09-16
TWI476862B true TWI476862B (zh) 2015-03-11

Family

ID=42335287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103572A TWI476862B (zh) 2009-02-09 2010-02-05 利用氣體團簇離子束成長製程形成渠溝隔離之方法

Country Status (3)

Country Link
US (1) US7968422B2 (zh)
TW (1) TWI476862B (zh)
WO (1) WO2010090903A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7905199B2 (en) * 2008-06-24 2011-03-15 Tel Epion Inc. Method and system for directional growth using a gas cluster ion beam
US9142462B2 (en) * 2010-10-21 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a contact etch stop layer and method of forming the same
US20120326230A1 (en) * 2011-06-22 2012-12-27 International Business Machines Corporation Silicon on insulator complementary metal oxide semiconductor with an isolation formed at low temperature
JP2013016557A (ja) * 2011-06-30 2013-01-24 Toshiba Corp 半導体装置の製造方法
US8557710B2 (en) * 2011-09-01 2013-10-15 Tel Epion Inc. Gas cluster ion beam etching process for metal-containing materials
US8512586B2 (en) * 2011-09-01 2013-08-20 Tel Epion Inc. Gas cluster ion beam etching process for achieving target etch process metrics for multiple materials
US8513138B2 (en) * 2011-09-01 2013-08-20 Tel Epion Inc. Gas cluster ion beam etching process for Si-containing and Ge-containing materials
US8691700B2 (en) * 2011-09-01 2014-04-08 Tel Epion Inc. Gas cluster ion beam etch profile control using beam divergence
US8815734B2 (en) 2011-11-07 2014-08-26 International Business Machines Corporation Use of gas cluster ion beam to reduce metal void formation in interconnect structures
US8546209B1 (en) 2012-06-15 2013-10-01 International Business Machines Corporation Replacement metal gate processing with reduced interlevel dielectric layer etch rate
US8946792B2 (en) 2012-11-26 2015-02-03 International Business Machines Corporation Dummy fin formation by gas cluster ion beam
TWI581367B (zh) * 2012-12-12 2017-05-01 聯華電子股份有限公司 半導體結構之製作方法
US9123673B2 (en) * 2013-03-12 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer back side processing structure and apparatus
US9540725B2 (en) 2014-05-14 2017-01-10 Tel Epion Inc. Method and apparatus for beam deflection in a gas cluster ion beam system
JP6545053B2 (ja) * 2015-03-30 2019-07-17 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
US10541172B2 (en) 2016-08-24 2020-01-21 International Business Machines Corporation Semiconductor device with reduced contact resistance
US9905459B1 (en) * 2016-09-01 2018-02-27 International Business Machines Corporation Neutral atom beam nitridation for copper interconnect
KR20180068229A (ko) 2016-12-13 2018-06-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN109698274B (zh) 2017-10-23 2021-05-25 联华电子股份有限公司 电容的制作方法
US10741678B2 (en) * 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014407A1 (en) * 2000-07-10 2002-02-07 Allen Lisa P. System and method for improving thin films by gas cluster ion beam processing
US20030143340A1 (en) * 1994-09-06 2003-07-31 Makoto Akizuki Method for forming thin film with a gas cluster ion beam
US20070210366A1 (en) * 2006-03-07 2007-09-13 Micron Technology, Inc. Trench isolation implantation

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1483966A (en) 1974-10-23 1977-08-24 Sharp Kk Vapourized-metal cluster ion source and ionized-cluster beam deposition
US4361762A (en) 1980-07-30 1982-11-30 Rca Corporation Apparatus and method for neutralizing the beam in an ion implanter
JPS62296357A (ja) 1986-06-16 1987-12-23 Fujitsu Ltd イオン注入装置の電荷中和装置
US4740267A (en) 1987-02-20 1988-04-26 Hughes Aircraft Company Energy intensive surface reactions using a cluster beam
US4916311A (en) 1987-03-12 1990-04-10 Mitsubishi Denki Kabushiki Kaisha Ion beaming irradiating apparatus including ion neutralizer
US4886971A (en) 1987-03-13 1989-12-12 Mitsubishi Denki Kabushiki Kaisha Ion beam irradiating apparatus including ion neutralizer
JP3386175B2 (ja) 1993-03-22 2003-03-17 科学技術振興事業団 ガスクラスターイオン援用による化合物薄膜の形成方法
US6124620A (en) 1998-05-14 2000-09-26 Advanced Micro Devices, Inc. Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation
US6218207B1 (en) 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
US6635883B2 (en) 1999-12-06 2003-10-21 Epion Corporation Gas cluster ion beam low mass ion filter
JP2003527614A (ja) 2000-03-20 2003-09-16 エピオン コーポレイション クラスターサイズ測定器具およびクラスターイオンビーム診断方法
US6498107B1 (en) 2000-05-01 2002-12-24 Epion Corporation Interface control for film deposition by gas-cluster ion-beam processing
US6646277B2 (en) 2000-12-26 2003-11-11 Epion Corporation Charging control and dosimetry system for gas cluster ion beam
JP4160283B2 (ja) 2001-09-04 2008-10-01 株式会社東芝 半導体装置の製造方法
JP3816484B2 (ja) 2003-12-15 2006-08-30 日本航空電子工業株式会社 ドライエッチング方法
WO2005091990A2 (en) 2004-03-19 2005-10-06 Epion Corporation Method and apparatus for improved processing with a gas-cluster ion beam
US7173252B2 (en) 2004-10-25 2007-02-06 Epion Corporation Ionizer and method for gas-cluster ion-beam formation
US7799683B2 (en) * 2004-11-08 2010-09-21 Tel Epion, Inc. Copper interconnect wiring and method and apparatus for forming thereof
JP2006173327A (ja) 2004-12-15 2006-06-29 Canon Inc 薄膜トランジスタとその製造方法および製造装置
KR100684886B1 (ko) 2005-11-03 2007-02-20 삼성전자주식회사 플래시 기억 장치 및 그 제조 방법
US7838428B2 (en) 2006-03-23 2010-11-23 International Business Machines Corporation Method of repairing process induced dielectric damage by the use of GCIB surface treatment using gas clusters of organic molecular species
US7547900B2 (en) 2006-12-22 2009-06-16 Varian Semiconductor Equipment Associates, Inc. Techniques for providing a ribbon-shaped gas cluster ion beam
US7749849B2 (en) 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of selectively oxidizing semiconductor structures, and structures resulting therefrom

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143340A1 (en) * 1994-09-06 2003-07-31 Makoto Akizuki Method for forming thin film with a gas cluster ion beam
US20020014407A1 (en) * 2000-07-10 2002-02-07 Allen Lisa P. System and method for improving thin films by gas cluster ion beam processing
US20070210366A1 (en) * 2006-03-07 2007-09-13 Micron Technology, Inc. Trench isolation implantation

Also Published As

Publication number Publication date
WO2010090903A2 (en) 2010-08-12
US7968422B2 (en) 2011-06-28
WO2010090903A3 (en) 2010-10-14
US20100200946A1 (en) 2010-08-12
TW201034117A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
TWI476862B (zh) 利用氣體團簇離子束成長製程形成渠溝隔離之方法
US20100193898A1 (en) Method for forming trench isolation using gas cluster ion beam processing
US20090314963A1 (en) Method for forming trench isolation
TWI550724B (zh) 用以調整鰭式場效電晶體元件之鰭高的氣體團簇離子束蝕刻方法
US8992785B2 (en) Method for modifying an etch rate of a material layer using energetic charged particles
TWI508166B (zh) 用以達成多種材料之目標蝕刻處理指標的氣體團簇離子束蝕刻方法
TWI430321B (zh) 藉由氣體團簇離子束處理方式修正材料層之方法
US8237136B2 (en) Method and system for tilting a substrate during gas cluster ion beam processing
TWI422697B (zh) 利用氣體團簇離子束處理之超薄膜形成
US8048788B2 (en) Method for treating non-planar structures using gas cluster ion beam processing
TWI584332B (zh) 分子束增強氣體團簇離子束處理
US20080081483A1 (en) Pulsed plasma etching method and apparatus
US8202435B2 (en) Method for selectively etching areas of a substrate using a gas cluster ion beam
KR20160102356A (ko) 10ｎｍ 이하의 패터닝을 달성하기 위한 물질 처리
US20120064713A1 (en) Ultra-low-k dual damascene structure and method of fabricating
US9540725B2 (en) Method and apparatus for beam deflection in a gas cluster ion beam system
US9780191B2 (en) Method of forming spacers for a gate of a transistor
US10026657B2 (en) Method for producing on the same transistors substrate having different characteristics
US20110084214A1 (en) Gas cluster ion beam processing method for preparing an isolation layer in non-planar gate structures
TWI524420B (zh) 利用氣體團簇離子束進行薄膜成長之方法與系統
TWI322456B (en) Backside unlayering of mosfet devices for eletrical and physical characterization
US9500946B2 (en) Sidewall spacer patterning method using gas cluster ion beam
US9875947B2 (en) Method of surface profile correction using gas cluster ion beam
CN112490127A (zh) 一种用带电粒子修正材料层的刻蚀速率的方法
CN112133676A (zh) 一种在衬底上的高深宽比接触通孔的底部打开保护层的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees