TWI422697B - 利用氣體團簇離子束處理之超薄膜形成 - Google Patents

利用氣體團簇離子束處理之超薄膜形成 Download PDF

Info

Publication number
TWI422697B
TWI422697B TW099104377A TW99104377A TWI422697B TW I422697 B TWI422697 B TW I422697B TW 099104377 A TW099104377 A TW 099104377A TW 99104377 A TW99104377 A TW 99104377A TW I422697 B TWI422697 B TW I422697B
Authority
TW
Taiwan
Prior art keywords
gcib
film
sealing film
substrate
dielectric layer
Prior art date
Application number
TW099104377A
Other languages
English (en)
Other versions
TW201114928A (en
Inventor
John J Hautala
Edmund Burke
Noel Russell
Gregory Herdt
Original Assignee
Tel Epion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tel Epion Inc filed Critical Tel Epion Inc
Publication of TW201114928A publication Critical patent/TW201114928A/zh
Application granted granted Critical
Publication of TWI422697B publication Critical patent/TWI422697B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/221—Ion beam deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

利用氣體團簇離子束處理之超薄膜形成
本發明係關於利用氣體團簇離子束(GCIB)之超薄膜形成方法。
吾人將氣體團簇離子束(GCIB)用於蝕刻、清理、整平、及形成薄膜。為了此討論，氣體團簇係在標準溫度及壓力下為氣相之材料之奈米尺寸聚集體，此種氣體團簇可由包含彼此鍵結鬆散之少量至數千個分子以上之聚集體所組成。氣體團簇可由電子轟擊加以游離，電子轟擊容許將氣體團簇形成為可控制能量之導向射束。此類團簇離子一般各帶有由電子電荷之強度與大於或等於代表團簇離子之帶電狀態之強度的乘積所決定之正電荷。
較大尺寸之團簇離子通常最有用，因為其每團簇離子能夠攜帶充裕能量，而每單獨分子卻僅具有中等能量。離子團簇在撞擊基板時瓦解，在一特定之瓦解離子團簇中之各單獨分子僅攜帶總團簇能量之一小部分，因此，大離子團簇之撞擊效應具有重要性，但僅限於極淺之表面區域。此現象使得氣體離子團簇對種種表面改質製程有效，但不易產生習知離子束處理所具有之深層次表面(sub-surface)損傷之特徵。
習知團簇離子源產生具有寬廣尺寸分佈之團簇離子，該尺寸分佈係以在可達到數千個分子之各團簇中之分子數目為刻度。原子團簇可藉由單獨氣體原子(或分子)在高壓氣體由噴嘴進入真空之絕熱膨脹期間之凝集而形成。具有小孔徑之撇清器(skimmer)由此膨脹氣流之核心削除發散之流束，以產生準直之團簇射束。各種尺寸之中性團簇於是產生，且藉由已知為凡得瓦力之微弱原子間作用力而維繫在一起。此方法已被用來由種種氣體產生團簇射束，例如氦、氖、氬、氪、氙、氮、氧、二氧化碳、六氟化硫、一氧化氮、一氧化二氮、及其混合物。
在半導體領域中，有若干產業級之基板GCIB處理之應用浮現出來。縱然基板之GCIB處理被施行於極多類製程中，但許多製程並未提供關鍵性質及/或表面、結構、及/或經過GCIB處理之薄膜尺寸之適當控制。
本發明係關於利用氣體團簇離子束(GCIB)之薄膜形成方法。
本發明更關於利用GCIB在基板上沉積或成長薄膜之方法。
根據一實施例，說明薄膜之製備方法。該方法包含利用GCIB在基板之一部分上形成超薄密封膜，其中該超薄密封膜具有小於約5 nm之厚度。
根據另一實施例，說明在基板上形成超薄密封膜之方法。該方法包含：在減壓環境中設置基板；在減壓環境中，由加壓氣體混合物產生GCIB；選擇射束加速電位及射束劑量，以達成小於約5 nm之薄膜厚度；根據射束加速電位而加速GCIB；根據射束劑量，將加速GCIB照射至基板之至少一部分上；及在基板之至少一部分上形成超薄密封膜以達到厚度。
根據另一實施例，說明互連結構之製備方法。該方法包含：利用GCIB在金屬線上形成超薄密封膜；在超薄密封膜上方形成層間介電層；及將圖案蝕刻至層間介電層內，且停止於超薄密封膜上。
根據另一實施例，說明互連結構之製備方法。該方法包含：形成層間介電層；利用GCIB，將超薄密封膜沉積於層間介電層上方；將溝槽或通孔或兩者蝕刻至層間介電層；金屬化溝槽或通孔或兩者；及研磨金屬化溝槽或通孔或兩者，直至到達超薄密封膜為止。
根據另一實施例，說明互連結構之製備方法。該方法包含：形成層間介電層；在層間介電層上形成化學機械研磨(CMP)停止層；將溝槽或通孔或兩者蝕刻至層間介電層；金屬化溝槽或通孔或兩者；研磨金屬化溝槽或通孔或兩者，直至到達CMP停止層為止，而不過度研磨金屬化溝槽或通孔或兩者；及利用GCIB，在研磨之金屬化溝槽或通孔或兩者上形成超薄密封膜。
根據另一實施例，說明互連結構之製備方法。該方法包含：利用第一GCIB，在金屬線上形成第一超薄密封膜；在第一超薄密封膜上方形成第一層間介電層；利用第二GCIB，在第一層間介電層上形成第二超薄密封膜；在第二超薄密封膜上方形成第二層間介電層；將通孔蝕刻至第一層間介電層內，且停止於第一超薄密封膜上；及將溝槽蝕刻至第二層間介電層內，且停止於第二超薄密封膜上，其中第一及第二超薄密封膜兩者皆具有小於約5 nm之厚度。
根據另一實施例，說明銅互連線，其包含利用GCIB而形成之薄膜覆蓋層，該薄膜覆蓋層具有小於約5 nm之厚度。
根據另一實施例，說明層間介電層，其包含利用GCIB而形成之薄膜覆蓋層，該薄膜覆蓋層具有小於約5 nm之厚度。
根據又另一實施例，說明超薄阻障層，其包含利用GCIB而形成之薄膜層，該薄膜層具有小於約5 nm之厚度。
茲將利用氣體團簇離子束(GCIB)在基板上形成薄膜之方法與系統揭露於各種不同之實施例中。然而，熟悉相關技藝者應明瞭：各種不同之實施例可在無一或更多特定細節或者有其他替代方案及/或額外方法、材料、或成分之狀況下實施。在其他例子中，已知之結構、材料、或操作並未詳加描述，以避免混淆本發明之各種實施態樣；同理，為解說之故，將說明特殊數量、材料、及構造，以提供對本發明之透徹瞭解。然而，本發明可在無特定細節下實施，此外，應瞭解圖式中所示之各種實施例係為例示性呈現，並不必然按照比例。
在說明及申請專利範圍中，係使用「耦接」(coupled)、「連接」(connected)之術語以及其衍生詞，應瞭解吾人並非意指這些術語彼此為同義字。更確切地說，在特殊實施例中，可利用「連接」來表示兩個以上之元件彼此直接實體或電性接觸，而「耦接」可更意謂兩個以上之元件雖未直接接觸，但仍可共同運作或彼此產生交互作用。
說明書通篇提及「一實施例」或「實施例」，意指關於實施例所述之特殊特徵部、結構、材料、或特性係包含於本發明之至少一實施例中，但非表示其存在於每一實施例中。因此，在說明書通篇各處出現「在一實施例中」或「在實施例中」並不必然指稱本發明之相同實施例。此外，在一個以上實施例中，特殊特徵部、結構、材料、或特性可以任何適當之方式加以結合。在其他實施例中，可包含各種附加層及/或結構，且/或省略所述之特徵部。
如上所述，普遍需要利用GCIB在基板之表面上形成薄層材料膜；尤其，有必要在基板上形成薄膜的同時，提供接受GCIB處理之表面、結構、及/或薄膜之關鍵性質及/或尺寸之適當控制。再者，如上所述，有必要利用GCIB在基板之僅選定表面上沉積或成長超薄密封膜。
此處，詞語「形成」(或組成、構成)被用以廣泛地代表在基板之一或更多表面上製備材料薄膜；另外，此處之「成長」、「沉積」係以彼此有區別之方式加以定義及使用。在成長期間，將薄膜形成於基板上，其中薄膜僅有部分之原子成分被導入於GCIB中，而剩餘部分係由成長薄膜之基板所提供。例如，當在基板上成長SiOx時，由含有氧之GCIB加以照射之基板可能包含矽表面，於是成長層為來自矽表面之矽與來自GCIB之氧的反應產物。反之，在沉積期間，係將薄膜形成於基板上，其中實質上薄膜之全部原子成分皆被導入於GCIB中。例如，當在基板上成長SiCx時，基板係由包含矽及碳兩者之GCIB加以照射。
今參照圖1A及1B，以示意橫截面圖說明先前技藝之互連結構，圖中顯示了包含金屬配線層之互連層1之一部分，該金屬配線層具有對應絕緣層。互連層1包含包含低介電常數(低k)介電層10、介電覆蓋層20、及金屬線15。習知上，低k介電層10及介電覆蓋層20係利用氣相沉積技術加以形成，之後，經過圖案化及金屬化，以形成金屬線15。低k介電層10可包含無孔或多孔性之含SiCOH膜，而介電覆蓋層20可包含SiO2 。介電覆蓋層20可在接下來之製程步驟期間對絕緣層提供結構完整性。
在金屬化之後，將填塞於低k介電層10及介電覆蓋層20中之圖案之金屬往回研磨，直至到達介電覆蓋層20為止；再者，過度研磨金屬線15及介電覆蓋層20(在圖1A中標註為「5」)，以減少介電覆蓋層20之厚度。如圖1A及1B所示，互連層1(及金屬線15)之初始總厚度12，在過度研磨步驟5之後，減少至研磨互連層1’(及金屬線15)之最終總厚度12’。再者，介電覆蓋層20之初始總厚度22減少至介電覆蓋層20之最終厚度22’。一般而言，介電覆蓋層20之初始(22)及最終(22’)厚度占去了金屬線15之初始(12)及最終(12’)總厚度的大部分。
此限制部分係由於習知氣相沉積技術無法沉積出厚度小於約10奈米(nm)之薄膜，因此，損及絕緣層(亦即低k介電層10及介電覆蓋層20)之有效介電常數。例如，金屬線15之初始總厚度12可能約為80 nm，而最終總厚度12’可能約為50 nm；又例如，介電覆蓋層20之初始厚度22可能約為50 nm，而最終厚度22’可能約為20nm。因此，介電覆蓋層20(通常係介電常數為4之SiO2 )貢獻約40%之有效介電常數予絕緣層。包含化學氣相沉積(CVD)及化學機械研磨(CMP)之習知技術皆無法達到小於約10 nm之薄膜厚度。
今參照圖2，以示意橫截面圖說明根據一實施例之互連線結構，圖中顯示了包含金屬配線層之互連層25之一部分，該金屬配線層具有對應絕緣層。互連層25包含低k介電層30、覆蓋層40、及金屬線35。習知上，低k介電層30係利用氣相沉積技術加以形成，之後，經過圖案化及金屬化，而形成金屬線35。低k介電層30可包含無孔或多孔性之含SiCOH膜。
不似如圖1A及1B所示之習知互連層，覆蓋層40係利用GCIB加以形成，其中所形成之覆蓋層40具有小於約5 nm之厚度42，僅占互連層25之總厚度32之一小部分。因此，儘管覆蓋層40可作為後續互連層之阻障層，但絕緣層之介電常數僅受到極小影響。此處所描述之GCIB製程係用以製備可與互連結構整合之超薄密封膜。
本案發明人已發現：利用GCIB處理所形成之厚度在5 nm以下之超薄膜擁有實質上等於藉由習知PECVD方法所形成之較厚薄膜(相差一強度階次(order))之密封性程度。例如，本案發明人已發現：SiN與其他材料一樣之超薄膜(小於3 nm厚)，降低了在金屬配線與相鄰絕緣結構之間的介面處之銅移動性及電遷移。
如圖3A及3B所示，在GCIB沉積期間，吾人以低GCIB劑量將材料注入基板30’之照射表面之子層31’內，且最後以較高劑量轉換至純粹沉積製程。將材料注入子層31’形成了一混合層41’，其係作為下方基板組成物與隨後沉積於基板30’之層43’之間的級配(graded)介面。在某種程度上，注入之混合層41’具有如同阻障層之行為；然而，沉積於基板30’上之層43’之品質增強了厚度為42’之整個超薄膜40’之擴散性質。注入於基板30’之子層31’中以形成混合層41’之材料的材料組成，可與沉積而形成層43’之材料的材料組成相同，如圖3B所示(例如混合層41’與層43’有相同網點)；或者，注入於基板30’之子層31’中以形成混合層41’之材料的材料組成，可與沉積而形成層43”之材料的材料組成不同，如圖3C所示(例如混合層41’與層43”有不同之交叉線及網點)。在前者中，可使用一個以上之GCIB以形成整個超薄膜40’；在後者中，可使用兩個以上GCIB以形成整個超薄膜40’，包含混合層41’及層43”。或者，在後者中，可使用習知製程以形成混合層41’，接著使用一個以上GCIB以形成層43”。習知製程可包含佈植製程、成長製程、氧化製程、氮化製程等。
本案發明人已發現：可利用在各種不同之GCIB條件下之成長及/或沉積製程，以形成高品質之次5 nm超薄膜。如以下將說明者，在成長超薄膜時，本案發明人已發現：就一既定GCIB劑量而言，增加GCIB之能量可導致較厚薄膜；或者，本案發明人已觀察到：可施行利用相對較低GCIB能量及/或較廣GCIB能量分佈之GCIB沉積製程，以完成次5 nm超薄膜，同時實現較低粗糙度。然而，可利用寬廣範圍之GCIB能量及GCIB劑量，包含以下將討論之其他參數，以完成次5 nm超薄膜。此外，如以下將討論者，可施行前處理製程及/或後處理製程，以調整一個以上之薄膜性質，包含但不限於薄膜厚度、薄膜粗糙度、薄膜附著力、薄膜組成等。
今參照圖4，以示意橫截面圖說明根據另一實施例之互連線結構，圖中顯示了包含金屬配線層及接觸通孔之互連結構50之一部分，該金屬配線層具有對應絕緣層，而該接觸通孔係用以與金屬配線層形成電接觸。互連結構50包含具有金屬線65之第一低k介電層60，而第二低k介電層80位於第一低k介電層60上方，接觸通孔90形成於第二低k介電層80內。蝕刻停止層70插入於第一低k介電層60與第二低k介電層80之間，以利判定用以形成接觸通孔90之蝕刻製程之及時終點，同時避免蝕刻製程穿透下方金屬線65。
蝕刻停止層70可包含第一層71及第二層72，如圖4所示。第一層71可為利用GCIB製程而形成之超薄密封膜，其中第一層71另外作為阻障層及附著層(例如對Cu具有良好附著力之薄膜)。第一層71利用GCIB製程形成，以具有小於約5 nm之厚度74，此占蝕刻停止層70之總厚度76之一小部分。包含CVD及CMP之習知技術皆無法達到小於約10 nm之薄膜厚度。
第二層72可搭配第一層71而提供較厚之蝕刻停止層70；然而，可選擇第二層之材料性質，使其在第一低k介電層60與第二低k介電層80之有效介電常數上產生最小影響。由於第一層71提供良好阻障性質及良好附著性質，故可以良好機械性質、同時具備低介電常數為目的而設計第二層72。例如，第一層可包含含SiCN薄膜，而第二層可包含含SiCO薄膜。
因此，根據一實施例說明薄膜之製備方法。該方法包含利用GCIB在基板之一部分上形成超薄密封膜，其中該超薄密封膜具有小於約5 nm之厚度。
根據另一實施例，說明在基板上形成超薄密封膜之方法。該方法包含：在減壓環境中設置基板；在減壓環境中，由加壓氣體混合物產生GCIB；選擇射束加速電位及射束劑量，以達成小於約5 nm之薄膜厚度；根據射束加速電位而加速GCIB；根據射束劑量，將加速GCIB照射至基板之至少一部分上；及在基板之至少一部分上形成超薄密封膜以達到厚度。
此處，射束劑量之單位為每單位面積之團簇數目；然而，射束劑量亦可包含射束電流及/或時間(例如GCIB延續時間(dwell time))。例如，可量測射束電流並將其維持不變，而改變時間以變化射束劑量；或者，例如，可將團簇撞擊基板表面時每單位面積之速率維持固定，而改變時間以變化射束劑量。
此外，可改變其他GCIB性質，以調整薄膜厚度或其他薄膜性質，例如表面粗糙度，包含但不限於氣體流速、滯留壓力(stagnation pressure)、團簇尺寸、或氣體噴嘴設計(如噴嘴喉直徑、噴嘴長度、及/或噴嘴發散部半角)；再者，可藉由調整GCIB性質而改變其他薄膜性質，包含但不限於薄膜密度、薄膜品質等。
今參照圖5，顯示根據一實施例之形成上述超薄膜之GCIB處理系統100。GCIB處理系統100包含真空容器102、其上固定著待處理基板152之基板支座150、真空泵浦系統170A,170B及170C。基板152可為半導體基板、晶圓、平面顯示器(FPD)、液晶顯示器(LCD)、或其他任何工件。GCIB處理系統100用以產生處理基板152之GCIB。
仍參照圖5之GCIB處理系統100。真空容器102包含三個聯絡腔室，亦即來源腔室104、游離/加速腔室106、及處理腔室108，以提供減壓外罩，將三腔室分別藉由真空泵浦系統170A,170B及170C而排空至適當操作壓力。在三個聯絡腔室104,106,108中，氣體團簇射束可在第一腔室(來源腔室104)中加以形成，而GCIB可在氣體團簇射束被游離並加速之第二腔室(游離/加速腔室106)中加以形成。接著，在第三腔室(處理腔室108)中，可利用加速之GCIB處理基板152。
如圖5所示，GCIB處理系統100可包含一個以上之氣體來源，其係用以通入一種以上之氣體或氣體混合物至真空容器102。例如，使儲存於第一氣體來源111中之第一氣體組成在壓力下透過第一氣體控制閥113A而至氣體計量閥或閥門113；此外，例如，使儲存於第二氣體來源112中之第二氣體組成在壓力下透過第二氣體控制閥113B而至氣體計量閥或閥門113；再者，例如，第一氣體組成或第二氣體組成或兩者可包含薄膜形成氣體組成。例如，又進一步而言，第一氣體組成或第二氣體組成或兩者可包含可冷凝惰性氣體、載氣或稀釋氣體，惰性氣體、載氣或稀釋氣體可包含鈍氣，亦即He,Ne,Ar,Kr,Xe或Rn。
此外，可單獨或互相結合使用第一氣體來源111及第二氣體來源112以產生游離團簇。薄膜形成組成可包含具有欲產生、沉積、或成長於基板上之薄膜之主原子或分子物種之薄膜前驅物。
將包含第一氣體組成或第二氣體組成或兩者之高壓、可冷凝氣體，透過氣體饋入管114而通入滯留腔室116內，並將其透過適當形狀之噴嘴110而射出成實質上較低壓力真空。由於來自滯留腔室116之高壓、可冷凝氣體至來源腔室104之較低壓區域的膨脹，氣體速度於是增加至超音速且氣體團簇射束118由噴嘴110噴射出。
噴流在靜態焓與動能交換時之固有冷卻效應(此係肇因於噴流之膨脹)，引發一部分氣體噴流冷凝並形成具有團簇之氣體團簇射束118，其各由數個至數千個微弱鍵結原子或分子所組成。設置於來源腔室104與游離/加速腔室106之間的噴嘴110之出口下游之氣體撇清器(gas skimmer)120，將位於氣體團簇之周圍邊緣上可能未被冷凝成團簇之氣體分子，與在氣體團簇射束118之核心中可能已形成團簇之氣體分子部分地分離。尤其，選擇一部分之氣體團簇射束118可導致較高壓力可能有害之下游區域(例如游離器122及處理腔室108)中之壓力減少；此外，氣體撇清器120定義了進入游離/加速腔室106之氣體團簇射束。
在氣體團簇腔室118已於來源腔室104中形成之後，氣體團簇腔室118中之組成氣體團簇即由游離器122進行離子化而形成GCIB 128。游離器122可包含由一個以上燈絲124產生電子之電子衝擊游離器，該燈絲124受到加速及導引而與游離/加速腔室106內側之氣體團簇腔室118中之氣體團簇碰撞。在與氣體團簇碰撞衝擊時，具有充足能量之電子由氣體團簇中之分子彈射出電子而產生游離分子。氣體團簇之游離可產生一群通常具有淨正電荷之帶電氣體團簇離子。
如圖5所示，利用射束電子裝置130以游離、提取(extract)、加速、及聚焦(focus) GCIB 128。射束電子裝置130包含提供電壓VF 以加熱游離器燈絲124之燈絲電源136。
此外，射束電子裝置130包含在游離/加速腔室106中之一組適當偏壓之高壓電極126，其自游離器122提取團簇離子。高壓電極126接著加速經提取之團簇離子至一期望能量，並將其聚焦以定義GCIB 128。GCIB 128中之團簇離子之動能範圍一般自約1000電子伏特(1 keV)至數十電子伏特，例如可將GCIB 128加速至1-100 keV。
如圖5所示，射束電子裝置130更包含陰極電源134，其提供電壓VA 至游離器122之陰極，以加速發射自燈絲124之電子並促使電子轟擊氣體團簇射束118中之氣體團簇，此舉將產生團簇離子。
此外，如圖5所示，射束電子裝置130包含提取電源138，其提供電壓VE 以偏壓至少一高壓電極126，而自游離器122之離子化區域提取離子並形成GCIB 128。例如，提取電源138對高壓電極126之第一電極提供小於或等於游離器122之陰極電壓的電壓。
再者，射束電子裝置130可包含加速器電源140，其提供電壓VACC 以相對於游離器122而偏壓至少一高壓電極126，以便產生等於約電子伏特(eV)之總GCIB加速能量。例如，加速器電源140對高壓電極126之第二電極提供小於或等於游離器122之陰極電壓及第一電極之提取電壓的電壓。
又此外，射束電子裝置130可包含透鏡電源142,144，其可用以以電位(例如VL1 及VL2 )而偏壓某些高壓電極126，而聚焦GCIB128。例如，透鏡電源142可對高壓電極126之第三電極提供小於或等於游離器122之陰極電壓、第一電極之提取電壓、及第二電極之加速器電壓的電壓，而透鏡電源144可對高壓電極126之第四電極提供小於或等於游離器122之陰極電壓、第一電極之提取電壓、第二電極之加速器電壓、及第三電極之第一透鏡電壓的電壓。
注意可使用游離及提取方案兩者之許多變化例。雖然此處所述之方案係為說明之目的，但另一提取方案涉及在VACC 下設置游離器及提取電極(或提取光學裝置)之第一元件，此一般需要對於游離器電源進行控制電壓之光纖規劃，但建立較簡易之整體光學元件串(overall optics train)。不論游離器及提取透鏡偏壓之細節如何，此處所述之本發明皆有助益。
游離/加速腔室中位於高壓電極126下游之射束過濾器146可被用以消除單體或來自GCIB 128之單體及光團簇離子，以定義進入處理腔室108之GCIB過濾製程128A。在一實施例中，射束過濾器146實質上降低了具有100以下之原子或分子或兩者之團簇的數目；射束過濾器可包含磁石組件，其係用以加諸磁場遍及GCIB 128，以協助過濾製程。
仍參照圖5，將射束閘門148設置於游離/加速腔室106中之GCIB 128之路徑上。射束閘門148具有開啟狀態及關閉狀態，前者容許GCIB 128自游離/加速腔室106通過至處理腔室108以定義GCIB製程128A；後者則阻止GCIB 128進入處理腔室108。控制纜線由控制系統190傳遞控制訊號至射束閘門148，控制訊號以可控制之方式在開啟與關閉狀態之間切換射束閘門148。
將基板152設置於處理腔室108之GCIB製程128A之路徑中，該基板152可為半導體晶圓、平面顯示器(FPD)、液晶顯示器(LCD)或藉由GCIB製程加以處理之其他基板。由於大部分應用係考慮處理具有空間上均勻結果之基板，希望有掃描系統以均勻地橫跨大區域掃描GCIB製程128A而產生空間上均勻之結果。
X-掃描致動器160提供基板支座150在X-掃描運動之方向(進出紙面)上之線性運動，Y-掃描致動器162提供基板支座150在Y-掃描運動之方向164(一般與X-掃描運動正交)上之線性運動。X-掃描及Y-掃描運動之組合，以經由GCIB製程128A之類似光柵掃描運動之方式，轉運由基板支座150加以支撐之基板152，而藉由用以處理基板152之GCIB製程128A，產生基板152之表面之均勻(或者規劃)照射。
基板支座150相對於GCIB製程128A之軸以一角度設置基板152，致使GCIB製程128A關於基板152表面具有一射束入射角166。射束入射角166可為90度或某一其他角度，但一般為90度或接近90度。在Y-掃描期間，基板152及基板支座150由所示位置移動至分別由指標152A及150A所指示之另一位置「A」。注意在兩位置之間移動時，基板152係經由GCIB製程128A加以掃描；而在兩極端位置時，基板152則完全脫離GCIB製程128A之路徑(過度掃描)。圖5雖未清楚顯示，但類似的掃描及過度掃描係在(一般)正交X-掃描運動方向(進出紙面)上加以實施。
可將射束電流感測器180設置於GCIB製程128A之路徑中之基板支座150之外，以便在基板支座150脫離GCIB製程128A之路徑被掃描時攔截GCIB製程128A之樣品。射束電流感測器180一般為法拉第杯(faraday cup)或其類似物，除了作為射束進入開口外皆為封閉，且一般利用電絕緣架182將其固定於真空容器102之壁面。
如圖5所示，控制系統190透過電纜線而連接至X-掃描致動器160及Y-掃描致動器162且控制X-掃描致動器160及Y-掃描致動器162，以便置放基板152進出GCIB製程128A，並關於GCIB製程128A而均勻地掃描基板152，以藉由GCIB製程128A而達成期望之基板152處理。控制系統190接收由射束電流感測器180經由電纜線而收集之抽樣射束電流，且藉以利用在已運送完預定劑量時自GCIB製程128A移除基板152而監測GCIB及控制由基板152所接收之GCIB劑量。
在圖6所示之實施例中，GCIB處理系統100’可類似於圖5之實施例，且更包含可用以在兩軸上支撐及移動基板252、有效地關於GCIB製程128A而掃描基板252之X-Y定位桌253。例如，X-運動可包含進出紙面之運動，而Y-運動可包含沿著方向264之運動。
GCIB製程128A在基板252之表面上之投影衝擊區域286處以關於基板252之表面之一射束入射角266撞擊基板252。藉由X-Y運動，X-Y定位桌253可將基板252之表面之各部分定位於GCIB製程128A之路徑中，俾使基板之每一區域可與投影衝擊區域286相符，以藉由GCIB製程128A進行處理。X-Y控制器262透過電纜線提供電子訊號至X-Y定位桌253，以控制在X軸及Y軸每一者之方向上之位置及速度；X-Y控制器262透過電纜線由控制系統190接收控制訊號並由該控制系統190加以操作。X-Y定位桌253根據習知X-Y桌定位技術而採連續運動或逐步運動之方式移動，以將基板252之不同區域定位於投影衝擊區域286內。在一實施例中，X-Y定位桌253可藉由控制系統190進行可程式規劃操作，而以可程式規劃之速度，經由投影衝擊區域286來掃描基板252之任何部分，以藉由GCIB製程128A進行GCIB處理。
定位桌253之基板支撐表面254具有導電性，且連接至由控制系統190所操作之劑量測定處理器。定位桌253之電絕緣層255將基板252及基板支撐表面254與定位桌253之基部260隔開，將基板252中由GCIB衝擊製程128A所感應之電荷透過基板252及基板支撐表面254加以傳導，且訊號經由定位桌253耦合至控制系統190以用於劑量量測，劑量量測具有用以積分GCIB電流以決定GCIB處理劑量之積分裝置。在此種情況下，可利用法拉第杯(未圖示，但類似圖5中之射束電流感測器180)以確定準確之劑量，儘管有增加之電荷來源，理由為一般之法拉第杯僅容許高能正離子進入且被量測到。
在運作中，控制系統190對射束閘門148之開口發出訊號，以利用GCIB製程128A照射基板252；控制系統190監測由基板252所收集之GCIB電流之量測，以計算由基板252所接收之累積劑量。當由基板252所接收之劑量達到一預定劑量時，控制系統190關閉射束閘門148，且基板252之處理即告完成。基於針對基板252之一既定區域所接收之GCIB劑量的量測，控制系統190可調整掃描速度，以達成用以處理基板252之不同區域之適當的射束延續時間。
或者，可以固定速度在橫越基板252之表面之固定圖案中掃描GCIB製程128A；然而，可調整GCIB強度以將有意之非均勻劑量傳送至樣品。可藉由許多種方法中之任一者而調變GCIB處理系統100’中之GCIB強度，包含：改變來自GCIB來源供應中之氣體流量；藉由改變燈絲電壓VF 或改變陰極電壓VA 而調變游離器122；藉由改變透鏡電壓VL1 及/或VL2 而調變透鏡焦距；或者利用可變射束封鎖、可調整遮板(shutter)、或可變孔徑而機械式地阻斷GCIB之一部分。調變之變化可為連續式類比變化或可為時間調變交換(time-modulated switching)或閘控(gating)。
處理腔室108可更包含原地量測系統。例如，原地量測系統可包含具有光學發射器280及光學接收器282之光學診斷系統，光學發射器280及光學接收器282分別用以以入射光學訊號照射基板252及自基板252接收散射光學訊號288。光學診斷系統包含用以容許入射光學訊號284通過及散射光學訊號288進出處理腔室188之光學窗。此外，光學發射器280及光學接收器282可分別包含發射及接收光學裝置，光學發射器280接收來自控制系統190之控制電子訊號並對其作出回應，而光學接收器282將量測訊號送回至控制系統190。
原地量測系統可包含用以監測GCIB處理之進度之任何儀器。根據一實施例，原地量測系統可構成光學散射儀系統；光學散射儀系統可包含具有射束輪廓橢偏儀(橢圓儀)及射束輪廓反射量測計(反射儀)之散射儀，其可購自Therma-Wave,Inc.(1250 Reliance Way,Fremont,CA 94539)或Nanometrics,Inc.(1550 Buckeye Drive,Milpitas,CA 95035)。
舉例而言，原地量測系統可包含整合型光學數位輪廓測定儀(integrated Optical Digital Profilometry,iODP)散射儀模組，其係用以量測由執行GCIB處理系統100’中之處理製程而產生之製程效能資料。例如，量測系統可量測或監測由處理製程所產生之量測資料，可利用量測資料以例如判定將處理製程特徵化之製程效能資料，例如製程速率、相對製程速率、特徵部輪廓角、臨界尺寸、特徵部厚度或深度、特徵部形狀等。舉例而言，在用以將材料有方向性地沉積於基板上之製程中，製程效能資料可包含臨界尺寸(CD)(例如特徵部(亦即通孔、線等)中之頂部、中段、或底部CD)、特徵部深度、材料厚度、側壁角、側壁形狀、沉積速率、相對沉積速率、其任一參數之空間分佈、將其任一參數之空間分佈特徵化之參數等。透過來自控制系統190之控制訊號操作X-Y定位桌，原地量測系統可繪製出基板252之一個以上特性之地圖。
在圖7所示之實施例中，GCIB處理系統100”可類似於圖5之實施例，但更包含被設置於例如靠近游離/加速腔室106之出口區域之壓力單元腔室350。壓力單元腔室350包含惰性氣體來源352及壓力感測器354，前者係用以供應背景氣體至壓力單元腔室350，以升高壓力單元腔室350中之壓力，而後者係用以量測壓力單元腔室350中之升高壓力。
壓力單元腔室350可用以修正GCIB 128之射束能量分佈，以產生修正之GCIB製程128A’，此射束能量分佈之修正係藉由沿著GCIB路徑導引GCIB 128通過壓力單元腔室350內之增壓區域而達成，俾使GCIB之至少一部分橫貫增壓區域。對射束能量分佈之修正程度，可藉由沿著該GCIB路徑之部分進行壓力-距離積分加以特徵化，其中距離(或者壓力單元腔室350之長度)係由路徑長度(d)表示。當壓力-距離積分之數值增加時(藉由增加壓力及/或路徑長度(d))，射束能量分佈變窄且峰值能量增加。壓力單元之進一步設計細節可由美國專利US 7,060,989、發明名稱為「METHOD AND APPARATUS FOR IMPROVED PROCESSING WITH A GAS-CLUSTER ION BEAM」加以決定，其整體內容在此以參考文獻方式併入。
控制系統190包含微處理器、記憶體、及能夠產生足以通聯及啟動至GCIB處理系統100(或100’,100”)之輸入與監測來自GCIB處理系統100(或100’,100”)之輸出的數位I/O埠；此外，可將控制系統190耦接至真空泵浦系統170A,170B及170C、第一氣體來源111、第二氣體來源112、第一氣體控制閥113A、第二氣體控制閥113B、射束電子裝置130、射束過濾器146、射束閘門148、X-掃描致動器160、Y-掃描致動器162、及射束電流感測器180並與之交換資訊。例如，可利用儲存於記憶體中之程式，根據製程配方而啟動至GCIB處理系統100之上述元件之輸入，以便在基板152上施行GCIB製程。
然而，可將控制系統190安裝作為通用電腦系統，其回應執行記憶體中所包含之一個以上指令之一個以上序列的處理器，而施行本發明之一部分或全部之微處理器處理步驟。可將此類指令自例如硬碟或可卸除式媒體機之另一電腦可讀媒體讀入控制器記憶體內；亦可利用多重處理配置中之一個以上處理器作為控制器微處理器，以執行主記憶體中所包含之指令序列。在可供選擇之實施例中，可使用硬佈線(hard-wired)電路代替或結合軟體指令，如此，實施例並不限於硬體電路或軟體之任何特殊組合。
可利用控制系統190以建構任何數目之處理元件，如上所述，且控制系統190可收集、提供、處理、儲存、並顯示來自處理元件之顯示器資料。控制系統190可包含若干應用元件以及若干用以控制一個以上處理元件之控制器。例如，控制系統190可包含圖形使用者介面(GUI)元件(未圖示)，其可提供能使使用者監測及/或控制一個以上處理元件之介面。
可將控制系統設置在相對於GCIB處理系統100(或100’,100”)之附近，或其可被設置在相對於GCIB處理系統100(或100’,100”)之遠端。例如，控制系統可利用直接連線、內部網路、及/或網際網路而與GCIB處理系統100交換資料；可將控制系統190在例如客戶端(亦即裝置製造者等)耦接至內部網路，或者其可在供應商端(亦即設備製造商)被耦接至內部網路。或者或此外，可將控制系統190耦接至網際網路。再者，另一電腦(亦即控制器、伺服器等)可存取控制系統190，以透過直接連線、內部網路、及/或網際網路而交換資料。
可透過例如機械夾鉗系統或電子夾鉗系統(例如靜電夾鉗系統)之夾鉗系統(未圖示)，而將基板152(或252)固定至基板支座150(或基板支座250)。再者，基板支座150(或250)可包含加熱系統(未圖示)或冷卻系統(未圖示)，其係用以調整及/或控制基板支座150(或250)及基板152(或252)之溫度。
真空泵浦系統170A,170B及170C可包含渦輪分子真空泵浦(TMP)及閘閥，前者能夠具有高達每秒約5000公升之抽取速度，而後者係用以抑制壓力。在習知真空處理裝置中，可使用每秒1000至3000公升之TMP。TMP可用於低壓處理，一般係小於約50 mTorr。雖然未圖示，但可瞭解壓力單元腔室350亦可包含真空泵浦系統；此外，可將用於監測腔室壓力之裝置(未圖示)耦接至真空容器102或者三真空腔室104,106,108之任一者。壓力量測裝置可為例如電容壓力計或游離儀表。
今參照圖8，顯示出用以游離氣體團簇噴流(氣體團簇射束118，圖5,6,及7)之氣體團簇游離器(122，圖5,6,及7)之部分300，部分300垂直於GCIB 128之軸。就一般氣體團簇尺寸(2000-15000個原子)而言，離開撇清器(120，圖5,6,及7)孔洞且進入游離器(122，圖5,6,及7)之團簇將以約130至1000電子伏特(eV)之動能行進。在這些低能量之下，任何背離游離器內之空間電中性之情形將導致噴流在射束電流之顯著流失下快速分散。圖8說明自我中和(self-neutralizing)游離器，如同其他游離器，氣體團簇係藉由電子撞擊加以游離。在此設計中，熱電子(由310表示之七個實施例)由複數個線形熱離子燈絲302a,302b,及302c(一般為鎢)發射出，且由電子斥拒電極(electron repeller electrode)306a,306b,及306c及射束形成電極304a,304b,及304c所提供之適當電場之作用加以取出並集中。熱電子310通過氣體團簇噴流及噴流軸，接著撞擊對向之射束形成電極304b，以產生低能量二次電子(例如所示之312,314及316)。
雖然(為簡化故)而未圖示，但線形熱離子燈絲302b及302c亦產生隨後放出低能量二次電子之熱電子，所有二次電子皆有助於確保游離團簇噴流藉由提供可在需要維持空間電荷中性時被吸引成為正游離氣體團簇噴流之低能量電子而保持空間電荷中性。將射束形成電極304a,304b,及304c關於線形熱離子燈絲302a,302b,及302c施以正偏壓，且將電子斥拒電極306a,306b,及306c關於線形熱離子燈絲302a,302b,及302c施以負偏壓。絕緣器308a,308b,308c,308d,308e及308f呈電性絕緣並支撐電極304a,304b,304c,306a,306b及306c，例如此自我中和游離器可起作用並達成1000微安培氬氣GCIB。
或者，游離器可使用來自電漿之電子取出，以使團簇游離。這些游離器之幾何形狀極不同於此處所述之三種燈絲游離器，但操作原理及游離器控制極為類似。例如，游離器設計可與美國專利US 7,173,252、發明名稱為「IONIZER AND METHOD FOR GAS-CLUSTER ION-BEAM FROMATION」中所述者相似，茲將其整體藉由參考文獻方式併入。
藉由改變GCIB 128之射束能量狀態，氣體團簇游離器(122，圖5,6,及7)可用以修正GCIB 128之射束能量分佈。例如，電荷狀態可藉由調整氣體團簇之電子碰撞-感應游離中所使用之電子通量、電子能量、或電子能量分佈加以修正。
根據一實施例，係使用GCIB而在基板表面上形成薄膜。例如，可利用圖5,6,及7中所示之GCIB處理系統(100,100’,或100”,或其組合)之任一者而產生。薄膜之形成可包含成長薄膜及/或沉積薄膜。
在成長薄膜時，薄膜之形成可包含基板或基板上之層的氧化、氮化、或氮氧化；此外，薄膜之形成可包含在基板或基板上之層上成長SiOx 、SiNx 、SiCx 、SiOx Ny 、SiOx Cy 或SiCx Ny 膜；又此外，薄膜之形成可包含成長鍺化物。根據本發明之實施例，加壓氣體混合物於是可包含含氧氣體、含氮氣體、含碳氣體、含氫氣體、含矽氣體、或含鍺氣體、或其二者以上之組合。
在成長例如SiOx 之氧化物時，可藉由自具有含氧氣體之加壓氣體混合物形成之GCIB而照射包含矽或含矽材料之基板，例如，加壓氣體混合物可包含O2 。在另一例中，加壓氣體混合物可包含O2 、NO、NO2 、N2 O、CO、或CO2 、或其二者以上之任何組合。
在成長例如SiNx 之氮化物時，可藉由自具有含氮氣體之加壓氣體混合物形成之GCIB而照射包含矽或含矽材料之基板，例如，加壓氣體混合物可包含N2 。在另一例中，加壓氣體混合物可包含N2 、NO、NO2 、N2 O、或NH3 、或其二者以上之任何組合。
在成長例如SiCx 之碳化物時，可藉由自具有含碳氣體之加壓氣體混合物形成之GCIB而照射包含矽或含矽材料之基板，例如，加壓氣體混合物可包含CH4 。在另一例中，加壓氣體混合物可包含CH4 (或一般為烴類氣體，亦即Cx Hy )、CO、或CO2 、或其二者以上之任何組合。
在成長例如SiOx Ny 之氮氧化物時，可藉由自具有含氧氣體及含氮氣體之加壓氣體混合物形成之GCIB而照射包含矽或含矽材料之基板。例如，加壓氣體混合物可包含O2 及N2 、NO、NO2 、或N2 O、或其二者以上之任何組合。
在成長例如SiCx Ny 之碳氮化物時，可藉由自具有含碳氣體及含氮氣體之加壓氣體混合物形成之GCIB而照射包含矽或含矽材料之基板。例如，加壓氣體混合物可包含CH4 及N2 。
在成長例如SiGe之鍺化物時，可藉由自具有含鍺氣體之加壓氣體混合物形成之GCIB而照射包含矽或含矽材料之基板。例如，加壓氣體混合物可包含GeH4 或Ge2 H6 、或二者。
在沉積薄膜時，薄膜之形成可包含在基板或基板之層上沉積SiOx 、SiNx 、SiCx 、SiOx Ny 、SiCx Ny 、SiOx Cy 或SiOx Cy Nz 、a-C、BNx 、BSix Ny 、Ge、SiGe(B)、或SiC(P)薄膜。根據本發明之實施例，加壓氣體混合物可因此包含含氧氣體、含氮氣體、含碳氣體、含硼氣體、含矽氣體、含磷氣體、含硫氣體、含氫氣體、含砷氣體、或含鍺氣體、或其二者以上之組合。
在沉積矽時，可藉由具有含矽氣體之加壓氣體混合物形成之GCIB而照射基板，例如，加壓氣體混合物可包含矽烷(SiH4 )。在另一例中，加壓氣體混合物可包含二矽烷(Si2 H6 )、二氯矽烷(SiH2 Cl2 )、三氯矽烷(SiHCl3 )、二乙矽烷(C4 H12 Si)、三甲矽烷(C3 H10 Si)、四氯化矽(SiCl4 )、四氟化矽(SiF4 )、或其二者以上之組合。
在沉積例如SiNx 之氮化物時，可藉由自具有含矽氣體及含氮氣體之加壓氣體混合物形成之GCIB而照射基板，例如，加壓氣體混合物可包含矽烷(SiH4 )及N2 。在另一例中，加壓氣體混合物可包含N2 、NO、NO2 、N2 O、或NH3 、或其二者以上之任何組合。
在沉積例如SiCx 之碳化物時，可藉由自具有含矽氣體及含碳氣體之加壓氣體混合物形成之GCIB而照射基板，例如，加壓氣體混合物可包含矽烷(SiH4 )及CH4 。此外，例如，加壓氣體混合物可包含矽烷(SiH4 )及甲矽烷(H3 C-SiH3 )；再者，例如，加壓氣體混合物可包含含矽氣體及CH4 (或一般為烴類氣體，亦即Cx Hy )、CO、或CO2 、或其二者以上之任何組合；又另外，例如，加壓氣體混合物可包含烷基矽烷、烯基矽烷、或炔基矽烷、或其二者以上之組合。此外，例如，加壓氣體混合物可包含矽烷、甲矽烷(H3 C-SiH3 )、二甲矽烷(H3 C-SiH2 -CH3 )、三甲矽烷((CH3 )3 -SiH)、或四甲矽烷((CH3 )4 -SiH)、或其二者以上之任何組合。在形成例如SiCx Ny 之碳氮化物時，加壓氣體混合物可包含含氮氣體。例如，含氮氣體可包含N2 、NH3 、NF3 、NO、N2 O、或NO2 、或其二者以上之組合。添加含氮氣體可容許形成碳氮化矽薄膜(SiCN)。
在形成例如BNx 之氮化物時，可藉由自具有含硼氣體及含氮氣體之加壓氣體混合物形成之GCIB而照射基板，例如，加壓氣體混合物可包含二硼烷(B2 H6 )及N2 。在另一例中，加壓氣體混合物可包含N2 、NO、NO2 、N2 O、或NH3 、或其二者以上之任何組合。
在形成例如BSix Ny 之氮化物時，可藉由自具有含矽氣體、含硼氣體及含氮氣體之加壓氣體混合物形成之GCIB而照射基板，例如，加壓氣體混合物可包含矽烷(SiH4 )、二硼烷(B2 H6 )及N2 。在另一例中，加壓氣體混合物可包含N2 、NO、NO2 、N2 O、或NH3 、或其二者以上之任何組合。
在上述任一例中，加壓氣體混合物可包含非必須之惰性氣體，非必須之惰性氣體可包含鈍氣。
根據一實施例，係藉由以自包含O2 之加壓氣體混合物形成之GCIB照射矽基板，而將SiO2 成長於該基板上。將薄膜厚度及表面粗糙度收錄且提供於圖9中，圖9所提供之資料係利用具有三(3)電極射束線之GCIB處理系統而獲得。例如，圖5-7中所示之適當偏壓高電壓電極組包含三電極構造，該三電極構造具有引出(extraction)電極(正偏壓)、抑制電極(負偏壓)、及接地電極。
以射束加速電位(以kV為量測單位)(亦即射束能量)及處理時間(以分鐘(min)為量測單位)之函數，提供成長薄膜之薄膜厚度。在每一情況中，厚度隨著處理時間之函數增加，直至其最終達飽和為止。最大厚度及與實質上達到最大厚度相關聯之處理經過時間取決於射束加速電位。隨著射束加速電位增加，最大厚度增加，而達到最大厚度之時間減少；反之，隨著射束加速電位減少，最大厚度減少，而達到最大厚度之時間增加。
此外，表面粗糙度(平均粗糙度，Ra )取決於射束加速電位。隨著射束加速電位增加，表面粗糙度增加；反之，隨著射束加速電位減少，表面粗糙度減少。
如同圖9中之資料顯示，當射束加速電位減少至約5 kV以下，可以形成適中表面粗糙度之超薄膜。例如，當射束加速電位等於或小於約3 kV時，可以形成表面粗糙度等於或小於4之次50薄膜。然而，可使用較高之射束加速電位。
此外，就一既定薄膜厚度而言，表面粗糙度可藉由修改射束能量分佈函數加以減少。除了某些組有例外情形之外，各資料組係利用GCIB處理系統加以獲得，而不修改射束能量分佈函數，亦即不具有GCIB通過之增壓區域之壓力單元。在例外之情況中，GCIB之射束能量分佈函數係藉由透過增壓而沿著GCIB路徑導引GICB加以修改。在一實例中，係將壓力單元之路徑長度(d)設定成d~23.3 cm，且壓力單元中之壓力係藉由通入背景氣體而升高。例如，在一實例中，係以15 sccm(每分鐘標準立方公分)(”15P”)(或者壓力-距離之積分約為0.002 torr-cm)之流速將背景氣體通入壓力單元；或者，在另一例中，以40 sccm(每分鐘標準立方公分)(”40P”)(或者壓力-距離之積分約為0.005 torr-cm)之流速將背景氣體通入壓力單元。
如圖9所示，可使用射束能量之修正來減少表面粗糙度，同時維持約相同之薄膜厚度(藉由增加射束加速電位)。例如，當射束加速電位增加至60 kV且將壓力單元中之壓力設定於”40P”時，作為處理時間之函數的合成薄膜厚度幾乎與就3 kV之射束加速電位但不使用壓力單元所量測之薄膜厚度一致。然而，若使用壓力單元，表面粗糙度即由約4降至約1。
根據另一實施例，SiO2 係藉由以自含O2 之加壓氣體混合物形成之GCIB照射基板而成長於矽基板上。將薄膜厚度(以埃()為量測單位)及表面粗糙度(以埃()為量測單位)收錄且提供於圖10中，圖10所提供之資料類似於圖9；然而，資料係利用具有五(5)電極射束線之GCIB處理系統而獲得。例如，適當偏壓高電壓電極組極類似圖5-7中所示之電極系統。
如圖10所示，厚度隨著處理時間(或射束劑量)之函數增加，直至其最終達飽和為止。最大厚度及與實質上達到最大厚度相關聯之處理經過時間取決於射束加速電位；此外，表面粗糙度(平均粗糙度，Ra )取決於射束加速電位。隨著射束加速電位增加，表面粗糙度增加；反之，隨著射束加速電位減少，表面粗糙度減少。
又，如圖10所示，可利用射束能量分佈函數之修改以減少表面粗糙度，同時(藉由增加射束加速電位)而維持約相同之薄膜厚度。例如，當射束加速電位增加至60 kV且將壓力單元中之壓力設定於”40P”時，可成長厚度小於約為50且表面粗糙度約為1之超薄膜。
根據其他實施例，藉由以自分別含有SiH4 及CH4 或N2 之加壓氣體混合物形成之GCIB照射基板，已將SiCx 及SiN成長於基板上。薄膜厚度(以埃()為量測單位)及表面粗糙度(以埃()為量測單位)可以與圖10相似之方式加以收錄並呈現。資料係利用具有三(3)電極射束線或五(5)電極射束線之GCIB處理系統而獲得。例如，適當偏壓高電壓電極組極類似圖5-7中所示之電極系統。
一般而言，如圖11所示，作為處理時間(或射束劑量)之函數的厚度將增加。沉積速率(或斜率)取決於射束加速電位，此外，表面粗糙度(平均粗糙度，Ra )取決於射束加速電位。隨著射束加速電位增加，表面粗糙度將增加；反之，隨著射束加速電位減少，表面粗糙度將減少。如圖11所示，當射束加速電位減少至較低位準時，可達到中等表面粗糙度之超薄膜。
參照圖12，提供作為在GCIB系統中之噴嘴入口處(例如圖5-7中之噴嘴110)之總壓力之函數的GCIB中之團簇尺寸分佈。對於Ar GCIB，利用飛行時間法(time of flight method)量測團簇尺寸分佈，其中，將團簇總數紀錄成質量之函數，其與每團簇之原子數目相關。如圖12所示，在各分佈中之峰值團簇尺寸係隨著總壓力增加而增加。
參照圖13，說明根據本發明實施例之利用GCIB之基板上薄膜形成方法，該方法包含由在減壓環境中設置基板之410開始之流程圖400。可將基板設置於GCIB處理系統中；可將基板置放於基板支座上且藉由基板支座加以牢固地支撐；可控制或不控制基板之溫度。例如，基板可在薄膜形成製程期間加熱或冷卻。圍繞基板之環境被維持於一減壓環境下。
GCIB處理系統可為以上在圖5,6,或7中所述之GCIB處理系統(100,100’,或100”)之任一者或其任何組合。基板可包含導電材料、非導電材料、半導體材料、或其兩種以上材料之組合；此外，基板可包含形成於其上之一種以上材料結構，或者基板可為無材料結構之綜合基板(blanket substrate)。
在420中，GCIB係於減壓環境中產生。GCIB可由具有薄膜形成組成及非必須惰性氣體之加壓氣體混合物而產生；然而，如上所述，可使用其他氣體或氣體混合物。
在430中，選擇射束加速電位及射束劑量。可選擇射束加速電位及射束劑量，以達成厚度高達約50之薄膜，並達到薄膜上表面小於約10之表面粗糙度。或者，可選擇射束加速電位及射束劑量，以達成厚度高達約50之薄膜，並達到薄膜上表面小於約8之表面粗糙度。或者，可選擇射束加速電位及射束劑量，以達成厚度高達約50之薄膜，並達到薄膜上表面小於約5之表面粗糙度。
經由實施例，射束加速電位之範圍可高達100 kV，且射束劑量之範圍可高達每平方公分約1×1016 團簇；或者，射束加速電位之範圍可高達50 kV，且射束劑量之範圍可高達每平方公分約1×1016 團簇；或者，射束加速電位之範圍可高達25 kV，且射束劑量之範圍可高達每平方公分約1×1016 團簇；或者，射束加速電位之範圍可高達10 kV，且射束劑量之範圍可高達每平方公分約1×1016 團簇；或者，射束加速電位之範圍可高達5 kV，且射束劑量之範圍可高達每平方公分約1×1016 團簇；或者，射束加速電位之範圍可高達4 kV，且射束劑量之範圍可高達每平方公分約1×1014 團簇；或者，射束加速電位之範圍可高達3 kV，且射束劑量之範圍可高達每平方公分約2×1014 團簇；又或者，射束加速電位之範圍可高達2 kV，且射束劑量之範圍可高達每平方公分約1×1015 團簇。
經由另一實施例，當(例如利用在約0.002 torr-cm或約0.005 torr-cm壓力-距離積分下之壓力單元)修正射束能量分佈時，射束加速電位之範圍可高達100 kV，且射束劑量之範圍可高達每平方公分約1×1016 團簇；或者，當(例如利用在約0.002 torr-cm壓力-距離積分下之壓力單元)修正射束能量分佈時，射束加速電位之範圍可高達45 kV，且射束劑量之範圍可高達每平方公分約1×1014 團簇；或者，當(例如利用在約0.005 torr-cm壓力-距離積分下之壓力單元)修正射束能量分佈時，射束加速電位之範圍可高達45 kV，且射束劑量之範圍可高達每平方公分約1.3×1014 團簇。
經由又另一實施例，可針對範圍自每團簇原子約0.5 eV至每團簇原子約10 eV之每團簇原子之能量(亦即eV/團簇原子)而建立GCIB；或者，每團簇原子之能量範圍可自約1 eV/團簇原子至約10 eV/團簇原子；或者，每團簇原子之能量範圍可自約0.5 eV/團簇原子至約1 eV/團簇原子。例如，可藉由改變GCIB處理系統中之噴嘴入口處之總壓力以調整團簇尺寸(例如每團簇之原子數目)，或者藉由改變射束加速電位以調整射束能量，或者二者，而變化比例、每團簇原子之能量。
在440中，根據射束加速電位而加速GCIB。如上所述，可修正射束能量，但此並非必要。在一實施例中，GCIB之射束能量分佈函數係藉由透過增加壓力而沿著GCIB路徑導引GCIB加以修正，俾使GCIB之至少一部分橫貫增壓區域。對射束能量分佈之修正程度可由沿著GCIB路徑之部分之壓力-距離(d)積分加以特徵化，當壓力-距離積分之數值增加時(藉由增加壓力及/或路徑長度(d))，射束能量分佈變寬且峰值能量減少；當壓力-距離積分之數值減少時(藉由減少壓力及/或路徑長度(d))，射束能量分佈變窄且峰值能量增加。舉例而言，吾人可使射束能量分佈變寬以減少薄膜之表面粗糙度，或者可使射束能量分佈變窄以增加薄膜之表面粗糙度。
在450中，根據射束劑量，將加速GCIB照射於基板之至少一部分上。
在460中，將薄膜形成於基板之照射部分上。
如上所述，可施行前處理製程及/或後處理製程，以調整一個以上之薄膜性質，包含但不限於薄膜厚度、薄膜粗糙度、薄膜附著力、薄膜組成等。前處理製程及/或後處理製程可包含暴露至離子源、GCIB源、質子源、電子源、電漿源、微波輻射源、熱源、電磁(EM)輻射源等。例如，前處理製程可包含將其上待形成超薄密封膜之基板或層暴露至另一GCIB、將基板或層暴露至開槽平面天線(slotted plane antenna,SPA)、或者將基板或層暴露至電磁(EM)輻射或其二者以上之任何組合。暴露至另一GCIB可包含施行惰性GCIB製程或GCIB成長製程，以例如增進附著力或協助隨後用以形成超薄膜之GCIB成長及/或沉積製程。此外，例如，後處理製程可包含將超薄密封膜暴露至另一GCIB、退火超薄密封膜、暴露超薄密封膜至開槽平面天線(SPA)電漿、或者暴露超薄密封膜至電磁(EM)輻射、或其二者以上之任何組合。暴露至另一GCIB可包含施行惰性GCIB製程，以例如減少超薄膜在用以形成超薄膜之GCIB成長及/或沉積製程之後的薄膜粗糙度。
參照圖14，說明根據一實施例之互連結構之製備方法。該方法包含以510開始之流程圖500，在510中，利用GCIB在金屬線上方形成超薄膜，其中超薄膜具有小於約5 nm之厚度；之後，在520中，在超薄膜上方形成層間介電層；且在530中，將圖案蝕刻進入層間介電層，而停止於超薄膜上。該方法可更包含在超薄膜與層間介電層之間形成一個以上之薄膜，其中該一個以上之薄膜至少其中一者包含一介電層，該介電層之介電常數小於與超薄膜相關聯之介電常數，且大於或等於與層間介電層相關聯之介電常數。說明此方法之實施例之類似結構顯示於圖3中。
參照圖15之流程圖600及圖15A-15D之橫截面示意圖，說明根據另一實施例之互連結構之製備方法。該方法包含以610起始之形成層間介電層612，以及在620中，利用GCIB在層間介電層612上方形成超薄膜622，如圖15A所示。之後，在630中，將特徵部632(例如溝槽或通孔或兩者)蝕刻進入層間介電層，如圖15B所示。在640中，將特徵部632金屬化，此意謂特徵部632係以金屬642填塞，並更進一步將金屬642沉積於特徵部632上方(亦即過度填塞特徵部)及圍繞特徵部632之場區634上，如圖15C所示。在650中，研磨金屬化溝槽或通孔或兩者，直至到達超薄膜622為止，亦即將金屬642自場區634及特徵部632上方移除，如圖15D所示。該方法可更包含在超薄膜上形成一個以上之薄膜，其中該一個以上之薄膜至少其中一者包含一介電層，該介電層之介電常數小於與超薄膜622相關聯之介電常數，且大於或等於與層間介電層612相關聯之介電常數。
參照圖16，說明根據另一實施例之互連結構之製備方法。圖15A-15D通常亦說明此實施例，最終結構則示於圖16A。該方法包含流程圖700，開始於形成層間介電層612之710。
在720中，將化學機械研磨(CMP)停止層722形成於層間介電層上方，如此，例如以上關於圖4之層72所述者，係形成CMP停止層722而非超薄膜622。
在730中，將特徵部632(例如溝槽或通孔或兩者)蝕刻進入層間介電層；且在740中，將特徵部632金屬化，例如以金屬642填塞。
在750中，研磨金屬化特徵部，直至到達CMP停止層為止，而不過度研磨金屬化特徵部，亦即不對場區634之高度下方進行研磨。
在760中，利用GCIB將超薄膜762形成於經研磨之金屬化特徵部上方，其中超薄膜762具有小於約5 nm之厚度。
參照圖17之流程圖800及圖17A-17F之橫截面示意圖，說明根據另一實施例之互連結構之製備方法。該方法起始於810，包含利用第一GCIB在金屬線802上方形成第一超薄膜812，如圖17A所示。
在820中，將第一層間介電層822形成於第一超薄膜812上方，如圖17B所示。該方法可更包含在第一超薄膜812與第一層間介電層822之間形成一個以上之薄膜，該一個以上之薄膜可包含一介電層，該介電層之介電常數小於與第一超薄膜812相關聯之介電常數，且大於或等於與第一層間介電層822相關聯之介電常數。
在830中，利用第二GCIB將第二超薄膜832形成於第一層間介電層822上，如圖17C所示。
在840中，將第二層間介電層842形成於第二超薄膜832上方，如圖17D所示。該方法可更包含在第二超薄膜832與第二層間介電層842之間形成一個以上之薄膜，該一個以上之薄膜可包含一介電層，該介電層之介電常數小於與第二超薄膜832相關聯之介電常數，且大於或等於與第二層間介電層842相關聯之介電常數。
在850中，將通孔852蝕刻進入第一層間介電層822，而停止於第一超薄膜812上，如圖17E所示；且在860中，將溝槽862蝕刻進入第二層間介電層842，而停止於第二超薄膜832上，如圖17F所示。
雖然已詳細說明僅本發明之某些實施例如上，但熟悉此項技藝者將輕易明瞭：在實質上不背離本發明之新穎教示及優點下，可對實施例進行諸多修改。因此，所有此類修改皆應包含於本發明之範圍內。
1．．．互連層
1’．．．研磨互連層
5．．．過度研磨步驟
10．．．低k介電層
12．．．金屬線之初始總厚度
12’．．．金屬線之最終總厚度
15．．．金屬線
20．．．介電覆蓋層
22．．．介電覆蓋層之初始厚度
22’．．．介電覆蓋層之最終厚度
25．．．互連層
30．．．低k介電層
30’．．．基板
31’．．．子層
32．．．互連層之總厚度
35．．．金屬線
40．．．覆蓋層
40’．．．超薄膜
41’．．．混合層
42．．．覆蓋層之厚度
42’．．．薄膜厚度
43’．．．層
43”．．．層
50．．．互連結構
60．．．第一低k介電層
65．．．金屬線
70．．．蝕刻停止層
71．．．第一層
72．．．第二層
74．．．厚度
76．．．蝕刻停止層之總厚度
80．．．第二低k介電層
90．．．接觸通孔
100．．．GCIB處理系統
100’．．．GCIB處理系統
100”．．．GCIB處理系統
102．．．真空容器
104．．．來源腔室
106．．．游離/加速腔室
108．．．處理腔室
110．．．噴嘴
111．．．第一氣體來源
112．．．第二氣體來源
113．．．閥門
113A．．．第一氣體控制閥
113B．．．第二氣體控制閥
114．．．氣體饋入管
116．．．滯留腔室
118．．．氣體團簇射束
120．．．氣體撇清器
122．．．游離器
124．．．燈絲
126．．．高壓電極
128．．．GCIB
128A．．．GCIB製程
130．．．射束電子裝置
134．．．陰極電源
136．．．燈絲電源
138．．．提取電源
140．．．加速器電源
142．．．透鏡電源
144．．．透鏡電源
146．．．射束過濾器
148．．．射束閘門
150．．．基板支座
150A．．．指標
152．．．基板
152A．．．指標
160．．．X-掃描致動器
162．．．Y-掃描致動器
164．．．Y-掃描運動之方向
166．．．射束入射角
170A-170C．．．真空泵浦系統
180．．．射束電流感測器
182．．．電絕緣架
190．．．控制系統
250．．．基板支座
252．．．基板
253．．．X-Y定位桌
254．．．基板支撐表面
255．．．電絕緣層
260．．．定位桌之基部
262．．．X-Y控制器
264．．．方向
266．．．射束入射角
280．．．光學發射器
282．．．光學接收器
284．．．入射光學訊號
286．．．投影衝擊區域
288．．．散射光學訊號
300．．．氣體團簇游離器之部分
302a-302c．．．線形熱離子燈絲
304a-304c．．．射束形成電極
306a-306c．．．電子斥拒電極
308a-308f．．．絕緣器
310．．．熱電子
312．．．低能量二次電子
314．．．低能量二次電子
316．．．低能量二次電子
350．．．壓力單元腔室
352．．．惰性氣體來源
354．．．壓力感測器
400．．．流程圖
410．．．步驟：在減壓環境中設置基板
420．．．步驟：在減壓環境中產生氣體團簇離子束
430．．．步驟：設定射束加速電位及射束劑量
440．．．步驟：根據射束加速電位而加速氣體團簇離子束
450．．．步驟：根據射束劑量，將加速之氣體團簇離子束照射於基板之至少一部分上
460．．．步驟：在基板之照射部分上形成薄膜
500．．．流程圖
510．．．步驟：利用氣體團簇離子束，在金屬線上形成超薄膜
520．．．步驟：在超薄膜上方形成層間介電層
530．．．步驟：蝕刻圖案進入層間介電層內，並停止於超薄膜上
600．．．流程圖
610．．．步驟：形成層間介電層
612．．．層間介電層
620．．．步驟：利用氣體團簇離子束，在層間介電層上方沉積超薄膜
622．．．超薄膜
630．．．步驟：蝕刻特徵部進入層間介電層內
632．．．特徵部
634．．．場區
640．．．步驟：金屬化特徵部
642．．．金屬
650．．．步驟：研磨金屬化特徵部，直至到達超薄膜為止
700．．．流程圖
710．．．步驟：形成層間介電層
720．．．步驟：在該層間介電層上方形成化學機械研磨停止層
722．．．化學機械研磨(CMP)停止層
730．．．步驟：蝕刻特徵部進入層間介電層內
740．．．步驟：金屬化特徵部
750．．．步驟：研磨金屬化特徵部，直至到達化學機械研磨停止層為止，而不過度研磨特徵部
760．．．步驟：利用氣體團簇離子束，在研磨之金屬化特徵部上方形成超薄膜
762‧‧‧超薄膜
800‧‧‧流程圖
802‧‧‧金屬線
810‧‧‧步驟：利用第一GCIB，在金屬線上方形成第一超薄膜
812‧‧‧第一超薄膜
820‧‧‧步驟：在第一超薄膜上方形成第一層間介電層
822‧‧‧第一層間介電層
830‧‧‧步驟：利用第二GCIB，在第一層間介電層上方形成第二超薄膜
832‧‧‧第二超薄膜
840‧‧‧步驟：在第二超薄膜上方形成第二層間介電層
842‧‧‧第二層間介電層
850‧‧‧步驟：蝕刻通孔進入第一層間介電層內，且停止於第一超薄膜上
852‧‧‧通孔
860‧‧‧步驟：蝕刻溝槽進入第二層間介電層內，且停止於第二超薄膜上
862‧‧‧溝槽
在附圖中：
圖1A及1B以示意橫截面圖說明根據先前技藝之互連線結構之製備方法；
圖2以示意橫截面圖說明根據一實施例之互連線結構之製備方法；
圖3A-3C以示意橫截面圖說明根據若干實施例之超薄膜形成方法；
圖4以示意橫截面圖說明根據另一實施例之互連線結構之製備方法；
圖5為GCIB處理系統之圖式；
圖6為另一GCIB處理系統之圖式；
圖7為又另一GCIB處理系統之圖式；
圖8為GCIB處理系統之游離來源之圖式；
圖9-11各為提供利用GCIB薄膜形成之例示性資料的圖式；
圖12提供GCIB團簇尺寸之例示性資料；
圖13為根據一實施例之利用GCIB之薄膜形成方法流程圖；
圖14為根據一實施例形成互連線之方法流程圖；
圖15為根據另一實施例形成互連線之方法流程圖；
圖15A-15D為說明圖15之方法之示意橫截面圖；
圖16為根據另一實施例形成互連線之方法流程圖；
圖16A為說明圖16之方法之示意橫截面圖；
圖17為根據另一實施例形成互連線之方法流程圖；及
圖17A-17F為說明圖17之方法之示意橫截面圖。
400．．．流程圖
410．．．步驟：在減壓環境中設置基板
420．．．步驟：在減壓環境中產生氣體團簇離子束
430．．．步驟：設定射束加速電位及射束劑量
440．．．步驟：根據射束加速電位而加速氣體團簇離子束
450．．．步驟：根據射束劑量，將加速之氣體團簇離子束照射於基板之至少一部分上
460．．．步驟：在基板之照射部分上形成薄膜

Claims (23)

  1. 一種薄膜之製備方法，包含：利用至少一氣體團簇離子束(GCIB)，在基板之至少一部分上方形成超薄密封膜，其中該超薄密封膜具有小於5nm之厚度，其中該形成步驟包含(a)藉由混合該基板中之至少一原子成分與該至少一GCIB中之至少一膜形成原子成分，選擇性地成長一混合子層在該基板之一表面部分中，及(b)使來自該至少一GCIB之一個以上之膜形成原子成分沉積在該基板之該表面部分上方以形成一沉積層，其中該混合子層及該沉積層一起形成該超薄密封膜。
  2. 如申請專利範圍第1項之薄膜之製備方法，包含：在減壓環境中設置該基板；在該減壓環境中，由加壓氣體混合物產生該至少一GCIB；選擇射束加速電位及射束劑量，以達成小於約5nm之該厚度；根據該射束加速電位而加速該至少一GCIB；根據該射束劑量，將該加速至少一GCIB照射至該基板之該至少一部分上；及在該基板之該至少一部分上形成該超薄密封膜，以達到該厚度。
  3. 如申請專利範圍第2項之薄膜之製備方法，其中該厚度小於約3nm。
  4. 如申請專利範圍第2項之薄膜之製備方法，更包含：更選擇該射束加速電位及該射束劑量，以達到該超薄密封膜之上表面之表面粗糙度小於約10Å。
  5. 如申請專利範圍第4項之薄膜之製備方法，其中選擇小於約50kV之該射束加速電位。
  6. 如申請專利範圍第4項之薄膜之製備方法，其中選擇小於約5kV之該射束加速電位。
  7. 如申請專利範圍第4項之薄膜之製備方法，更包含：修正射束能量分佈，以改變該厚度、或該表面粗糙度、或兩者。
  8. 如申請專利範圍第7項之薄膜之製備方法，其中該修正射束能量分佈之步驟包含：使該射束能量分佈變寬，以減少該厚度、或減少該表面粗糙度、或兩者；或者使該射束能量分佈變窄，以增加該厚度、或增加該表面粗糙度、或兩者。
  9. 如申請專利範圍第7項之薄膜之製備方法，其中該修正射束能量分佈之步驟包含：沿著GCIB路徑導引該至少一GCIB通過增壓區域，俾使該GCIB路徑之至少一部分橫貫該增壓區域。
  10. 如申請專利範圍第2項之薄膜之製備方法，更包含：對該基板進行前處理；或者對該超薄密封膜進行後處理，以改變該超薄密封膜之性質；或者對該基板進行前處理且對該超薄密封膜進行後處理。
  11. 如申請專利範圍第10項之薄膜之製備方法，包含該後處理步驟、或該前處理步驟與該後處理步驟兩者，其中該後處理步驟包含將該超薄密封膜暴露至另一GCIB、退火該超薄密封膜、暴露該超薄密封膜至開槽平面天線(SPA)電漿、暴露該超薄密封膜至電磁(EM)輻射、暴露該超薄密封膜至質子源、暴露該超薄密封膜至離子源、或暴露該超薄密封膜至電子源、或其二者以上之任何組合。
  12. 如申請專利範圍第2項之薄膜之製備方法，其中該加壓氣體混合物包含含氧氣體、含氮氣體、含碳氣體、含氫氣體、含矽氣體、含磷氣體、含硼氣體、含砷氣體、含硫氣體、或含鍺氣體、或其二者以上之組合。
  13. 如申請專利範圍第2項之薄膜之製備方法，其中所產生之該至少一GCIB具有範圍自約1eV/團簇原子至約10eV/團簇原 子之每團簇原子能量。
  14. 如申請專利範圍第1項之薄膜之製備方法，其中該超薄密封膜被形成於金屬線上方，該方法更包含：在該超薄密封膜上方形成層間介電層；及將圖案蝕刻進入該層間介電層內，且停止於該超薄密封膜上，以藉此形成互連結構。
  15. 如申請專利範圍第1項之薄膜之製備方法，更包含：在形成該超薄密封膜之前，形成層間介電層；利用該至少一GCIB，將該超薄密封膜沉積於該層間介電層上方；將溝槽或通孔或兩者蝕刻進入該層間介電層內；金屬化該溝槽或通孔或兩者；及研磨該金屬化溝槽或通孔或兩著，直至到達該超薄密封膜為止，以藉此形成互連結構。
  16. 如申請專利範圍第1項之薄膜之製備方法，更包含：在該形成超薄密封膜之步驟之前，形成層間介電層；在該層間介電層上方形成化學機械研磨(CMP)停止層；將溝槽或通孔或兩者蝕刻進入該層間介電層內；金屬化該溝槽或通孔或兩者；及研磨該金屬化溝槽或通孔或兩者，直至到達該CMP停止層為止，而不過度研磨(over-polishing)該金屬化溝槽或通孔或兩者；其中該超薄密封膜係利用該至少一GCIB而形成於該研磨之金屬化溝槽或通孔或兩者上方。
  17. 如申請專利範圍第1項之薄膜之製備方法，其中該形成超薄密封膜之步驟包含利用第一GCIB在金屬線上方形成第一超薄密封膜，該方法更包含：在該第一超薄密封膜上方形成第一層間介電層；利用第二GCIB，在該第一層間介電層上方形成第二超薄密封膜； 在該第二超薄密封膜上方形成第二層間介電層；將通孔蝕刻進入該第一層間介電層內，且停止於該第一超薄密封膜上；及將溝槽蝕刻進入該第二層間介電層內，且停止於該第二超薄密封膜上，其中該第一及第二超薄密封膜中之每一者皆具有小於5nm之該厚度。
  18. 如申請專利範圍第17項之薄膜之製備方法，更包含：金屬化該通孔及該溝槽；及研磨該金屬化之通孔及溝槽。
  19. 如申請專利範圍第1項之薄膜之製備方法，其中該形成超薄密封膜之步驟包含成長該混合子層，接著該沉積步驟。
  20. 如申請專利範圍第19項之薄膜之製備方法，其中該形成混合子層之步驟包含利用第一GCIB，且該沉積步驟包含利用第二GCIB。
  21. 一種薄膜之製備方法，包含：在基板之至少一部分上方形成層間介電層；利用氣體團簇離子束(GCIB)，在該層間介電層之上方沉積超薄密封膜，其中該超薄密封膜具有小於5nm之厚度；將溝槽或通孔或兩者蝕刻進入該層間介電層內；金屬化該溝槽或通孔或兩者；及研磨該金屬化溝槽或通孔或兩者，直至到達該超薄密封膜為止，以藉此形成互連結構。
  22. 如申請專利範圍第21項之薄膜之製備方法，包含：在減壓環境中設置該基板；在該減壓環境中，由加壓氣體混合物產生該GCIB；選擇射束加速電位及射束劑量，以達成小於5nm之該厚度；根據該射束加速電位而加速該GCIB；根據該射束劑量，將該加速GCIB照射至該層間介電層上；及沉積該超薄密封膜，以達到該厚度。
  23. 如申請專利範圍第22項之薄膜之製備方法，更包含：更選擇該射束加速電位及該射束劑量，以達到該超薄密封膜之上表面之表面粗糙度小於約10Å。
TW099104377A 2009-03-06 2010-02-11 利用氣體團簇離子束處理之超薄膜形成 TWI422697B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/399,449 US8226835B2 (en) 2009-03-06 2009-03-06 Ultra-thin film formation using gas cluster ion beam processing

Publications (2)

Publication Number Publication Date
TW201114928A TW201114928A (en) 2011-05-01
TWI422697B true TWI422697B (zh) 2014-01-11

Family

ID=42154688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099104377A TWI422697B (zh) 2009-03-06 2010-02-11 利用氣體團簇離子束處理之超薄膜形成

Country Status (3)

Country Link
US (1) US8226835B2 (zh)
TW (1) TWI422697B (zh)
WO (1) WO2010101688A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7905199B2 (en) * 2008-06-24 2011-03-15 Tel Epion Inc. Method and system for directional growth using a gas cluster ion beam
US8304033B2 (en) * 2009-02-04 2012-11-06 Tel Epion Inc. Method of irradiating substrate with gas cluster ion beam formed from multiple gas nozzles
US20100200774A1 (en) * 2009-02-09 2010-08-12 Tel Epion Inc. Multi-sequence film deposition and growth using gas cluster ion beam processing
US8877299B2 (en) * 2009-03-31 2014-11-04 Tel Epion Inc. Method for enhancing a substrate using gas cluster ion beam processing
US7982196B2 (en) * 2009-03-31 2011-07-19 Tel Epion Inc. Method for modifying a material layer using gas cluster ion beam processing
JP5236687B2 (ja) * 2010-05-26 2013-07-17 兵庫県 表面処理方法及び表面処理装置
US8481340B2 (en) 2010-06-16 2013-07-09 Tel Epion Inc. Method for preparing a light-emitting device using gas cluster ion beam processing
WO2013028529A1 (en) * 2011-08-19 2013-02-28 Exogenesis Corporation Drug delivery system and method of manufacturing thereof
FR2971518B1 (fr) * 2011-02-14 2013-03-15 Commissariat Energie Atomique Dispositif de synthese d'un materiau composite nanostructure et procede associe
US8440578B2 (en) 2011-03-28 2013-05-14 Tel Epion Inc. GCIB process for reducing interfacial roughness following pre-amorphization
RU2610462C2 (ru) * 2011-10-26 2017-02-13 Эксодженезис Корпорейшн Диагностический способ и устройство для определения характеристик нейтрального пучка и управления процессом с их помощью
US8546209B1 (en) 2012-06-15 2013-10-01 International Business Machines Corporation Replacement metal gate processing with reduced interlevel dielectric layer etch rate
JP6278591B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US9540725B2 (en) 2014-05-14 2017-01-10 Tel Epion Inc. Method and apparatus for beam deflection in a gas cluster ion beam system
US9150806B1 (en) 2014-06-02 2015-10-06 PHG Engery, LLC Microwave induced plasma cleaning device and method for producer gas
JP6545053B2 (ja) * 2015-03-30 2019-07-17 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
US9978586B2 (en) * 2015-11-06 2018-05-22 Fei Company Method of material deposition
CN112176305A (zh) * 2020-09-21 2021-01-05 江苏集创原子团簇科技研究院有限公司 一种气体团簇离子束流在真空中形成薄膜的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060989B2 (en) * 2004-03-19 2006-06-13 Epion Corporation Method and apparatus for improved processing with a gas-cluster ion beam
US7071126B2 (en) * 2003-05-15 2006-07-04 Intel Corporation Densifying a relatively porous material

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA94539A (en) 1904-10-04 1905-08-01 George Benjamin Taylor Wrench vise
CA95035A (en) 1904-12-07 1905-09-12 William A. Johnston Needle threader
US4361762A (en) * 1980-07-30 1982-11-30 Rca Corporation Apparatus and method for neutralizing the beam in an ion implanter
JPS62296357A (ja) 1986-06-16 1987-12-23 Fujitsu Ltd イオン注入装置の電荷中和装置
US4916311A (en) * 1987-03-12 1990-04-10 Mitsubishi Denki Kabushiki Kaisha Ion beaming irradiating apparatus including ion neutralizer
US4886971A (en) * 1987-03-13 1989-12-12 Mitsubishi Denki Kabushiki Kaisha Ion beam irradiating apparatus including ion neutralizer
JP3352842B2 (ja) * 1994-09-06 2002-12-03 科学技術振興事業団 ガスクラスターイオンビームによる薄膜形成方法
JP3318186B2 (ja) * 1995-05-19 2002-08-26 科学技術振興事業団 ガスクラスターの形成方法と薄膜形成方法
EP1348227B1 (en) * 2000-12-26 2006-08-16 Epion Corporation Charging control and dosimetry system and method for gas cluster ion beam
US6756672B1 (en) * 2001-02-06 2004-06-29 Advanced Micro Devices, Inc. Use of sic for preventing copper contamination of low-k dielectric layers
JP3881562B2 (ja) * 2002-02-22 2007-02-14 三井造船株式会社 ＳｉＣモニタウェハ製造方法
JP2008502150A (ja) * 2004-06-03 2008-01-24 エピオン コーポレーション 改善された二重ダマシン集積構造およびその製造方法
EP1807859A2 (en) * 2004-10-25 2007-07-18 TEL Epion Inc. Ionizer and method for gas-cluster ion-beam formation
US20060093753A1 (en) * 2004-10-29 2006-05-04 Nickel Janice H Method of engineering a property of an interface
US7799683B2 (en) * 2004-11-08 2010-09-21 Tel Epion, Inc. Copper interconnect wiring and method and apparatus for forming thereof
WO2006052958A2 (en) * 2004-11-08 2006-05-18 Epion Corporation Copper interconnect wiring and method of forming thereof
US7553763B2 (en) * 2005-08-09 2009-06-30 United Microelectronics Corp. Salicide process utilizing a cluster ion implantation process
US7816253B2 (en) * 2006-03-23 2010-10-19 International Business Machines Corporation Surface treatment of inter-layer dielectric
KR100795363B1 (ko) * 2006-11-24 2008-01-17 삼성전자주식회사 반도체 소자의 도전성 배선 및 이의 형성방법과 이를구비하는 플래시 메모리 장치 및 이의 제조 방법
US7670964B2 (en) * 2007-03-22 2010-03-02 Tokyo Electron Limited Apparatus and methods of forming a gas cluster ion beam using a low-pressure source
US8192805B2 (en) * 2007-09-27 2012-06-05 Tel Epion Inc. Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
US7754588B2 (en) * 2007-09-28 2010-07-13 Tel Epion Inc. Method to improve a copper/dielectric interface in semiconductor devices
US7794798B2 (en) * 2007-09-29 2010-09-14 Tel Epion Inc. Method for depositing films using gas cluster ion beam processing
US7749849B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of selectively oxidizing semiconductor structures, and structures resulting therefrom
US7905199B2 (en) * 2008-06-24 2011-03-15 Tel Epion Inc. Method and system for directional growth using a gas cluster ion beam
US9103031B2 (en) * 2008-06-24 2015-08-11 Tel Epion Inc. Method and system for growing a thin film using a gas cluster ion beam
US20090314963A1 (en) * 2008-06-24 2009-12-24 Tel Epion Inc. Method for forming trench isolation
US7871929B2 (en) * 2008-07-30 2011-01-18 Tel Epion Inc. Method of forming semiconductor devices containing metal cap layers
US8288276B2 (en) * 2008-12-30 2012-10-16 International Business Machines Corporation Method of forming an interconnect structure including a metallic interfacial layer located at a bottom via portion
US20110084214A1 (en) * 2009-10-08 2011-04-14 Tel Epion Inc. Gas cluster ion beam processing method for preparing an isolation layer in non-planar gate structures
US20120064713A1 (en) * 2010-09-10 2012-03-15 Tokyo Electron Limited Ultra-low-k dual damascene structure and method of fabricating

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071126B2 (en) * 2003-05-15 2006-07-04 Intel Corporation Densifying a relatively porous material
US7060989B2 (en) * 2004-03-19 2006-06-13 Epion Corporation Method and apparatus for improved processing with a gas-cluster ion beam

Also Published As

Publication number Publication date
WO2010101688A1 (en) 2010-09-10
TW201114928A (en) 2011-05-01
US8226835B2 (en) 2012-07-24
US20100227142A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
TWI422697B (zh) 利用氣體團簇離子束處理之超薄膜形成
US8237136B2 (en) Method and system for tilting a substrate during gas cluster ion beam processing
TWI430321B (zh) 藉由氣體團簇離子束處理方式修正材料層之方法
US8048788B2 (en) Method for treating non-planar structures using gas cluster ion beam processing
US8992785B2 (en) Method for modifying an etch rate of a material layer using energetic charged particles
US8304033B2 (en) Method of irradiating substrate with gas cluster ion beam formed from multiple gas nozzles
US8097860B2 (en) Multiple nozzle gas cluster ion beam processing system and method of operating
US20100200774A1 (en) Multi-sequence film deposition and growth using gas cluster ion beam processing
US8173980B2 (en) Gas cluster ion beam system with cleaning apparatus
US8202435B2 (en) Method for selectively etching areas of a substrate using a gas cluster ion beam
US8877299B2 (en) Method for enhancing a substrate using gas cluster ion beam processing
US7905199B2 (en) Method and system for directional growth using a gas cluster ion beam
TW201327666A (zh) 用以達成多種材料之目標蝕刻處理指標的氣體團簇離子束蝕刻方法
US20110084214A1 (en) Gas cluster ion beam processing method for preparing an isolation layer in non-planar gate structures
US9103031B2 (en) Method and system for growing a thin film using a gas cluster ion beam
WO2015077604A1 (en) Molecular beam enhanced gcib treatment
WO2016036739A1 (en) Process gas enhancement for beam treatment of a substrate
TWI524420B (zh) 利用氣體團簇離子束進行薄膜成長之方法與系統
US9500946B2 (en) Sidewall spacer patterning method using gas cluster ion beam
US9875947B2 (en) Method of surface profile correction using gas cluster ion beam
US20090233004A1 (en) Method and system for depositing silicon carbide film using a gas cluster ion beam
CN112490127A (zh) 一种用带电粒子修正材料层的刻蚀速率的方法
CN112176305A (zh) 一种气体团簇离子束流在真空中形成薄膜的方法
CN112176304A (zh) 一种用气体团簇离子束生长薄膜的方法